JP2012154809A - モニタリング装置及びモニタリングシステム - Google Patents
モニタリング装置及びモニタリングシステム Download PDFInfo
- Publication number
- JP2012154809A JP2012154809A JP2011014379A JP2011014379A JP2012154809A JP 2012154809 A JP2012154809 A JP 2012154809A JP 2011014379 A JP2011014379 A JP 2011014379A JP 2011014379 A JP2011014379 A JP 2011014379A JP 2012154809 A JP2012154809 A JP 2012154809A
- Authority
- JP
- Japan
- Prior art keywords
- output
- information
- oscillation frequency
- operation status
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】LSI内又はLSIの近傍にモニタリング装置100を配置し、モニタリング装置100内で、周波数カウンタ20が、一定時間でのリングオシレータ10の発振周波数を計測し、計測した発振周波数を示す発振周波数情報を生成し、時刻カウンタ30が、周波数カウンタ20により発振周波数が計測された時刻を示す時刻情報を生成し、出力制御部80が、発振周波数情報と時刻情報とを対応付けて記憶装置90に出力し、記憶装置90が、発振周波数情報と時刻情報をログとして記憶する。これにより、LSIが起動してから不具合発生までの間の発振周波数の推移を観測することで遅延の相対的な変化を確認することができ、LSIの個体差を気にする必要がなく、不具合発生時の原因追求を容易化できる。
【選択図】図1
Description
このうち、動作環境が原因で発生した不具合は発生時の状況を把握しておかなければ再現することは困難であることから動作時の環境をモニタリングすることは重要である。
しかし温度センサや電圧センサを用いてチップの温度や電圧をモニタリングするにはコストがかかる。
そのため、チップ内部の回路にて遅延時間をモニタリングし、予め定められた以上の遅延が発生したときに信号を出力する方法が従来技術としてある。
例えば特許文献1では、MOS(Metal−Oxide−Semiconductor)型電界効果トランジスタのホットキャリア等による素子特性の劣化をモニタリングするためにリングオシレータの周波数を周波数カウンタで測定し、所定の下限値と比較した結果を劣化検出信号として出力する。
そのため、特許文献1の技術では、LSIごとに最適な劣化検出信号の出力条件を調整することが難しいという課題がある。
オシレータと、
前記オシレータによる発振周波数を計測し、計測した発振周波数を示す発振周波数情報を生成する周波数カウンタと、
前記周波数カウンタにより発振周波数が計測された時刻を示す時刻情報を生成する時刻カウンタと、
前記周波数カウンタにより生成された発振周波数情報を入力し、前記時刻カウンタにより生成された時刻情報を入力し、入力した発振周波数情報と時刻情報とを対応付けて出力先にする出力する出力制御部とを有することを特徴とする。
そのため、モニタリングの対象が起動してから不具合発生までの間の発振周波数の推移を観測することで遅延の相対的な変化を確認することができ、モニタリング対象の個体差を気にする必要がなく、不具合発生時の原因追求を容易化できる。
図1に実施の形態1におけるモニタリングシステムの構成例を示す。
本実施の形態に係るモニタリングシステムは、モニタリング装置100と記憶装置90から構成されている。
少なくともモニタリング装置100は、LSI内又はLSIの近傍に配置されている。
周波数カウンタ20は、一定時間でのリングオシレータ10の発振周波数を計測し、計測した発振周波数を示す発振周波数情報を生成するカウンタである。
時刻カウンタ30は、LSIの動作時刻、つまり、周波数カウンタ20により発振周波数が計測された時刻を示す時刻情報を生成する。
時刻カウンタ30は、実時刻を示すカウンタでも、LSIが動作を開始してからのクロック数を計測するカウンタでもよい。
出力制御部80は、周波数カウンタ20により生成された発振周波数情報を入力し、時刻カウンタ30により生成された時刻情報を入力し、入力した発振周波数情報と時刻情報とを対応付けて記憶装置90に出力する。
出力制御部80は、例えば、電子回路で構成される。
記憶装置90は、出力制御部80から出力された発振周波数情報と時刻情報をログとして複数記憶しておくことのできる記憶装置である。
記憶装置90は、LSI内部のメモリであってもLSI外部のメモリやディスクであってもよい。
また、時刻カウンタ30が、周波数カウンタ20により発振周波数が計測された時刻を示す時刻情報を生成し、出力制御部80に出力する。
出力制御部80は、周波数カウンタ20からの発振周波数情報と時刻カウンタ3からの時刻情報を対応付けて記憶装置90に書き込む。
記憶装置90には出力制御部80によって書き込まれた発振周波数情報、時刻情報が蓄積されていく。
出力制御部80が記憶装置90の容量を超える情報の書き込みを行う場合は、古い情報を上書きする。
そのため、LSI周囲の温度の上昇や電圧の低下、LSI内部の回路の動作による発熱によって温度が上昇すると周波数カウンタ20から出力される発振周波数も小さくなる。
そのため、LSIが起動してから不具合発生までの間の発振周波数の推移を観測することで遅延の相対的な変化を確認することができ、LSIの個体差を気にする必要はなくなる。
リングオシレータと、
一定期間の発振回路の発振周波数を計測する周波数カウンタと、
周波数カウンタによって発振周波数を計測した時刻を出力する時刻カウンタと、
リングオシレータの発振周波数を周波数カウンタで計測した結果を、時刻カウンタで計測している時刻情報と共に出力するモニタリング装置を説明した。
図2は、実施の形態2のモニタリングシステムの構成例を示す図である。
実施の形態1(図1)と同じ構成については同じ番号を振り、説明は省略する。
回路ブロック110a〜110nは、LSIの本来の機能を実現するための回路ブロックであり、全ての回路ブロックが同時に動作することもあれば、いくつかの回路ブロックのみが動作するような状況が発生する。
実施の形態2のモニタリング装置101は、リングオシレータ10、周波数カウンタ20、時刻カウンタ30、出力制御部81に加え、回路ブロック動作状況収集部40を備える。
回路ブロック動作状況収集部40は、回路ブロック110a〜110nに接続され、回路ブロック110a〜110nのうち、実際に動作している回路ブロックを把握する。
回路ブロック動作状況収集部40は、例えば、電子回路で構成される。
回路ブロック動作状況収集部40は、実際に動作している回路ブロックの動作状況を示す信号を収集し、回路ブロックの動作状況を示す回路ブロック動作状況情報を生成する。
回路ブロック動作状況収集部40が収集する信号としては各回路ブロック110が動作しているかどうかを示す信号が挙げられる。
出力制御部81は、発振周波数情報と時刻情報と回路ブロック動作状況情報とを対応付けて記憶装置90に書き込む。
そのため、LSI内部の動作による発熱についても推測することができるため、不具合発生時に記録した遅延情報とLSI内部の動作状況を確認することができるため、不具合発生要因の詳細な分析を行うことができる。
実施の形態1に示した構成に加えて、
LSI内の回路ブロックの動作状況を取得する回路ブロック動作状況収集部を備え、
発振周波数と時刻情報、LSI内部の回路の動作状況を出力するモニタリング装置を説明した。
図3は、実施の形態3のモニタリングシステムの構成例を示す図である。
実施の形態1(図1)と同じ構成については同じ番号を振り、説明は省略する。
実施の形態3では、LSIの内部または外部にプロセッサ装置たるCPU(Central Processing Unit)120を備え、モニタリング装置102の内部にはCPU120の動作状況を示す信号を収集し、CPU120の動作状況を示すプロセッサ動作状況情報を生成するプロセッサ動作状況収集部50を備える。
プロセッサ動作状況収集部50は、例えば、CPU120上で実行されているソフトウェア(S/W)の処理内容を示す信号を収集する。
例えば、CPU120は、実行するプロセスが変化する際にプロセッサ動作状況収集部50にこれから実行するプロセスを示す信号を出力し、プロセッサ動作状況収集部50はCPU120からの信号に基づきプロセッサ動作状況情報を生成する。
なお、CPU120がプロセッサ動作状況収集部50に出力する信号の例としてはプロセスの名前やID(Identification)を示す信号がある。
プロセッサ動作状況収集部50は、例えば、電子回路で構成される。
出力制御部82は、発振周波数情報と時刻情報とプロセッサ動作状況情報とを対応付けて記憶装置90に書き込む。
そのため、CPU120が実行するS/W処理によってLSI内部の回路ブロックの動作を把握することができるのであれば、実施の形態2と同様、LSI内部の回路の動作による発熱度合いを把握することができる。
また、CPU120が実行するS/W処理によって、特定の処理を行ったときに不具合が発生するかどうかなど、遅延以外の原因による不具合解析も行うことができる。
なお、ここでは、プロセッサ装置の例としてCPU120を説明したが、他の種類のプロセッサ装置でもよく、例えば、GPU(Graphics Processing Unit)等の動作状況を示す情報を生成するようにしてもよい。
実施の形態1の構成に加えて、
CPU上のS/Wの処理内容等の情報を収集するプロセッサ動作状況収集部を備え、
発振周波数と時刻情報、S/Wの処理内容を出力するモニタリング装置を説明した。
図4は、実施の形態4のモニタリングシステムの構成例を示す図である。
実施の形態4は実施の形態2(図2)の構成に、実施の形態3(図3)で示したプロセッサ動作状況収集部50をモニタリング装置103に備える。
出力制御部83は、発振周波数情報と時刻情報と回路ブロック動作状況情報とプロセッサ動作状況情報とを対応付けて記憶装置90に書き込む。
実施の形態3に示した構成に加えて、
LSI内の回路ブロックの動作状況を取得する回路ブロック動作状況収集部を備え、
発振周波数と時刻情報、S/Wの処理内容、LSI内部の回路の動作状況を出力するモニタリング装置を説明した。
図5は、実施の形態5のモニタリングシステムの構成例を示す図である。
実施の形態4(図4)と同じ構成については同じ番号を振り、説明は省略する。
実施の形態5では実施の形態4の構成に加えて比較部70を備える。
比較部70は、記憶装置90に記録された発振周波数と出力制御部84に入力された発振周波数とを比較し、その差分を求める。
つまり、比較部70は、出力制御部84から記憶装置90に未出力の発振周波数情報を入力し、また、出力制御部84から既に記憶装置90に出力された発振周波数情報を入力し、未出力の発振周波数情報に示されている発振周波数と出力済の発振周波数情報に示されている発振周波数とを比較する。
その結果、両方の発振周波数の差(f1−f0)が一定の値fa以上の場合のみ、出力制御部84は、記憶装置90に未出力の発振周波数情報(発振周波数の値がf1)と、当該未出力の発振周波数情報と対応付けられる遅延情報(時刻情報、回路ブロックの動作情報、CPUの動作情報)を対応付けて記憶装置90に書き込む。
このようにすることで、発振周波数がある一定以上の差があった時のみ記憶装置90に情報が書き込まれるため、記憶装置90へ書き込むデータの量を削減することができる。
実施の形態1〜4のいずれかの構成に加えて、
過去にモニタリング装置から出力した発信周波数と、周波数カウンタから出力した発振周波数を比較する比較部を備え、
比較した結果の周波数の差分がある一定の範囲以上であれば、発振周波数をはじめとする遅延情報を出力するモニタリング装置を説明した。
実施の形態6のモニタリングシステムの構成は実施の形態5の構成(図5)と同じである。
実施の形態6では、比較部70は発振周波数だけでなく、回路ブロック動作状況収集部40による回路ブロック110の動作状況と記憶装置90に格納されている一番新しい回路ブロック110の動作状況を比較する。
つまり、比較部70は、出力制御部84から記憶装置90に未出力の回路ブロック動作状況情報を入力し、出力制御部84から既に記憶装置90に出力された回路ブロック動作状況情報を入力し、未出力の回路ブロック動作状況情報に示されている回路ブロックの動作状況と出力済の回路ブロック動作状況情報に示されている回路ブロックの動作状況とを比較する。
そして、出力制御部84は、比較部70の比較の結果、2つの動作状況が異なる場合に、未出力の回路ブロック動作状況情報と、当該未出力の回路ブロック動作状況情報と対応付けられる遅延情報(発振周波数の情報、時刻情報、CPUの動作情報)を対応付けて記憶装置90に書き込む。
そして、出力制御部84は、比較部70の比較の結果、2つの動作状況が異なる場合に、未出力のプロセッサ動作状況情報と、当該未出力のプロセッサ動作状況情報と対応付けられる遅延情報(発振周波の情報数、時刻情報、回路ブロックの動作情報)を対応付けて記憶装置90に書き込む。
これらの構成は実施の形態1〜3に比較部70を備えたものと同じであり、実施の形態1〜3の効果に加え、記憶装置90へ書き込むデータ量を削減することができる効果が発生する。
実施の形態5で説明した比較部は発振周波数だけでなく、
モニタリング装置から出力したLSI内部の回路の動作状況またはS/Wの処理内容についても比較し、
発振周波数が前回の値とある一定の範囲内であってもLSI内部の回路の動作状況またはS/Wの処理内容が異なっていれば発振周波数をはじめとする遅延情報を出力するモニタリング装置を説明した。
Claims (9)
- オシレータと、
前記オシレータによる発振周波数を計測し、計測した発振周波数を示す発振周波数情報を生成する周波数カウンタと、
前記周波数カウンタにより発振周波数が計測された時刻を示す時刻情報を生成する時刻カウンタと、
前記周波数カウンタにより生成された発振周波数情報を入力し、前記時刻カウンタにより生成された時刻情報を入力し、入力した発振周波数情報と時刻情報とを対応付けて出力先にする出力する出力制御部とを有することを特徴とするモニタリング装置。 - 前記モニタリング装置は、更に、
前記出力制御部から前記出力先に未出力の発振周波数情報を入力し、前記出力制御部から既に前記出力先に出力された発振周波数情報を入力し、未出力の発振周波数情報に示されている発振周波数と出力済の発振周波数情報に示されている発振周波数とを比較する比較部を有し、
前記出力制御部は、
前記比較部による比較の結果、発振周波数間の差が所定の条件に合致する場合に、未出力の発振周波数情報と、当該未出力の発振周波数情報と対応付けられる未出力の時刻情報とを対応付けて前記出力先にする出力することを特徴とする請求項1に記載のモニタリング装置。 - 前記モニタリング装置は、
半導体回路内又は半導体回路の近傍に配置されていることを特徴とする請求項1又は2に記載のモニタリング装置。 - 前記モニタリング装置は、更に、
前記半導体回路の回路ブロックに接続され、前記回路ブロックの動作状況を示す信号を収集し、前記回路ブロックの動作状況を示す回路ブロック動作状況情報を生成する回路ブロック動作状況収集部を有し、
前記出力制御部は、
前記回路ブロック動作状況収集部により生成された回路ブロック動作状況情報を入力し、入力した回路ブロック動作状況情報を、発振周波数情報及び時刻情報と対応付けて出力先に出力することを特徴とする請求項3に記載のモニタリング装置。 - 前記モニタリング装置は、更に、
前記出力制御部から前記出力先に未出力の回路ブロック動作状況情報を入力し、前記出力制御部から既に前記出力先に出力された回路ブロック動作状況情報を入力し、未出力の回路ブロック動作状況情報に示されている回路ブロックの動作状況と出力済の回路ブロック動作状況情報に示されている回路ブロックの動作状況とを比較する比較部を有し、
前記出力制御部は、
前記比較部による比較の結果、回路ブロックの動作状況間の差が所定の条件に合致する場合に、未出力の回路ブロック動作状況情報と、当該未出力の回路ブロック動作状況情報に対応付けられる未出力の発振周波数情報と、当該未出力の発振周波数情報に対応付けられる未出力の時刻情報とを対応付けて前記出力先にする出力することを特徴とする請求項4に記載のモニタリング装置。 - 前記モニタリング装置は、更に、
プロセッサ装置に接続され、前記プロセッサ装置の動作状況を示す信号を収集し、前記プロセッサ装置の動作状況を示すプロセッサ動作状況情報を生成するプロセッサ動作状況収集部を有し、
前記出力制御部は、
前記プロセッサ動作状況収集部により生成されたプロセッサ動作状況情報を入力し、入力したプロセッサ動作状況情報を、発振周波数情報及び時刻情報と対応付けて出力先に出力することを特徴とする請求項1〜5のいずれかに記載のモニタリング装置。 - 前記プロセッサ動作状況収集部は、
前記プロセッサ装置の動作状況として、前記プロセッサ装置で処理されているソフトウェアの内容を示す信号を収集し、前記プロセッサ装置で処理されているソフトウェアの内容を示すプロセッサ動作状況情報を生成することを特徴とする請求項6に記載のモニタリング装置。 - 前記モニタリング装置は、更に、
前記出力制御部から前記出力先に未出力のプロセッサ動作状況情報を入力し、前記出力制御部から既に前記出力先に出力されたプロセッサ動作状況情報を入力し、未出力のプロセッサ動作状況情報に示されているプロセッサの動作状況と出力済のプロセッサ動作状況情報に示されているプロセッサの動作状況とを比較する比較部を有し、
前記出力制御部は、
前記比較部による比較の結果、プロセッサの動作状況間の差が所定の条件に合致する場合に、未出力のプロセッサ動作状況情報と、当該未出力のプロセッサ動作状況情報に対応付けられる未出力の発振周波数情報と、当該未出力の発振周波数情報に対応付けられる未出力の時刻情報とを対応付けて前記出力先にする出力することを特徴とする請求項6又は7に記載のモニタリング装置。 - 請求項1〜8のいずれかに記載のモニタリング装置と、
前記出力制御部から出力された情報を記憶する記憶装置とを備えることを特徴とするモニタリングシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014379A JP2012154809A (ja) | 2011-01-26 | 2011-01-26 | モニタリング装置及びモニタリングシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014379A JP2012154809A (ja) | 2011-01-26 | 2011-01-26 | モニタリング装置及びモニタリングシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012154809A true JP2012154809A (ja) | 2012-08-16 |
Family
ID=46836681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011014379A Pending JP2012154809A (ja) | 2011-01-26 | 2011-01-26 | モニタリング装置及びモニタリングシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012154809A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127128A (ja) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置 |
JPH1123662A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | Lsi半導体装置 |
JPH11118874A (ja) * | 1997-10-15 | 1999-04-30 | Nec Corp | ホットキャリア劣化検出回路 |
JP2000266811A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 半導体装置のテストシステム |
JP2003240703A (ja) * | 2002-02-20 | 2003-08-27 | Hitachi Ltd | 腐食監視装置およびそれを用いたシステム |
WO2006064572A1 (ja) * | 2004-12-17 | 2006-06-22 | Mitsubishi Denki Kabushiki Kaisha | クロック信号生成装置および無線基地局 |
JP2006337128A (ja) * | 2005-06-01 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体内部信号観測装置 |
JP2008122213A (ja) * | 2006-11-13 | 2008-05-29 | Yokogawa Electric Corp | Icテストシステム |
WO2008075702A1 (ja) * | 2006-12-21 | 2008-06-26 | Nec Corporation | 信号測定装置および信号測定方法 |
JP2010204058A (ja) * | 2009-03-06 | 2010-09-16 | Nec Corp | 回路部品の試験装置および方法 |
-
2011
- 2011-01-26 JP JP2011014379A patent/JP2012154809A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1123662A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | Lsi半導体装置 |
JPH1127128A (ja) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置 |
JPH11118874A (ja) * | 1997-10-15 | 1999-04-30 | Nec Corp | ホットキャリア劣化検出回路 |
JP2000266811A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 半導体装置のテストシステム |
JP2003240703A (ja) * | 2002-02-20 | 2003-08-27 | Hitachi Ltd | 腐食監視装置およびそれを用いたシステム |
WO2006064572A1 (ja) * | 2004-12-17 | 2006-06-22 | Mitsubishi Denki Kabushiki Kaisha | クロック信号生成装置および無線基地局 |
JP2006337128A (ja) * | 2005-06-01 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体内部信号観測装置 |
JP2008122213A (ja) * | 2006-11-13 | 2008-05-29 | Yokogawa Electric Corp | Icテストシステム |
WO2008075702A1 (ja) * | 2006-12-21 | 2008-06-26 | Nec Corporation | 信号測定装置および信号測定方法 |
JP2010204058A (ja) * | 2009-03-06 | 2010-09-16 | Nec Corp | 回路部品の試験装置および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5737524B2 (ja) | 半導体装置、検知方法及びプログラム | |
US8418005B2 (en) | Methods, apparatus and articles of manufacture to diagnose temperature-induced memory errors | |
EP3699914B1 (en) | Artificial intelligence based monitoring of solid state drives and dual in-line memory modules | |
US20130151746A1 (en) | Electronic device with general purpose input output expander and signal detection method | |
JP2014021577A (ja) | 故障予測装置、故障予測システム、故障予測方法、及び、故障予測プログラム | |
US20180081762A1 (en) | Information processing device | |
KR101478907B1 (ko) | 신호 처리 회로 및 이를 사용한 시험 장치 | |
JP2012154809A (ja) | モニタリング装置及びモニタリングシステム | |
JP2008180635A (ja) | 半導体装置 | |
JP5331725B2 (ja) | 周辺デバイス部のオンラインテスト機能を備えたcpuボード、及びそのオンラインテスト方法 | |
US10401419B2 (en) | Failure detection circuit, failure detection system and failure detection method | |
JP5606261B2 (ja) | デバッグシステムおよびデバッグシステムのトレースデータ取得方法 | |
JP2010009258A (ja) | ソフトウエアの異常検出装置 | |
JP7077644B2 (ja) | 制御システム、診断装置、診断方法、および診断プログラム | |
JP2017010431A (ja) | デバッグシステム | |
JP6230092B2 (ja) | 監視システム | |
KR20190070862A (ko) | 반도체 장치 | |
US20240185576A1 (en) | Image determination device, image determination method, and recording medium | |
US20110197050A1 (en) | Wait Instruction | |
TW201928669A (zh) | 電腦設備、診斷方法以及非暫時性電腦可讀儲存媒體 | |
JP6304951B2 (ja) | 半導体装置の試験プログラム、試験装置及び試験方法 | |
JP7002486B2 (ja) | 電子基板および監視方法 | |
JP7267225B2 (ja) | 監視システム、監視装置及び監視方法 | |
CN110134000B (zh) | 控制系统、诊断装置、诊断方法、以及存储有诊断程序的计算机可读介质 | |
US20200125399A1 (en) | Process monitoring device, process monitoring method, and computer readable medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |