JPH1123662A - Ｌｓｉ半導体装置 - Google Patents
Ｌｓｉ半導体装置Info
- Publication number
- JPH1123662A JPH1123662A JP9175534A JP17553497A JPH1123662A JP H1123662 A JPH1123662 A JP H1123662A JP 9175534 A JP9175534 A JP 9175534A JP 17553497 A JP17553497 A JP 17553497A JP H1123662 A JPH1123662 A JP H1123662A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- pll
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩ半導体チップに内蔵しているＰＬＬ回
路の出力周波数の測定を、ＬＳＩ半導体チップの外部に
特殊な周波数測定装置を用いることなく可能とする。 【解決手段】 ＬＳＩ半導体チップ１にＰＬＬ回路２を
内蔵し、ＰＬＬ回路２の出力する被測定周波数信号７の
周波数をカウントするＰＬＬ周波数測定回路８もＬＳＩ
半導体チップ１に内蔵することにより、外部に特殊な周
波数測定装置を必要とせずに、ＬＳＩテスタ５のみで周
波数測定を可能とする。ＰＬＬ周波数測定回路８は、Ｐ
ＬＬ回路２から出力されるパルス信号中のパルス数を計
数するｎビットカウンタ１２と、ｎビットカウンタ１２
の計数期間を増減制御する計数期間制御回路１７とで構
成し、ｎビットカウンタ１２の出力信号をＰＬＬ周波数
測定回路８の出力信号としている。
路の出力周波数の測定を、ＬＳＩ半導体チップの外部に
特殊な周波数測定装置を用いることなく可能とする。 【解決手段】 ＬＳＩ半導体チップ１にＰＬＬ回路２を
内蔵し、ＰＬＬ回路２の出力する被測定周波数信号７の
周波数をカウントするＰＬＬ周波数測定回路８もＬＳＩ
半導体チップ１に内蔵することにより、外部に特殊な周
波数測定装置を必要とせずに、ＬＳＩテスタ５のみで周
波数測定を可能とする。ＰＬＬ周波数測定回路８は、Ｐ
ＬＬ回路２から出力されるパルス信号中のパルス数を計
数するｎビットカウンタ１２と、ｎビットカウンタ１２
の計数期間を増減制御する計数期間制御回路１７とで構
成し、ｎビットカウンタ１２の出力信号をＰＬＬ周波数
測定回路８の出力信号としている。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩ半導体チップ
に内蔵されたＰＬＬ（フェーズ・ロックド・ループ）回
路を有するＬＳＩ（大規模集積回路）半導体装置に関す
るもので、特にＰＬＬ回路の出力パルス信号の周波数を
測定するＰＬＬ周波数測定回路の構成に係る。
に内蔵されたＰＬＬ（フェーズ・ロックド・ループ）回
路を有するＬＳＩ（大規模集積回路）半導体装置に関す
るもので、特にＰＬＬ回路の出力パルス信号の周波数を
測定するＰＬＬ周波数測定回路の構成に係る。
【０００２】
【従来の技術】従来より、ＬＳＩ半導体チップに内蔵し
ているＰＬＬ回路の周波数測定は、ＬＳＩ半導体チップ
の外部に周波数測定装置を設け、周波数測定装置の出力
信号をＬＳＩテスタに加えることにより行われる。具体
的には、ＬＳＩ半導体チップに内蔵されたＰＬＬ回路を
動作させ、このＰＬＬ回路の出力パルス信号、すなわち
被測定周波数信号を周波数測定装置に入力し、周波数測
定装置において、被測定周波数信号を１／ｍ分周（ｍは
任意の正整数）し、分周信号の例えば１個のハイレベル
の期間中に発生する基準クロックの個数をカウントし、
そのカウント値をＬＳＩテスタに入力する。ＬＳＩテス
タでは、周波数測定装置から入力されるカウント値に基
づく演算によって何々ヘルツという形態の周波数測定結
果として出力するようになっている。なお、上記のＬＳ
Ｉテスタとしては、例えば、アドバンテスト社製のＴ３
３ＸＸシリーズ（Ｔ３３４１等）が用いられる。
ているＰＬＬ回路の周波数測定は、ＬＳＩ半導体チップ
の外部に周波数測定装置を設け、周波数測定装置の出力
信号をＬＳＩテスタに加えることにより行われる。具体
的には、ＬＳＩ半導体チップに内蔵されたＰＬＬ回路を
動作させ、このＰＬＬ回路の出力パルス信号、すなわち
被測定周波数信号を周波数測定装置に入力し、周波数測
定装置において、被測定周波数信号を１／ｍ分周（ｍは
任意の正整数）し、分周信号の例えば１個のハイレベル
の期間中に発生する基準クロックの個数をカウントし、
そのカウント値をＬＳＩテスタに入力する。ＬＳＩテス
タでは、周波数測定装置から入力されるカウント値に基
づく演算によって何々ヘルツという形態の周波数測定結
果として出力するようになっている。なお、上記のＬＳ
Ｉテスタとしては、例えば、アドバンテスト社製のＴ３
３ＸＸシリーズ（Ｔ３３４１等）が用いられる。
【０００３】以下、ＬＳＩ半導体装置において、ＬＳＩ
半導体チップに内蔵しているＰＬＬ回路のパルス信号の
周波数測定の従来例について、図面を参照しながら詳し
く説明する。図４はＬＳＩ半導体チップにＰＬＬ回路を
内蔵している従来のＬＳＩ半導体装置の周辺部の構成を
示す概略図である。図４において、１はＬＳＩ半導体チ
ップであり、ロジック回路（内部主回路）１ａ等を形成
している。２はＬＳＩ半導体チップ１に内蔵したＰＬＬ
回路であり、所定周波数のパルス信号を生成してＬＳＩ
半導体チップ１のロジック回路（内部主回路）１ａへ供
給する。３は被測定周波数出力端子であり、この被測定
周波数出力端子３からＰＬＬ回路２のパルス信号が被測
定周波数信号としてＬＳＩ半導体チップ１の外部へ出力
される。４は周波数測定装置であり、ＰＬＬ回路２から
出力される被測定周波数信号の周波数を測定、具体的に
は、被測定周波数信号を１／ｍ分周した信号の例えば、
ハイレベルの期間内に生じる基準パルスの個数を計数
し、測定結果を出力する。５はＬＳＩテスタであり、周
波数測定装置４から出力されるパルス数の計数値と分周
比とに基づき、被測定周波数信号の周波数を何々ヘルツ
の形態で出力する。６はＬＳＩテスタ５より出力される
周波数測定結果である。
半導体チップに内蔵しているＰＬＬ回路のパルス信号の
周波数測定の従来例について、図面を参照しながら詳し
く説明する。図４はＬＳＩ半導体チップにＰＬＬ回路を
内蔵している従来のＬＳＩ半導体装置の周辺部の構成を
示す概略図である。図４において、１はＬＳＩ半導体チ
ップであり、ロジック回路（内部主回路）１ａ等を形成
している。２はＬＳＩ半導体チップ１に内蔵したＰＬＬ
回路であり、所定周波数のパルス信号を生成してＬＳＩ
半導体チップ１のロジック回路（内部主回路）１ａへ供
給する。３は被測定周波数出力端子であり、この被測定
周波数出力端子３からＰＬＬ回路２のパルス信号が被測
定周波数信号としてＬＳＩ半導体チップ１の外部へ出力
される。４は周波数測定装置であり、ＰＬＬ回路２から
出力される被測定周波数信号の周波数を測定、具体的に
は、被測定周波数信号を１／ｍ分周した信号の例えば、
ハイレベルの期間内に生じる基準パルスの個数を計数
し、測定結果を出力する。５はＬＳＩテスタであり、周
波数測定装置４から出力されるパルス数の計数値と分周
比とに基づき、被測定周波数信号の周波数を何々ヘルツ
の形態で出力する。６はＬＳＩテスタ５より出力される
周波数測定結果である。
【０００４】以上のように構成された装置について、以
下その動作を説明する。まず、ＬＳＩ半導体チップ１に
内蔵されたＰＬＬ回路２を動作させると、ＰＬＬ回路２
から被測定周波数信号であるパルス信号が出力され、Ｌ
ＳＩ半導体チップ１の被測定周波数出力端子３から外部
へ出力される。つぎに、被測定周波数出力端子３から周
波数測定装置４へ被測定周波数信号が供給され、周波数
測定装置４において、被測定周波数信号の周波数が測定
され、具体的には、被測定周波数信号を１／ｍ分周した
信号の例えば、ハイレベルの期間内に生じる基準パルス
の個数が計数される。そして、周波数測定装置４の出力
信号がＬＳＩテスタ５へ送られ、ＬＳＩテスタ５でパル
ス数の計数値と分周比とに基づく演算処理が行われ、Ｌ
ＳＩテスタ５から被測定周波数信号の周波数が何々ヘル
ツの形態で周波数測定結果６として出力される。
下その動作を説明する。まず、ＬＳＩ半導体チップ１に
内蔵されたＰＬＬ回路２を動作させると、ＰＬＬ回路２
から被測定周波数信号であるパルス信号が出力され、Ｌ
ＳＩ半導体チップ１の被測定周波数出力端子３から外部
へ出力される。つぎに、被測定周波数出力端子３から周
波数測定装置４へ被測定周波数信号が供給され、周波数
測定装置４において、被測定周波数信号の周波数が測定
され、具体的には、被測定周波数信号を１／ｍ分周した
信号の例えば、ハイレベルの期間内に生じる基準パルス
の個数が計数される。そして、周波数測定装置４の出力
信号がＬＳＩテスタ５へ送られ、ＬＳＩテスタ５でパル
ス数の計数値と分周比とに基づく演算処理が行われ、Ｌ
ＳＩテスタ５から被測定周波数信号の周波数が何々ヘル
ツの形態で周波数測定結果６として出力される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＬＳＩ半導体装置では、ＬＳＩ半導体チップ１に内蔵し
ているＰＬＬ回路２の周波数測定は、一般的な構成のＬ
ＳＩテスタ５のみでは不可能であり、特殊な周波数測定
装置４を設ける必要があり、ＰＬＬ回路２のパルス信号
の周波数測定を容易に行うことができなかった。
ＬＳＩ半導体装置では、ＬＳＩ半導体チップ１に内蔵し
ているＰＬＬ回路２の周波数測定は、一般的な構成のＬ
ＳＩテスタ５のみでは不可能であり、特殊な周波数測定
装置４を設ける必要があり、ＰＬＬ回路２のパルス信号
の周波数測定を容易に行うことができなかった。
【０００６】本発明はこのような問題に鑑み、ＬＳＩ半
導体チップ外部に特殊な周波数測定装置を用いることな
く、ＬＳＩテスタだけで容易にＰＬＬ回路のパルス信号
の周波数測定を可能とするＬＳＩ半導体装置を提供する
ことを目的とする。
導体チップ外部に特殊な周波数測定装置を用いることな
く、ＬＳＩテスタだけで容易にＰＬＬ回路のパルス信号
の周波数測定を可能とするＬＳＩ半導体装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明の請求項１記載の
ＬＳＩ半導体装置は、ＬＳＩ半導体チップと、このＬＳ
Ｉ半導体チップに内蔵されパルス信号を生成してＬＳＩ
半導体チップの内部主回路へ供給するＰＬＬ回路と、Ｐ
ＬＬ回路から出力されるパルス信号の周波数を測定する
ＰＬＬ周波数測定回路とを備え、ＰＬＬ周波数測定回路
の出力信号をＬＳＩ半導体チップより外部へ出力するよ
うにしたことを特徴とする。
ＬＳＩ半導体装置は、ＬＳＩ半導体チップと、このＬＳ
Ｉ半導体チップに内蔵されパルス信号を生成してＬＳＩ
半導体チップの内部主回路へ供給するＰＬＬ回路と、Ｐ
ＬＬ回路から出力されるパルス信号の周波数を測定する
ＰＬＬ周波数測定回路とを備え、ＰＬＬ周波数測定回路
の出力信号をＬＳＩ半導体チップより外部へ出力するよ
うにしたことを特徴とする。
【０００８】この構成によると、ＰＬＬ周波数測定回路
の出力信号をＬＳＩテスタに加えて演算処理するだけ
で、ＬＳＩ半導体チップ外部に特殊な周波数測定回路を
用いることなく、ＬＳＩ半導体チップに内蔵されたＰＬ
Ｌ回路の出力パルス信号の周波数を容易に測定すること
ができる。本発明の請求項２記載のＬＳＩ半導体装置
は、請求項１記載のＬＳＩ半導体装置において、ＰＬＬ
周波数測定回路を、ＰＬＬ回路から出力されるパルス信
号のパルス数を計数するカウンタと、カウンタへのパル
スの計数期間を増減制御する計数期間制御回路とで構成
し、カウンタの出力信号をＰＬＬ周波数測定回路の出力
信号としたことを特徴とする。
の出力信号をＬＳＩテスタに加えて演算処理するだけ
で、ＬＳＩ半導体チップ外部に特殊な周波数測定回路を
用いることなく、ＬＳＩ半導体チップに内蔵されたＰＬ
Ｌ回路の出力パルス信号の周波数を容易に測定すること
ができる。本発明の請求項２記載のＬＳＩ半導体装置
は、請求項１記載のＬＳＩ半導体装置において、ＰＬＬ
周波数測定回路を、ＰＬＬ回路から出力されるパルス信
号のパルス数を計数するカウンタと、カウンタへのパル
スの計数期間を増減制御する計数期間制御回路とで構成
し、カウンタの出力信号をＰＬＬ周波数測定回路の出力
信号としたことを特徴とする。
【０００９】この構成によると、計数期間制御回路に制
御信号を入力してカウンタにおける計数期間を調整する
ことにより、カウンタのビット数を変更しなくても、測
定可能な周波数範囲を調整することができる。たとえ
ば、計数期間を短くすれば、高い周波数まで測定が可能
となる。本発明の請求項３記載のＬＳＩ半導体装置は、
請求項２記載のＬＳＩ半導体装置において、カウンタの
ビット数と計数期間の長さを所定値に設定することによ
り、所望の周波数測定精度を得るようにしたことを特徴
とする。
御信号を入力してカウンタにおける計数期間を調整する
ことにより、カウンタのビット数を変更しなくても、測
定可能な周波数範囲を調整することができる。たとえ
ば、計数期間を短くすれば、高い周波数まで測定が可能
となる。本発明の請求項３記載のＬＳＩ半導体装置は、
請求項２記載のＬＳＩ半導体装置において、カウンタの
ビット数と計数期間の長さを所定値に設定することによ
り、所望の周波数測定精度を得るようにしたことを特徴
とする。
【００１０】この構成によると、カウンタのビット数と
計数期間の長さの設定を比例して変更することによっ
て、周波数測定精度を変更することができる。例えば、
カウンタのビット数を２倍にし、計数期間を２倍にすれ
ば、周波数測定精度を２倍に上げることができる。本発
明の請求項４記載のＬＳＩ半導体装置は、請求項２記載
のＬＳＩ半導体装置において、カウンタの各ビットの出
力値を出力またはデコードするデコード回路を設け、デ
コード回路の出力をＰＬＬ周波数測定回路の出力信号と
したことを特徴とする。
計数期間の長さの設定を比例して変更することによっ
て、周波数測定精度を変更することができる。例えば、
カウンタのビット数を２倍にし、計数期間を２倍にすれ
ば、周波数測定精度を２倍に上げることができる。本発
明の請求項４記載のＬＳＩ半導体装置は、請求項２記載
のＬＳＩ半導体装置において、カウンタの各ビットの出
力値を出力またはデコードするデコード回路を設け、デ
コード回路の出力をＰＬＬ周波数測定回路の出力信号と
したことを特徴とする。
【００１１】この構成によると、カウンタの各ビットの
出力値が周波数値へと変わる。また、デコードすること
によって、出力ビットの調整ができる。
出力値が周波数値へと変わる。また、デコードすること
によって、出力ビットの調整ができる。
【００１２】
【発明の実施の形態】以下、本発明のＬＳＩ半導体装置
の実施の形態について、ＰＬＬ周波数測定のための構成
も含めて、図面を参照しながら説明する。図１はＬＳＩ
半導体チップにＰＬＬ回路を内蔵している本発明の実施
の形態におけるＬＳＩ半導体装置の周辺部の構成を示す
概略図である。図１において、１はＬＳＩ半導体チップ
であり、ロジック回路（内部主回路）１ａ等を形成して
いる。２はＬＳＩ半導体チップ１に内蔵したＰＬＬ回路
であり、所定周波数のパルス信号を生成してＬＳＩ半導
体チップ１のロジック回路（内部主回路）１ａへ供給す
る。
の実施の形態について、ＰＬＬ周波数測定のための構成
も含めて、図面を参照しながら説明する。図１はＬＳＩ
半導体チップにＰＬＬ回路を内蔵している本発明の実施
の形態におけるＬＳＩ半導体装置の周辺部の構成を示す
概略図である。図１において、１はＬＳＩ半導体チップ
であり、ロジック回路（内部主回路）１ａ等を形成して
いる。２はＬＳＩ半導体チップ１に内蔵したＰＬＬ回路
であり、所定周波数のパルス信号を生成してＬＳＩ半導
体チップ１のロジック回路（内部主回路）１ａへ供給す
る。
【００１３】８はＰＬＬ周波数測定回路であり、ＰＬＬ
回路２から出力されるパルス信号が被測定周波数信号と
して供給され、ＰＬＬ回路２から出力される被測定周波
数信号の周波数を測定、具体的には、被測定周波数信号
の所定期間内のパルス数を計数する。７は周波数測定信
号出力端子であり、ＰＬＬ周波数測定回路８によるパル
ス数の計数値をＬＳＩ半導体チップ１の外部へ出力す
る。５は従来例に示したものと同じＬＳＩテスタであ
り、ＰＬＬ周波数測定回路８から出力されるパルス数の
計数値と被測定周波数信号を計数する期間の長さとに基
づき、被測定周波数信号の周波数を何々ヘルツの形態で
出力する。６はＬＳＩテスタ５より出力される周波数測
定結果である。図４の従来例との違いは、ＰＬＬ周波数
測定回路８をＬＳＩ半導体チップ１に内蔵した点であ
る。
回路２から出力されるパルス信号が被測定周波数信号と
して供給され、ＰＬＬ回路２から出力される被測定周波
数信号の周波数を測定、具体的には、被測定周波数信号
の所定期間内のパルス数を計数する。７は周波数測定信
号出力端子であり、ＰＬＬ周波数測定回路８によるパル
ス数の計数値をＬＳＩ半導体チップ１の外部へ出力す
る。５は従来例に示したものと同じＬＳＩテスタであ
り、ＰＬＬ周波数測定回路８から出力されるパルス数の
計数値と被測定周波数信号を計数する期間の長さとに基
づき、被測定周波数信号の周波数を何々ヘルツの形態で
出力する。６はＬＳＩテスタ５より出力される周波数測
定結果である。図４の従来例との違いは、ＰＬＬ周波数
測定回路８をＬＳＩ半導体チップ１に内蔵した点であ
る。
【００１４】図２は本発明の実施の形態のＬＳＩ半導体
装置におけるＰＬＬ周波数測定回路８の概略ブロック図
を示すものである。図２において、９は被測定周波数信
号であり、図１のＰＬＬ回路２より出力された信号であ
る。１０はＬＳＩテスタ５から供給される計数期間可変
制御信号である。１１はＬＳＩテスタ５から供給される
リセット信号である。１２はｎビットカウンタ（ｎは任
意の正整数）であり、ｎビットパラレル出力端子１３を
有している。１４はＡＮＤゲートであり、１５，１６は
それぞれラッチ（Ｄフリップフロップ）であり、これら
はｎビットカウンタ１２の計数期間を増減制御する計数
期間制御回路１７を構成している。なお、計数期間可変
制御信号１０およびリセット信号１１はＬＳＩテスタ５
の共通のテスト用の端子から入力されることになる。ま
た、ＰＬＬ周波数測定回路８における計測期間はＬＳＩ
外部より入力する信号で制御され、パターンプログラム
で作られる。
装置におけるＰＬＬ周波数測定回路８の概略ブロック図
を示すものである。図２において、９は被測定周波数信
号であり、図１のＰＬＬ回路２より出力された信号であ
る。１０はＬＳＩテスタ５から供給される計数期間可変
制御信号である。１１はＬＳＩテスタ５から供給される
リセット信号である。１２はｎビットカウンタ（ｎは任
意の正整数）であり、ｎビットパラレル出力端子１３を
有している。１４はＡＮＤゲートであり、１５，１６は
それぞれラッチ（Ｄフリップフロップ）であり、これら
はｎビットカウンタ１２の計数期間を増減制御する計数
期間制御回路１７を構成している。なお、計数期間可変
制御信号１０およびリセット信号１１はＬＳＩテスタ５
の共通のテスト用の端子から入力されることになる。ま
た、ＰＬＬ周波数測定回路８における計測期間はＬＳＩ
外部より入力する信号で制御され、パターンプログラム
で作られる。
【００１５】図４は、図３に示したＰＬＬ周波数測定回
路８の各部の動作波形を示すタイムチャートである。図
４において、（ａ）は被測定周波数信号９を示し、
（ｂ）はリセット信号１１を示し、（ｃ）はラッチ１６
の出力信号を示し、（ｄ）は計測期間可変制御信号１０
を示し、（ｅ）はラッチ１５の出力信号を示し、（ｆ）
はＡＮＤゲート１４の出力信号を示し、（ｇ）はｎビッ
トカウンタ１２のｎビットパラレル出力端子１３の出力
値を示している。なお、リセット信号１１の立ち上がり
からラッチ１６の出力信号の立ち上がりまでに１クロッ
ク以上開いているが、これは回路遅延分を考慮したから
である。
路８の各部の動作波形を示すタイムチャートである。図
４において、（ａ）は被測定周波数信号９を示し、
（ｂ）はリセット信号１１を示し、（ｃ）はラッチ１６
の出力信号を示し、（ｄ）は計測期間可変制御信号１０
を示し、（ｅ）はラッチ１５の出力信号を示し、（ｆ）
はＡＮＤゲート１４の出力信号を示し、（ｇ）はｎビッ
トカウンタ１２のｎビットパラレル出力端子１３の出力
値を示している。なお、リセット信号１１の立ち上がり
からラッチ１６の出力信号の立ち上がりまでに１クロッ
ク以上開いているが、これは回路遅延分を考慮したから
である。
【００１６】以上のように構成されたＬＳＩ半導体装置
について、その動作を説明する。まず、ＬＳＩ半導体チ
ップ１に内蔵しているＰＬＬ回路２を動作させ、ＰＬＬ
回路２より被測定周波数信号９を出力させてＰＬＬ周波
数測定回路９へ入力させる。また、ＰＬＬ周波数測定回
路８へ入力するリセット信号１１は初期状態をローレベ
ル（以下、Ｌレベルと記す）とし、同じく計測期間可変
制御信号１０は初期状態をハイレベル（以下、Ｈレベル
と記す）とする。
について、その動作を説明する。まず、ＬＳＩ半導体チ
ップ１に内蔵しているＰＬＬ回路２を動作させ、ＰＬＬ
回路２より被測定周波数信号９を出力させてＰＬＬ周波
数測定回路９へ入力させる。また、ＰＬＬ周波数測定回
路８へ入力するリセット信号１１は初期状態をローレベ
ル（以下、Ｌレベルと記す）とし、同じく計測期間可変
制御信号１０は初期状態をハイレベル（以下、Ｈレベル
と記す）とする。
【００１７】その結果、ＰＬＬ周波数測定回路８では、
初期状態において、ラッチ１６に対してＬレベルのリセ
ット信号１１が入力され、それをラッチ１６が被測定周
波数信号９の立ち下がりで取り込んで保持し、ラッチ１
６の出力状態がＬレベルに確定し、ラッチ１６のＬレベ
ルの出力がｎビットカウンタ１２のリセット端子に加え
られることで、ｎビットカウンタ１２がリセットされ
る。その結果、ｎビットパラレル出力端子１３は、初期
状態では１６進数で０となる。
初期状態において、ラッチ１６に対してＬレベルのリセ
ット信号１１が入力され、それをラッチ１６が被測定周
波数信号９の立ち下がりで取り込んで保持し、ラッチ１
６の出力状態がＬレベルに確定し、ラッチ１６のＬレベ
ルの出力がｎビットカウンタ１２のリセット端子に加え
られることで、ｎビットカウンタ１２がリセットされ
る。その結果、ｎビットパラレル出力端子１３は、初期
状態では１６進数で０となる。
【００１８】またこのときに、ラッチ１５に対してＨレ
ベルの計測期間可変制御信号１０が入力され、それをラ
ッチ１５が被測定周波数信号９の立ち下がりで取り込ん
で保持し、ラッチ１６の出力状態がＬレベルに確定す
る。その結果、ラッチ１５のＨレベルの出力がＡＮＤゲ
ート１４に入力されることで、ＡＮＤゲート１４が開
き、被測定周波数信号９がｎビットカウンタ１２へ入力
可能となる。ただし、このとき、ｎビットカウンタ１２
はリセット状態にあり、カウントアップはされない。
ベルの計測期間可変制御信号１０が入力され、それをラ
ッチ１５が被測定周波数信号９の立ち下がりで取り込ん
で保持し、ラッチ１６の出力状態がＬレベルに確定す
る。その結果、ラッチ１５のＨレベルの出力がＡＮＤゲ
ート１４に入力されることで、ＡＮＤゲート１４が開
き、被測定周波数信号９がｎビットカウンタ１２へ入力
可能となる。ただし、このとき、ｎビットカウンタ１２
はリセット状態にあり、カウントアップはされない。
【００１９】その後、リセット信号１１がＨレベルに変
化し、それをラッチ１６が被測定周波数信号９の立ち下
がりで取り込んで保持し、ラッチ１６の出力状態がＨレ
ベルに変化し、ラッチ１６のＨレベルの出力がｎビット
カウンタ１２のリセット端子に加えられることで、ｎビ
ットカウンタ１２のリセット状態が解除される。その結
果、ｎビットカウンタ１２は、ＡＮＤゲート１４を通し
て入力される被測定周波数信号９のパルス数、つまり立
ち上がりの個数のカウントを開始することになる。
化し、それをラッチ１６が被測定周波数信号９の立ち下
がりで取り込んで保持し、ラッチ１６の出力状態がＨレ
ベルに変化し、ラッチ１６のＨレベルの出力がｎビット
カウンタ１２のリセット端子に加えられることで、ｎビ
ットカウンタ１２のリセット状態が解除される。その結
果、ｎビットカウンタ１２は、ＡＮＤゲート１４を通し
て入力される被測定周波数信号９のパルス数、つまり立
ち上がりの個数のカウントを開始することになる。
【００２０】その後、所定時間が経過して、計測期間可
変制御信号１０がＬレベルに変化し、ラッチ１５の出力
状態がＬレベルに変化し、ラッチ１５のＬレベルの出力
がＡＮＤゲート１４に加えられることで、ＡＮＤゲート
１４が閉じ、被測定周波数信号９のｎビットカウンタ１
２への入力が禁止される。その結果、ｎビットカウンタ
１２は、カウントアップを停止することになり、ｎビッ
トカウンタ１２のｎビットパラレル出力端子１３から最
終的に出力されるカウント値は、ラッチ１６の出力がＨ
レベルに変化してｎビットカウンタ１２のリセットが解
除された時からラッチ１５の出力がＬレベルに変化して
ｎビットカウンタ１２への被測定周波数信号９の入力が
禁止された時までの期間Ｘ（μｓｅｃ）である。
変制御信号１０がＬレベルに変化し、ラッチ１５の出力
状態がＬレベルに変化し、ラッチ１５のＬレベルの出力
がＡＮＤゲート１４に加えられることで、ＡＮＤゲート
１４が閉じ、被測定周波数信号９のｎビットカウンタ１
２への入力が禁止される。その結果、ｎビットカウンタ
１２は、カウントアップを停止することになり、ｎビッ
トカウンタ１２のｎビットパラレル出力端子１３から最
終的に出力されるカウント値は、ラッチ１６の出力がＨ
レベルに変化してｎビットカウンタ１２のリセットが解
除された時からラッチ１５の出力がＬレベルに変化して
ｎビットカウンタ１２への被測定周波数信号９の入力が
禁止された時までの期間Ｘ（μｓｅｃ）である。
【００２１】つまり、Ｈレベルに変化したリセット信号
１１を被測定周波数信号９でラッチした状態から、Ｌレ
ベルに変化した計測期間可変制御信号１０を被測定周波
数信号９の信号でラッチした状態になるまでの期間Ｘ
（μｓｅｃ）、被測定周波数信号９がｎビットカウンタ
１２まで伝搬し、ｎビットカウンタ１２でカウントアッ
プされ、そのカウント値がｎビットパラレル出力端子１
３より出力される。
１１を被測定周波数信号９でラッチした状態から、Ｌレ
ベルに変化した計測期間可変制御信号１０を被測定周波
数信号９の信号でラッチした状態になるまでの期間Ｘ
（μｓｅｃ）、被測定周波数信号９がｎビットカウンタ
１２まで伝搬し、ｎビットカウンタ１２でカウントアッ
プされ、そのカウント値がｎビットパラレル出力端子１
３より出力される。
【００２２】ｎビットパラレル出力端子１３より出力さ
れる信号をＬＳＩテスタ５で、つぎの数式 測定したい周波数〔Hz〕＝ｎビットカウンタのカウント
値／Ｘ（μｓｅｃ） に従って、ＰＬＬ回路２の出力周波数を算出し、周波数
測定結果６として出力する。
れる信号をＬＳＩテスタ５で、つぎの数式 測定したい周波数〔Hz〕＝ｎビットカウンタのカウント
値／Ｘ（μｓｅｃ） に従って、ＰＬＬ回路２の出力周波数を算出し、周波数
測定結果６として出力する。
【００２３】例えば、ｎビットカウンタ１２のビット数
が１０（ｎ＝１０）でＸ（μｓｅｃ）が１２（μｓｅ
ｃ）の場合、周波数は、 １０２４／（１２×１０-6） で求められ、カウント値に１ビットの誤差がある場合、
その誤差は、±０．０８ＭＨｚになる。
が１０（ｎ＝１０）でＸ（μｓｅｃ）が１２（μｓｅ
ｃ）の場合、周波数は、 １０２４／（１２×１０-6） で求められ、カウント値に１ビットの誤差がある場合、
その誤差は、±０．０８ＭＨｚになる。
【００２４】以上のように、この実施の形態のＬＳＩ半
導体装置によれば、ＬＳＩ半導体チップ１にＰＬＬ周波
数測定回路８をＰＬＬ回路２とともに内蔵したことによ
り、ＰＬＬ周波数測定回路８の出力信号をＬＳＩテスタ
５に加えて演算処理するだけで、ＬＳＩ半導体チップ１
の外部に特殊な周波数測定回路を用いることなく、ＬＳ
Ｉ半導体チップ１に内蔵されたＰＬＬ回路２の出力パル
ス信号の周波数を容易に測定することができる。
導体装置によれば、ＬＳＩ半導体チップ１にＰＬＬ周波
数測定回路８をＰＬＬ回路２とともに内蔵したことによ
り、ＰＬＬ周波数測定回路８の出力信号をＬＳＩテスタ
５に加えて演算処理するだけで、ＬＳＩ半導体チップ１
の外部に特殊な周波数測定回路を用いることなく、ＬＳ
Ｉ半導体チップ１に内蔵されたＰＬＬ回路２の出力パル
ス信号の周波数を容易に測定することができる。
【００２５】また、ＰＬＬ周波数測定回路８をＰＬＬ回
路２から出力されるパルス信号のパルス数を計数するｎ
ビットカウンタ１２と、ｎビットカウンタ１２へのパル
スの計数期間を増減制御する計数期間制御回路１７とで
構成し、ｎビットカウンタ１２の出力信号をＰＬＬ周波
数測定回路８の出力信号としたので、計数期間制御回路
１７に計数期間制御信号を入力してｎビットカウンタ１
２における計数期間を調整することにより、ｎビットカ
ウンタ１２のビット数を変更しなくても、測定可能な周
波数範囲を調整することができる。たとえば、計数期間
を短くすれば、高い周波数まで測定が可能となる。
路２から出力されるパルス信号のパルス数を計数するｎ
ビットカウンタ１２と、ｎビットカウンタ１２へのパル
スの計数期間を増減制御する計数期間制御回路１７とで
構成し、ｎビットカウンタ１２の出力信号をＰＬＬ周波
数測定回路８の出力信号としたので、計数期間制御回路
１７に計数期間制御信号を入力してｎビットカウンタ１
２における計数期間を調整することにより、ｎビットカ
ウンタ１２のビット数を変更しなくても、測定可能な周
波数範囲を調整することができる。たとえば、計数期間
を短くすれば、高い周波数まで測定が可能となる。
【００２６】また、カウンタのビット数と計数期間の長
さを所定値に設定することにより、所望の周波数測定精
度を得るようにしたので、ｎビットカウンタ１２のビッ
ト数と計数期間の長さの設定を比例して変更することに
よって、周波数測定精度を変更することができる。例え
ば、ｎビットカウンタ１２のビット数を２倍にし、計数
期間を２倍にすれば、周波数測定精度を２倍に上げるこ
とができる。
さを所定値に設定することにより、所望の周波数測定精
度を得るようにしたので、ｎビットカウンタ１２のビッ
ト数と計数期間の長さの設定を比例して変更することに
よって、周波数測定精度を変更することができる。例え
ば、ｎビットカウンタ１２のビット数を２倍にし、計数
期間を２倍にすれば、周波数測定精度を２倍に上げるこ
とができる。
【００２７】なお、上記の実施の形態では、ｎビットカ
ウンタ１２の各ビットの出力をそのまま出力してＬＳＩ
テスタ５へ供給するようにしたが、これに代えて、カウ
ンタの各ビットの出力値をデコードするデコード回路を
設け、デコード回路の出力をＰＬＬ周波数測定回路の出
力信号としてＬＳＩテスタ５へ供給するようにしてもよ
い。
ウンタ１２の各ビットの出力をそのまま出力してＬＳＩ
テスタ５へ供給するようにしたが、これに代えて、カウ
ンタの各ビットの出力値をデコードするデコード回路を
設け、デコード回路の出力をＰＬＬ周波数測定回路の出
力信号としてＬＳＩテスタ５へ供給するようにしてもよ
い。
【００２８】このデコード回路では、ｎビットカウンタ
１２の出力のそのまま出力する場合と、デコードして出
力する場合がある。デコードを行うことにより端子数を
減少させることができ、またファンクションテストなど
で、期待値比較で判定する方法をとることができる。
１２の出力のそのまま出力する場合と、デコードして出
力する場合がある。デコードを行うことにより端子数を
減少させることができ、またファンクションテストなど
で、期待値比較で判定する方法をとることができる。
【００２９】
【発明の効果】請求項１記載のＬＳＩ半導体装置によれ
ば、ＰＬＬ周波数測定回路の出力信号をＬＳＩテスタに
加えて演算処理するだけで、ＬＳＩ半導体チップ外部に
特殊な周波数測定回路を用いることなく、ＬＳＩ半導体
チップに内蔵されたＰＬＬ回路の出力パルス信号の周波
数を容易に測定することができる。したがって、よりＰ
ＬＬ回路の周波数測定に自由度を提供することができ
る。
ば、ＰＬＬ周波数測定回路の出力信号をＬＳＩテスタに
加えて演算処理するだけで、ＬＳＩ半導体チップ外部に
特殊な周波数測定回路を用いることなく、ＬＳＩ半導体
チップに内蔵されたＰＬＬ回路の出力パルス信号の周波
数を容易に測定することができる。したがって、よりＰ
ＬＬ回路の周波数測定に自由度を提供することができ
る。
【００３０】請求項２記載のＬＳＩ半導体装置によれ
ば、計数期間制御回路に制御信号を入力してカウンタに
おける計数期間を調整することにより、カウンタのビッ
ト数を変更しなくても、測定可能な周波数範囲を調整す
ることができる。請求項３記載のＬＳＩ半導体装置によ
れば、カウンタのビット数と計数期間の長さの設定を比
例して変更することによって、周波数測定精度を変更す
ることができる。
ば、計数期間制御回路に制御信号を入力してカウンタに
おける計数期間を調整することにより、カウンタのビッ
ト数を変更しなくても、測定可能な周波数範囲を調整す
ることができる。請求項３記載のＬＳＩ半導体装置によ
れば、カウンタのビット数と計数期間の長さの設定を比
例して変更することによって、周波数測定精度を変更す
ることができる。
【００３１】請求項４記載のＬＳＩ半導体装置によれ
ば、端子数を減少させることができる。
ば、端子数を減少させることができる。
【図１】本発明の実施の形態のＬＳＩ半導体装置装置お
よびその周辺部の構成を示すブロック図である。
よびその周辺部の構成を示すブロック図である。
【図２】本発明の実施の形態のＬＳＩ半導体装置におけ
るＰＬＬ周波数測定回路の具体的な構成を示すブロック
図である。
るＰＬＬ周波数測定回路の具体的な構成を示すブロック
図である。
【図３】本発明の実施の形態のＬＳＩ半導体装置におけ
るＰＬＬ周波数測定回路の各部のタイムチャートであ
る。
るＰＬＬ周波数測定回路の各部のタイムチャートであ
る。
【図４】従来例のＬＳＩ半導体装置装置およびその周辺
部の構成を示すブロック図である。
部の構成を示すブロック図である。
１ ＬＳＩ半導体チップ ２ ＰＬＬ回路 ３ 被測定周波数出力端子 ４ 周波数測定装置 ５ ＬＳＩテスタ ６ 周波数測定結果 ７ 被測定周波数信号 ８ ＰＬＬ周波数測定回路 ９ 被測定周波数信号 １０ 計測期間可変制御信号 １１ リセット信号 １２ ｎビットカウンタ １３ ｎビットパラレル出力端子 １４ ＡＮＤゲート １５ ラッチ １６ ラッチ １７ 計数期間制御回路
Claims (4)
- 【請求項１】 ＬＳＩ半導体チップと、このＬＳＩ半導
体チップに内蔵されパルス信号を生成して前記ＬＳＩ半
導体チップの内部主回路へ供給するＰＬＬ回路と、前記
ＰＬＬ回路から出力されるパルス信号の周波数を測定す
るＰＬＬ周波数測定回路とを備え、前記ＰＬＬ周波数測
定回路の出力信号を前記ＬＳＩ半導体チップより外部へ
出力するようにしたことを特徴とするＬＳＩ半導体装
置。 - 【請求項２】 ＰＬＬ周波数測定回路を、ＰＬＬ回路か
ら出力されるパルス信号のパルス数を計数するカウンタ
と、前記カウンタの計数期間を増減制御する計数期間制
御回路とで構成し、前記カウンタの出力信号をＰＬＬ周
波数測定回路の出力信号としたことを特徴とする請求項
１記載のＬＳＩ半導体装置。 - 【請求項３】 カウンタのビット数と計数期間の長さを
所定値に設定することにより、所望の周波数測定精度を
得るようにしたことを特徴とする請求項２記載のＬＳＩ
半導体装置。 - 【請求項４】 カウンタの各ビットの出力値を出力また
はデコードするデコード回路を設け、前記デコード回路
の出力をＰＬＬ周波数測定回路の出力信号としたことを
特徴とする請求項２記載のＬＳＩ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9175534A JPH1123662A (ja) | 1997-07-01 | 1997-07-01 | Ｌｓｉ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9175534A JPH1123662A (ja) | 1997-07-01 | 1997-07-01 | Ｌｓｉ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1123662A true JPH1123662A (ja) | 1999-01-29 |
Family
ID=15997761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9175534A Pending JPH1123662A (ja) | 1997-07-01 | 1997-07-01 | Ｌｓｉ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1123662A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621352B2 (en) | 2000-10-30 | 2003-09-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| JP2012154809A (ja) * | 2011-01-26 | 2012-08-16 | Mitsubishi Electric Corp | モニタリング装置及びモニタリングシステム |
| JP2013088281A (ja) * | 2011-10-18 | 2013-05-13 | Denso Corp | 周波数測定装置 |
-
1997
- 1997-07-01 JP JP9175534A patent/JPH1123662A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621352B2 (en) | 2000-10-30 | 2003-09-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| JP2012154809A (ja) * | 2011-01-26 | 2012-08-16 | Mitsubishi Electric Corp | モニタリング装置及びモニタリングシステム |
| JP2013088281A (ja) * | 2011-10-18 | 2013-05-13 | Denso Corp | 周波数測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7791330B2 (en) | On-chip jitter measurement circuit | |
| JP3020754B2 (ja) | 遅延時間測定回路 | |
| KR100704349B1 (ko) | 신호 에지 사이의 간격을 측정하는 장치 | |
| US20110187419A1 (en) | Semiconductor integrated circuit and voltage controller therewith | |
| JP2907033B2 (ja) | タイミング信号発生装置 | |
| US8392145B2 (en) | Timing generator | |
| JP3179429B2 (ja) | 周波数測定用テスト回路及びそれを備えた半導体集積回路 | |
| JPH1123662A (ja) | Ｌｓｉ半導体装置 | |
| JPH0534412A (ja) | タイミング発生装置 | |
| JP2829905B2 (ja) | 期待パターンの後半反転回路 | |
| JPS6089937A (ja) | 集積回路装置 | |
| JPH01187968A (ja) | 半導体集積回路 | |
| JP3732462B2 (ja) | 集積回路の検査方法および検査装置 | |
| JP2002041178A (ja) | 半導体集積回路装置 | |
| JP2002323938A (ja) | 集積回路 | |
| JP2003163591A (ja) | 半導体集積回路とそのジッタ測定方法 | |
| JPS62298215A (ja) | リング発振回路 | |
| JP2003248037A (ja) | Ｐｌｌテスト回路 | |
| JP2001298158A (ja) | 半導体集積回路 | |
| JPH02180428A (ja) | リセット回路 | |
| JP2001091595A (ja) | Ｌｓｉ半導体検査装置と半導体装置 | |
| JPH10197611A (ja) | Ｉｃ試験装置及び信号生成装置 | |
| JP2551936B2 (ja) | 出力レベル測定装置 | |
| JP2006343345A (ja) | 半導体集積回路とそのジッタ測定方法 | |
| JPH0437314A (ja) | 分周回路 |