JPH0534412A - タイミング発生装置 - Google Patents
タイミング発生装置Info
- Publication number
- JPH0534412A JPH0534412A JP3192109A JP19210991A JPH0534412A JP H0534412 A JPH0534412 A JP H0534412A JP 3192109 A JP3192109 A JP 3192109A JP 19210991 A JP19210991 A JP 19210991A JP H0534412 A JPH0534412 A JP H0534412A
- Authority
- JP
- Japan
- Prior art keywords
- variable delay
- delay circuit
- output
- oscillation
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 微可変遅延回路の遅延量の測定時間を著しく
短かくする。 【構成】 セレクタ３１で微可変遅延回路１９の出力を
その入力に帰還させて発振ループを構成し、セレクタ３
５で微可変遅延回路１９の出力、つまり前記発振ループ
の発振出力を粗可変遅延回路１５のカウンタ１６で計数
させ、前記発振ループの発振周期を測定して微可変遅延
回路１９における遅延量を測定する。この測定した遅延
量により要求遅延に対するレジスタ２６の設定値を決定
する。各粗可変遅延回路１５及び微可変遅延回路１９の
組ごとに同時に前記遅延量の測定を行うことにより、そ
の各組ごとに１つの測定手段で測定する場合より測定時
間が著しく短かくなる。
短かくする。 【構成】 セレクタ３１で微可変遅延回路１９の出力を
その入力に帰還させて発振ループを構成し、セレクタ３
５で微可変遅延回路１９の出力、つまり前記発振ループ
の発振出力を粗可変遅延回路１５のカウンタ１６で計数
させ、前記発振ループの発振周期を測定して微可変遅延
回路１９における遅延量を測定する。この測定した遅延
量により要求遅延に対するレジスタ２６の設定値を決定
する。各粗可変遅延回路１５及び微可変遅延回路１９の
組ごとに同時に前記遅延量の測定を行うことにより、そ
の各組ごとに１つの測定手段で測定する場合より測定時
間が著しく短かくなる。
Description
【０００１】
【産業上の利用分野】この発明はＩＣ試験装置における
各種位相の波形を作るためや各種の比較時点を得るため
のタイミングを発生するために用いられ、クロックを、
カウンタを用いた粗可変遅延回路でそのクロック周期を
単位として可変遅延し、その遅延されたクロックを微可
変遅延回路でそのクロックの周期内の微小可変遅延を行
ってタイミング信号を出力するタイミング発生装置に関
する。
各種位相の波形を作るためや各種の比較時点を得るため
のタイミングを発生するために用いられ、クロックを、
カウンタを用いた粗可変遅延回路でそのクロック周期を
単位として可変遅延し、その遅延されたクロックを微可
変遅延回路でそのクロックの周期内の微小可変遅延を行
ってタイミング信号を出力するタイミング発生装置に関
する。
【０００２】
【従来の技術】図２に従来のタイミング発生装置を示
す。周期発生回路１１から一定周期のクロックが発生さ
れる。周期発生回路１１は例えば安定度の高い原発振器
１２の出力が分周回路１３でｎ分の１に周波数が分周さ
れ、その分周出力は分周回路１４でｍ分の１に周波数が
分周される。分周回路１３の出力はクロックＭＣＬＫと
して出力され、分周回路１４の出力は周期信号として出
力される。
す。周期発生回路１１から一定周期のクロックが発生さ
れる。周期発生回路１１は例えば安定度の高い原発振器
１２の出力が分周回路１３でｎ分の１に周波数が分周さ
れ、その分周出力は分周回路１４でｍ分の１に周波数が
分周される。分周回路１３の出力はクロックＭＣＬＫと
して出力され、分周回路１４の出力は周期信号として出
力される。
【０００３】周期発生回路１１のクロックＭＣＬＫは粗
可変遅延回路１５へ供給される。粗可変遅延回路１５は
カウンタを用い、入力クロックをその周期を単位として
可変遅延するものである。例えば供給されたクロックＭ
ＣＬＫがカウンタ１６で計数され、カウンタ１６は分周
回路１４の出力周期信号でリセットされる。レジスタ１
７に遅延量が設定され、カウンタ１６の計数値がレジス
タ１７の設定値と一致すると一致検出回路１８で検出さ
れる。この一致検出回路１８にクロックＭＣＬＫも入力
され、そのクロックの精度で一致出力が得られる。この
ようにしてカウンタ１６のリセットに対して、クロック
ＭＣＬＫを単位とした設定値だけ遅延された粗遅延クロ
ックが得られる。
可変遅延回路１５へ供給される。粗可変遅延回路１５は
カウンタを用い、入力クロックをその周期を単位として
可変遅延するものである。例えば供給されたクロックＭ
ＣＬＫがカウンタ１６で計数され、カウンタ１６は分周
回路１４の出力周期信号でリセットされる。レジスタ１
７に遅延量が設定され、カウンタ１６の計数値がレジス
タ１７の設定値と一致すると一致検出回路１８で検出さ
れる。この一致検出回路１８にクロックＭＣＬＫも入力
され、そのクロックの精度で一致出力が得られる。この
ようにしてカウンタ１６のリセットに対して、クロック
ＭＣＬＫを単位とした設定値だけ遅延された粗遅延クロ
ックが得られる。
【０００４】この粗可変遅延回路１５の出力は微可変遅
延回路１９へ供給される。微可変遅延回路１９はゲート
回路の伝搬遅延ｔｐｄを利用した遅延素子２１を通る通
路と、遅延素子を通らない通路２２との一方をセレクタ
２３で選択するようにした遅延段２４が複数段縦続的に
接続されて構成される。これらセレクタ２３の設定のす
べての組合せについて、つまり全設定値における遅延量
を測定し、要求される遅延量に対し、最も近い遅延を発
生する設定値を設定データ補正メモリ２５に書込んでお
き、要求される遅延量で設定データ補正メモリ２５を読
出して設定データを得、これをレジスタ２６に設定し
て、そのレジスタ２６の各ビットによりセレクタ２３を
切替えている。
延回路１９へ供給される。微可変遅延回路１９はゲート
回路の伝搬遅延ｔｐｄを利用した遅延素子２１を通る通
路と、遅延素子を通らない通路２２との一方をセレクタ
２３で選択するようにした遅延段２４が複数段縦続的に
接続されて構成される。これらセレクタ２３の設定のす
べての組合せについて、つまり全設定値における遅延量
を測定し、要求される遅延量に対し、最も近い遅延を発
生する設定値を設定データ補正メモリ２５に書込んでお
き、要求される遅延量で設定データ補正メモリ２５を読
出して設定データを得、これをレジスタ２６に設定し
て、そのレジスタ２６の各ビットによりセレクタ２３を
切替えている。
【０００５】このようにして周期発生回路１１から発生
周期信号が図３Ａに示すように分周回路１４の出力とし
て得られ、また図３Ｂに示すようにクロックＭＣＬＫが
得られ、粗可変遅延回路１５から図３Ｃに示すようにク
ロックＭＣＬＫの周期を単位とした遅延出力が得られ、
これが、図３Ｄに示すようにクロックＭＣＬＫの周期内
の範囲で遅延された出力が微可変遅延回路１９で得られ
る。このように粗可変遅延回路１５と微可変遅延回路１
９とからなるタイミング発生部２０が、複数組設けら
れ、制御部２７により制御されて、周期信号に対し、各
種遅延されたタイミング信号が得られる。
周期信号が図３Ａに示すように分周回路１４の出力とし
て得られ、また図３Ｂに示すようにクロックＭＣＬＫが
得られ、粗可変遅延回路１５から図３Ｃに示すようにク
ロックＭＣＬＫの周期を単位とした遅延出力が得られ、
これが、図３Ｄに示すようにクロックＭＣＬＫの周期内
の範囲で遅延された出力が微可変遅延回路１９で得られ
る。このように粗可変遅延回路１５と微可変遅延回路１
９とからなるタイミング発生部２０が、複数組設けら
れ、制御部２７により制御されて、周期信号に対し、各
種遅延されたタイミング信号が得られる。
【０００６】微可変遅延回路１９における全設定値に対
する遅延量を実際に測定して、設定データ補正メモリ２
５を作成する。その測定は複数の微可変遅延回路１９の
出力の１つをマルチプレクサ２８で選択してインバータ
２９を介してその微可変遅延回路１９の入力側に帰還す
る。つまり入力側ではセレクタ３１で粗可変遅延回路１
５の出力とインバータ２９の出力との何れかを選択して
遅延段２４の初段入力へ供給し、前記測定時にはインバ
ータ２９の出力を選択する。この時微可変遅延回路１９
を含む発振ループが構成され、これに１つパルスを入力
すると、その発振ループの遅延時間を周期とする発振が
生じ、この発振出力を周期数カウンタ３２で計数して、
その発振周期を求めることにより、微可変遅延回路１９
の遅延量を測定する。
する遅延量を実際に測定して、設定データ補正メモリ２
５を作成する。その測定は複数の微可変遅延回路１９の
出力の１つをマルチプレクサ２８で選択してインバータ
２９を介してその微可変遅延回路１９の入力側に帰還す
る。つまり入力側ではセレクタ３１で粗可変遅延回路１
５の出力とインバータ２９の出力との何れかを選択して
遅延段２４の初段入力へ供給し、前記測定時にはインバ
ータ２９の出力を選択する。この時微可変遅延回路１９
を含む発振ループが構成され、これに１つパルスを入力
すると、その発振ループの遅延時間を周期とする発振が
生じ、この発振出力を周期数カウンタ３２で計数して、
その発振周期を求めることにより、微可変遅延回路１９
の遅延量を測定する。
【０００７】
【発明が解決しようとする課題】従来においては複数の
微可変遅延回路１９の各遅延量測定を共通の周波数カウ
ンタ３２を用いて行っているため、各微可変遅延回路１
９の出力側からマルチプレクサ２８までの各距離、マル
チプレクサ２８の出力側から各微可変遅延回路１９の各
入力側までの各距離が比較的長くなり、前記各発振ルー
プのループ長が長くなり、発振周期が長くなり、それだ
け測定時間が長くかかる上に、１つの周波数カウンタ３
２を用いて、これを共通に利用するため、例えばＩＣ試
験装置において、各ピン対応に７種類のタイミング信号
が用いられるようにし、かつ、微可変遅延回路１９の遅
延量設定を１０ビットで行うとすると、全体で５１２×
７×２10回の測定を必要とし、全体の遅延量の測定に長
い時間がかかる問題があった。
微可変遅延回路１９の各遅延量測定を共通の周波数カウ
ンタ３２を用いて行っているため、各微可変遅延回路１
９の出力側からマルチプレクサ２８までの各距離、マル
チプレクサ２８の出力側から各微可変遅延回路１９の各
入力側までの各距離が比較的長くなり、前記各発振ルー
プのループ長が長くなり、発振周期が長くなり、それだ
け測定時間が長くかかる上に、１つの周波数カウンタ３
２を用いて、これを共通に利用するため、例えばＩＣ試
験装置において、各ピン対応に７種類のタイミング信号
が用いられるようにし、かつ、微可変遅延回路１９の遅
延量設定を１０ビットで行うとすると、全体で５１２×
７×２10回の測定を必要とし、全体の遅延量の測定に長
い時間がかかる問題があった。
【０００８】
【課題を解決するための手段】この発明によれば第１セ
レクタにより粗可変遅延回路の出力と、微可変遅延回路
の出力との一方を選択して微可変遅延回路の入力側に供
給されるようになされ、第１セレクタが微可変遅延回路
の出力を選択して発振ループが構成された状態で、その
発振ループの発振出力と、周期発生器からのクロックと
の一方が第２セレクタで選択されて粗可変遅延回路の入
力側へ供給され、上記発振ループを構成した状態でその
発振出力が粗遅延回路のカウンタで所定時間計数され
て、その時の微可変遅延回路の遅延量が測定される。
レクタにより粗可変遅延回路の出力と、微可変遅延回路
の出力との一方を選択して微可変遅延回路の入力側に供
給されるようになされ、第１セレクタが微可変遅延回路
の出力を選択して発振ループが構成された状態で、その
発振ループの発振出力と、周期発生器からのクロックと
の一方が第２セレクタで選択されて粗可変遅延回路の入
力側へ供給され、上記発振ループを構成した状態でその
発振出力が粗遅延回路のカウンタで所定時間計数され
て、その時の微可変遅延回路の遅延量が測定される。
【０００９】
【実施例】図１にこの発明の実施例を示し、図２と対応
する部分に同一符号を付けてある。この発明においては
各微可変遅延回路１９の出力はマルチプレクサを介する
ことなく、それぞれインバータ２９を介して直接第１セ
レクタ３１の一方の入力側に供給される。また微可変遅
延回路１９の出力と周期発生回路１１のクロックＭＣＬ
Ｋの一方を第２セレクタ３５で選択して粗可変遅延回路
１５のカウンタ１６で計数可能とされる。つまり第１セ
レクタ３１でインバータ２９の出力を選択して微可変遅
延回路１９へ入力し、発振ループを構成し、この発振ル
ープの発振出力を、第２セレクタ３５を選択してカウン
タ１６で計数できるようにされる。このようにカウンタ
１６で前記発振ループの発振出力を計数し、その発振周
波数（周期）を計数するため、基準信号発生器３６から
例えば１秒幅の基準信号を発生し、その基準信号でゲー
ト３７を開き、このゲート３７を通じて微可変遅延回路
１９の出力を第２セレクタ３５へ供給するようにされ
る。基準信号が発生中は禁止ゲート３８で分周回路１４
の出力によるカウンタ１６のリセットは禁止される。ま
た基準信号発生器３６は発振ループの周期を測定する時
だけ動作される。
する部分に同一符号を付けてある。この発明においては
各微可変遅延回路１９の出力はマルチプレクサを介する
ことなく、それぞれインバータ２９を介して直接第１セ
レクタ３１の一方の入力側に供給される。また微可変遅
延回路１９の出力と周期発生回路１１のクロックＭＣＬ
Ｋの一方を第２セレクタ３５で選択して粗可変遅延回路
１５のカウンタ１６で計数可能とされる。つまり第１セ
レクタ３１でインバータ２９の出力を選択して微可変遅
延回路１９へ入力し、発振ループを構成し、この発振ル
ープの発振出力を、第２セレクタ３５を選択してカウン
タ１６で計数できるようにされる。このようにカウンタ
１６で前記発振ループの発振出力を計数し、その発振周
波数（周期）を計数するため、基準信号発生器３６から
例えば１秒幅の基準信号を発生し、その基準信号でゲー
ト３７を開き、このゲート３７を通じて微可変遅延回路
１９の出力を第２セレクタ３５へ供給するようにされ
る。基準信号が発生中は禁止ゲート３８で分周回路１４
の出力によるカウンタ１６のリセットは禁止される。ま
た基準信号発生器３６は発振ループの周期を測定する時
だけ動作される。
【００１０】このような構成になっているため、まず第
１セレクタ３１で微可変遅延回路１９の出力を選択さ
せ、第２セレクタ３５でゲート３７の出力を選択させ、
微可変遅延回路１９を含む発振ループを構成し、これに
１つのパルスを入れて発振させ、その発振周波数をカウ
ンタ１６で計数して測定する。この測定を微可変遅延回
路１９の全設定値についてそれぞれ行い、すべての要求
遅延量に対する微可変遅延回路１９の設定値との関係を
求めて設定データ補正メモリ２５に記憶する。その後、
所望のタイミング信号を得るために、第１セレクタ３１
で粗可変遅延回路１５の出力を選択させ、第２セレクタ
３５で周期発生回路１１のクロックＭＣＬＫを選択さ
せ、発生したい遅延量に応じてレジスタ１７，２６を設
定することにより、所望の遅延したタイミング信号を得
る。以上のことを粗可変遅延回路１５及び微可変遅延回
路１９の組（タイミング発生部２０）ごとに並列に行
う。インバータ２９は省略してもよい。
１セレクタ３１で微可変遅延回路１９の出力を選択さ
せ、第２セレクタ３５でゲート３７の出力を選択させ、
微可変遅延回路１９を含む発振ループを構成し、これに
１つのパルスを入れて発振させ、その発振周波数をカウ
ンタ１６で計数して測定する。この測定を微可変遅延回
路１９の全設定値についてそれぞれ行い、すべての要求
遅延量に対する微可変遅延回路１９の設定値との関係を
求めて設定データ補正メモリ２５に記憶する。その後、
所望のタイミング信号を得るために、第１セレクタ３１
で粗可変遅延回路１５の出力を選択させ、第２セレクタ
３５で周期発生回路１１のクロックＭＣＬＫを選択さ
せ、発生したい遅延量に応じてレジスタ１７，２６を設
定することにより、所望の遅延したタイミング信号を得
る。以上のことを粗可変遅延回路１５及び微可変遅延回
路１９の組（タイミング発生部２０）ごとに並列に行
う。インバータ２９は省略してもよい。
【００１１】
【発明の効果】以上述べたようにこの発明によれば各微
可変遅延回路１９ごとに発振ループを構成させ、そのタ
イミング発生部２０内の粗可変遅延回路１５のカウンタ
１６でその発振出力を計数してその周期を測定すること
ができるようにされているため、タイミング発生部２０
ごとにその微可変遅延回路１９の遅延量を同時に測定す
ることができ、前記例のようにピン数が５１２でピンご
とに７種類のタイミング信号を発生可能とする場合、こ
の５１２×７個のタイミング信号発生部２０について同
時に、遅延量測定を行うことができ、各微可変遅延回路
１９での遅延量の測定回数、前記例では２10だけ測定を
行う時間があればよく、従来よりも測定時間が５１２×
７分の１となる。
可変遅延回路１９ごとに発振ループを構成させ、そのタ
イミング発生部２０内の粗可変遅延回路１５のカウンタ
１６でその発振出力を計数してその周期を測定すること
ができるようにされているため、タイミング発生部２０
ごとにその微可変遅延回路１９の遅延量を同時に測定す
ることができ、前記例のようにピン数が５１２でピンご
とに７種類のタイミング信号を発生可能とする場合、こ
の５１２×７個のタイミング信号発生部２０について同
時に、遅延量測定を行うことができ、各微可変遅延回路
１９での遅延量の測定回数、前記例では２10だけ測定を
行う時間があればよく、従来よりも測定時間が５１２×
７分の１となる。
【００１２】しかもタイミング発生部２０ごとにその発
振ループの発振出力をその粗可変遅延回路１５のカウン
タ１６で計数しているため、各発振ループのループ遅延
時間を従来よりも短かくすることができ、この点からも
各遅延量の測定時間を短かくすることができる。
振ループの発振出力をその粗可変遅延回路１５のカウン
タ１６で計数しているため、各発振ループのループ遅延
時間を従来よりも短かくすることができ、この点からも
各遅延量の測定時間を短かくすることができる。
【図１】この発明の実施例を示すブロック図。
【図２】従来のタイミング発生装置を示すブロック図。
【図３】タイミング発生装置の動作例を示すタイムチャ
ート。
ート。
Claims (1)
- 【特許請求の範囲】 【請求項１】 周期発生回路からのクロックを、カウン
タを用いた粗可変遅延回路でそのクロックの周期を単位
として可変遅延し、その遅延されたクロックを微可変遅
延回路で上記クロックの周期内での可変の遅延を与える
タイミング発生部が複数設けられ、 上記各タイミング発生部の発生タイミングの設定制御を
制御部で行うタイミング発生装置において、 上記粗可変遅延回路の出力と、上記微可変遅延回路の出
力との一方を選択して上記微可変遅延回路の入力側へ供
給する第１セレクタと、 その第１セレクタが上記微可変遅延回路の出力を選択し
た状態で構成される発振ループの発振出力と、上記周期
発生器からのクロックとの一方を選択して上記粗可変遅
延回路の入力側へ供給する第２セレクタとを備え、 上記発振ループを構成し、その発振出力を上記粗可変遅
延回路のカウンタで所定時間計数して、その時の微可変
遅延回路の遅延量を測定する手段が上記制御部に設けら
れていることを特徴とするタイミング発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192109A JP2965049B2 (ja) | 1991-07-31 | 1991-07-31 | タイミング発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192109A JP2965049B2 (ja) | 1991-07-31 | 1991-07-31 | タイミング発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0534412A true JPH0534412A (ja) | 1993-02-09 |
| JP2965049B2 JP2965049B2 (ja) | 1999-10-18 |
Family
ID=16285814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3192109A Expired - Fee Related JP2965049B2 (ja) | 1991-07-31 | 1991-07-31 | タイミング発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965049B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027494A1 (fr) * | 1996-01-25 | 1997-07-31 | Advantest Corporation | Procede de mesure d'un retard et generateur d'impulsions destine a mesurer le retard selon le procede |
| JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
| US9054691B2 (en) | 2009-12-25 | 2015-06-09 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
| JP2015146530A (ja) * | 2014-02-03 | 2015-08-13 | 富士通株式会社 | 通信装置 |
| JP6043867B2 (ja) * | 2013-03-28 | 2016-12-14 | 株式会社日立製作所 | 超音波撮像装置 |
-
1991
- 1991-07-31 JP JP3192109A patent/JP2965049B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027494A1 (fr) * | 1996-01-25 | 1997-07-31 | Advantest Corporation | Procede de mesure d'un retard et generateur d'impulsions destine a mesurer le retard selon le procede |
| GB2316493A (en) * | 1996-01-25 | 1998-02-25 | Advantest Corp | Delay time measuring method and pulse generator for measuring delay time for use in said measuring method |
| US9054691B2 (en) | 2009-12-25 | 2015-06-09 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
| JP6043867B2 (ja) * | 2013-03-28 | 2016-12-14 | 株式会社日立製作所 | 超音波撮像装置 |
| US10389340B2 (en) | 2013-03-28 | 2019-08-20 | Hitachi, Ltd. | Delay circuit, electronic circuit using delay circuit and ultrasonic imaging device |
| JP2015146530A (ja) * | 2014-02-03 | 2015-08-13 | 富士通株式会社 | 通信装置 |
| JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2965049B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996032B2 (en) | BIST circuit for measuring path delay in an IC | |
| JP3499051B2 (ja) | タイミング信号発生回路 | |
| US7791330B2 (en) | On-chip jitter measurement circuit | |
| EP0136204B1 (en) | Control of signal timing apparatus in automatic test systems using minimal memory | |
| US7574316B2 (en) | Pulse width adjustment circuit, pulse width adjustment method, and test apparatus for semiconductor device | |
| JP3215265B2 (ja) | 集積回路の自動試験方法及び装置 | |
| US7203611B2 (en) | Timing generator, test apparatus and skew adjusting method | |
| US5552733A (en) | Precise and agile timing signal generator based on a retriggered oscillator | |
| US6032282A (en) | Timing edge forming circuit for IC test system | |
| JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
| US4837521A (en) | Delay line control system for automatic test equipment | |
| JP3633988B2 (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| US5768570A (en) | Delay time stabilization circuit | |
| JP2965049B2 (ja) | タイミング発生装置 | |
| KR100403639B1 (ko) | 파형발생장치 | |
| US5329240A (en) | Apparatus for measuring clock pulse delay in one or more circuits | |
| JP3050391B2 (ja) | Ｉｃテスタのテスト波形発生装置 | |
| JP4412775B2 (ja) | 遅延信号生成装置およびその遅延量を調整する方法 | |
| JP4462692B2 (ja) | 半導体デバイス | |
| JPH0536752B2 (ja) | ||
| JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 | |
| JPH06188700A (ja) | 可変遅延回路の校正方式 | |
| JPH0774818B2 (ja) | テスターのタイミング信号発生回路 | |
| JP3049127B2 (ja) | 可変遅延回路の校正方法およびタイミング信号発生器並びに半導体試験装置 | |
| JP2002156414A (ja) | タイミング校正機能を具備した半導体デバイス試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990706 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |