TWI828676B - 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 - Google Patents
用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 Download PDFInfo
- Publication number
- TWI828676B TWI828676B TW108112970A TW108112970A TWI828676B TW I828676 B TWI828676 B TW I828676B TW 108112970 A TW108112970 A TW 108112970A TW 108112970 A TW108112970 A TW 108112970A TW I828676 B TWI828676 B TW I828676B
- Authority
- TW
- Taiwan
- Prior art keywords
- values
- distance
- complex
- value
- svd
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 177
- 238000001514 detection method Methods 0.000 title claims abstract description 30
- 238000004590 computer program Methods 0.000 title claims description 21
- 238000013461 design Methods 0.000 claims abstract description 122
- 238000012360 testing method Methods 0.000 claims abstract description 112
- 230000008569 process Effects 0.000 claims description 114
- 239000011159 matrix material Substances 0.000 claims description 107
- 238000004519 manufacturing process Methods 0.000 claims description 80
- 238000004088 simulation Methods 0.000 claims description 70
- 238000005259 measurement Methods 0.000 claims description 51
- 239000013598 vector Substances 0.000 claims description 44
- 238000012549 training Methods 0.000 claims description 16
- 238000010606 normalization Methods 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 claims description 9
- 238000000354 decomposition reaction Methods 0.000 claims description 9
- 230000036961 partial effect Effects 0.000 claims description 5
- 238000013450 outlier detection Methods 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 41
- 238000009826 distribution Methods 0.000 description 40
- 230000006870 function Effects 0.000 description 25
- 238000003860 storage Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 19
- 239000003795 chemical substances by application Substances 0.000 description 17
- 239000000523 sample Substances 0.000 description 17
- 230000007547 defect Effects 0.000 description 15
- 239000000047 product Substances 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 11
- 238000004422 calculation algorithm Methods 0.000 description 11
- 230000035945 sensitivity Effects 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 10
- 230000002950 deficient Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000009471 action Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000006399 behavior Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000670 limiting effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000009897 systematic effect Effects 0.000 description 4
- 241000239290 Araneae Species 0.000 description 3
- 241000657949 Elderberry carlavirus D Species 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000491 multivariate analysis Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010011906 Death Diseases 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 108010001267 Protein Subunits Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000011237 bivariate analysis Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/004—Artificial life, i.e. computing arrangements simulating life
- G06N3/006—Artificial life, i.e. computing arrangements simulating life based on simulated virtual individual or collective life forms, e.g. social simulations or particle swarm optimisation [PSO]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
Abstract
一種用於IC分類、異常點檢測及/或異常檢測的電腦化方法,包括使用至少一個硬體處理器以用於根據晶圓上的IC設計來測試複數IC中的每一個IC,其中IC設計包括複數感測器。至少一個硬體處理器用於藉由以下操作來測試複數IC中的每一個IC:收集複數感測器值,該複數感測器值包括來自複數感測器中的每一個感測器的感測器值;將複數感測器值與分類方案進行比較,從而獲得關於每個被測IC的分類;並記錄被測IC的分類。
Description
相關申請的交叉引用
本申請要求2018年4月16日提交的第62/657,986號美國臨時專利申請“INTEGRATED CIRCUIT PROFILING AND ANOMALY DETECTION”的優先權的權益,該美國臨時專利申請的內容藉由引用以其整體全部併入本文。
本發明涉及積體電路的領域。
積體電路(IC)可以包括在諸如矽(Si)晶圓(wafer)的平坦半導體襯底上的類比和數位電子電路。使用光蝕刻技術將微小電晶體印刷到襯底上,以便在非常小的區域中生產數十億電晶體的複雜電路,使得使用IC的現代電子電路設計既低成本又高性能。IC由稱為鑄造廠的工廠的裝配線進行生產,這些工廠已經使IC(諸如,互補式金屬氧化物半導體(CMOS)IC)的生產商品化。數位IC包含數十億個以功能及/或邏輯單元配置在晶圓上的電晶體,並且被封裝在金屬、塑膠、玻璃、陶瓷外殼等中。
IC在生產過程中諸如藉由使用晶圓測試、封裝測試、電路測試、最終使用者設備操作測試等等而被測試以進行缺陷檢測。例如,晶圓測試可以確定在被測試的每個晶圓上的壞的IC,並有缺陷的IC可以被丟棄。例如,封裝/電路/裝置測試可以在最終使用者使用之前測試產品操作,並丟棄有缺陷的產品/批次。例如,行銷、保修、和維護統計資料可以反映產品開發過程中的需求、規格、設計、和測試之間的合規性。這些測試類型中的每一種類型都可以產生缺陷產品的清單,它們可以被分析以諸如藉由在IC及/或最終使用者產品的製造中降低每百萬件有缺陷部件(DPPM)的數量來改進下一代產品的設計。
DPPM是衡量半導體產品生產的品質的常用度量。隨著電子裝置(諸如可穿戴電子裝置和半自主車)成為日常生活的一部分,人們越來越多地要求提高品質和防止使用中的失效。對於關鍵任務分塊,諸如汽車、醫療等等,客戶需求正驅使每十億件有缺陷部件(DPPB)範圍的改進。
目前,許多方法被用於提高整個製造測試過程的品質:資料前饋、雙變數和多變數分析、品質標引等。這些方法中的許多方法被用於將產品交付給對品質和安全敏感的細分市場,諸如汽車、醫療、資料伺服器等。這些方法可以降低DPPM率,並且可以減少昂貴的測試步驟的數量,例如老化和系統級測試。
資料前饋(DFF)方法利用從製造流程的任何步驟收集的資料,並使資料可用於任何其他下游測試。藉由分析整個供應鏈的製造資料,製造和品質工程師可以從任何測試(諸如晶圓測試、封裝、最終電路測試、系統級測試等等)中調用資料,以用於改進DPPM。對於被測試的同一裝置,可以即時比較該資料,以檢查測試結果中的任何變化(即,異常),
這些變化可以指示產品在使用過程中是否過早出現故障、是否應當對製造進行改變等。
雙變數和多變數分析試圖找到兩個或更多個測試之間的經驗關係。具有強相關性的測試可用於識別群體內的異常點(outlier)。這可以為許多細分市場提高品質,因為雙變數和多變數異常點可能是常規測試程式難以篩選出的裝置。這些異常點可能與可過早出現故障、以RMA形式返回等的裝置有很高的相關性。
對於汽車應用的IC被指定要滿足長期可靠性要求,而對機電應力不太敏感。汽車IC的魯棒性可能與單獨的IC產品有關,這些產品的測試參數很好地集中(well-centered)在IC的資料表中報告的主要參數的分佈上。部分平均測試(PAT)可以識別具有更好地集中的參數的IC,即非常符合規格。
半導體公司可以採用PAT來幫助他們滿足汽車工業的嚴格要求(諸如汽車電子設備委員會:AEC-Q001-Rev D)。可靠性研究表明,具有異常特性的半導體部件往往是長期品質和可靠性問題的更大因素。最初藉由所有制造測試但與同一群體或組中的其他部件相比可能被視為“異常點”的裝置在現場更有可能出現故障。這可能是對於PAT的基礎,PAT主動識別異常點,將其排除在生產出貨之外。PAT可以藉由基於複數裝置的統計取樣修改藉由/失敗測試極限來進行操作。
PAT可以是動態測試。例如,在電子晶圓測試(Electrical Wafer Sort,EWS)製程中,包含IC的矽晶圓的測試程式可以藉由與晶圓上每個IC的焊盤接觸的機械探針來執行。探針卡可以藉由電纜與測試設備電連接。自動化系統順序地測試晶圓中包含的所有晶粒(die)。隨著測試程式的進行,包含測量結果的資料日誌檔可以藉由軟體進行分析,以計算平均值(μ)和標
準差(s)。一旦知道了參數的分佈,就可以識別藉由測試但不在該範圍內的異常部件。例如,在PAT 4σ(sigma)測試中,部件被拒絕並被視為在規格之外,諸如在μ-4*s至+4*s的範圍之外。
相關技術的前述示例和與之相關的限制旨在是說明性的,而不是排他性的。藉由閱讀說明書和研究圖式,相關技術的其他限制對於本領域技術人員來說將變得明顯。
結合系統、工具和方法對以下實施例及其各方面進行描述和說明,這些系統、工具和方法意在是示例性和說明性的,而不是限制範圍。
根據實施例,提供了一種用於IC分類及/或異常點檢測的電腦化方法,包括:根據IC設計提供包括複數IC的晶圓,其中,IC設計包括複數感測器;以及使用至少一個硬體處理器以用於藉由以下操作測試複數IC中的每一個IC:收集複數感測器值,該複數感測器值包括來自複數感測器中的每一個感測器的感測器值;以及將複數收集到的感測器值與分類方案進行比較,從而獲得關於每個被測IC的分類。在實施例中,該方法還包括記錄每個被測IC的分類。在實施例中,提供的步驟包括使用製程基於IC設計對晶圓進行製造。
根據實施例,提供了一種用於半導體積體電路(IC)分類的電腦化方法,包括使用至少一個硬體處理器以用於:接收IC設計和描述製程的資料。至少一個硬體處理器用於基於IC設計和製程模擬複數IC電子操作,以產生複數模擬的IC操作值和複數模擬的裝置操作值。至少一個硬體處理器用於對複數模擬的IC操作值和複數模擬的裝置操作值進行因式分解,以確定關於感測器配置的操作值的子集。至少一個硬體處理器用於選擇產生
感測器配置集的操作值的子集中的至少一些,並且對於每個所選擇的子集,分析IC設計以在IC設計內結合被配置用於特定電子操作的複數感測器中的一個感測器,其中,感測器配置集的每個元素包括感測器的類型和在IC設計內的位置,其中,感測器配置集被配置為產生對IC設計和製程敏感的複數感測器值。至少一個硬體處理器用於基於複數感測器值將IC設計分類到操作類別中,從而產生分類方案,其中操作類別包括至少一個異常點類別。類別(可使用的(operational)、異常點等)可以根據Si前模擬資料(pre-Si simulated data)或/和Si後晶圓測試資料(post-Si wafer test data)確定。
根據實施例,提供了一種用於IC異常檢測的電腦化方法,包括使用至少一個硬體處理器以用於基於IC設計使用製程來對晶圓進行製造,其中晶圓包括複數IC,並且其中IC設計包括複數感測器。至少一個硬體處理器用於藉由以下操作測試複數IC中的每一個IC:收集複數感測器值,該複數感測器值中的至少一個感測器值來自複數感測器中的每一個感測器;將複數感測器值與分類方案進行比較;以及記錄被測IC的分類。
根據實施例,提供了一種用於減少複數IC中的每一個IC的測試時間的測試裝置,其包括至少一個硬體處理器。硬體處理器被配置用於藉由以下操作測試複數IC中的每一個IC:收集複數感測器值,複數感測器值中的至少一個感測器值來自結合到複數IC中的每一個IC的複數感測器中的每一個感測器;將複數感測器值與分類方案進行比較,從而獲得關於每個被測IC的分類;以及基於該分類減少關於每個被測IC的測試時間。
在一些實施例中,分類方案基於IC設計和製程的複數IC操作的模擬,其中,模擬是以下中的至少一種:至少一個完整IC設計模擬、至少一個部分IC設計模擬、和針對製程的至少一個裝置模擬。
在一些實施例中,分類方案基於在預生產流片測試(tape-out test)期間收集的複數訓練感測器值。
在一些實施例中,分類方案基於收集到的複數感測器值。
在一些實施例中,分類方案包括異常點類別。
在一些實施例中,比較包括使用由感測器值的訓練集和訓練高覆蓋測量結果所確定的函數和規則中的至少一個來根據複數感測器值估計高覆蓋測量結果。
在一些實施例中,因式分解包括將Si後晶圓測試資料結合到確定子集中。
在一些實施例中,因式分解包括將最終客戶使用資料結合到確定子集中。
在一些實施例中,選擇包括將Si後晶圓測試資料結合到確定感測器配置集中。
在一些實施例中,因式分解包括將最終客戶使用資料結合到確定感測器配置集中。
在一些實施例中,本文揭露的任何電腦化方法還包括使用至少一個硬體處理器,以用於基於分類用唯一標識來標記被測IC的IC封裝。
在一些實施例中,複數感測器中的每一個感測器從包括以下項目的組中選擇:上升時間延遲感測器、下降時間延遲感測器、頻率最大檢測電路、基於頻率轉換電路的IC單元總洩漏電流檢測感測器、基於頻率轉換電路的IC單元電壓漏極至漏極洩漏電流檢測感測器、基於頻率轉換電路的IC單元電壓源極至漏極洩漏電流檢測感測器、IC單元SRAM最小電壓頻率轉換電路等等。
在一些實施例中,本文揭露的任何方法都體現在電腦程式產品中。
在一些實施例中,本文揭露的任何方法都體現在電腦化系統中。
在一些實施例中,本文揭露的任何電腦化方法還包括使用至少一個硬體處理器,以用於基於分類用唯一標識來標記被測IC的IC封裝。
在一些實施例中,本文揭露的任何電腦化方法還包括使用至少一個硬體處理器來丟棄有缺陷的IC。
在一些實施例中,複數感測器中的每一個感測器從包括以下項目的組中選擇:上升時間延遲感測器、下降時間延遲感測器、頻率最大檢測電路、基於頻率轉換電路的IC單元總洩漏電流檢測感測器、基於頻率轉換電路的IC單元電壓漏極至漏極洩漏電流檢測感測器、以及基於頻率轉換電路的IC單元電壓源極至漏極洩漏電流檢測感測器。
在一些實施例中,電腦化方法還包括:(i)根據每個被測IC,基於分類和複數感測器值確定製程的參數的集合,(ii)基於關於每個IC的IC設計和製程的參數的集合選擇製程的參數的第二集合,以及(iii)使用參數的第二集合對第二晶圓進行第二製造,其中選擇是藉由手動過程和自動計算中的至少一個來執行的。
在一些實施例中,電腦化方法還包括在封裝測試、電路測試、老化測試、高溫工作壽命測試、和最終產品測試中的至少一個期間,使用分類方案來確定(i)感測器值偏移和(ii)異常點中的至少一個。
在一些實施例中,分類包括用於確定每個晶粒的分類的分層資料結構。
在一些實施例中,該方法還包括:藉由以下操作基於複數分類值識別分類方案:根據複數分類值建立矩陣表示,矩陣表示的每行包括關於複數IC中的一個IC的分類值;計算矩陣表示的協方差矩陣和關於協方差矩陣的奇異值分解(SVD);使用SVD確定複數距離值,每個距離值表示複
數IC中的一個IC和複數IC中的另一個IC之間的相應距離;以及根據複數距離值識別至少一個族(family),從而定義分類方案。
在一些實施例中,根據複數距離值識別至少一個族的步驟包括:將複數IC中的第一IC分類在第一族中,使得第一族由第一IC定義;將複數距離值中表示在複數IC的第一IC和第二IC之間的距離的距離值與預定臨界值進行比較;如果距離值小於預定臨界值,則將第二IC分類在第一族中;並且如果距離值大於預定臨界值,則將第二IC分類在第二族中,使得第二族由第二IC定義。
在一些實施例中,根據複數距離值識別複數族的步驟還包括,對於複數IC中的每個其他IC:從複數距離值中識別一組距離值,該組距離值中的每個距離值表示在該其他IC和複數IC中定義相應族的相應IC之間的距離;將該一組距離值中的每個距離值與預定臨界值進行比較;如果該一組距離值中表示在相應的其他IC和複數IC中定義特定族的特定IC之間的距離的距離值小於預定臨界值,則將該其他IC分類在特定族中;並且如果該一組距離值中的所有距離值都大於預定臨界值,則將該其他IC分類在新的族中,使得新的族由該其他IC定義。
在一些實施例中,計算矩陣表示的協方差矩陣的步驟包括在計算協方差矩陣之前歸一化矩陣表示。
在一些實施例中,複數分類值基於以下中的一個或更多個:根據IC設計的模擬確定的模擬的感測器值;在預生產流片測試期間收集的複數訓練感測器值;以及測量到的感測器值。
在一些實施例中,基於複數分類值識別分類方案的步驟是將複數收集到的感測器值與分類方案進行比較從而獲得關於每個被測IC的分類的步驟的至少一部分。
在一些實施例中,複數分類值基於根據IC設計的模擬確定的模擬的感測器值。在一些實施例中,基於複數分類感測器值識別分類方案的步驟發生在將複數收集到的感測器值與分類方案進行比較從而獲得關於每個被測IC的分類的步驟之前,將複數收集到的感測器值與分類方案進行比較的步驟包括:根據複數收集到的感測器值建立收集的資料矩陣表示,矩陣表示的每一行包括關於複數IC中的一個IC的收集到的感測器值;計算收集的資料矩陣表示的收集的資料協方差矩陣和關於收集的資料協方差矩陣的奇異值分解(SVD);使用SVD確定複數收集的資料距離值,每個距離值表示在複數IC中的一個IC和複數IC中的另一個IC之間的相應距離;以及根據分類方案由複數距離值對每個IC進行分類。
在一些實施例中,計算矩陣表示的協方差矩陣的步驟包括在計算協方差矩陣之前歸一化矩陣表示從而定義歸一化係數。在一些實施例中,計算收集的資料矩陣表示的收集的資料協方差矩陣的步驟包括在計算收集的資料協方差矩陣之前使用定義的歸一化係數歸一化矩陣表示。
在一些實施例中,矩陣表示根據模擬的感測器值建立,該模擬的感測器值根據IC設計的模擬及/或設計簽名(signature)值及/或目錄值確定。
在一些實施例中,使用SVD確定複數距離值的步驟包括:藉由識別SVD的相對應的主值大於預定義值的SVD的向量及/或對於其SVD的主值最大的SVD的預定數量的主向量,來定義Si前SVD簽名(Pre-Si SVD signatures)的集合;以及使用Si前SVD簽名的集合來確定複數距離值。在一些實施例中,使用Si前SVD簽名確定複數距離值的步驟包括計算複數距離值中的至少一些,該複數距離值中的至少一些中的每一個基於在Si前SVD簽名中的一個和Si前SVD簽名中的另一個之間的距離。在一些實施例中,使用Si前SVD簽名的集合確定複數距離值的步驟包括:根據模擬的感
測器值和Si前SVD簽名的集合配置複數估計器,每個估計器根據輸入感測器值產生估計的SVD簽名;對於複數IC中的每一個,由複數估計器根據複數感測器值估計相應的Si後SVD簽名(Post-Si SVD signatures);以及計算複數距離值中的至少一些,複數距離值中的至少一些中的每一個基於在Si後SVD簽名中的一個和Si後SVD簽名中的另一個之間的距離。
在一些實施例中,使用Si前SVD簽名的集合確定複數距離值的步驟還包括計算複數距離值中的另外距離值,另外距離值中的每一個基於對於一個IC的Si前SVD簽名和對於另一個IC的Si後SVD簽名之間的距離。
在一些實施例中,該方法還包括計算包括輸入資料和輸出資料的至少一個轉換規則。
除了上述示例性方面和實施例之外,藉由參考圖式和藉由研究以下詳細描述,另外的方面和實施例將變得明顯。此外,上面描述的本發明的各種特徵和實施例被特別預期為單獨使用以及以各種組合使用。
100:系統
101:硬體處理器
102:儲存媒體
102A:感測器選擇器
102B:估計器
102C:晶粒分類器/剖析器製造點預測器和異常檢測器及系統偏移檢測器
103:使用者介面
104:網路介面
120:網路
130:積體電路(IC)
131:感測器1
132:感測器2
133:感測器N
140:測試器
200:Si前流程圖
201:接收IC設計和製程
202:執行模擬
203:計算協方差矩陣
204:計算靈敏度和權重向量
205:因式分解(計算SVD)
206:根據SVD子集選擇感測器
207:計算關係(剖析器/分類器/規則l/函數)
208:接收分離無線電
209:接收操作狀態
210:Si後流程圖
211:製造IC w/感測器
212:測試晶粒
213:分類晶粒及/或檢測異常點、w/感測器值及/或HCM及/或預測製造點
214:丟棄異常點
215:標記IC類別
216:標記系統偏移
IC:積體電路
SVT:用標準臨界值電壓製造的N或P裝置類型
LVT:用低臨界值電壓製造的N或P裝置類型
ULVT:用超低臨界值電壓製造的N或P裝置類型
SVD:奇異值分解
IDSAT:某個裝置的飽和電流
RC:電阻器-電容器
DRR:裝置減少表示
SOM:自組織映射
HCM:高覆蓋測量結果
DPPM:每百萬件有缺陷部件
EDA:電子設計分析
MMU:每單位最小裕度
RAM:隨機存取記憶體
ROM:唯讀記憶體
EPROM:可抹除可程式設計唯讀記憶體
SRAM:靜態隨機存取記憶體
CD-ROM:可攜式光碟唯讀記憶體
DVD:數位通用光碟
ISA:指令集架構
LAN:區域網路
WAN:廣域網路
FPGA:現場可程式設計閘陣列
PLA:可程式設計邏輯陣列
引用的圖式中示出了示例性實施例。圖式中示出的部件和特徵的尺寸通常是為了呈現的方便和清楚而選擇的,並且不一定按比例示出。以下列出了這些圖式。
第1圖示意性地示出了用於積體電路剖析和異常點檢測的電腦化系統;第2圖示出了用於積體電路剖析和異常檢測的方法的流程圖;第3A圖示意性示出了用於IC單元高覆蓋定時裕度(timing-margin)檢測的第一電路;第3B圖示意性示出了用於IC單元高覆蓋定時裕度檢測的第二電路;第4圖示出了IC簡檔(profile)的雷達(蜘蛛)圖;
第5圖示出了用於不同IC簡檔的值分佈圖;第6圖示出了兩個不同IC簡檔之間的分佈間距圖;第7A圖至第7D圖示出了在變化的電壓和溫度下關於兩個IC簡檔的值分佈圖;第8圖示出了關於IC簡檔和異常點的模擬值的圖形分佈;第9圖示出了當安插異常點時,模擬的高覆蓋測量結果及其估計器的值之間的誤差的圖形分佈;第10A圖示出了第一系統偏移檢測;第10B圖示出了第二系統偏移檢測;第11圖示出了對於在晶圓上形成的裝置(其被分類到族中)的示例IDDQ測量結果分佈;第12圖示出了對於在第11圖的晶圓上形成的裝置(其被分類到族中)的示例週期時間測量結果分佈;第13圖示出了對於在第11圖的晶圓上形成的IC,在IDDQ測量結果和對於與相應IC相關聯的族的平均值之間的差值的長條圖;第14圖示出了第11圖所示的資料,其說明瞭對異常晶粒(outlier die)的識別。
Si製造(製程)空間
Si製造(製程)空間是在大量被製造晶粒上的Si相關參數(製程參數)的聯合分佈。製程空間是在大量被製造晶粒上的裝置相關參數的聯合分佈,例如在大量被製造晶粒上的裝置臨界值電壓的分佈。製程空間會影
響大量被製造晶粒的性能分佈,例如,許多晶粒上的最大頻率(Fmax)和漏電流(Ioff)的聯合分佈。如本文所使用的,術語製程空間或製造空間意指如藉由對特定晶粒的製造所表示的可能的製造參數(即,公差、製造變異性等)的集合。
裝置類型
某一製程技術的特徵在於使用該技術(即,製程,工廠等)製造的裝置類型,例如:SVT型:用標準臨界值電壓製造的N或P裝置,LVT型:用低臨界值電壓製造的N或P裝置,以及ULVT型:用超低臨界值電壓製造的N或P裝置。
Si前資料(或矽前資料)
藉由模擬由某一製程製造的某一IC設計(諸如藉由蒙特卡洛模擬(Monte-Carlo simulations))而產生的資料。
Si後資料(或矽後資料)
從被製造晶粒測量到的資料,諸如在晶圓測試期間記錄的資料。
簽名(signature)
在確定所製造的IC性能(類別、異常點等)時所使用的值或預期分佈的集合,諸如IC設計模擬參數超集合、被測晶粒感測器值等。本文中的多數情況下對詞“簽名”的使用可以用詞“資料”代替。
代理(感測器)
感測器/代理是在晶粒上實現的電子電路,其用於感測或測量某個裝置參數、子電路參數、晶粒級參數等。例如,感測器測量某個邏輯單元的延遲。
IC設計模擬值
IC設計指令引數是利用特定模擬製程的特定IC設計的模擬電子參數(即,電壓、電流、延遲等),諸如製程空間上的IC設計的電氣參數。這可以是可測量的(諸如大數量的)可能參數的有限集合,諸如在可能是用於配置感測器(代理)的候選的電路位置處的所有可能參數的集合。
IC設計由IC設計的特定邏輯單元(units)、(單元(cells))中使用的裝置類型、裝置尺寸、裝置出現概率、裝置位置、裝置連線性等確定。可以藉由執行蒙特卡羅(MC)模擬來在製造空間上模擬參數。例如,針對IC設計內特定單元的平均泄露電流模擬參數值的分佈。IC設計參數被用作對於奇異值分解(SVD)計算的輸入。
裝置製程模擬值
裝置製程參數是針對特定製程中的個體(單個)裝置(諸如,電晶體、FET、二極體等)的模擬裝置指令引數的集合(諸如,裝置指令引數的目錄)。藉由執行蒙特卡羅(MC)模擬來在製造空間上模擬裝置參數。例如,目錄包括某個裝置的飽和電流(IDSAT)的MC資料。裝置製程參數目錄用作對於SVD計算的輸入。
互連模擬值
互聯模擬值是網際網路路的模擬延遲參數值的集合。例如,連接裝置的電阻器-電容器(RC)網路的延遲。藉由執行互連提取方法,然後進行電路模擬,在製造空間上提取RC網路的延遲值。
分類/剖析(profiling)
分類或剖析是將晶粒分倉(binning)到Si-簡檔(Si-profiles)中的過程,其中每個分倉(簡檔)包括IC設計參數和產生的裝置級參數(諸如,高覆蓋參數)的集群。在Si前期間,IC設計參數和裝置製程參數可以用作
對於剖析過程的輸入。在Si後期間,感測器值及/或某些高覆蓋測量結果可以用作對於剖析過程的輸入。
IC簡檔(profile)
可適用於現場性能(規格、缺陷等)的簽名(資料)值和分佈的特定集群。例如,可適用於現場性能(規格、缺陷等)的製造空間(資料)值和分佈的特定集群。
(晶粒的)族
具有相同Si簡檔/分類的一組物理晶粒。另外,族是一組MC樣本,其的模擬的IC設計模擬值和裝置製程模擬值具有與物理族成員相同的Si簡檔/分類。
奇異值分解(SVD)
矩陣σ的SVD是三個矩陣U、D和V的集合,使得Σ=UDV T ,其中U和V表示Σ的左和右主向量的正交矩陣,並且D表示具有被稱為Σ的奇異值的對角元素的對角矩陣。對於剖析實現方式,Σ表示協方差矩陣,且因此U=V。對應於主向量的奇異值可以是向量方向上的方差。
SVD計算的輸入是IC設計模擬值和裝置製程模擬值,且輸出是試圖高效地提供大多數資訊的IC設計參數的子集(即,諸如裝置減少表示(Device-Reduced-Representation),DRR),諸如具有最少數量的參數、最少數量的感測器、感測器矽面積的最小值、總感測器功率的最小值等。子集(即,DRR)可用於在IC設計中找到感測器代理配置的信息量最大的潛在位置,且因此所得感測器值可用於獲得關於被測試的特定晶粒的最大信息量。最終的感測器配置可以根據該子集來確定,並在製造斜坡上升期間在流片測試中實現,以最佳地對晶粒進行分類並檢測製造異常點。輸出
子集可以被選擇為顯著小於輸入的完整集合,並且使用感測器的預定義集合進行估計,以降低在對物理晶粒的測試期間所需要的計算成本。
另外,無監督學習/聚類方法(諸如自組織映射(SOM))可以直接使用感測器資料作為它們的輸入,以將晶粒分類到族和簡檔中。
高覆蓋測量結果(HCM)
高覆蓋測量結果(high-coverage measurement)是表示某個晶粒的Si後晶粒級測量結果,例如,在IDDQ測試期間測量到的某個晶粒的總洩漏電流,或者在使用電路的功能測試期間對IC邏輯路徑的大規模定時裕度測量結果。
HCM和感測器值可以被分析以使它們之間直接相關。例如,測量到的感測器值的集合預測(估計)HCM,諸如沒有在如上所述使用MC模擬對晶粒進行剖析的情況下。預測的HCM可以用函數來估計,諸如使用機器學習(ML)演算法、建模技術等確定的函數。
估計器-參數關係函數及/或轉換規則(也稱Protean估計器)
估計器是在值之間進行轉換的函數及/或規則(即,藉由分析、經驗、啟發式等定義晶粒操作值之間的關係),其諸如使用感測器值作為輸入參數來確定簡檔(簡檔分類器(profile classifier))、預測HCM值(HCM轉換函數)、預測子集(DRR)值、預測製造點等。如本文所用,術語製造點意指確定IC設計的製造的參數的集合。在HCM值和感測器值之間可以發現類似的關係。晶粒測試和Protean分析的結果可以更好地確定操作上符合或超出工程規格的特定晶粒。
異常點(製造異常)
異常點是其測量到的HCM值等與根據晶粒的簡檔預期的值範圍(諸如根據具有同一簡檔的一組IC的測量值的分佈所預期的值範圍(即,平均值加上或減去多倍數的標準差))不匹配的晶粒。
可選地,異常點可以是其測量到的HCM等與根據估計器函數計算的預測的HCM等值不匹配的晶粒。這些異常點代表在有缺陷、製造異常等情況下製造的晶粒,其不屬於模擬的簡檔。
實施例的描述
本文描述了用於晶粒分類(剖析)及/或異常點檢測及/或製造點分倉/估計的裝置、系統、和方法。這些過程可以有益於積體電路(IC)製造和測試,諸如改善晶圓測試,且從而在最終使用者產品中產生由於IC失效引起的較少缺陷(即,性能或操作異常點檢測)。
硬體處理器等執行指令以分析IC設計,並基於IC設計結合複數感測器代理。具有感測器的IC設計可以是模擬的Si前或測量到的Si後,以確定對於特定設計、製程、隨機缺陷、製造點估計等的感測器輸出值。
感測器值的分佈可以反映在高覆蓋測量值中,諸如提供它們之間的相關性。測量值的分佈可能與來自模擬的估計分佈值不匹配,並且可能在時間上或在IC測試系統之間、或在IC作業系統之間發生變化,且從而指示潛在的製造/性能/環境及/或類似類型的長期值偏移、IC測試系統及/或硬體集之間的差異等。
感測器代理可以在IC設計中反覆運算地重新定位,以增加對異常點的靈敏度及/或增加(即,性能及/或操作上)相似的IC族之間的感測器值的數值分離及/或增加感測器值對製造點的靈敏度。這些數值分佈可以被聚類以形成用於識別類別/族的不同範圍的感測器值的組合。基於規則的及/或分析的函數可以描述感測器值、製造點(製程-分倉)、HCM值、和IC
族之間的關係,因此給定資料集之一,可以至少部分地諸如藉由概率來確定其他資料集。
感測器代理可以是集成到IC設計中的不同電路,其測量IC設計的單元(unites)、子單元(sub-units)、單元(cells)、子單元(sub-cells)、裝置的IC指令引數,諸如數字延遲定時、上升沿延遲、下降沿延遲、裝置洩漏電流等。
一旦諸如在流片迴圈、預生產、生產等過程中製造了具有結合的感測器代理的IC產品,在晶圓測試期間對於每個IC收集感測器值(即,以便計算類別及/或異常點)。被確定為具有不在關係規則/函數(即,估計器)的約束內的感測器及/或HCM值的IC(即,晶粒)可以被視為有缺陷的而被丟棄、被封裝用於不太關鍵的應用(重新分類)、被分到產品的一些類別中(諸如滿足某些行業規格)等。包含製造異常點/異常的晶粒可以使用多元分析、異常點演算法等來確定。
用於關係計算的資料可以是模擬的IC設計超集合資料、裝置製程模擬資料、模擬的感測器值資料、SVD結果子集(DRR的,例如,由主分量確定的等)、具有啟發式規則子集的SVD結果、模擬的HCM資料、測量到的HCM資料、測量到的感測器值(即,在測試期間)、運算元據(即,缺陷分析、規格確定等)、操作條件(即電壓/溫度)等中的至少兩個的結果。這些關係及對於其計算/調整的技術解決了IC製造中降低缺陷數、提高產量、估計製造點等的問題。例如,模擬資料用於將IC設計-製程組合分類成簡檔,諸如基於模擬資料的預測的操作簡檔。簡檔可用於標記IC和檢測異常點,從而減少缺陷並提高可靠性。
可選地,根據對感測器值隨時間的系統偏移(shift)的檢測來確定提高的產量(即,製造量等)。例如,可以藉由比較晶圓測試、封裝測
試、電路測試、裝置測試、壽命終止測試等處的感測器值來檢測製造設備偏移問題、對於下游檢測到的偏移的過程點的校正等。例如,隨時間檢測到的偏移資料可用於調整製程參數(即,過程點),使得產量與同一IC的不同簡檔的銷售需求相匹配。
可選地,分層資料結構用於分類以產生分層類別。例如,在晶圓測試期間確定簡檔的層級,諸如當子層級中的一些類別可能固有參數、規格、性能度量、物理度量、操作度量等時。
可選地,測試資料用於確定簡檔。例如,被測感測器值之間的關係可以確定IC有缺陷,並且不需要執行所有測試,從而節省測試成本。可選地,測試資料和模擬資料用於確定簡檔。可選地,使用操作缺陷資料來確定關係,諸如從對售後客戶使用的分析、缺陷記錄、缺陷分析等獲取的資料。可選地,估計的製造點可以用於對製程的進一步調節/調整,以提高產量、改善IC性能等。
現在參考第1圖和第2圖,第1圖和第2圖(分別)示出了用於積體電路剖析、製造點預測、和異常點檢測的電腦化系統100的示意圖以及方法的流程圖200和210(分別為Si前200和Si後210)。系統100包括一個或更多個硬體處理器101、非暫時性電腦可讀儲存媒體102、使用者介面103、和網路介面104。儲存媒體102在其上編碼有程式碼,包括在硬體處理器101上執行從而使硬體處理器101執行動作的處理器指令。由此,程式碼被稱為被配置為執行動作,但是可以理解成程式碼處理器指令被配置為當在硬體處理器101上執行時執行動作,並且動作由硬體處理器101執行。還可以理解,程式碼的配置是處理器指令的特定配置,其使硬體處理器101以非常規方式操作,諸如藉由執行唯一的程式碼。
程式碼包括感測器選擇器102A,該感測器選擇器102A被配置為接收201 IC設計和用於製造IC的目標製程,並且基於IC設計和目標製程,被配置為對IC設計執行202模擬以確定操作值(IC設計模擬值和互連模擬值(即,模擬超集合))的分佈,並且還模擬製程空間上的個體電子部件操作值(裝置製程模擬值,即目錄)。例如,感測器選擇器102A被配置為執行202蒙特卡羅(MC)模擬,以對個體IC特性、IC簽名產生進行模擬,產生得到的感測器值(即,代理值)等。感測器選擇器102A被配置為計算203資料的協方差矩陣以用於因式分解205。
感測器選擇器102A被配置為計算204靈敏度/權重向量,並且被配置為對模擬的模擬值(IC設計和裝置製程)進行因式分解205(即,執行SVD),以產生奇異值分解(SVD),以及作為結果的潛在感測器位置的子集。SVD因式分解結果允許增強簽名對個體IC的特性和設計簽名的靈敏度,並且可以用於反覆運算地選擇感測器,並進一步提高簽名的靈敏度。IC設計內的感測器位置和類型選擇206可以基於SVD子集(諸如前k個主分量(即,解釋95%的方差的前k個分量)等)來完成。
程式碼包括剖析器/估計器102B,其接收208分離比率(separation ratio)和簽名SVD,基於分離比率從SVD子集選擇206感測器位置以產生IC類別、HCM參數和感測器值之間的關係。程式碼還被配置成計算估計器塊(第2圖)。該塊產生估計器(諸如,關係規則、函數等),其用於在後/Si階段期間藉由感測器讀數計算SVD子集值。程式碼被配置成計算207測量到的(即,來自測試的)和模擬的(即,Si前)參數之間的關係(即,估計器/規則/剖析器/分類器等),其接收個體IC的SVD子集,並基於簽名和分類器確定關於該IC的性能的類別(即,類別/族/簡檔)。剖析器/估計器102B還可以被配置成接收209操作統計資料,諸如缺陷統計資料、缺陷工程分析
等,並且這些資料用於將模擬的和測量到的類別與現場中IC產品的性能匹配。如下所討論,在實施例中,Si前階段可以是可選的,但是該階段的特徵可以參考Si後階段來實現。
在Si後階段中,具有結合的感測器(如在131、132、133等處)的IC 130被製造211(即,Si後流程圖210)。晶粒分類器/剖析器製造點預測器和異常檢測器以及系統偏移檢測器102C(即,程式碼的一部分)被配置成測試212晶圓的每個晶粒(即,IC)(或者藉由網路介面104和網路120從測試器140接收關於每個IC的測試結果)。晶粒分類器/剖析器製造點預測器和異常檢測器以及系統偏移檢測器102C被配置成使用所述關係和從IC測試接收的資料來確定213 IC簡檔(根據模擬和分類)、製造異常點(即異常)和製造點。例如,晶粒分類器/剖析器製造點預測器和異常檢測器以及系統偏移檢測器102C被配置為根據測試到的感測器值對每個IC進行分類213,確定IC是製造異常點等。一種用於對晶粒進行分類的方法可以使用Si前流程圖200中的步驟203-207,但是引用Si後資料(如下所討論)。在實施例中,晶粒分類器/剖析器製造點預測器和異常檢測器以及系統偏移檢測器102C接收高覆蓋測量結果和Si前估計器,以檢測213 IC何時可能是分類方案的異常點。異常點可以被丟棄214,並且該分類可以被用於對IC標記215 IC類別(諸如,根據晶圓上的位置跟蹤IC類別)、IC封裝(諸如,根據類別的不同級別的IC)等。系統偏移可以在IC上被標記216。用於規劃新的IC、提高IC的產量、用於重新校準製造參數等。估計的製造點可以用於對晶粒製程的調節/調整,以提高產量、改善IC的性能等。
IC剖析和IC簽名的使用可以允許增加用於確定IC類別和異常點時的多元分析的參數的數量和品質。由於類別(即,族的)不是環境相關的(即,在電壓和溫度方面不變),因此來自相同類別的晶粒在不同的晶粒
環境(如,測試(SORT)、最終測試、和系統)中的表現應該相同。當某個晶粒在環境之間的行為不同時,它可能表示環境中存在問題。現在參考第10A圖和第10B圖,它們展示了對環境內部和環境之間的系統偏移的檢測。第10A圖展示了剖析前的系統偏移(pre--profiling systematic shift)的檢測,即在晶圓-測試(wafer-SORT)測試條件下參數偏移的檢測。第10B圖展示了對剖析後的系統偏移(post-profiling systematic shift)的檢測,即環境條件的變化,在條件變化之前和之後將一個族分成兩組。由於感測器被配置在IC設計內用於降低DPPM,之後在IC測試、裝置測試、失效分析等期間使用的感測器值可以更好地區分IC的類別/族/簡檔,且從而允許基於性能、測試期間的異常點檢測、過程分倉、製造點估計等進行分類。
以下是感測器的詳細資訊,以及感測器如何集成到IC設計中用於IC剖析、異常點檢測和製造點估計。
Si後IC剖析可以被認為是將個體IC分類到複數Si特性範圍之一,即映射到裝置電氣參數範圍中的製程參數範圍。可以藉由從IC收集轉換成SVD簽名的複數感測器值,並將SVD簽名與分配給特定簡檔的SVD簽名的範圍進行比較(諸如藉由分類方法)來執行剖析。可選地,可以藉由將感測器值與分配給特定簡檔的範圍進行比較來直接執行剖析,而無需基於Si前模擬進行分類。
SVD簽名是基於裝置特性和獨特的設計相關簽名而Si前產生的,該裝置特性和獨特的設計相關簽名基於IC內的個體單元和IC內的單元之間的連線性。裝置參數特性的集合被定義為裝置參數目錄(CATALOG)。設計相關簽名產生可以是自動過程,其可以用電子設計分析(EDA)和動態時序分析模擬工具、MC工具和電路模擬工具來模擬。
設計相關簽名可以被聚類以反映由特定工廠製造的給定IC設計的顯著性能差異等。聚類、分類、感測器的選擇、感測器位置的選擇等可以基於製程(即工廠)和電路設計預期行為的經驗或先驗知識。例如,設計相關簽名包括(關於各種電壓和溫度)對以下項目進行估計的值:
- 洩漏VSS,
- 洩漏VDD,
- 總洩漏
- 平均延遲下降,
- 平均延遲上升,
- 總單元延遲
- 總互連延遲(RC延遲)
- Fmax
- 定時裕度
- 根據SRAM類型的SRAM最小電壓
- 根據所有SRAM類型以及寄存器-檔和狀態元素類型的晶片VDD-min
- 及/或類似項。
現在參考第3A圖和第3B圖,它們示出了用於IC單元定時裕度檢測的電路。這些電路是在2017年12月5日提交的且標題為“INTEGRATED CIRCUIT FAILURE PREDICTION DEVICE”的美國臨時申請第62/586,423號中描述的電路的增強,該美國臨時申請藉由引用以其整體併入本文。
以下是Si前簽名產生演算法和感測器值計算/推導的示例。如本文所用,術語感測器值、感測器代理、感測器值的集合、簽名等可互換使用來表示關於本文所揭露的技術所使用的來自IC的感測器值(即,資料)的集合。
通用的Si前設計相關簽名產生過程可定義如下:
步驟1:定義測量結果M的代表向量
步驟2:運行MC模擬以提取測量結果M聯合統計行為。
通用的Si前裝置相關參數簽名產生過程可定義如下:
步驟1:定義製程參數P的向量
步驟2:運行MC模擬以提取參數P聯合統計行為、與測量結果M有關的聯合統計行為等。
例如,要使用特定IC設計的Fmax簽名,過程可以是:
步驟1:將Fmax測量結果定義為IC設計的最大操作頻率。Fmax可以由IC的關鍵路徑(CP)(即包括限制延遲從而限制最大頻率的路徑)來確定。
步驟2:針對複數製程值(即,工廠參數範圍)中的每一個找到特定IC設計中的CP。例如,確定在整個製造範圍內限制頻率的CP的集合。
Fmax簽名將其本身表示為每單位最小裕度(MMU)簽名。MMU簽名度量了每個MC點的IC的每單位最小裕度。也就是說,MMU應用每單位的Fmax簽名。在Si後處,在給定IC輸入的特定配置的情況下,可以藉由第3A圖和第3B圖所示的電路來測量MMU簽名。
例如,特定IC設計的總洩漏簽名可以如下產生:
步驟2:使用蒙特卡羅(MC)模擬提取在製造範圍中每個過程點處的每個單元的洩漏電流。
例如,特定IC設計的總單元延遲簽名可以如下產生:
步驟2:使用蒙特卡羅(MC)模擬計算每個過程點處的單元延遲。
例如,特定IC設計的總互連(RC)延遲簽名可以如下產生:
步驟2:使用蒙特卡羅(MC)模擬和不同的RC模型提取在每個過程點處的RC延遲。
延遲簽名可以被產生以代表關於每個VT類型的所有VT的單個上升和下降轉換等。例如,可以使用以下方程計算延遲簽名。
例如,最小電壓基於特定IC設計的SRAM操作,如下所產生:
步驟2:使用蒙特卡羅(MC)模擬計算在每個過程點處所需的最小電壓。
以下是感測器電路的示例。
1.延遲感測器可以感測特定邏輯單元的延遲。它可以由環形振盪器電路實現,該環形振盪器電路的頻率反映邏輯單元的平均延遲。
2.另一個延遲感測器可以以不同的方式感測特定邏輯單元的上升沿和邏輯單元的下降沿的延遲。
3.另一個延遲感測器可以感測每個金屬或金屬的每個子集的RC延遲等。
4.如標題為“INTEGRATED CIRCUIT SUB-THRESHOLD LEAKAGE SENSOR”的美國臨時申請第62/614,706號中所描述的,洩漏感測器可以用於以不同的方式感測某個P-裝置和某個N-裝置的洩漏,該美國臨時申請藉由引用以其整體併入本文。
可以針對每個簽名計算每種Vth類型(Vth-type)的貢獻因數。貢獻因數反映了每種Vth類型對洩漏或平均延遲簽名等的貢獻。貢獻因數可以作為簽名產生過程的一部分產生,或者藉由線性回歸來計算。可以考慮對於每個製程參數的貢獻因數的向量,其中資料中的最大值可以稱為靈敏度向量,且由表示。
讓P complete 表示從裝置參數目錄中獲得的製程參數的集合。讓P表示在從P complete 中選擇靈敏度向量中的高於給定臨界值的值的參數之後獲得的P complete 的子集。讓S表示在每個操作點處的簽名的集合(M個簽名操作點樣本)。也就是說,s 1是在給定操作點(V,T)處的給定簽名的MC樣本。
對於每個s j S,讓,即,-表示對於在第一個操作點處第一個簽名的完全估計的目錄中缺失的部分,-s 1|P是給定P的s 1的估計量,並且-表示對於第j個特徵-操作點的完全估計,目錄中缺失的部分和添加到目錄中的所有,-s j |P {} i<j 是給定P {} i<j 的s j 的估計量。
矩陣σ的SVD是三個矩陣U、D和V的集合,使得Σ=UDV T ,其中U和V表示Σ的左主向量和右主向量的正交矩陣,並且D表示具有被稱為Σ的奇
異值的對角元素的對角矩陣。對於剖析實現方式,Σ表示協方差矩陣,且因此U=V。對應於主向量的奇異值可以是向量方向上的方差。
以下面步驟來實現用於剖析的SVD:
- 歸一化任何非正態分佈的列,例如,將log()應用於從對數正態分佈獲得的值
- 縮放表1的列:μ=0,σ=1
- 從表1中產生協方差矩陣Σ
為了以已定義的誤差進行可靠的分類,適當數量的族可能是必不可少的。為了減少可能形成的族的數量,應考慮降低維度的資料欄,例如,對2種Vth類型敏感的IC設計可在降低->(應用SVD)前擴展8個製程參數(尺寸);{VT,IDS}x{p,n}x{SVT,LVT}。為了找到降低維度的資料欄,可以提
取矩陣Σ的正交基。正交基的每個方向可以是製程參數的線性組合。SVD還提供了主要方向中的每一個的度量。
例如,以下步驟可以確定IC設計的剖析和使用感測器代理的過程:剖析步驟(1):將2個樣本(i,j)之間的距離定義為用給定#的SVD簽名(輸入)計算的加權的q範數距離△(i,j)
其中,表示樣本i的第k個SVD簽名的值。對於q=2和1’s作為權重(For q=2 and 1’s as weights),以上是歐幾里得範數。
注意,加權的q範數可以藉由考慮權重的複數集合(例如,主向量的值)和用於選擇應該被選擇的集合中哪個成員(例如,對於其距離最大的一個成員)的過程來進行一般化
注意,馬哈拉諾比斯(Mahalanobis)距離△(i,j)=
可以代替或附加於執行SVD過程,其中是由樣本i的SVD簽名構成的向量,且U是主向量矩陣。
剖析步驟(2):
- 定義族:樣本到某個族之間的距離就是到定義族的樣本的距離
1.將第一個樣本定義為族
2.檢查所有樣本,並且在當前樣本到所有已定義族的距離△大於給定半徑時,則定義一個新族
- 將樣本與最近的族相關聯(校正過程)
1.檢查所有樣本,並將樣本與距其距離最小的族相關聯
上述過程可以在一批樣本上執行,例如在MC樣本的集合上或具有已知測試結果的一組晶粒上執行(例如,在測試器離線的情況下),或者線上執行,例如當測試器線上時。
第4圖顯示了剖析結果,族根據裝置類型{VT,IDS}x{p,n}x{SVT,LVT}由裝置參數的中值定義。多邊形的每個頂點代表相對於其典型/中心值的歸一化裝置參數值(以σ(sigma)項表示)。
第5圖示出了Si前平均洩漏電流簽名在剖析過程產生的族上的散佈。第6圖是第5圖的縮放版本,其示出了以有界σ範圍的2個族,族A範圍:-1.37至0.23σ,族B範圍:-0.03至1.63σ。第7A圖、第7B圖、第7C圖和第7D圖顯示了剖析過程和產生的族根據電壓和溫度的穩定性/不變性。
當SVD簽名的數量小於主分量的數量時,由所選擇的SVD簽名計算的距離可以小於實際距離。對於1’s作為權重的q範數且q=2的情況,樣本i和j之間的實際距離由△ F (i,j)定義:
其中,左邊的項是所有SVD主向量的和,且右邊的項是對於其具有1’s的所有參數的和,即這些製程參數被包括在集合P中。錯誤定義如下:讓i和j代表兩個樣本,那麼誤差的分佈((△ F (i,j))2-(△(i,j))2)是廣義卡方,其中方差是不被包括在△(i,j)中的奇異值。對於其他範數,上述計算將與所選擇的範數相關。
當SVD簽名的數量小於主分量的數量時,那麼對於給定的製程參數,2個樣本i和j(△(i,j)=0)可能具有不同的製程值。用△ P (i,j)表示樣本i和j的給定製程參數的值之間的距離。然後,△ P (i,j)是利用零平均值和由2d界定的方差進行正態分佈的,其中d是不包括在△(i,j)中的最大奇異值。
估計器(諸如,剖析器、分類器等)是基於感測器值產生輸出值的函數。可以使用高斯估計器、Lasso估計器、嶺回歸(Ridge regression)估計器、廣義自我調整模型估計器、樣條、神經網路等來實現基於感測器的值產生關於SVD簽名的估計量。估計誤差可以藉由驗證資料憑經驗計算。基於誤差,每個樣本與其相關聯的族之間的距離小於r+,其中概率小於1-δ。
Protean分類器塊在Si後階段處將晶粒分類到族中。對於塊的輸入是由SVD特徵估計量和分離無線電組成的Si前資料以及來自測試設備的Si後感測器值。基於Si前估計器,針對每個樣本計算SVD簽名值。估計器可以基於在Si後階段處收集的資料進行調節、調整、改進及/或類似操作。族如下產生:
- 將第一個樣本定義為族
- 給定新樣本
o 當新樣本到所有已定義族的距離大於給定半徑(輸入)時,定義新的族
o 如果沒有,則將其與最近的族相關聯
- 當定義了新的族時,檢查所有樣本,並將它們與最近的族相關聯。
可選地,IC的族可以根據裝置類型{VT,IDS}x{p,n}x{SVT,LVT}由裝置參數的中值進行Si後分類。多邊形的每個頂點代表相對於其典型/中心值的歸一化裝置參數值(以σ項表示)。
可選地,可以根據簡檔且根據感測器測量結果及/或高覆蓋測量結果建立長條圖。例如,針對高覆蓋測量結果和針對感測器值,按族收集SI後感測器值。當資料不是正態分佈時,可以對其進行歸一化。可以為每個資料集計算平均值和方差,並且基於期望的假陽性率,可以按族計算高覆
蓋測量結果的界限。簽名被重新用於分離到不同的分類/族。因此,它們不能超出給定的限制。
可選地,異常測試在剖析之後進行。例如,測試可以按族測量高覆蓋測量結果的界限。例如,當前晶粒的族分類可以用作用於測試的輸入。當給定晶粒的高覆蓋測量結果之一在對應於晶粒的族/簡檔的界限之外時,晶粒被分類為異常點。可以藉由考慮對於每個族的高覆蓋測量結果的聯合分佈來計算高覆蓋測量結果界限。
可選地,分類及/或估計器用於封裝測試。例如,異常測試是在高溫操作壽命測試(HTOL)或老化測試(BI)之後及/或期間進行的。藉由剖析過程被分類到同一族的晶粒屬於同一Si簡檔,並且預期在相同應力條件下具有接近的行為。意味著同一族的晶粒的性能下降預期在測試期間和之後受到限制。顯示性能下降超出族界限的晶粒被識別為異常點,可能會被拒絕。
高覆蓋測量結果可以是反映總晶粒行為的IC級測量結果,例如,在特定溫度處的總晶粒洩漏。另一個示例是大規模路徑的定時裕度。長條圖根據以下步驟構建:
1.按族根據高覆蓋測量結果收集SI後資料
2.對非正態分佈的任何資料進行歸一化
3.對於每個資料集計算平均值和方差
4.基於給定的假陽性率,按族計算高覆蓋測量結果的界限
5.可選地,高覆蓋測量結果的界限可以作為憑經驗的下和上α分位數值(lower and upper alpha-quantile values),其中α由假陽性率確定。當對於給定族的特定高覆蓋測量結果不能被歸一化等時,可以應用這種方法。
6.可選地,可以基於Si後資料對每個高覆蓋測量結果建立估計器。然後,可以建立估計器誤差(即估計值和實際高覆蓋測量結果之間的差值)的長條圖。那麼上述過程(1-5)可以應用於該長條圖。
第8圖和第9圖示出了異常點檢測過程的實驗演示。
- 實驗目標:
o 在平均-Ioff簽名中安插異常點
o 使用異常點-檢測演算法檢測異常點
- 異常點描述:
o 將MC點428更改1s
■相當於Ioff增加+35%
第9圖顯示了實驗結果,藉由異常點檢測過程將偏移1-σ的異常點突出為7-σ WRT估計器平均值。
上面提到的圖式(第8圖和第9圖)展示了基於構建長條圖(第8圖)和估計器(第9圖)的異常點檢測。即,計算用於高覆蓋測量結果的估計器。然後,將測得的高覆蓋值與估計值進行比較,並基於給定的假陽性率將晶粒檢測為異常點。
例如,不同的感測器可能產生不同的集群間距,且因此對IC設計內的感測器選擇和位置具有不同的靈敏度。例如,基於Vt NLVT接通(on)和Vt PLVT接通的集群之間的良好間距,但是兩個集群之間可能存在重疊。
例如,平均洩漏簽名和總洩漏簽名的間距可以確定剖析。
例如,不同的高覆蓋參數可能產生不同的集群間距,且因此對檢測IC的簡檔分類具有不同的靈敏度。
現在參考第4圖,第4圖示出了IC簡檔的雷達(蜘蛛)圖。該圖顯示了簡檔,即簡檔1、8、和13的過程原點。雷達(蜘蛛)圖是視覺化過程簡檔的另一種方式。
現在參考第5圖,第5圖示出了關於不同IC簡檔的值的分佈圖。
現在參考第6圖,第6圖示出了關於兩個不同IC簡檔之間的分佈間距圖。
現在參考第7A圖至第7D圖,第7A圖至第7D圖示出了在變化的電壓和溫度下關於兩個IC簡檔的值的分佈圖。
可選地,剖析過程可以僅使用Si後資料來執行。在這種情況下,剖析演算法的輸入是:a)半徑R;b)IC代理的讀數的檔;c)平滑參數λ;和d)常數k。
剖析演算法藉由以下步驟執行:1)對於每個IC,創建代表向量(對於給定IC的代表向量的示例是v ic1=(Ag 1 ,Ag 2 ,...Ag n ),其中Ag n 代表對於給定IC的代理n的讀數;2)創建矩陣,使得每行是其中一個晶粒的代表向量(即,行數是IC的數量,而列數是代表IC的向量的長度);3)縮放矩陣,使得每列的平均值為0,且σ為1(作為其結果,每個代理具有其自己的歸一化係數,IC1的歸一化代表向量由表示,即向量的值是歸一化代理的讀數);4)計算(如在3)處計算的)縮放的矩陣的協方差矩陣;5)對協方差矩陣進行SVD過程,並用UDV表示結果;6)如下計算距離矩陣:dist_mat=U*D’,其中D’是對角矩陣D,其中第一個k值(d k )被替換為,其
餘值被替換為0(即,給定D:,對於k=1且λ,D’是:
);7)基於以上“剖析步驟(2)”中描述的過程以及以下
的距離計算來創建族,其中ic1和ic2之間的距離是:△=,並且和是分別表示ic1和ic2的歸一化向量,並且D’是在步驟6中計算的矩陣。
可選地,緊接的前面段落中描述的剖析過程可以以增量模式執行。換句話說,Si後資料可以成批到達,或者藉由使用Si前&(與)Si後資料到達,其中Si前資料被認為是第一批。
在這種情況下,剖析演算法描述如下(以使用Si前作為第一批,且然後使用Si後資料作為第二批為例):1)用Si前資料而不是Si後資料運行Si後資料演算法(應儲存每個代理的歸一化係數和距離矩陣,且在此階段處,基於Si前資料產生族);2)當Si後資料到達時,用基於Si前資料計算的歸一化係數對其歸一化,使用基於Si前資料計算的距離矩陣來計算距離;和3)演算法使用新資料來產生新的族:如果可能,它將向預定義的族添加新資料,且如果不可能,它將創建新的族,確保每個新資料都與最近的族(新的/預定義的)相關聯。
該演算法將檢查是否需要額外的代理來提高其性能。這將藉由使用Si前資料執行以下步驟來完成:1)計算所有MC點之間的距離;和2)對於每個簽名及/或製程參數,計算所有MC點之間的距離(採用σ)。
然後,對於每個簽名及/或製程參數,檢查是否存在常數(const),使得:dist sig/proc (MC i MC j ) const×dist profiling (MC i MC j )。const值不應該太大,使得方程總是成立的,也就是說,當我們擴大MC的數量時,該const值應該使得const×dist profiling (MC i MC j ) r對於該數量的MC點的某些部分是穩定的。
廣義而言,可以考慮對於IC分類及/或異常點檢測的(電腦化)方法。該方法根據IC設計使用包括複數IC的晶圓。IC設計包括複數感測器(其可以提供關於IC的功能的診斷及/或性能資訊)。該方法包括使用至少一個硬體處理器以用於測試複數IC中的每一個IC。這藉由以下操作有利地實現:收集複數感測器值,複數感測器值包括來自複數感測器中每一個感測器的感測器值(較佳地,來自每個感測器的至少一個感測器值);將複數收集到的感測器值與分類方案進行比較,從而獲得對於每個被測IC的分類。有利地,然後記錄每個被測IC的分類。在實施例中,該方法可以包括使用製程基於IC設計對晶圓進行製造。
在實施例中,將複數收集到的感測器值與分類方案進行比較的步驟可以包括確定或識別分類方案。分類方案可選地基於資料的一個或更多個集合。例如,資料的一個或更多個集合可以包括:IC設計和製程的複數IC操作的模擬(在這種情況下,模擬可以是以下中的至少一種:至少一個完整IC設計模擬、至少一個部分IC設計模擬、和對於製程的至少一個裝置模擬);在預生產流片測試期間收集的複數訓練感測器值;以及收集到的複數感測器值。換句話說,資料的集合可以包括Si前及/或Si後資料。在實施例中,分類方案包括異常點類別。分類可以包括用於確定每個晶粒的分類的分層資料結構。
比較步驟較佳包括使用函數和規則中的至少一個根據複數感測器值估計高覆蓋測量結果。例如,可以根據感測器值的訓練集和訓練高覆蓋測量結果確定函數及/或規則。
被測IC的分類可以有多種用途。例如,至少一個硬體處理器可以用於:基於分類,用唯一標識來標記被測IC的IC封裝;及/或丟棄有缺陷的IC。在方法中,根據每個被測IC,基於分類和複數感測器值來確定製程的
參數的集合。然後,基於對於每個IC的IC設計和製程的參數的集合,可以選擇製程的參數的第二集合。然後,可以使用該參數的第二集合來執行對第二晶圓的第二製造。該選擇有利地藉由手動過程和自動計算中的至少一種來執行。這樣,根據IC設計,特別是根據包括複數感測器的IC設計,提供包括複數IC的晶圓。
在一些實施例中,可以基於複數分類值來識別分類方案。分類值可以基於以下中的一個或更多個:Si-前或模擬的感測器值;Si前設計簽名;根據IC設計的模擬所確定的指令引數(Si前目錄模擬值)和Si後測量到的感測器值。分類值較佳被歸一化。分類方案可以藉由以下過程實現。最初,根據複數分類值建立矩陣表示,矩陣表示的每行包括關於複數IC之一的分類值(換句話說,其中每列涉及特定的不同參數(諸如感測器值或其他資料)且每行涉及某個IC的矩陣,但是在其他實現方式中可以使用這種矩陣的橫置(transverse))。該過程可以如下繼續:計算矩陣表示的協方差矩陣和對於協方差矩陣的奇異值分解(SVD);使用SVD(以各種方式,如下將討論的)確定複數距離值。每個距離值表示複數IC中的一個IC和複數IC中的另一個IC之間的相應距離(例如,基於用於確定這種距離值的已知數學技術);以及根據複數距離值識別至少一個族,從而定義分類方案(特別地,將距離值與指定為半徑的臨界值進行比較)。
考慮了兩種特殊的分類方法:直接和間接。在直接方法中,每個IC由基於感測器值的向量表示(這些感測器值可以是對於Si後資料的收集到的感測器值及/或對於Si前資料的模擬的感測器值)。基於感測器值定義矩陣(矩陣的每一行是單個IC的向量),這些感測器值被有利地歸一化。計算該矩陣的協方差矩陣。對協方差矩陣執行SVD,並且SVD(具體地說,來自SVD的主值)用於創建距離矩陣。有益的是,距離矩陣也使用平滑參
數λ和常數(整數)k來進行確定(使得僅使用來自SVD的前k個主值)。IC之間的距離根據距離矩陣和IC的(歸一化)向量來計算。IC基於彼此之間的距離(在“半徑”內)進行分組,以定義族。每個族可以藉由代表向量來識別。當使用Si前和Si後資料時,也計算在使用Si後資料測量的IC和使用Si前資料定義的每個族的代表向量之間的距離。
在間接分類方法中,基於Si前資料定義矩陣,諸如以下中的一個或更多個:(歸一化的)模擬的感測器值;根據IC設計的模擬確定的指令引數(目錄值);和(歸一化的)設計簽名值(矩陣的每一行是單個IC的向量)。計算矩陣的協方差矩陣。對協方差矩陣進行SVD。藉由識別SVD的相對應的主值大於預定義值(d)的SVD的向量及/或識別SVD的相對應的主值是最大的(最大值)的SVD的向量,定義/表示Si前SVD簽名的集合。可以使用Si前SVD簽名(特別地,如果僅使用Si前資料)來確定複數距離值。例如,可以計算複數距離值中的至少一些,複數距離值中的至少一些中的每一個基於Si前SVD簽名之一和Si前SVD簽名中的另一個之間的距離。如果使用Si後資料,則根據模擬的感測器值和Si前SVD簽名的集合來配置(構建)複數估計器。每個估計器被配置為根據輸入感測器值產生估計的SVD簽名。每個IC(在Si後處)和MC(Si前處)由其自己的SVD簽名值表示。然後,複數估計器用於針對複數IC中的每一個估計來自複數收集到的感測器值的相應的Si後SVD簽名。複數距離值中的至少一些被計算,其中複數距離值中的至少一些中的每一個基於Si後SVD簽名之一和Si後SVD簽名中的另一個之間的距離。IC基於彼此之間的距離(在“半徑”內)進行分組,以定義族。每個族可以藉由(來自簽名的)代表向量來識別。當使用Si前和Si後資料時,也計算在使用Si後資料測量的IC和使用Si前資料定義的每個族的代表向量之間的距離。換句話說,計算複數距離值中的另外的距離值,
另外的距離值中的每一個基於在Si前SVD簽名之一和Si後SVD簽名之一之間的距離。
根據複數距離值識別一個或更多個族通常可以包括:將複數IC中的第一IC分類到第一族中,使得第一族由第一IC定義(換句話說,所分析的第一IC可以總是定義新的族,因為先前沒有定義族,且因此第一IC代表第一族);將來自複數距離值的代表在複數IC中的第一IC和第二IC之間的距離的距離值與預定臨界值進行比較(例如,使得在兩個IC之間的距離值大於或小於臨界值);如果距離值小於預定臨界值,則將第二IC分類到第一族中(因為在兩個IC之間的距離很小,使得它們被認為是在同一族中);並且如果距離值大於預定臨界值,則將第二IC分類為第二族,使得第二族由第二IC定義(換句話說,使得新的族被定義,並且該族由第二IC表示)。距離值與預定臨界值相同的情況留待實現,因為這種情況極其罕見,且因此對於第二IC的分類可以被定義為第一族(具有第一IC)或新的第二族,而不會造成困難。
對於複數IC中的每個IC,可以重複這種方法。例如,根據複數距離值識別複數族還可以包括針對複數IC中的每個其他IC的過程。該過程可以按以下方式進行。最初,從複數距離值中識別一組距離值。一組距離值中的每個距離值表示在其他IC和複數IC中定義相應族的相應IC之間的距離(換句話說,一組距離值可以只關心作為被分類的IC的其他IC和IC中的代表族的每一個IC之間的距離值)。然後將一組距離值中的每個距離值與預定臨界值(與用於第一IC和第二IC的預定臨界值相同是有利的,並且對於同一晶圓上的所有IC相同是受益的)進行比較。從這種比較中可以得出許多結果。如果一組距離值中表示在其他IC(也即當前被分類的IC)和複數IC中定義特定族的特定IC(也即表示族的IC)之間的距離的距離值小於預
定臨界值,則該其他IC被分類到特定族中(使得這兩個IC被認為在同一族中)。如果這一條件完全得到滿足的話,則其應該只滿足一個族。如果一組距離值中的所有距離值都大於(或者,根據實現方式,大於或等於)預定臨界值,則其他IC被分類到新的族中,使得新的族由該其他IC定義。對每個未分類的IC(其它IC)有利地重複該過程,直到所有的複數IC都被分類。
如前所指示,複數分類值可以基於以下中的一個或更多個:根據IC設計的模擬確定的模擬的感測器值(Si前資料);一個或更多個設計簽名;在預生產流片測試期間收集的複數訓練感測器值;以及對於一批裝置的測量到的感測器值,該批裝置可以包括任意數量的IC、一組、許多組及/或晶圓(Si後資料)。例如,當僅使用Si後資料時,複數分類值可以基於針對晶圓所收集到的感測器值。然後,基於複數分類值識別分類方案可以是將複數收集到的感測器值與分類方案進行比較從而獲得對於每個被測IC的分類的步驟的至少一部分。可選地,可以首先對Si前資料遵循識別過程(例如,使得複數分類值基於根據IC設計的模擬確定的模擬的感測器值),從而識別族。然後,基於複數分類值識別分類方案的步驟可以發生在將複數收集到的感測器值與分類方案進行比較從而獲得對於每個被測IC的分類的步驟之前(特別是使用Si後資料,特別是基於距離矩陣及/或距離函數,如本文所述)。複數收集到的感測器值與分類方案的比較可以如下藉由遵循進一步的過程(以如上討論的直接方法)來實現。可以由複數收集到的感測器值建立收集的資料矩陣表示。矩陣表示的每行包括關於複數IC之一的收集到的感測器值(使得收集的資料矩陣表示具有與上述討論的矩陣表示相同的格式)。根據收集的資料矩陣表示,可以確定複數收集的資料距離值。每個距離值代表複數IC中的一個IC和複數IC中的另一個IC之間的相應
距離,其中複數IC較佳地包括模擬的IC(來自識別的步驟)和實際IC(來自收集的資料),它們被認為是獨立的IC(儘管模擬IC通常是實際IC的模擬)。由此,藉由基於Si前資料計算的距離函數/矩陣來計算複數Si後IC及/或複數Si前IC之間的距離。根據複數距離值,然後可以根據分類方案對每個IC進行分類。這種分類有利地遵循上面討論的過程(在前兩段中)。
在這些方法的任何一種方法中,矩陣表示可以被歸一化,例如在計算矩陣表示的協方差矩陣之前(換句話說,協方差矩陣是從歸一化的矩陣表示計算的)。由此可以定義歸一化係數。在使用Si前和Si後資料的情況下,收集的資料矩陣表示可以使用定義的歸一化係數(即,來自Si前資料)進行歸一化。
現在提供實驗資料以表明,如本文所揭露的,族的分類對其他物理Si參數和溫度是不變的。現在參考第11圖,示出了對於在晶圓上形成的裝置(其被分類到族中)的示例IDDQ測量結果分佈。IC基於來自Si後代理的資料被剖析/分類。族2在圖式中被突出顯示。圖式中還顯示了IC中的每一個的測量到的IDDQ(Ioff電流或泄露電流),其顯示了晶圓內的IDDQ的分佈。剖析過程的結果在於,根據不同的Si類型創建了不同的族,每個族的IDDQ範圍比整個晶圓的IDDQ分佈範圍(全Si範圍)更窄。這證明瞭IC是基於物理Si參數進行剖析的。
現在參考第12圖,示出了對於在第11圖的晶圓上形成的裝置(其被分類到族中)的示例週期時間測量結果分佈。IC基於來自Si後代理的資料被剖析/分類到族中。族2被突出顯示。圖式中還顯示了IC中每一個的測量到的周期時間,其顯示了晶圓內的周期時間的分佈。剖析過程的結果在於,根據不同的Si類型創建了不同的族,每個族的周期時間範圍比整個晶
圓的周期時間分佈範圍(全Si範圍)更窄。這進一步證明瞭IC是基於物理Si參數進行剖析的。
現在參考第13圖,其示出了對於在第11圖的晶圓上形成的IC,在IDDQ測量結果和對於與相應IC相關聯的族的平均值之間的差值的長條圖。這說明瞭在族內的縮小的IDDQ範圍。長條圖顯示了相對於平均值的分佈:對於每一個IC,該值是IC測量到的IDDQ與族的IDDQ中心之間的差值,以σ(IDDQ)項表示。該長條圖顯示了關於IDDQ測量結果IC到其族中心的典型距離。據觀察,典型距離不受溫度變化的影響。因此,產生的族對溫度是不變的,這證明IC是基於物理Si參數來剖析的。
現在參考第14圖,其示出了第11圖所示的資料,示出了異常點IC的識別。異常點IC藉由將族相關性的概念應用於高覆蓋測量結果(HCM)來識別。在這種情況下,HCM是IDDQ。異常點是IC_x,它是IC中屬於族號-9的一個IC。IC_x相對於全Si樣本藉由了IDDQ測試,即IC_x測量到的IDDQ值在全Si樣本IDDQ分佈的範圍內。IC_x還相對於晶圓-A的IDDQ分佈藉由了IDDQ測試,即其IDDQ測量結果在其自身晶圓的IDDQ分佈範圍內。IC_x被識別為相對於族號-9的測量到的IDDQ分佈的異常點。從第13圖中可以觀察到,由剖析演算法產生的族IDDQ的平均σ值約為0.15。對於IC_x與族-9(它自己的族)的中心的距離為1.55σ。它的距離(以σ計數表示)約為10(1.55/0.15)。在此基礎上(距離至少是族內平均距離的預定倍數),它被檢測為異常點。
對於IC分類到族中的測量在三種不同的溫度下進行:低溫(-5C);中溫(25C);和高溫(85C)。發現產生的族對溫度不變。這證明瞭IC是基於物理Si參數進行剖析的。
在本申請中,本發明的各種實施例可以以範圍格式陳述。應理解,範圍格式的描述僅僅是為了方便和簡潔,並且不應解釋為對本發明的範圍的僵化限制。因此,對範圍的描述應該被認為已經具體揭露了所有可能的子範圍以及該範圍內的各個數值。例如,從1到6的範圍的描述應被認為具體揭露了諸如從1至3、從1至4、從1至5、從2至4、從2至6、從3至6等的子範圍,以及在該範圍內的單個數位,例如1、2、3、4、5和6。無論範圍的廣度如何,都適用。
無論何時在本文中指出數值範圍,都意味著包括在指定範圍內的任何引用的數位(分數或整數)。短語在第一指示數和第二指示數“之間的範圍”以及“從”第一指示數“到”第二指示數的範圍在本文中可互換使用,並且意在包括第一指示數和第二指示數以及它們之間的所有分數和整數。
在本申請的描述和申請專利範圍中,“包括(comprise)”,“包含(include)”和“具有”的詞語中的每一個及其形式不一定局限於與該詞可以關聯的列表中的成員。另外,在本申請和藉由引用並入的任何檔之間存在不一致的情況下,本文旨在以本申請為準。
為了澄清本揭露中的引用,應當注意,名詞作為普通名詞、專有名詞、命名名詞等的使用並不旨在暗示將本發明的實施例限於單個實施例,並且所揭露的部件的許多配置可以用於描述本發明的一些實施例,而其他配置可以從不同配置中的這些實施例得出。
為了清楚起見,並未示出和描述本文描述的實現方式的所有常規特徵。當然,將認識到的是,在任何這樣的實際實現方式的開發中,必須做出許多實施方式特定的決定,以便實現開發者的特定目標,例如遵守應用相關和業務相關的約束,並且這些特定目標將因實現方式而異,並且因開發者而異。此外,將認識到,這種開發努力可能是複雜和耗時的,但是
對於受益於本揭露的本領域的普通技術人員來說,這仍然是工程的例行任務。
基於本揭露的教導,預期本領域普通技術人員將能夠容易地實踐本發明。本文提供的各種實施例的描述被認為提供了本發明的足夠的洞察力和細節,以使普通技術人員能夠實踐本發明。此外,上面描述的本發明的各種特徵和實施例被特別預期為單獨使用以及以各種組合使用。
傳統及/或當代電路設計和布局工具可用於實現本發明。本文描述的具體實施例,特別是不同層的不同厚度和組成,是示例性實施例的說明,且不應被視為將本發明限制於這樣的具體實現方式的選擇。因此,可以針對本文描述的部件將複數實例提供為單個實例。
雖然通常假設電路和物理結構,但是眾所周知,在現代半導體設計和製造中,物理結構和電路可以以電腦可讀描述的形式實施,適用於後續設計、測試或製造階段以及最終製造的半導體積體電路。因此,針對傳統電路或結構的主張可以根據其特定語言,在電腦可讀編碼及其表示(無論是體現在媒體中還是與合適的讀取裝置相結合)上進行讀取,以允許對相對應的電路及/或結構的製造、測試、或設計改進。在示例性配置中作為單獨部件提出的結構和功能可以被實現為組合的結構或部件。本發明預期包括電路、電路系統、相關方法、以及這些電路、系統和方法的電腦可讀媒體編碼,所有這些都如本文所述,以及如所附申請專利範圍中所定義。如本文所使用的,電腦可讀媒體至少包括磁片、磁帶、或其他磁、光、半導體(例如,快閃記憶體卡、ROM)、或電子媒體以及網路、有線、無線或其他通信媒體。
前面的詳細描述僅描述了本發明的許多可能實現中的幾個。為此,該詳細描述旨在作為說明,而不是限制。在不脫離本發明的範圍和精神的
情況下,可以基於本文闡述的描述對本文揭露的實施例進行變化和修改。申請專利範圍(包括所有等同物)僅旨在限定本發明的範圍。儘管較佳實施例是在以示例性頻率工作的PLL的背景下描述的,但是本發明的教導被認為有利於與其他類型的電路一起使用,在該電路中,諸如電感器的電路元件可以受益於電磁遮罩。此外,本文描述的技術也可以應用於其他類型的電路應用。因此,其他變化、修改、添加和改進可以落在申請專利範圍所限定的本發明的範圍內。
本發明的實施例可用於製造、生產及/或組裝積體電路及/或基於積體電路的產品。
本發明可以是系統、方法及/或電腦程式產品。電腦程式產品可以包括其上具有用於使處理器執行本發明的各方面的電腦可讀程式指令的電腦可讀儲存媒體(或複數媒體)。
電腦可讀儲存媒體可以是能夠保存和儲存指令以供指令執行裝置使用的有形裝置。電腦可讀儲存媒體可以是,例如,但不限於,電子儲存裝置、磁儲存裝置、光儲存裝置、電磁儲存裝置、半導體儲存裝置、或者上述的任何適當組合。電腦可讀儲存媒體的更具體示例的非窮舉清單包括以下內容:可攜式電腦磁片、硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可抹除可程式設計唯讀記憶體(EPROM或快閃記憶體)、靜態隨機存取記憶體(SRAM)、可攜式光碟唯讀記憶體(CD-ROM)、數位通用光碟(DVD)、記憶條、軟碟、機械編碼裝置(其上具有記錄的指令)、以及上述內容的任何適當組合。本文使用的電腦可讀儲存媒體本身不應被解釋為暫態信號,例如無線電波或其它自由傳播的電磁波、藉由波導或其它傳輸媒體傳播的電磁波(例如,藉由光纖電纜進行傳遞的光脈
衝)或藉由導線傳輸的電信號。相反,電腦可讀儲存媒體是非瞬態(即,非揮發性)媒體。
可以將本文描述的電腦可讀程式指令從電腦可讀儲存媒體下載到相應的計算/處理裝置,或者經由網路(例如,網際網路、區域網路、廣域網路及/或無線網路)下載到外部電腦或外部儲存裝置。網路可以包括銅傳輸線纜、光傳輸光纖、無線傳輸、路由器、防火牆、交換機、閘道電腦及/或邊緣伺服器。每個計算/處理裝置中的網路介面卡或網路介面從網路接收電腦可讀程式指令,並轉發電腦可讀程式指令以儲存在相應計算/處理裝置內的電腦可讀儲存媒體中。
用於執行本發明的操作的電腦可讀程式指令可以是彙編指令、指令集架構(ISA)指令、機器指令、與機器有關的指令、微代碼、韌體指令、狀態設置資料、或以一個或更多個程式設計語言(包括物件導向的程式設計語言(諸如,Java、Smalltalk、C++或類似物)或者傳統的過程程式設計語言(諸如,“C”程式設計語言或類似的程式設計語言))的任意組合的方式編寫的原始程式碼或目標代碼。電腦可讀程式指令可以完全地在使用者的電腦上執行、作為獨立的套裝軟體部分地在使用者的電腦上執行、部分地在使用者的電腦上執行並且部分地在遠端電腦上執行,或者完全在遠端電腦或伺服器上執行。在後者的方案中,遠端電腦可藉由任何類型的網路連接到使用者的電腦,包括區域網路(LAN)或廣域網路(WAN),或者可連接到外部電腦(例如,藉由使用網際網路服務提供者的網際網路)。在一些實施例中,包括例如可程式設計邏輯電路、現場可程式設計閘陣列(FPGA)或可程式設計邏輯陣列(PLA)的電子電路可以藉由利用電腦可讀程式指令的狀態資訊來執行電腦可讀程式指令以個性化電子電路,以便執行本發明的方面。
本文參考根據本發明的實施例的方法、裝置(系統)、和電腦程式產品的流程圖圖式及/或框圖描述了本發明的各方面。應理解的是,流程圖圖式及/或框圖中的每個框和流程圖圖式及/或框圖中的框的組合可以由電腦可讀程式指令來實現。
這些電腦可讀程式指令可被提供到通用電腦的、專用電腦的處理器、或用於產生機器製造的其他可程式設計資料處理裝置,使得經由電腦的處理器或其他可程式設計資料處理裝置執行的指令創建用於實現在流程圖中及/或在框圖的一個或更多個框中所指定的功能/動作的方法。這些電腦可讀程式指令還可以儲存在電腦可讀儲存媒體中,其可以引導電腦、可程式設計資料處理裝置、及/或其他裝置以特定方式運行,使得其中儲存有指令的電腦可讀儲存媒體包括包含實施流程圖及/或框圖的一或複數框中指定的功能/動作各方面的指令的製造品。
電腦可讀程式指令還可被載入到電腦、其他可程式設計資料處理裝置、或其他裝置上,以使一系列操作步驟在電腦、其他可程式設計裝置、或其他裝置上被執行以產生電腦實現的過程,使得在電腦、其他可程式設計裝置、或其他裝置上執行的指令實施在流程圖及/或框圖中的一個或更多個框中指定的功能/動作。
圖式中的流程圖和框圖示出了根據本發明的各種實施例的系統、方法、和電腦程式產品的可能的實施的架構、功能性和操作。在這一點上,在流程圖或框圖中的每個框可以代表模組、段、或指令的一部分,其可以包括用於實現指定邏輯功能(複數指定邏輯功能)的一個或更多個可執行指令。在一些可選的實現方式中,在框中標註的功能可能並非以圖式中標註的順序來出現。例如,連續地顯示的兩個框事實上可以基本上同時執行,或者框有時可以以相反的循序執行,這取決於所涉及的功能。還應注意到,
框圖及/或流程圖圖式中的每個框以及框圖及/或流程圖圖式中的框的組合可以藉由執行指定功能或動作或者執行專用硬體和電腦指令的組合的基於專用硬體的系統來實現。
對本發明的各個實施例的描述被展示用於說明的目的,而非旨在是詳盡的,也並非被限於所揭露的實施例。在不脫離所述實施例的範圍和精神的情況下,許多修改和變化對於本領域普通技術人員來說明顯的。選擇本文使用的術語是為了最好地解釋實施例的原理、實際應用、或對市場上發現的技術的技術改進,或者使本領域普通技術人員能夠理解本文揭露的實施例。
100:系統
101:硬體處理器
102:儲存媒體
102A:感測器選擇器
102B:估計器
102C:晶粒分類器/剖析器製造點預測器和異常檢測器及系統偏移檢測器
103:使用者介面
104:網路介面
120:網路
130:積體電路(IC)
131:感測器1
132:感測器2
133:感測器N
140:測試器
Claims (30)
- 一種用於積體電路(IC)分類及/或異常點檢測的電腦化方法,包括:提供根據一IC設計所製造之包括複數IC的一晶圓,其中,該IC設計和該複數IC中每一IC包括複數感測器;和使用至少一硬體處理器以藉由以下操作測試該複數IC中的每一IC:收集複數感測器值,該複數感測器值包括來自該複數感測器中每一感測器的感測器值;將收集到的該複數感測器值與分類方案進行比較,從而獲得關於被測試之每一IC的分類;和記錄被測試之每一IC的該分類。
- 如申請專利範圍第1項所述的電腦化方法,其中,該分類方案基於以下中一個或更多個:該IC設計和一製程的複數IC操作的一模擬,其中,該模擬是以下中針對該製程的至少一個:至少一完整IC設計模擬、至少一部分IC設計模擬、和至少一裝置模擬;在預生產流片測試期間所收集的複數訓練感測器值;以及所收集到的該複數感測器值。
- 如申請專利範圍第1項所述的電腦化方法,其中,該比較包括使用由感測器值的訓練集和訓練高覆蓋測量結果所確定的函數和規則中的至少一者以根據該複數感測器值來估計高覆蓋測量結果。
- 如申請專利範圍第1項所述的電腦化方法,還包括:(i)根據被測試之每一IC,基於該分類和該複數感測器值來確定一製程的一參數集合; (ii)基於對於每一IC的IC設計和該製程的該參數集合,選擇該製程的一第二參數集合;和(iii)使用該第二參數集合來進行第二晶圓之一製造。
- 如申請專利範圍第1項所述的電腦化方法,還包括:藉由以下操作基於複數分類值識別該分類方案:根據該複數分類值來建立一矩陣表示,該矩陣表示的每一行包括關於該複數IC中的一個IC的分類值;計算該矩陣表示的一協方差矩陣和關於該協方差矩陣的一奇異值分解(SVD);使用該SVD來確定複數距離值,每一距離值表示在該複數IC中的一個IC和該複數IC中的另一個IC之間的相應距離;以及根據該複數距離值來識別至少一族,從而定義該分類方案。
- 如申請專利範圍第5項所述的電腦化方法,其中,根據該複數距離值來識別至少一族的步驟包括:將該複數IC中的一第一IC分類在一第一族中,使得該第一族由該第一IC定義;將來自該複數距離值中表示在該複數IC中的該第一IC和一第二IC之間的距離的一距離值與一預定臨界值進行比較;如果該距離值小於該預定臨界值,則將該第二IC分類在該第一族中;和如果該距離值大於該預定臨界值,則將該第二IC分類在一第二族中,使得該第二族由該第二IC定義。
- 如申請專利範圍第6項所述的電腦化方法,其中,根據該複數距離值來識別複數族的步驟還包括,對於該複數IC中的每一其他IC:從該複數距離值中識別一組距離值,該組距離值中的每一距離值表示在該其 他IC和該複數IC中定義相應族的相應IC之間的距離;將來自該組距離值中的每一距離值與該預定臨界值進行比較;如果來自該組距離值中表示在相應的其他IC和該複數IC中定義特定族的特定IC之間的一距離的一距離值小於該預定臨界值,則將該其他IC分類在該特定族中;以及如果來自該組距離值的所有該距離值都大於該預定臨界值,則將該其他IC分類到一新的族中,使得該新的族由該其他IC定義。
- 如申請專利範圍第5項至第7項中任一項所述的電腦化方法,其中,該複數分類值基於以下中的一個或更多個:根據該IC設計的一模擬所確定的模擬值;在預生產流片測試期間所收集的複數訓練感測器值;以及測量到的感測器值。
- 如申請專利範圍第5項至第7項中任一項所述的電腦化方法,其中,基於該複數分類值來識別該分類方案的步驟是將收集到的該複數感測器值與該分類方案進行比較從而獲得關於被測試之每一IC的該分類的步驟的至少一部分。
- 如申請專利範圍第5項至第7項中任一項所述的電腦化方法,其中:該複數分類值以根據該IC設計的一模擬所確定的模擬感測器值為基礎,基於複數分類感測器值來識別該分類方案的步驟發生在將收集到的該複數感測器值與該分類方案進行比較從而獲得關於被測試之每一IC的該分類的步驟之前,且將收集到的該複數感測器值與分類方案進行比較的步驟包括:根據該複數收集到的感測器值建立收集資料的矩陣表示,該矩陣表示的每一行包括關於該複數IC中的一個IC的收集到的感測器值; 使用收集資料的該矩陣表示來確定收集資料的複數距離值,每一距離值表示在該複數IC中的一個IC和該複數IC中的另一個IC之間的相應距離;以及按照該複數距離值而根據該分類方案對該IC的每一IC進行分類。
- 如申請專利範圍第10項所述的電腦化方法,其中,計算該矩陣表示的一協方差矩陣的步驟包括在計算該協方差矩陣之前歸一化該矩陣表示,從而定義歸一化係數,並且其中,建立收集的資料協方差矩陣的步驟包括使用所定義的歸一化係數來歸一化該矩陣表示。
- 如申請專利範圍第5項至第7項中任一項所述的電腦化方法,其中,該矩陣表示根據以下中一個或更多個來建立:根據該IC設計的一模擬確定的模擬感測器值;根據該IC設計的一模擬所確定的指令引數;以及設計簽名值。
- 如申請專利範圍第12項所述的電腦化方法,其中,該矩陣表示由Si前資料來建立,並且其中,使用該SVD確定該複數距離值的步驟包括:藉由識別對於該SVD的相對應的主值大於預定義值的該SVD的向量及/或對於該SVD的該相對應的主值為最大的該SVD的預定數量的向量,來定義Si前SVD簽名集合;和使用該Si前SVD簽名集合來確定該複數距離值。
- 如申請專利範圍第13項所述的電腦化方法,其中,使用該Si前SVD簽名集合確定該複數距離值的步驟包括計算該複數距離值中的至少一些距離值,該複數距離值中的該至少一些距離值中的每一個距離值基於在該Si前SVD簽名集合之一個Si前SVD簽名和該Si前SVD簽名集合中的另一個Si前SVD簽名之間的一距離。
- 如申請專利範圍第13項所述的電腦化方法,其中,使用該Si前SVD簽名集合來確定該複數距離值的步驟包括: 根據該模擬感測器值和該Si前SVD簽名集合來配置複數估計器,每一估計器根據輸入感測器值來產生估計SVD簽名;針對該複數IC中的每一IC,由該複數估計器根據該複數感測器值來估計相應的Si後SVD簽名;和計算該複數距離值中的至少一些距離值,該複數距離值中的該至少一些距離值中的每一距離值基於該Si後SVD簽名集合之一個Si前SVD簽名和該Si後SVD簽名集合中的另一個Si前SVD簽名之間的一距離。
- 一種包括電腦可讀指令之電腦程式產品,該電腦可讀指令當在硬體處理器上操作時被配置以:測試複數積體電路(IC)中每一IC,其中,該複數積體電路(IC)包括在根據一IC設計所製造之一晶圓中,且其中,該IC設計和該複數IC中每一IC包括複數感測器,其中,該複數IC之該測試包括:收集複數感測器值,該複數感測器值包括來自該複數感測器中每一感測器的感測器值;將收集到的該複數感測器值與分類方案進行比較,從而獲得關於被測試之每一IC的分類;和記錄被測試之每一IC的該分類。
- 如申請專利範圍第16項所述的電腦程式產品,其中,該分類方案基於以下中一個或更多個:該IC設計和一製程的複數IC操作的一模擬,其中,該模擬是以下中針對該製程的至少一個:至少一完整IC設計模擬、至少一部分IC設計模擬、和至少一裝置模擬;在預生產流片測試期間所收集的複數訓練感測器值;以及 所收集到的該複數感測器值。
- 如申請專利範圍第16項所述的電腦程式產品,其中,該比較包括使用由感測器值的訓練集和訓練高覆蓋測量結果所確定的函數和規則中的至少一者以根據該複數感測器值來估計高覆蓋測量結果。
- 如申請專利範圍第16項所述的電腦程式產品,還包括:(i)根據被測試之每一IC,基於該分類和該複數感測器值來確定一製程的一參數集合;(ii)基於對於每一IC的IC設計和該製程的該參數集合,選擇該製程的一第二參數集合;和(iii)使用該第二參數集合來進行第二晶圓之一製造。
- 如申請專利範圍第16項所述的電腦程式產品,該電腦可讀指令還被配置以:藉由以下操作基於複數分類值來識別該分類方案:根據該複數分類值來建立一矩陣表示,該矩陣表示的每一行包括關於該複數IC中的一個IC的分類值;計算該矩陣表示的一協方差矩陣和關於該協方差矩陣的一奇異值分解(SVD);使用該SVD來確定複數距離值,每一距離值表示在該複數IC中的一個IC和該複數IC中的另一個IC之間的相應距離;以及根據該複數距離值來識別至少一族,從而定義該分類方案。
- 如申請專利範圍第20項所述的電腦程式產品,其中,根據該複數距離值來識別至少一族的步驟包括:將該複數IC中的一第一IC分類在一第一族中,使得該第一族由該第一IC定義; 將來自該複數距離值中表示在該複數IC中的該第一IC和一第二IC之間的距離的一距離值與一預定臨界值進行比較;如果該距離值小於該預定臨界值,則將該第二IC分類在該第一族中;和如果該距離值大於該預定臨界值,則將該第二IC分類在一第二族中,使得該第二族由該第二IC定義。
- 如申請專利範圍第21項所述的電腦程式產品,其中,根據該複數距離值來識別複數族的步驟還包括,對於該複數IC中的每一其他IC:從該複數距離值中識別一組距離值,該組距離值中的每一距離值表示在該其他IC和該複數IC中定義相應族的相應IC之間的距離;將來自該組距離值中的每一距離值與該預定臨界值進行比較;如果來自該組距離值中表示在相應的其他IC和該複數IC中定義特定族的特定IC之間的一距離的一距離值小於該預定臨界值,則將該其他IC分類在該特定族中;以及如果來自該組距離值的所有該距離值都大於該預定臨界值,則將該其他IC分類到一新的族中,使得該新的族由該其他IC定義。
- 如申請專利範圍第20項至第22項中任一項所述的電腦程式產品,其中,該複數分類值基於以下中的一個或更多個:根據該IC設計的一模擬所確定的模擬值;在預生產流片測試期間所收集的複數訓練感測器值;以及測量到的感測器值。
- 如申請專利範圍第20項至第22項中任一項所述的電腦程式產品,其中,基於該複數分類值來識別該分類方案的步驟是將收集到的該複數感測器值與該分類方案進行比較從而獲得關於被測試之每一IC的該分類的步驟的至少一部分。
- 如申請專利範圍第20項至第22項中任一項所述的電腦程式產品,其中:該複數分類值以根據該IC設計的一模擬所確定的模擬感測器值為基礎,基於複數分類感測器值來識別該分類方案的步驟發生在將收集到的該複數感測器值與該分類方案進行比較從而獲得關於被測試之每一IC的該分類的步驟之前,且將收集到的該複數感測器值與該分類方案進行比較的步驟包括:根據收集到的該複數感測器值來建立收集資料的矩陣表示,該矩陣表示的每一行包括關於該複數IC中的一個IC的收集到的感測器值;使用收集資料的該矩陣表示來確定收集資料的複數距離值,每一距離值表示在該複數IC中的一個IC和該複數IC中的另一個IC之間的相應距離;以及按照該複數距離值而根據該分類方案對該IC的每一IC進行分類。
- 如申請專利範圍第25項所述的電腦程式產品,其中,計算該矩陣表示的一協方差矩陣的步驟包括在計算該協方差矩陣之前歸一化該矩陣表示,從而定義歸一化係數,並且其中,建立收集的資料協方差矩陣的步驟包括使用所定義的歸一化係數來歸一化該矩陣表示。
- 如申請專利範圍第20項至第22項中任一項所述的電腦程式產品,其中,該矩陣表示根據以下中一個或更多個來建立:根據該IC設計的一模擬所確定的模擬感測器值;根據該IC設計的一模擬所確定的指令引數;以及設計簽名值。
- 如申請專利範圍第27項所述的電腦程式產品,其中,該矩陣表示由Si前資料來建立,並且其中,使用該SVD確定該複數距離值的步驟包括:藉由識別對於該SVD的相對應的主值大於預定義值的該SVD的向量及/或對於該SVD的相對應的主值為最大的該SVD的預定數量的向量,來定義Si前SVD 簽名集合;和使用該Si前SVD簽名集合來確定該複數距離值。
- 如申請專利範圍第28項所述的電腦程式產品,其中,使用該Si前SVD簽名集合來確定該複數距離值的步驟包括計算該複數距離值中的至少一些距離值,該複數距離值中的該至少一些距離值中的每一個距離值基於在該Si前SVD簽名集合之一個Si前SVD簽名和該Si前SVD簽名集合中的另一個Si前SVD簽名之間的一距離。
- 如申請專利範圍第28項所述的電腦程式產品,其中,使用該Si前SVD簽名集合來確定該複數距離值的步驟包括:根據該模擬感測器值和該Si前SVD簽名集合來配置複數估計器,每一估計器根據輸入感測器值來產生估計SVD簽名;針對該複數IC中的每一IC,由該複數估計器根據該複數感測器值來估計相應的Si後SVD簽名;和計算該複數距離值中的至少一些距離值,該複數距離值中的該至少一些距離值中的每一距離值基於在該Si後SVD簽名集合之一個Si前SVD簽名和該Si後SVD簽名集合中的另一個Si前SVD簽名之間的一距離。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862657986P | 2018-04-16 | 2018-04-16 | |
US62/657,986 | 2018-04-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201945923A TW201945923A (zh) | 2019-12-01 |
TWI828676B true TWI828676B (zh) | 2024-01-11 |
Family
ID=68239218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108112970A TWI828676B (zh) | 2018-04-16 | 2019-04-12 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
Country Status (8)
Country | Link |
---|---|
US (2) | US11762013B2 (zh) |
EP (1) | EP3781958A4 (zh) |
JP (1) | JP2021521646A (zh) |
KR (1) | KR20200143699A (zh) |
CN (1) | CN112262320A (zh) |
IL (1) | IL277989B1 (zh) |
TW (1) | TWI828676B (zh) |
WO (1) | WO2019202595A1 (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202341663A (zh) | 2017-11-15 | 2023-10-16 | 以色列商普騰泰克斯有限公司 | 積體電路邊限測量和故障預測裝置 |
US11391771B2 (en) | 2017-11-23 | 2022-07-19 | Proteantecs Ltd. | Integrated circuit pad failure detection |
WO2019135247A1 (en) | 2018-01-08 | 2019-07-11 | Proteantecs Ltd. | Integrated circuit workload, temperature and/or sub-threshold leakage sensor |
US11740281B2 (en) | 2018-01-08 | 2023-08-29 | Proteantecs Ltd. | Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing |
TWI828676B (zh) | 2018-04-16 | 2024-01-11 | 以色列商普騰泰克斯有限公司 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
WO2019244154A1 (en) | 2018-06-19 | 2019-12-26 | Proteantecs Ltd. | Efficient integrated circuit simulation and testing |
CN113474668A (zh) | 2018-12-30 | 2021-10-01 | 普罗泰克斯公司 | 集成电路i/o完整性和退化监测 |
TW202127252A (zh) | 2019-12-04 | 2021-07-16 | 以色列商普騰泰克斯有限公司 | 記憶體裝置退化偵測 |
JP2023521500A (ja) | 2020-04-20 | 2023-05-24 | プロテアンテックス リミテッド | ダイ間接続性監視 |
US11443092B2 (en) * | 2020-05-11 | 2022-09-13 | Synopsys, Inc. | Defect weight formulas for analog defect simulation |
TWI792086B (zh) * | 2020-10-30 | 2023-02-11 | 友達光電股份有限公司 | 行動式設備診斷裝置及設備診斷資訊顯示方法 |
CN112698185B (zh) * | 2020-12-31 | 2023-07-21 | 海光信息技术股份有限公司 | 器件窗口检验方法、装置、设备和存储介质 |
TWI778683B (zh) * | 2021-06-24 | 2022-09-21 | 英業達股份有限公司 | 基於產品配置訊息以提供測試時間預估建議系統及其方法 |
CN115308563A (zh) * | 2021-07-02 | 2022-11-08 | 台湾积体电路制造股份有限公司 | 测试集成电路的方法和测试系统 |
CN113641882A (zh) * | 2021-07-06 | 2021-11-12 | 深圳天狼芯半导体有限公司 | 确定工艺角晶片的方法、装置、电子设备及可读存储介质 |
US11815551B1 (en) | 2022-06-07 | 2023-11-14 | Proteantecs Ltd. | Die-to-die connectivity monitoring using a clocked receiver |
CN116581043B (zh) * | 2023-04-20 | 2023-12-12 | 深圳市晶存科技有限公司 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200523701A (en) * | 2003-09-30 | 2005-07-16 | Tokyo Electron Ltd | System and method for using first-principles simulation to control a semiconductor manufacturing process |
TW201546565A (zh) * | 2014-03-10 | 2015-12-16 | Applied Materials Inc | 微影製程之影像資料處理方法及其系統 |
US20170038265A1 (en) * | 2013-06-11 | 2017-02-09 | Intel Corporation | Self-calibrated thermal sensors of an integrated circuit die |
Family Cites Families (157)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3001512A (en) | 1960-04-01 | 1961-09-26 | John D Cochin | Packaged vehicle lift |
JPS5994086A (ja) | 1982-11-19 | 1984-05-30 | Advantest Corp | 論理回路試験装置 |
US5548539A (en) | 1993-11-05 | 1996-08-20 | Analogy, Inc. | Analysis mechanism for system performance simulator |
AU685950B2 (en) | 1994-06-25 | 1998-01-29 | Panalytical B.V. | Analysing a material sample |
US5818251A (en) | 1996-06-11 | 1998-10-06 | National Semiconductor Corporation | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board |
US5966527A (en) | 1996-10-28 | 1999-10-12 | Advanced Micro Devices, Inc. | Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior |
US5956497A (en) | 1997-02-26 | 1999-09-21 | Advanced Micro Devices, Inc. | Methodology for designing an integrated circuit using a reduced cell library for preliminary synthesis |
US5774403A (en) | 1997-06-12 | 1998-06-30 | Hewlett-Packard | PVT self aligning internal delay line and method of operation |
US6182253B1 (en) | 1997-07-16 | 2001-01-30 | Tanisys Technology, Inc. | Method and system for automatic synchronous memory identification |
US5895629A (en) | 1997-11-25 | 1999-04-20 | Science & Technology Corp | Ring oscillator based chemical sensor |
JP4204685B2 (ja) | 1999-01-19 | 2009-01-07 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
JP2001075671A (ja) | 1999-09-08 | 2001-03-23 | Nec Corp | 位相補償回路 |
US7067335B2 (en) | 2000-08-25 | 2006-06-27 | Kla-Tencor Technologies Corporation | Apparatus and methods for semiconductor IC failure detection |
JP3597786B2 (ja) | 2001-02-16 | 2004-12-08 | Necマイクロシステム株式会社 | 半導体集積回路の異常検出回路および異常検出装置 |
US6873926B1 (en) | 2001-02-27 | 2005-03-29 | Cisco Technology, Inc. | Methods and apparatus for testing a clock signal |
US8417477B2 (en) | 2001-05-24 | 2013-04-09 | Test Acuity Solutions, Inc. | Methods and apparatus for local outlier detection |
US7003742B2 (en) | 2002-01-10 | 2006-02-21 | Pdf Solutions, Inc. | Methodology for the optimization of testing and diagnosis of analog and mixed signal ICs and embedded cores |
US7076678B2 (en) | 2002-02-11 | 2006-07-11 | Micron Technology, Inc. | Method and apparatus for data transfer |
US6882172B1 (en) | 2002-04-16 | 2005-04-19 | Transmeta Corporation | System and method for measuring transistor leakage current with a ring oscillator |
US6880136B2 (en) | 2002-07-09 | 2005-04-12 | International Business Machines Corporation | Method to detect systematic defects in VLSI manufacturing |
US6807503B2 (en) * | 2002-11-04 | 2004-10-19 | Brion Technologies, Inc. | Method and apparatus for monitoring integrated circuit fabrication |
US6683484B1 (en) | 2002-12-19 | 2004-01-27 | Lsi Logic Corporation | Combined differential and single-ended input buffer |
US7369893B2 (en) | 2004-12-01 | 2008-05-06 | Medtronic, Inc. | Method and apparatus for identifying lead-related conditions using prediction and detection criteria |
US7512503B2 (en) | 2003-05-12 | 2009-03-31 | Simmonds Precision Products, Inc. | Wire fault detection |
US7254507B2 (en) | 2003-08-27 | 2007-08-07 | Matsushita Electric Industrial Co., Ltd. | Analog circuit automatic calibration system |
US7742887B2 (en) | 2003-11-24 | 2010-06-22 | Qualcomm Incorporated | Identifying process and temperature of silicon chips |
US6948388B1 (en) | 2003-12-18 | 2005-09-27 | The United States Of America As Represented By The Secretary Of The Navy | Wireless remote sensor |
US20050134350A1 (en) | 2003-12-19 | 2005-06-23 | Huang Lawrence L. | Analog delay circuit |
US7205854B2 (en) | 2003-12-23 | 2007-04-17 | Intel Corporation | On-chip transistor degradation monitoring |
GB0403481D0 (en) * | 2004-02-17 | 2004-03-24 | Transense Technologies Plc | Interrogation method for passive sensor monitoring system |
US20060049886A1 (en) | 2004-09-08 | 2006-03-09 | Agostinelli Victor M Jr | On-die record-of-age circuit |
US7443189B2 (en) | 2005-02-02 | 2008-10-28 | Texas Instruments Incorporated | Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit |
US7501832B2 (en) | 2005-02-28 | 2009-03-10 | Ridgetop Group, Inc. | Method and circuit for the detection of solder-joint failures in a digital electronic package |
KR100703976B1 (ko) | 2005-08-29 | 2007-04-06 | 삼성전자주식회사 | 동기식 메모리 장치 |
CN101253686B (zh) | 2005-09-02 | 2010-12-29 | 松下电器产业株式会社 | 半导体集成电路 |
US20070110199A1 (en) | 2005-11-15 | 2007-05-17 | Afshin Momtaz | Receive equalizer with adaptive loops |
US20070182456A1 (en) | 2005-11-21 | 2007-08-09 | Texas Instruments Incorporated | Reducing Pin Count When the Digital Output is to be Provided in Differential or Single-ended Form |
WO2007141870A1 (ja) | 2006-06-09 | 2007-12-13 | Fujitsu Limited | 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 |
EP2060924B1 (en) | 2006-08-24 | 2013-10-23 | NEC Corporation | Failure predicting circuit and method, and semiconductor integrated circuit |
US7649559B2 (en) | 2006-08-30 | 2010-01-19 | Aptina Imaging Corporation | Amplifier offset cancellation devices, systems, and methods |
JP2008072045A (ja) | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | 半導体集積回路 |
US20080231310A1 (en) | 2006-10-20 | 2008-09-25 | Stmicroelectronics Pvt. Ltd. | Flexible on chip testing circuit for i/o's characterization |
JP2008147245A (ja) | 2006-12-06 | 2008-06-26 | Toshiba Corp | 劣化診断回路及び半導体集積回路 |
US7415387B2 (en) * | 2006-12-19 | 2008-08-19 | Qimonda North America Corp. | Die and wafer failure classification system and method |
US20080144243A1 (en) | 2006-12-19 | 2008-06-19 | Ridgetop Group, Inc. | Method and circuit for low-power detection of solder-joint network failures in digital electronic packages |
US7474974B2 (en) | 2007-01-31 | 2009-01-06 | Mcgill University | Embedded time domain analyzer for high speed circuits |
US7560945B2 (en) | 2007-02-06 | 2009-07-14 | International Business Machines Corporation | Integrated circuit failure prediction |
US7936153B2 (en) | 2007-02-06 | 2011-05-03 | International Business Machines Corporation | On-chip adaptive voltage compensation |
US7877657B1 (en) | 2007-03-29 | 2011-01-25 | Integrated Device Technology, Inc. | Look-ahead built-in self tests |
US20080262769A1 (en) * | 2007-04-23 | 2008-10-23 | Daniel Kadosh | Using multivariate health metrics to determine market segment and testing requirements |
WO2008135917A1 (en) | 2007-05-02 | 2008-11-13 | Nxp B.V. | Ic testing methods and apparatus |
EP2006784A1 (en) | 2007-06-22 | 2008-12-24 | Interuniversitair Microelektronica Centrum vzw | Methods for characterization of electronic circuits under process variability effects |
US8001512B1 (en) * | 2007-06-26 | 2011-08-16 | Cadence Design Systems, Inc. | Method and system for implementing context simulation |
JP5242959B2 (ja) | 2007-07-11 | 2013-07-24 | シャープ株式会社 | 異常要因特定方法およびシステム、上記異常要因特定方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体 |
US8010310B2 (en) * | 2007-07-27 | 2011-08-30 | Advanced Micro Devices, Inc. | Method and apparatus for identifying outliers following burn-in testing |
JP2009065533A (ja) | 2007-09-07 | 2009-03-26 | Renesas Technology Corp | ジッタ検出回路及び半導体装置 |
WO2009058790A1 (en) | 2007-10-30 | 2009-05-07 | Rambus Inc. | Signaling with superimposed differential-mode and common-mode signals |
JP4977045B2 (ja) | 2008-01-16 | 2012-07-18 | 株式会社東芝 | 半導体集積回路及び半導体装置 |
US8912990B2 (en) | 2008-04-21 | 2014-12-16 | Apple Inc. | Display having a transistor-degradation circuit |
US8010935B2 (en) | 2008-05-07 | 2011-08-30 | Lsi Corporation | Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit |
US8204730B2 (en) | 2008-06-06 | 2012-06-19 | Synopsys, Inc. | Generating variation-aware library data with efficient device mismatch characterization |
JPWO2009150694A1 (ja) | 2008-06-09 | 2011-11-04 | 株式会社アドバンテスト | 半導体集積回路および試験装置 |
US8086978B2 (en) | 2008-06-20 | 2011-12-27 | Cadence Design Systems, Inc. | Method and system for performing statistical leakage characterization, analysis, and modeling |
US7701246B1 (en) | 2008-07-17 | 2010-04-20 | Actel Corporation | Programmable delay line compensated for process, voltage, and temperature |
US20100153896A1 (en) | 2008-12-12 | 2010-06-17 | Lsi Corporation | Real-time critical path margin violation detector, a method of monitoring a path and an ic incorporating the detector or method |
US8138840B2 (en) | 2009-01-23 | 2012-03-20 | International Business Machines Corporation | Optimal dithering of a digitally controlled oscillator with clock dithering for gain and bandwidth control |
EP2382711A4 (en) | 2009-01-27 | 2013-10-09 | Agere Systems Inc | CRITICAL PATH CIRCUIT FOR PERFORMANCE MONITORING |
US8365115B2 (en) | 2009-03-06 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for performance modeling of integrated circuits |
US8547131B2 (en) | 2009-04-03 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for observing threshold voltage variations |
US8417754B2 (en) | 2009-05-11 | 2013-04-09 | Empire Technology Development, Llc | Identification of integrated circuits |
US8825158B2 (en) | 2009-08-25 | 2014-09-02 | Lamda Nu, Llc | Method and apparatus for detection of lead conductor anomalies using dynamic electrical parameters |
US8271931B2 (en) | 2009-10-20 | 2012-09-18 | Synopsys, Inc. | Integrated circuit optimization modeling technology |
US8154353B2 (en) | 2009-11-03 | 2012-04-10 | Arm Limited | Operating parameter monitor for an integrated circuit |
US8228106B2 (en) | 2010-01-29 | 2012-07-24 | Intel Mobile Communications GmbH | On-chip self calibrating delay monitoring circuitry |
EP2567217B1 (en) * | 2010-05-03 | 2019-07-03 | Aurora Solar Technologies (Canada) Inc. | Non-contact measurement of the dopant content of semiconductor layers |
JP5418408B2 (ja) | 2010-05-31 | 2014-02-19 | 富士通株式会社 | シミュレーションパラメータ校正方法、装置及びプログラム |
JP2012007978A (ja) | 2010-06-24 | 2012-01-12 | On Semiconductor Trading Ltd | 半導体集積回路 |
EP2413150A1 (en) | 2010-07-30 | 2012-02-01 | Imec | On-chip testing using time-to-digital conversion |
US8384430B2 (en) | 2010-08-16 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | RC delay detectors with high sensitivity for through substrate vias |
US8418103B2 (en) | 2010-09-23 | 2013-04-09 | Synopsys, Inc. | Nonlinear approach to scaling circuit behaviors for electronic design automation |
US8664968B2 (en) | 2010-09-24 | 2014-03-04 | Texas Instruments Incorporated | On-die parametric test modules for in-line monitoring of context dependent effects |
US8633722B1 (en) | 2010-09-29 | 2014-01-21 | Xilinx, Inc. | Method and circuit for testing accuracy of delay circuitry |
US8422303B2 (en) | 2010-12-22 | 2013-04-16 | HGST Netherlands B.V. | Early degradation detection in flash memory using test cells |
US20120187991A1 (en) | 2011-01-25 | 2012-07-26 | Advanced Micro Devices, Inc. | Clock stretcher for voltage droop mitigation |
US9618569B2 (en) | 2011-02-23 | 2017-04-11 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for testing IC |
US8471567B2 (en) | 2011-02-25 | 2013-06-25 | Raytheon Company | Circuit for detection of failed solder-joints on array packages |
US8847777B2 (en) | 2011-03-25 | 2014-09-30 | Apple Inc. | Voltage supply droop detector |
WO2013027739A1 (ja) | 2011-08-24 | 2013-02-28 | 日本電気株式会社 | 劣化診断回路および劣化診断方法 |
US9448125B2 (en) | 2011-11-01 | 2016-09-20 | Nvidia Corporation | Determining on-chip voltage and temperature |
CN103310028B (zh) | 2012-03-07 | 2017-08-15 | 飞思卡尔半导体公司 | 考虑器件老化的设计集成电路的方法 |
KR101996292B1 (ko) | 2012-03-30 | 2019-07-05 | 에스케이하이닉스 주식회사 | 클럭 생성 회로 |
KR102048398B1 (ko) | 2012-05-04 | 2019-11-26 | 온세미컨덕터코리아 주식회사 | 스위치 제어기, 스위치 제어 방법 및 스위치 제어기를 포함하는 전력 공급 장치 |
US8896978B2 (en) | 2012-06-15 | 2014-11-25 | Texas Instruments Incorporated | Integrated circuit with automatic deactivation upon exceeding a specific ion linear energy transfer (LET) value |
US9714966B2 (en) | 2012-10-05 | 2017-07-25 | Texas Instruments Incorporated | Circuit aging sensor |
US9329229B2 (en) | 2012-11-15 | 2016-05-03 | Freescale Semiconductors, Inc. | Integrated circuit with degradation monitoring |
US9110134B2 (en) | 2012-12-27 | 2015-08-18 | Intel Corporation | Input/output delay testing for devices utilizing on-chip delay generation |
US9494649B2 (en) | 2012-12-31 | 2016-11-15 | Advanced Micro Devices, Inc. | Adaptive digital delay line for characterization of clock uncertainties |
US10020931B2 (en) | 2013-03-07 | 2018-07-10 | Intel Corporation | Apparatus for dynamically adapting a clock generator with respect to changes in power supply |
US9267988B2 (en) | 2013-03-14 | 2016-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip eye diagram capture |
US9500705B2 (en) | 2013-08-28 | 2016-11-22 | Wisconsin Alumni Research Foundation | Integrated circuit providing fault prediction |
US9222971B2 (en) | 2013-10-30 | 2015-12-29 | Freescale Semiconductor, Inc. | Functional path failure monitor |
US9411668B2 (en) | 2014-01-14 | 2016-08-09 | Nvidia Corporation | Approach to predictive verification of write integrity in a memory driver |
KR20150096197A (ko) | 2014-02-14 | 2015-08-24 | 삼성전자주식회사 | 반도체 집적회로의 누설전류 측정 회로 |
CN103856952A (zh) * | 2014-02-27 | 2014-06-11 | 上海大学 | 一种工业无线传感器网络Pareto多目标部署优化方法 |
US10290092B2 (en) * | 2014-05-15 | 2019-05-14 | Applied Materials Israel, Ltd | System, a method and a computer program product for fitting based defect detection |
JP2016005085A (ja) | 2014-06-16 | 2016-01-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびそれを用いる電子装置の製造方法 |
KR102232922B1 (ko) | 2014-08-11 | 2021-03-29 | 삼성전자주식회사 | 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치 |
JP2016057820A (ja) | 2014-09-09 | 2016-04-21 | 株式会社東芝 | 半導体装置及び半導体装置のテスト方法 |
TWI565211B (zh) | 2014-09-12 | 2017-01-01 | Alpha And Omega Semiconductor (Cayman) Ltd | Constant on-time switching converter means |
JP6481307B2 (ja) | 2014-09-24 | 2019-03-13 | 株式会社ソシオネクスト | アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法 |
TWI524079B (zh) | 2014-10-15 | 2016-03-01 | 旺宏電子股份有限公司 | 晶片對資料庫的接觸窗檢測方法 |
US10067000B2 (en) | 2014-12-01 | 2018-09-04 | Mediatek Inc. | Inverter and ring oscillator with high temperature sensitivity |
US10026712B2 (en) | 2014-12-02 | 2018-07-17 | Texas Instruments Incorporated | ESD protection circuit with stacked ESD cells having parallel active shunt |
KR102280526B1 (ko) | 2014-12-08 | 2021-07-21 | 삼성전자주식회사 | 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들 |
US9760672B1 (en) | 2014-12-22 | 2017-09-12 | Qualcomm Incorporated | Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling |
WO2016112209A1 (en) * | 2015-01-09 | 2016-07-14 | Ecorithm, Inc. | Machine learning-based fault detection system |
US9424952B1 (en) | 2015-02-07 | 2016-08-23 | The Trustees Of Columbia University In The City Of New York | Circuits, methods, and media for detecting and countering aging degradation in memory cells |
US9536038B1 (en) | 2015-04-13 | 2017-01-03 | Qualcomm Incorporated | Method and algorithm for functional critical paths selection and critical path sensors and controller insertion |
US9564884B1 (en) | 2015-04-13 | 2017-02-07 | Qualcomm Incorporated | Circuitry and method for measuring negative bias temperature instability (NBTI) and hot carrier injection (HCI) aging effects using edge sensitive sampling |
US9564883B1 (en) | 2015-04-13 | 2017-02-07 | Qualcomm Incorporated | Circuitry and method for timing speculation via toggling functional critical paths |
US9490787B1 (en) | 2015-06-11 | 2016-11-08 | Infineon Technologies Ag | System and method for integrated circuit clock distribution |
US9991879B2 (en) | 2015-11-23 | 2018-06-05 | Mediatek Inc. | Apparatus for detecting variation in transistor threshold voltage |
US9997551B2 (en) | 2015-12-20 | 2018-06-12 | Apple Inc. | Spad array with pixel-level bias control |
US10527503B2 (en) | 2016-01-08 | 2020-01-07 | Apple Inc. | Reference circuit for metrology system |
US10161967B2 (en) | 2016-01-09 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip oscilloscope |
US9843439B2 (en) | 2016-01-27 | 2017-12-12 | Ciena Corporation | System and method for managing holdover |
US10296076B2 (en) | 2016-05-16 | 2019-05-21 | Qualcomm Incorporated | Supply voltage droop management circuits for reducing or avoiding supply voltage droops |
US10635159B2 (en) | 2016-05-27 | 2020-04-28 | Qualcomm Incorporated | Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption |
US20170364818A1 (en) | 2016-06-17 | 2017-12-21 | Business Objects Software Ltd. | Automatic condition monitoring and anomaly detection for predictive maintenance |
JP6738682B2 (ja) | 2016-08-01 | 2020-08-12 | 日本ルメンタム株式会社 | 光送受信器、光送信集積回路及び光受信集積回路 |
US10382014B2 (en) | 2016-12-23 | 2019-08-13 | Ati Technologies Ulc | Adaptive oscillator for clock generation |
US9791834B1 (en) | 2016-12-28 | 2017-10-17 | Intel Corporation | Fast digital to time converter linearity calibration to improve clock jitter performance |
EP3575892B1 (en) | 2017-01-27 | 2022-05-11 | Mitsubishi Power, Ltd. | Model parameter value estimation device and estimation method, program, recording medium with program recorded thereto, and model parameter value estimation system |
CN106959400B (zh) * | 2017-02-28 | 2020-03-31 | 中国南方电网有限责任公司 | 一种基于异常点监测和大数据分析的二次设备隐患故障诊断方法 |
US10380879B2 (en) | 2017-06-14 | 2019-08-13 | Allegro Microsystems, Llc | Sensor integrated circuits and methods for safety critical applications |
CN107451004B (zh) * | 2017-07-01 | 2020-07-31 | 南京理工大学 | 一种基于定性趋势分析的道岔故障诊断方法 |
JP6916441B2 (ja) | 2017-10-19 | 2021-08-11 | 株式会社ソシオネクスト | 半導体集積回路及び呼吸運動検査装置 |
TW202341663A (zh) | 2017-11-15 | 2023-10-16 | 以色列商普騰泰克斯有限公司 | 積體電路邊限測量和故障預測裝置 |
US11391771B2 (en) | 2017-11-23 | 2022-07-19 | Proteantecs Ltd. | Integrated circuit pad failure detection |
WO2019135247A1 (en) | 2018-01-08 | 2019-07-11 | Proteantecs Ltd. | Integrated circuit workload, temperature and/or sub-threshold leakage sensor |
US10530347B2 (en) | 2018-03-23 | 2020-01-07 | Sandisk Technologies Llc | Receiver-side setup and hold time calibration for source synchronous systems |
US10840322B2 (en) | 2018-03-29 | 2020-11-17 | Texas Instruments Incorporated | Thin film resistor and top plate of capacitor sharing a layer |
TWI828676B (zh) | 2018-04-16 | 2024-01-11 | 以色列商普騰泰克斯有限公司 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
CN108534866A (zh) | 2018-06-06 | 2018-09-14 | 珠海市洁源电器有限公司 | 一种可隔空监测液位的高灵敏度高精度电子液位感应器 |
WO2019244154A1 (en) | 2018-06-19 | 2019-12-26 | Proteantecs Ltd. | Efficient integrated circuit simulation and testing |
US10587250B2 (en) | 2018-07-18 | 2020-03-10 | Qualcomm Incorporated | Current-starving in tunable-length delay (TLD) circuits employable in adaptive clock distribution (ACD) systems for compensating supply voltage droops in integrated circuits (ICs) |
US10490547B1 (en) | 2018-08-03 | 2019-11-26 | Texas Instruments Incorporated | IC with larger and smaller width contacts |
US10509104B1 (en) | 2018-08-13 | 2019-12-17 | Analog Devices Global Unlimited Company | Apparatus and methods for synchronization of radar chips |
US20200203333A1 (en) | 2018-12-21 | 2020-06-25 | Texas Instruments Incorporated | Vertical bipolar transistor for esd protection and method for fabricating |
CN113474668A (zh) | 2018-12-30 | 2021-10-01 | 普罗泰克斯公司 | 集成电路i/o完整性和退化监测 |
EP3970056A4 (en) | 2019-05-13 | 2023-06-14 | Proteantecs Ltd. | DETERMINATION OF UNKNOWN POLARIZATION AND DEVICE PARAMETERS OF INTEGRATED CIRCUITS BY MEASUREMENT AND SIMULATION |
EP4004509A4 (en) | 2019-07-29 | 2023-08-23 | Proteantecs Ltd. | ON-CHIP THERMAL SENSING NETWORK FOR INTEGRATED CIRCUITS |
US11409323B2 (en) | 2019-12-20 | 2022-08-09 | Arm Limited | Delay monitoring scheme for critical path timing margin |
WO2021214562A1 (en) | 2020-04-20 | 2021-10-28 | Proteantecs Ltd. | Die-to-die connectivity monitoring |
US11081193B1 (en) | 2020-06-16 | 2021-08-03 | Sandisk Technologies Llc | Inverter based delay chain for calibrating data signal to a clock |
EP4176276A1 (en) | 2020-07-06 | 2023-05-10 | Proteantecs Ltd. | Integrated circuit margin measurement for structural testing |
US20230098071A1 (en) | 2021-09-17 | 2023-03-30 | Synopsys, Inc. | Functional safety mechanisms for input/output (io) cells |
-
2019
- 2019-04-12 TW TW108112970A patent/TWI828676B/zh active
- 2019-04-16 IL IL277989A patent/IL277989B1/en unknown
- 2019-04-16 US US17/047,243 patent/US11762013B2/en active Active
- 2019-04-16 WO PCT/IL2019/050433 patent/WO2019202595A1/en unknown
- 2019-04-16 JP JP2020555895A patent/JP2021521646A/ja active Pending
- 2019-04-16 CN CN201980039703.6A patent/CN112262320A/zh active Pending
- 2019-04-16 EP EP19789206.0A patent/EP3781958A4/en active Pending
- 2019-04-16 KR KR1020207031703A patent/KR20200143699A/ko unknown
-
2023
- 2023-09-17 US US18/369,171 patent/US20240003968A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200523701A (en) * | 2003-09-30 | 2005-07-16 | Tokyo Electron Ltd | System and method for using first-principles simulation to control a semiconductor manufacturing process |
US20170038265A1 (en) * | 2013-06-11 | 2017-02-09 | Intel Corporation | Self-calibrated thermal sensors of an integrated circuit die |
TW201546565A (zh) * | 2014-03-10 | 2015-12-16 | Applied Materials Inc | 微影製程之影像資料處理方法及其系統 |
Non-Patent Citations (2)
Title |
---|
Hongge Chen, "Novel Machine Learning Approaches for Modeling Variations in Semiconductor Manufacturing," Master thesis, June 2017.^&rn^https://dspace.mit.edu/bitstream/handle/1721.1/111911/1005259977-MIT.pdf?sequence=1^&rn^ |
Hongge Chen, "Novel Machine Learning Approaches for Modeling Variations in Semiconductor Manufacturing," Master thesis, June 2017.^&rn^https://dspace.mit.edu/bitstream/handle/1721.1/111911/1005259977-MIT.pdf?sequence=1^&rn^ * |
Also Published As
Publication number | Publication date |
---|---|
CN112262320A (zh) | 2021-01-22 |
IL277989B1 (en) | 2024-04-01 |
KR20200143699A (ko) | 2020-12-24 |
TW201945923A (zh) | 2019-12-01 |
US11762013B2 (en) | 2023-09-19 |
US20210173007A1 (en) | 2021-06-10 |
JP2021521646A (ja) | 2021-08-26 |
IL277989A (en) | 2020-11-30 |
EP3781958A1 (en) | 2021-02-24 |
EP3781958A4 (en) | 2022-01-05 |
US20240003968A1 (en) | 2024-01-04 |
WO2019202595A1 (en) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI828676B (zh) | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 | |
TWI796494B (zh) | 高效積體電路模擬及測試 | |
US20040002844A1 (en) | System and method for statistical modeling and statistical timing analysis of integrated circuits | |
CN108694273B (zh) | 用于评估稀有失效事件的电路良率分析方法及系统 | |
US10474774B2 (en) | Power and performance sorting of microprocessors from first interconnect layer to wafer final test | |
JP2010160787A (ja) | パラメータ情報作成システム、歩留まり算出システム、プログラム及び記録媒体 | |
US8584075B2 (en) | Method and apparatus for characterizing and reducing proximity effect on cell electrical characteristics | |
Dong et al. | Wafer yield prediction using derived spatial variables | |
Liu et al. | Fine-grained adaptive testing based on quality prediction | |
Yelten et al. | Scalable and efficient analog parametric fault identification | |
US8448110B2 (en) | Method to reduce delay variation by sensitivity cancellation | |
Biswas et al. | Reducing test execution cost of integrated, heterogeneous systems using continuous test data | |
US8533635B2 (en) | Rule-based root cause and alias analysis for semiconductor manufacturing | |
Shintani et al. | A variability-aware adaptive test flow for test quality improvement | |
US9007079B2 (en) | System and method for compensating measured IDDQ values | |
Helinski et al. | Electronic forensic techniques for manufacturer attribution | |
CN109425815B (zh) | 用于预测半导体装置的特性的设备和方法 | |
TWI647770B (zh) | 晶圓的良率判斷方法以及晶圓合格測試的多變量偵測方法 | |
Santhana Krishnan et al. | Recycled integrated circuit detection using reliability analysis and machine learning algorithms | |
US9653330B1 (en) | Threshold voltage (VT)-type transistor sensitive and/or fan-out sensitive selective voltage binning | |
Xanthopoulos et al. | Gaussian process-based wafer-level correlation modeling and its applications | |
US10102322B2 (en) | Computer implemented method for behavior analysis of an integrated circuit comprising paths selection based on an aggregation criterion and predefined analysis strategy | |
Krishnan et al. | A robust metric for screening outliers from analogue product manufacturing tests responses | |
US20170287756A1 (en) | Timing/power risk optimized selective voltage binning using non-linear voltage slope | |
Pagliarini et al. | Reliability assessment of combinational logic using first-order-only fanout reconvergence analysis |