JP2021521646A - 集積回路のプロファイリングおよび異常検出 - Google Patents

Abstract

ＩＣ分類、外れ値の検出、および／または異常検出のためのコンピュータ化された方法は、ウェーハ上のＩＣ設計に従って複数のＩＣの各々をテストするための少なくとも１つのハードウェアプロセッサを使用することを含み、ＩＣ設計は、複数のセンサを含む。少なくとも１つのハードウェアプロセッサは、複数のセンサ値を収集することであって、複数のセンサ値は、複数のセンサの各々からのセンサ値を含む、収集することと、複数のセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得することと、テストされたＩＣの分類を記録することと、によって、複数のＩＣの各々をテストするために使用される。ＩＣ分類、外れ値の検出、および／または異常検出のためのコンピュータ化された方法は、ウェーハ上のＩＣ設計に従って複数のＩＣの各々をテストするための少なくとも１つのハードウェアプロセッサを使用することを含み、ＩＣ設計は、複数のセンサを含む。少なくとも１つのハードウェアプロセッサは、複数のセンサ値を収集することであって、複数のセンサ値は、複数のセンサの各々からのセンサ値を含む、収集することと、複数のセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得することと、テストされたＩＣの分類を記録することと、によって、複数のＩＣの各々をテストするために使用される。【選択図】図１

Description

関連出願の相互参照
本出願は、２０１８年４月１６日に出願された米国仮特許出願第６２／６５７，９８６号である「ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＰＲＯＦＩＬＩＮＧ ＡＮＤ ＡＮＯＭＡＬＹ ＤＥＴＥＣＴＩＯＮ」の優先権の利益を主張するものであり、その内容全体は参照により本明細書にすべて組み込まれる。

本発明は、集積回路の分野に関する。

集積回路（ＩＣ）は、シリコン（Ｓｉ）ウェーハなどの平坦な半導体基板上のアナログおよびデジタル電子回路を含み得る。微細なトランジスタをフォトリソグラフィ技術を使用して基板に印刷して、非常に小さな領域に数十億のトランジスタの複雑な回路を生成することにより、ＩＣを使用した最新の電子回路設計を低コストかつ高性能にしている。ＩＣは、ファウンドリと呼ばれる工場の組立ラインで生産され、そこでは、相補型金属酸化膜半導体（ＣＭＯＳ）ＩＣなどのＩＣの生産を共用化している。デジタルＩＣは、ウェーハ上の機能ユニットおよび／または論理ユニットに配置された数十億のトランジスタを含み、金属、プラスチック、ガラス、セラミックケーシングなどにパッケージ化されている。

ＩＣは、ウェーハテスト、パッケージテスト、回路テスト、エンドユーザデバイス動作テストなどを使用することなどによって、欠陥を検出するために生産中にテストされる。例えば、ウェーハテストでは、テストした各ウェーハの不良ＩＣを決定し、その欠陥ＩＣを廃棄してもよい。例えば、パッケージ／回路／デバイスのテストでは、エンドユーザが使用する前に製品の動作をテストしてもよく、欠陥のある製品／バッチは廃棄される。例えば、マーケティング、保証、および保守の統計は、製品開発中の要件、仕様、設計、およびテスト間のコンプライアンスを反映してもよい。これらのタイプのテストの各々は、ＩＣおよび／またはエンドユーザ製品の製造における１００万個当たりの欠陥部品（ＤＰＰＭ）数を減少させることなどによって、次世代製品の設計を改善するために分析され得る欠陥製品のリストを生成することができる。

ＤＰＰＭは、半導体製品の生産品質を測定するために使用される一般的な測定基準である。電子機器（ウェアラブル電子機器および半自律走行車など）が日常生活の一部になっているため、品質を改善し、使用中の故障を防ぐという傾向が高まっている。自動車、医療など、ミッションクリティカルな区分の場合、顧客の要求により、１０億個当たりの欠陥部品（ＤＰＰＢ）範囲の改善が促進されている。

現在、製造テスト工程全体の品質を改善するために、データフィードフォワード、２変量および多変量分析、品質索引作成など、多くの方法が用いられている。これらの方法の多くは、自動車、医療、データサーバなどの品質および安全性を重視する市場区分に製品を供給するために使用される。これらの方法は、ＤＰＰＭ率を低下させ、通電テストおよびシステムレベルのテストなどの高価なテストステップ数を減少させる場合がある。

データフィードフォワード（ＤＦＦ）法では、製造フローの任意のステップから収集されたデータを活用し、任意の他の下流側テストでデータを利用できるようにする。サプライチェーン全体の製造データを分析することによって、製造および品質エンジニアは、ＤＰＰＭを改善するために、ウェーハソート、パッケージ、最終回路テスト、システムレベルテストなどの任意のテストからデータを呼び出すことができる。このデータは、テスト対象の同じデバイスについてリアルタイムに比較され、使用中に製品が通常より早く故障するかどうか、製造に変更を加える必要があるかどうかなどを示し得るテスト結果の任意の変動（すなわち、異常）を確認することができる。

２変量分析および多変量分析は、２つ以上のテスト間の経験的関係を見出そうとする。強い相関関係があるテストを用いて、母集団内の外れ値を特定してもよい。これは、２変量および多変量の外れ値は、通常のテストプログラムでは選別するのが難しいデバイスである場合あるため、多くの市場区分で品質を改善することができる。これらの外れ値は、通常より早く故障したり、ＲＭＡとして返されたりする可能性のあるデバイスと高い相関関係があり得る。

自動車用途のＩＣは、長期的な信頼度要求事項を満たし、電気機械的ストレスに対して感度が低いように指定されている。自動車用ＩＣの堅牢性は、ＩＣのデータシートに報告されている主要なパラメータの分布の中で、テストパラメータが十分に中心に配置されている個々のＩＣ製品に関連している場合がある。部品平均テスト（ＰＡＴ）では、より十分に中心に配置されているパラメータ、すなわち、仕様上のパラメータが強いＩＣを特定することができる。

ＰＡＴは、半導体企業が自動車業界の厳しい要件（車載電子部品評議会：ＡＥＣ−Ｑ００１−Ｒｅｖ Ｄなど）を満たすために採用することがある。信頼性調査によると、異常な特性を有する半導体部品は、長期的な品質および信頼性の問題を引き起こす要因が高くなる傾向がある。もともとすべての製造テストに合格していても、同じ母集団またはロット内の他の部品と比較して「外れ値」と見なされる可能性のあるデバイスは、現場で故障する可能性が高くなる場合がある。これは、生産出荷から除外するための外れ値を積極的に特定するＰＡＴの基礎となる場合がある。ＰＡＴは、複数のデバイスの統計的サンプリングに基づいて、合格／不合格のテスト限界を修正することによって動作してもよい。

ＰＡＴは、動的テストであってもよい。例えば、電気ウェーハソート（ＥＷＳ）工程では、ＩＣを含むシリコンウェーハのテスト手順は、ウェーハ上の各ＩＣのパッドに接触する機械的プローブによって行われてもよい。プローブカードは、ケーブルを介してテスト機器に電気的に接続されてもよい。自動化システムは、ウェーハに含まれるすべてのダイを順次テストする。テスト手順が進むにつれて、測定結果を含むデータログファイルをソフトウェアで分析して、平均（μ）および標準偏差（ｓ）を計算することができる。パラメータの分布が分かると、テストに合格したが範囲内にない外れ値の部品を特定することができる。例えば、部品は拒否され、μ−４＊ｓ〜μ＋４＊ｓの範囲外など、ＰＡＴ４のシグマテストで仕様外であると見なされる。

関連技術の前述の例およびそれに関連する限定は、例示的であり、排他的ではないことが意図されている。関連技術の他の限定は、明細書を読み、図を検討すれば、当業者には明らかになるであろう。

以下の実施形態およびその態様は、範囲を限定するのではなく、例示的かつ例証的であることを意味するシステム、ツール、および方法に関連して説明および図示される。

一実施形態によれば、ＩＣ設計に従って複数のＩＣを含むウェーハを提供することであって、ＩＣ設計は、複数のセンサを含む、提供することと、複数のＩＣの各々を、複数のセンサ値を収集することであって、複数のセンサ値は、複数のセンサの各々からのセンサ値を含む、収集すること、および複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得することによってテストするために、少なくとも１つのハードウェアプロセッサを使用することと、を含む、ＩＣ分類および／または異常検出のためのコンピュータ化された方法が提供される。実施形態では、本方法は、テストされた各ＩＣの分類を記録することをさらに含む。実施形態では、提供するステップは、作製工程を使用して、ＩＣ設計に基づいてウェーハを製造することを含む。

一実施形態によれば、ＩＣ設計および作製工程を説明するデータを受信するために、少なくとも１つのハードウェアプロセッサを使用することを含む、半導体集積回路（ＩＣ）分類のためのコンピュータ化された方法が提供される。少なくとも１つのハードウェアプロセッサは、複数のシミュレートされたＩＣ動作値および複数のシミュレートされたデバイス動作値を生成するために、ＩＣ設計および作製工程に基づいて、複数のＩＣ電子動作をシミュレートするために使用される。少なくとも１つのハードウェアプロセッサは、複数のシミュレートされたＩＣ動作値および複数のシミュレートされたデバイス動作値を因子分解するために使用されて、センサ配設のための動作値の部分集合を決定する。少なくとも１つのハードウェアプロセッサは、センサ配設集合を生成する動作値の部分集合のいくつかを選択し、選択された部分集合の各々について、特定の電子的動作に構成された複数のセンサのうちの１つをＩＣ設計内に組み込むために、ＩＣ設計を分析するために使用され、センサ配設集合の各要素は、センサのタイプおよびＩＣ設計内の位置を含み、センサ配設集合は、ＩＣ設計および作製工程に影響を受ける複数のセンサ値を生成するように構成されている。少なくとも１つのハードウェアプロセッサは、ＩＣ設計を複数のセンサ値に基づいて動作クラスに分類するために使用され、それにより、分類スキームを生成し、動作クラスは、少なくとも１つの外れ値クラスを含む。クラス（動作、外れ値など）は、プレＳｉのシミュレートされたデータ、または／およびポストＳｉのウェーハテストデータのいずれかから決定されてもよい。

一実施形態によれば、作製工程を使用して、ＩＣ設計に基づいてウェーハを製造するための少なくとも１つのハードウェアプロセッサを使用することを含む、ＩＣ異常検出のためのコンピュータ化された方法が提供され、ウェーハは、複数のＩＣを含み、ＩＣ設計は、複数のセンサを含む。少なくとも１つのハードウェアプロセッサは、複数のセンサ値、すなわち、複数のセンサの各々からの複数のセンサ値のうちの少なくとも１つを収集することと、複数のセンサ値を分類スキームと比較することと、テストされたＩＣの分類を記録することと、によって、複数のＩＣの各々をテストするために使用される。

一実施形態によれば、少なくとも１つのハードウェアプロセッサを含む、複数のＩＣの各々のテスト時間を短縮するためのテストデバイスが提供される。ハードウェアプロセッサは、複数のセンサ値、すなわち、複数のＩＣの各々に組み込まれた複数のセンサの各々からの複数のセンサ値のうちの少なくとも１つを収集することと、複数のセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得することと、分類に基づいて、テストされた各ＩＣのテスト時間を短縮することと、によって、複数のＩＣの各々をテストするように構成されている。

いくつかの実施形態では、分類スキームは、ＩＣ設計および作製工程の複数のＩＣ動作のシミュレーションに基づいており、シミュレーションは、少なくとも１つの完全なＩＣ設計シミュレーション、少なくとも１つの部分的なＩＣ設計シミュレーション、および作製工程のための少なくとも１つのデバイスシミュレーションのうちの少なくとも１つである。

いくつかの実施形態では、分類スキームは、生産前のテープアウトテスト中に収集された複数の訓練センサ値に基づく。

いくつかの実施形態では、分類スキームは、収集された複数のセンサ値に基づく。

いくつかの実施形態では、分類スキームは、外れ値クラスを含む。

いくつかの実施形態では、比較は、訓練センサ値集合および訓練高カバレッジ測定値から決定された関数および規則のうちの少なくとも１つを使用して、複数のセンサ値から高カバレッジ測定値を推定することを含む。

いくつかの実施形態では、因子分解は、部分集合を決定することへのポストＳｉのウェーハテストデータの組み込みを含む。

いくつかの実施形態では、因子分解は、部分集合を決定することへの最終顧客の使用データの組み込みを含む。

いくつかの実施形態では、選択は、センサ配設集合を決定することへのポストＳｉのウェーハテストデータの組み込みを含む。

いくつかの実施形態では、因子分解は、センサ配設集合を決定することへの最終顧客の使用データの組み込みを含む。

いくつかの実施形態では、本明細書に開示されるコンピュータ化された方法のいずれかは、分類に基づく固有の識別を用いて、テストされたＩＣのＩＣパッケージをマーク付けするために、少なくとも１つのハードウェアプロセッサを使用することをさらに含む。

いくつかの実施形態では、複数のセンサの各々は、立ち上がり時間遅延センサ、立ち下がり時間遅延センサ、周波数最大検出回路、周波数変換回路に基づくＩＣユニット全漏れ電流検出センサ、周波数変換回路に基づくＩＣユニット電圧ドレイン−ドレイン漏れ電流検出センサ、周波数変換回路に基づくＩＣユニット電圧源−ドレイン漏れ電流検出センサ、ＩＣユニットＳＲＡＭの最小電圧周波数変換回路などから成る群から選択される。

いくつかの実施形態では、本明細書に開示される方法のいずれかは、コンピュータプログラム製品に具体化される。

いくつかの実施形態では、本明細書に開示される方法のいずれかは、コンピュータ化されたシステムに具体化される。

いくつかの実施形態では、本明細書に開示されるコンピュータ化された方法のいずれかは、分類に基づく固有の識別を用いて、テストされたＩＣのＩＣパッケージをマーク付けするための少なくとも１つのハードウェアプロセッサを使用することをさらに含む。

いくつかの実施形態では、本明細書に開示されるコンピュータ化された方法のいずれかは、欠陥ＩＣを廃棄するために、少なくとも１つのハードウェアプロセッサを使用することをさらに含む。

いくつかの実施形態では、複数のセンサの各々は、立ち上がり時間遅延センサ、立ち下がり時間遅延センサ、周波数最大検出回路、周波数変換回路に基づくＩＣユニット全漏れ電流検出センサ、周波数変換回路に基づくＩＣユニット電圧ドレイン−ドレイン漏れ電流検出センサ、および周波数変換回路に基づくＩＣユニット電圧源−ドレイン漏れ電流検出センサから成る群から選択される。

いくつかの実施形態では、コンピュータ化された方法は、（ｉ）テストされた各ＩＣから、分類および複数のセンサ値に基づいて、作製工程のパラメータの集合を決定することと、（ｉｉ）ＩＣ設計および各ＩＣの作製工程のパラメータの集合に基づいて、作製工程のパラメータの第２の集合を選択することと、（ｉｉｉ）パラメータの第２の集合を使用する第２のウェーハを製造する第２の製造であって、選択は、手動工程および自動計算のうちの少なくとも１つによって行われる、製造することと、をさらに含む。

いくつかの実施形態では、コンピュータ化された方法は、（ｉ）センサ値の推移および（ｉｉ）パッケージテスト、回路テスト、通電テスト、高温動作寿命テスト、および最終製品テストのうちの少なくとも１つの間に、分類スキームを用いた外れ値の少なくとも１つを決定することをさらに含む。

いくつかの実施形態では、分類は、各ダイの分類を決定するための階層データ構造を含む。

いくつかの実施形態では、本方法は、複数の分類値から行列表示を確立することであって、行列表示の各行は、複数のＩＣのうちの１つに関する分類値を含む、確立すること、行列表示からの共分散行列、および共分散行列の特異値分解（ＳＶＤ）を計算すること、ＳＶＤ使用して、複数の距離値を決定することであって、各距離値は、複数のＩＣのうちの１つのＩＣと、複数のＩＣのうちの別のＩＣとの間のそれぞれの距離を表す、決定すること、および複数の距離値から、少なくとも１つのファミリーを特定し、それにより、分類スキームを定義すること、によって、複数の分類値に基づいて分類スキームを特定することをさらに含む。

いくつかの実施形態では、複数の距離値から、少なくとも１つのファミリーを特定するステップは、第１のファミリーが第１のＩＣによって定義されるように、複数のＩＣのうちの第１のＩＣを第１のファミリーに分類するステップと、複数の距離値から、複数のＩＣのうちの第１のＩＣと第２のＩＣとの間の距離を表す距離値を、所定のしきい値と比較するステップと、距離値が所定のしきい値よりも小さい場合、第２のＩＣを第１のファミリーに分類するステップと、距離値が所定のしきい値よりも大きい場合、第２のファミリーが第２のＩＣによって定義されるように、第２のＩＣを第２のファミリーに分類することと、を含む。

いくつかの実施形態では、複数の距離値から、複数のファミリーを特定するステップは、複数のＩＣの各々のＩＣについて、複数の距離値から、距離値の群を特定するステップであって、距離値の群内の各距離値は、それぞれのファミリーを定義する複数のＩＣのうちの他のＩＣとそれぞれのＩＣとの間の距離を表す、特定するステップと、距離値の群からの各距離値を、所定のしきい値と比較するステップと、特定のファミリーを定義する複数のＩＣのうちのそれぞれの他のＩＣと特定のＩＣとの間の距離を表す、距離値の群からの距離値が、所定のしきい値よりも小さい場合、他のＩＣを特定のファミリーに分類するステップと、距離値の群からの距離値のすべてが、所定のしきい値よりも大きい場合、新しいファミリーが他のＩＣによって定義されるように、他のＩＣを新しいファミリーに分類するステップと、をさらに含む。

いくつかの実施形態では、行列表示から共分散行列を計算するステップは、共分散行列を計算する前に行列表示を正規化することを含む。

いくつかの実施形態では、複数の分類値は、ＩＣ設計のシミュレーションから決定されたシミュレートされたセンサ値、生産前のテープアウトテスト中に収集された複数の訓練センサ値、および測定されたセンサ値のうちの１つ以上に基づく。

いくつかの実施形態では、複数の分類値に基づいて分類スキームを特定するステップは、複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得するステップの少なくとも一部である。

いくつかの実施形態では、複数の分類値は、ＩＣ設計のシミュレーションから決定されたシミュレートされたセンサ値に基づく。いくつかの実施形態では、複数の分類センサ値に基づいて分類スキームを特定するステップは、複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得するステップの前に行われ、複数の収集されたセンサ値を分類スキームと比較するステップは、複数の収集されたセンサ値から、収集されたデータ行列表示を確立するステップであって、行列表示の各行は、複数のＩＣの１つに関して収集されたセンサ値を含む、確立するステップと、収集されたデータ行列表示からの収集されたデータ共分散行列、および収集されたデータ共分散行列の特異値分解（ＳＶＤ）を計算するステップと、ＳＶＤを使用して、複数の収集されたデータ距離値を決定するステップであって、各距離値は、複数のＩＣのうちの１つのＩＣと、複数のＩＣのうちの別のＩＣとの間のそれぞれの距離を表す、決定するステップと、複数の距離値から、分類スキームに従ってＩＣの各々を分類するステップと、を含む。

いくつかの実施形態では、行列表示から共分散行列を計算するステップは、共分散行列を計算する前に行列表示を正規化して、それにより、正規化係数を定義することを含む。いくつかの実施形態では、収集されたデータ行列表示から、収集されたデータ共分散行列を計算するステップは、収集されたデータ共分散行列を計算する前に、定義された正規化係数を使用して行列表示を正規化することを含む。

いくつかの実施形態では、行列表示は、ＩＣ設計および／または設計シグネチャ値および／またはカタログ値のシミュレーションから決定された、シミュレートされたセンサ値から確立される。

いくつかの実施形態では、ＳＶＤを使用して、複数の距離値を決定するステップは、ＳＶＤの対応する主値が、ＳＶＤの主値が最も大きいＳＶＤの主ベクトルの事前定義の値および／または事前定義の数よりも大きい、ＳＶＤのベクトルを特定することによって、プレＳｉのＳＶＤシグネチャの集合を定義するステップと、プレＳｉのＳＶＤシグネチャの集合を使用して、複数の距離値を決定するステップと、を含む。いくつかの実施形態では、プレＳｉのＳＶＤシグネチャを使用して複数の距離値を決定するステップは、複数の距離値のうちの少なくともいくつかを計算するステップを含み、複数の距離値のうちの少なくともいくつかの各々は、プレＳｉのＳＶＤシグネチャのうちの１つと、プレＳｉのＳＶＤシグネチャのうちの別の１つとの間の距離に基づく。いくつかの実施形態では、プレＳｉのＳＶＤシグネチャの集合を使用して複数の距離値を決定するステップは、シミュレートされたセンサ値と、プレＳｉのＳＶＤシグネチャの集合から複数の推定器を構成するステップであって、各推定器は、入力センサ値から、推定されたＳＶＤシグネチャを生成する、構成するステップと、複数の推定器から、複数のＩＣの各々について、複数のセンサ値からそれぞれのポストＳｉのＳＶＤシグネチャを推定するステップと、複数の距離値のうちの少なくともいくつかを計算するステップであって、複数の距離値のうちの少なくともいくつかの各々は、ポストＳｉのＳＶＤシグネチャのうちの１つと、ポストＳｉのＳＶＤシグネチャのうちの別の１つとの間の距離に基づく、計算するステップと、を含む。

いくつかの実施形態では、プレＳｉのＳＶＤシグネチャの集合を使用して複数の距離値を決定するステップは、複数の距離値のさらなる距離値を計算するステップをさらに含み、さらなる距離値の各々は、１つのＩＣのプレＳｉのＳＶＤシグネチャと、別のＩＣのポストＳｉのＳＶＤシグネチャとの間の距離に基づく。

いくつかの実施形態では、本方法は、入力データおよび出力データを含む、少なくとも１つの変換規則を計算することをさらに含む。

上記の例示的な態様および実施形態に加えて、さらなる態様および実施形態は、図を参照することによって、および以下の詳細な説明を検討することによって明らかになるであろう。さらに、上記の本発明の様々な特徴および実施形態は、単独で、ならびに様々な組み合わせで使用されることが具体的に企図されている。

例示的な実施形態は、参照図に示されている。図に示されているコンポーネントおよび機構の寸法は、概して、表示の便宜と明確さのために選択されており、必ずしも縮尺どおりに示されていない。図は以下のとおりである。

集積回路のプロファイリングおよび外れ値の検出のためのコンピュータ化されたシステムを概略的に示す。 集積回路のプロファイリングおよび異常検出のための方法のフローチャートを示す。 ＩＣユニットの高カバレッジのタイミングマージン検出のための第１の回路を概略的に示す。 ＩＣユニットの高カバレッジのタイミングマージン検出のための第２の回路を概略的に示す。 ＩＣプロファイルのレーダー（スパイダー）プロットを示す。 種々のＩＣプロファイルの値の分布のグラフを示す。 ２つの異なるＩＣプロファイル間の分布分離のグラフを示す。 ２つのＩＣプロファイルの値の分布のグラフを可変電圧および温度下で示す。 ２つのＩＣプロファイルの値の分布のグラフを可変電圧および温度下で示す。 ２つのＩＣプロファイルの値の分布のグラフを可変電圧および温度下で示す。 ２つのＩＣプロファイルの値の分布のグラフを可変電圧および温度下で示す。 ＩＣプロファイルおよび外れ値のシミュレートされた値のグラフ分布を示す。 外れ値が設定されている間の、シミュレートされた高カバレッジ測定とその推定器との間の誤差のグラフ分布を示す。 第１の系統的な推移検出を示す。 第２の系統的な推移検出を示す。 ウェーハ上に形成されたデバイスの例示的なＩＤＤＱ測定分布をファミリー分類して示す。 図１１のウェーハ上に形成されたデバイスの例示的なサイクル時間測定分布をファミリー分類して示す。 図１１のウェーハ上に形成されたＩＣについて、ＩＤＤＱ測定値と、それぞれのＩＣに関連付けられたファミリーの平均値との間の差のヒストグラムを示す。 外れ値のダイの特定を示す、図１１に示すデータを示す。

用語集
Ｓｉ製造（工程）空間
Ｓｉ製造（工程）空間とは、多数の製造されたダイにわたる、Ｓｉ関連パラメータ（工程パラメータ）の同時分布である。工程空間とは、多数の製造されたダイにわたるデバイス関連パラメータの同時分布である、例えば、多数の製造されたダイにわたる、デバイスしきい値電圧の分布である。工程空間は、多数の製造されたダイの性能分布に影響を与える、例えば、多くのダイにわたる最大周波数（Ｆｍａｘ）および漏れ電流（Ｉｏｆｆ）の同時分布に影響を与える。本明細書で使用される場合、工程空間または製造空間という用語は、特定のダイの製造によって表される、可能な製造パラメータの集合（すなわち、公差、製造のばらつきなど）を意味する。

デバイスタイプ
特定の工程技術は、例えば、

ＳＶＴタイプ：標準しきい値電圧で製造されたＮまたはＰデバイス、

ＬＶＴタイプ：低しきい値電圧で製造されたＮまたはＰデバイス、および

ＵＬＶＴタイプ：超低しきい値電圧で製造されたＮまたはＰデバイスなど、その技術を使用して製造されるデバイスタイプ（すなわち、工程、作製など）を特徴とする。

プレＳｉデータ（またはプレシリコンデータ）
モンテカルロシミュレーションなど、特定の工程によって製造された特定のＩＣ設計をシミュレートすることによって生成されるデータ。

ポストＳｉデータ（またはポストシリコンデータ）
ウェーハテスト中に記録されたデータなど、製造されたダイから測定されるデータ。

シグネチャ
ＩＣ設計のシミュレートされたパラメータのスーパー集合、テストされたダイセンサ値など、製造されたＩＣ性能（クラス、外れ値など）の決定に使用される値の集合または予想される分布。本明細書では、シグネチャという単語の使用のほとんどは、データという単語に置き換えられてもよい。

エージェント（センサ）
センサ／エージェントは、ダイに実装された電気回路であり、特定のデバイスパラメータ、サブ回路パラメータ、ダイレベルパラメータなどを感知または測定するために使用される。例えば、センサは、特定の論理セルの遅延を測定する。

ＩＣ設計のシミュレーション値
ＩＣ設計の動作パラメータは、工程空間にわたるＩＣ設計の電気的パラメータなど、特定のシミュレートされた製造工程を伴う特定のＩＣ設計のシミュレートされた電子パラメータ（すなわち、電圧、電流、遅延など）である。これは、センサ（エージェント）を配設するための候補となり得る回路位置におけるすべての可能なパラメータの集合など、測定され得る可能性のあるパラメータの多数など、有限集合であってもよい。

ＩＣ設計は、ＩＣ設計の特定の論理ユニット（セル）で使用されるデバイスタイプ、デバイスサイズ、デバイス存在、デバイス位置、デバイス接続性などによって決定される。パラメータは、モンテカルロ（ＭＣ）シミュレーションを行うことによって、製造空間上でシミュレートしてもよい。例えば、パラメータ値の分布は、ＩＣ設計内の特定のユニットの平均漏れ電流に対してシミュレートされる。ＩＣ設計パラメータは、特異値分解（ＳＶＤ）計算の入力として使用される。

デバイス工程のシミュレートされた値
デバイス工程パラメータは、トランジスタ、ＦＥＴ、ダイオードなどの特定の工程における個々の（単一）デバイスの、デバイス動作パラメータのカタログなどのシミュレートされたデバイス動作パラメータの集合である。デバイスパラメータは、モンテカルロ（ＭＣ）シミュレーションを行うことによって、製造空間上でシミュレーションされる。例えば、カタログには、特定のデバイス（ＩＤＳＡＴ）の飽和電流のＭＣデータが含まれる。デバイス工程パラメータカタログは、ＳＶＤ計算の入力として使用される。

相互接続シミュレートされた値
相互接続シミュレーション値は、相互接続ネットワークのシミュレートされた遅延パラメータ値の集合である。例えば、デバイスを接続する抵抗器−コンデンサ（ＲＣ）ネットワークの遅延である。ＲＣネットワークの遅延値は、相互接続抽出方法を行った後、回路シミュレーションを行うことによって、製造空間上で抽出される。

分類／プロファイリング
分類またはプロファイリングは、ダイをＳｉプロファイルにビニングする工程であり、各ビン（プロファイル）は、ＩＣ設計パラメータのクラスタ、および高カバレッジのパラメータなどの結果として生じるデバイスレベルのパラメータを含む。プレＳｉ中、ＩＣ設計パラメータおよびデバイス工程パラメータをプロファイリング工程の入力として使用されてもよい。ポストＳｉ中、センサ値および／または特定の高カバレッジ測定値は、プロファイリング工程の入力として使用されてもよい。

ＩＣプロファイル
現場性能（仕様、欠陥など）に適用され得るシグネチャ（データ）値および分布の特定のクラスタ、例えば、現場性能（仕様、欠陥など）に適用され得る製造空間（データ）値および分布の特定のクラスタである。

（ダイの）ファミリー
同じＳｉプロファイル／分類を備えた物理的なダイの群。加えて、ファミリーとは、シミュレートされたＩＣ設計のシミュレートされた値およびデバイス工程のシミュレートされた値が、物理的なファミリーメンバーと同じＳｉプロファイル／分類を有するＭＣサンプルの群である。

特異値分解（ＳＶＤ）
行列σのＳＶＤは、Σ＝ＵＤＶ^Ｔとなる３つの行列Ｕ、Ｄ、およびＶの集合であり、式中、ＵおよびＶは、Σの左右の主ベクトルの直交行列を示し、Ｄは、Σの特異値として知られる対角要素を有する対角行列を表す。プロファイリングの実施では、Σは共分散行列を示し、したがってＵ＝Ｖである。主ベクトルに対応する特異値は、ベクトル方向の分散であってもよい。

ＳＶＤ計算への入力は、ＩＣ設計のシミュレーション値およびデバイス工程のシミュレーション値であり、出力は、最小数のパラメータ、最小数のセンサ、最小値のセンサシリコン領域、最小値の総センサ電力などを用いて、最も効率的に情報を提供しようとするＩＣ設計パラメータの部分集合（すなわち、デバイス削減表示、ＤＲＲなど）である。部分集合（すなわち、ＤＲＲ）は、ＩＣ設計におけるセンサエージェントの配設の最も有益な潜在的な位置を見つけるために使用されてもよく、したがって、結果として生じるセンサ値を使用して、テストされる特定のダイに対する最大の情報を取得してもよい。最終的なセンサの配設は、この部分集合から決定され、ダイを最適に分類して製造外れ値を検出するために、製造強化中にテープアウトテストに実装されてもよい。出力部分集合は、入力の完全な集合よりも大幅に小さくなるように選択され、事前定義のセンサの集合を使用して推定され、物理的なダイのテスト中に必要な計算コストを削減してもよい。

加えて、自己組織化マップ（ＳＯＭ）などの教師なし学習／クラスタリング手法は、ダイをファミリーおよびプロファイルに分類するための入力として、センサデータとともに直接使用することができる。

高カバレッジ測定（ＨＣＭ）
高カバレッジ測定とは、特定のダイを特徴付ける、ポストＳｉのダイレベル測定であり、例えば、ＩＤＤＱテスト中に測定された特定のダイの総漏れ電流、または回路を用いた機能テスト中のＩＣ論理パスの大規模なタイミングマージン測定などが挙げられる。

ＨＣＭとセンサの値を分析して、それらを直接相関させてもよい。例えば、測定されたセンサ値の集合は、ＭＣシミュレーションを使用して上述のようにダイをプロファイリングせずに、ＨＣＭを予測（推定）する。予測されたＨＣＭは、機械学習（ＭＬ）アルゴリズム、モデリング技術などを使用して決定された関数などの関数を用いて推定されてもよい。

推定器−パラメータ関係関数および／または変換規則（およびプロテアン推定器）
推定器は、プロファイル（プロファイル分類器）、予測ＨＣＭ値（ＨＣＭ変換関数）、予測部分集合（ＤＲＲ）値、予測製造点などを決定するために、センサ値を入力引数として使用するなど、値間を変換する（すなわち、ダイの動作値間の関係を分析的に、経験的に、発見的になどに定義する）関数および／または規則である。本明細書で使用される場合、製造点という用語は、ＩＣ設計の製造を決定するパラメータの集合を意味する。ＨＣＭ値とセンサ値との間にも同様の関係が判明する場合がある。ダイテストおよびプロテアン分析の結果は、操作上、工業規格を満たすか、またはそれを超え得る特定のダイをより良好に決定することができる。

外れ値（製造異常）
外れ値とは、測定されたＨＣＭなどが、同じプロファイルのＩＣ群の測定値の分布から予想される値など、ダイのプロファイルから予想される値の範囲と一致しないダイである（すなわち、平均値にプラスまたはマイナスの複数の標準偏差）。

あるいは、外れ値は、測定されたＨＣＭなどが、推定器関数によって計算された、予測されたＨＣＭなどの値と一致しないダイであってもよい。これらの外れ値は、シミュレートされたプロファイルに属さない、欠陥、製造上の異常などで製造されたダイを表す。

実施形態の説明
本明細書で説明されるのは、ダイ分類（プロファイリング）および／または外れ値検出および／または製造点ビニング／推定のためのデバイス、システム、および方法である。これらの工程は、集積回路製造（ＩＣ）およびウェーハテストを改善するなどのテストに役立ち得、それにより、ＩＣ障害によるエンドユーザ製品の欠陥をより少なくする（すなわち、性能または動作上の外れ値検出）。

ハードウェアプロセッサなどは、ＩＣ設計を分析するための命令を実行し、ＩＣ設計に基づいて複数のセンサエージェントを組み込む。センサを備えたＩＣ設計は、特定の設計、作製工程、ランダム欠陥、製造点推定などのセンサ出力値を決定するために、プレＳｉにシミュレートするか、またはポストＳｉに測定してもよい。

センサ値の分布は、センサ値間の相関関係を提供するなど、高カバレッジ測定値に反映される場合がある。測定値の分布は、シミュレーションからの推定分布値と一致しない場合があり、時間的に、あるいはＩＣテストシステム間、またはＩＣ動作システム間で変化する場合があり、したがって、潜在的な製造／性能／環境などのタイプの長期的な値の推移、ＩＣテストシステムおよび／またはハードウェアの集合間の違いなどを示してもよい。

センサエージェントは、外れ値に対する感度を高めるため、および／または（すなわち、性能および／または動作的に）同様のＩＣのファミリー間のセンサ値の数値的分離を高めるため、および／または製造点に対するセンサ値の感度を高めるために、ＩＣ設計内で反復的に再位置付けされてもよい。これらの数値分布は、クラス／ファミリーを特定するために使用されるセンサ値の異なる範囲の組み合わせを形成するためにクラスタ化されてもよい。規則ベースの関数および／または分析関数は、センサ値、製造点（工程−ビニング）、ＨＣＭ値、およびＩＣファミリー間の関係を記述してもよく、したがって、データ集合の１つが付与されると、他のデータ集合は、確率などによって、少なくとも部分的に決定されてもよい。

センサエージェントは、デジタル遅延タイミング、立ち上がりエッジ遅延、立ち下がりエッジ遅延、デバイス漏れ電流など、ＩＣ設計のユニット、サブユニット、セル、サブセル、デバイスのＩＣ動作パラメータを測定するＩＣ設計に組み込まれた別個の回路であってもよい。

テープアウトサイクル、試作、生産中などにセンサエージェントが組み込まれたＩＣ製品が製造されると、ウェーハテスト中に各ＩＣのセンサ値が収集される（すなわち、クラスおよび／または外れ値を計算するために）。関係規則／関数（すなわち、推定器）の制約内にないセンサおよび／またはＨＣＭ値を有すると判断されたＩＣ（すなわち、ダイ）は、欠陥品として廃棄され、より重要度の低い用途用にパッケージ化され（再分類され）、製品のクラスに分類などされてもよい（特定の業界仕様を満たすなど）。製造外れ値／異常を組み込んだダイは、多変量分析、外れ値アルゴリズムなどを使用して決定されてもよい。

関係計算に使用されるデータは、シミュレーションされたＩＣ設計のスーパー集合データ、デバイス工程シミュレーションデータ、シミュレーションされたセンサ値データ、ＳＶＤ結果部分集合（ＤＲＲの、例えば、主部品によって決定されるなど）、発見的規則部分集合を用いたＳＶＤ結果、シミュレーションされたＨＣＭデータ、測定されたＨＣＭデータ、測定されたセンサ値（すなわち、テスト中）、動作データ（すなわち、欠陥分析、仕様上の決定など）、動作条件、すなわち、電圧／温度などのうちの少なくとも２つの結果であってもよい。これらの関係、およびそれらの計算／調整の技術は、欠陥数の減少、生産歩留まりの向上、製造点の推定などＩＣ製造における問題を解決する。例えば、シミュレーションデータは、ＩＣの設計と工程の組み合わせを、シミュレーションデータに基づいて予測される動作プロファイルなどのプロファイルに分類するために使用される。プロファイルを使用して、ＩＣにマークを付け、外れ値を検出し、それにより、欠陥品を減少させ、信頼性を向上させることができる。

任意選択で、改善された歩留まりは、時間の経過とともにセンサ値の系統的な推移（すなわち、製造量など）の検出から決定される。例えば、製造設備のドリフトの問題、下流側で検出された推移の工程点の修正などは、ウェーハテスト、パッケージテスト、回路テスト、デバイステスト、耐用年数テストなどにおけるセンサ値を比較することによって検出されてもよい。例えば、時間の経過とともに検出された推移データを使用して、同じＩＣの異なるプロファイルの販売需要に向けて歩留まりを一致させるように、製造工程パラメータ（すなわち、工程点）を調整してもよい。

任意選択で、階層データ構造を分類に使用して、階層クラスを生成する。例えば、プロファイルの階層は、サブ階層内のいくつかのクラスが固有のパラメータ、仕様、性能測定基準、物理測定基準、動作測定基準などであるときなどは、ウェーハテスト中に決定される。

任意選択で、テストデータを使用してプロファイルを決定する。例えば、テストされたセンサ値間の関係は、ＩＣは欠陥品であり、すべてのテストを行う必要がないと判断してもよく、それにより、テストコストが節約される。任意選択で、テストデータおよびシミュレーションデータを使用してプロファイルを決定する。任意選択で、動作欠陥データを使用して、販売後の顧客の使用分析、欠陥ロギング、欠陥分析などから取得されたデータなどの関係を決定する。任意選択で、推定された製造点を使用して、歩留まりを向上させ、ＩＣの性能を改善するなどのために製造工程をさらに調節／調整してもよい。

ここで、図１および図２を参照すると、コンピュータ化されたシステム１００の概略図、集積回路のプロファイリング、製造点予測、および外れ値検出のための方法（それぞれ、プレＳｉ２００およびポストＳｉ２１０）のフローチャート２００および２１０が（それぞれ）示されている。システム１００は、１つ以上のハードウェアプロセッサ１０１、非一時的なコンピュータ可読記憶媒体１０２、ユーザインターフェース１０３、およびネットワークインターフェース１０４を備える。記憶媒体１０２は、ハードウェアプロセッサ（複数可）１０１上で実行するためのプロセッサ命令を含むプログラムコードをその上に符号化し、それにより、ハードウェアプロセッサ（複数可）１０１にアクションを行わせる。したがって、プログラムコードは、アクションを行うように構成されていると言われるが、プログラムコードプロセッサ命令は、ハードウェアプロセッサ（複数可）１０１上で実行されたときにアクションを行うように構成されており、アクションは、ハードウェアプロセッサ（複数可）１０１によって行われることが理解される。また、プログラムコードの構成は、固有のプログラムコードの実行などによって、ハードウェアプロセッサ（複数可）１０１を従来とは異なる方法で動作させるプロセッサ命令の特定の配置であることも理解され得る。

プログラムコードは、２０１で、ＩＣを製造するためのＩＣ設計および目標工程を受信するように構成され、ＩＣ設計および目標工程に基づいて、２０２で、ＩＣ設計に対してシミュレーションを行い、動作値（ＩＣ設計のシミュレーション値および相互接続シミュレーション値、すなわち、シミュレーションスーパー集合）の分布を決定し、また、製造工程空間（デバイス工程シミュレーション値、すなわち、カタログ）上で個々の電子部品の動作値をシミュレートするように構成されたセンサセレクタ１０２Ａを備える。例えば、センサセレクタ１０２Ａは、２０２で、モンテカルロ（ＭＣ）シミュレーションを行い、個々のＩＣ特性、ＩＣシグネチャ生成をシミュレートし、結果として生じるセンサ値（すなわち、エージェント値）などを生成するように構成されている。センサセレクタ１０２Ａは、２０５の因子分解で使用するためのデータの共分散行列を２０３で計算するように構成されている。

センサセレクタ１０２Ａは、２０４で、感度／重みベクトルを計算するように構成され、２０５で、シミュレートされた値（ＩＣ設計およびデバイス工程）のシミュレーションを因子分解して（すなわち、ＳＶＤを行う）、特異値分解（ＳＶＤ）、および結果として得られる潜在的なセンサ位置の部分集合を生成するように構成されている。ＳＶＤ因子分解の結果により、個々のＩＣの特性および設計シグネチャに対するシグネチャの感度を高めることができ、センサを反復的に選択してシグネチャの感度をさらに高めるために使用することができる。２０６におけるＩＣ設計内のセンサ位置およびタイプの選択は、上位ｋの主部品（すなわち、分散量の９５％を説明する上位ｋの部品）などのＳＶＤ部分集合に基づいて行われてもよい。

プログラムコードには、２０８で、分離比およびシグネチャＳＶＤを受信し、２０６で、分離比に基づいて、ＳＶＤ部分集合からセンサ位置を選択し、ＩＣクラスと、ＨＣＭパラメータと、センサ値との間の関係を生成するプロファイラ／推定器１０２Ｂを含む。プログラムコードは、推定器ブロックを計算するようにも構成されている（図２）。このブロックは、関係規則、関数などの推定器を生成し、これらの推定器は、ポスト／Ｓｉ段階中にセンサの読み出しによってＳＶＤ部分集合値を計算するために使用される。プログラムコードは、２０７で、個々のＩＣのＳＶＤ部分集合を受信し、シグネチャおよび分類器に基づいてそのＩＣの性能のクラス（すなわち、カテゴリ／ファミリー／プロファイル）決定する、測定された（すなわち、テストからの）パラメータとシミュレートされた（すなわち、プレＳｉ）パラメータ（すなわち、推定器／規則／プロファイラ／分類器など）との間の関係を計算するように構成されている。プロファイラ／推定器１０２Ｂはまた、２０９で、欠陥統計、欠陥工学分析などの動作統計を受信するように構成されており、これらは、シミュレートされた、かつ、測定されたクラスを現場のＩＣ製品の性能と整合させるために使用される。後述するように、プレＳｉ段階は、実施形態では任意選択であってもよいが、この段階の特徴は、ポストＳｉ段階を参照して実施されてもよい。

ポストＳｉ段階では、センサが組み込まれた（１３１、１３２、１３３などのように）ＩＣ１３０が２１１で製造される（すなわち、ポストＳｉフローチャート２１０）。ダイ分類器／プロファイラ製造点予測器ならびに異常検出器および系統的な推移検出器１０２Ｃ（すなわち、プログラムコードの一部）は、２１２で、ウェーハの各ダイ（すなわち、ＩＣ）をテストする（または、ネットワークインターフェース１０４およびネットワーク１２０を介して、テスタ１４０から各ＩＣのテスト結果を受信する）ように構成されている。ダイ分類器／プロファイラ製造点予測器ならびに異常検出器および系統的な推移検出器１０２Ｃは、ＩＣテストから受信したデータとの関係を使用して、２１３で、（シミュレーションおよび分類からの）ＩＣプロファイル、製造外れ値（すなわち、異常）および製造点を決定するように構成されている。例えば、ダイ分類器／プロファイラ製造点予測器ならびに異常検出器および系統的な推移検出器１０２Ｃは、２１３で、テストされたセンサ値に従って各ＩＣを分類、ＩＣが製造外れ値であると判定するなどのように構成されている。ダイを分類するための１つのアプローチは、プレＳｉフローチャート２００からのステップ２０３〜２０７を使用してもよいが、ポストＳｉデータを参照する（後述するように）。実施形態では、ダイ分類器／プロファイラ製造点予測器ならびに異常検出器および系統的な推移検出器１０２Ｃは、ＩＣが分類スキームの外れ値である場合があるときを２１３で検出するための高カバレッジ測定値およびプレＳｉ推定器を受信する。２１４で、外れ値は破棄されてもよく、分類は、２１５で、ＩＣ上のＩＣクラス（ウェーハ上の位置によるＩＣクラスの追跡など）、ＩＣパッケージング（クラスによる異なるグレードのＩＣなど）にマークを付けるために使用されてもよい。系統的な推移は、２１６で、新しいＩＣの計画、ＩＣへの歩留まりの改善、製造パラメータの再較正などに使用されるＩＣにマークを付けてもよい。推定された製造点を使用して、歩留まりを向上させ、ＩＣの性能を改善するなどのためにダイの製造工程を調節／調整してもよい。

ＩＣプロファイリングおよびＩＣシグネチャを使用すると、ＩＣクラスおよび外れ値を決定する際の多変量分析に使用されるパラメータの量および質を向上させることができる。クラス（すなわち、ファミリー）は、環境に依存しない（すなわち、電圧および温度全体で不変である）ため、同じ分類のダイは、ＳＯＲＴ、最終テスト、システムなどの異なるダイ環境で同じように動作するべきである。特定のダイの動作が環境間で異なるとき、環境に問題があることを示している場合がある。ここで、環境内および環境間の系統的な推移の検出を示す図１０Ａおよび図１０Ｂを参照する。図１０Ａは、プレプロファイリングの系統的な推移の検出、すなわち、ウェーハＳＯＲＴテスト条件におけるパラメータ推移の検出を示している。図１０Ｂは、ポストプロファイリングの系統的な推移の検出、すなわち、条件の変化の前後にファミリーを２つの群に分割する環境条件の変化の検出を示している。センサは、ＤＰＰＭを下げるためにＩＣ設計内に配設されるため、後でＩＣテスト、デバイステスト、障害分析などに使用されるセンサ値は、ＩＣのカテゴリ／ファミリー／プロファイル間をより良好に区別し、したがって、性能、テスト中の外れ値検出、工程ビニング、製造点の推定などに基づいて分類することができる。

以下は、センサの詳細、およびＩＣプロファイリング、外れ値検出、製造点推定のためにセンサがＩＣ設計にどのように組み込まれているかを示している。

ポストＳｉのＩＣプロファイリングは、個々のＩＣの複数のＳｉ特性範囲の１つへの分類、すなわち、デバイスの電気的パラメータ範囲にマッピングされた工程パラメータ範囲と見なされてもよい。プロファイリングは、ＩＣからＳＶＤシグネチャに変換されたいくつかのセンサ値を収集し、ＳＶＤシグネチャを分類方法などによって特定のプロファイルに割り当てられたＳＶＤシグネチャの範囲と比較することによって行われてもよい。あるいは、プロファイリングは、プレＳｉシミュレーションに基づいた分類ではなく、センサ値を特定のプロファイルに割り当てられた範囲と比較することによって、直接行われてもよい。

ＳＶＤシグネチャは、デバイス特性、およびＩＣ内の個々のセルおよびＩＣ内のセル間の接続性に基づく固有の設計関連シグネチャに基づいてプレＳｉで生成される。デバイスパラメータ特性の集合は、デバイスパラメータＣＡＴＡＬＯＧして定義される。設計関連のシグネチャ生成は、電子設計分析（ＥＤＡ）および動的タイミング分析シミュレーションツール、ＭＣツール、および回路シミュレーションツールを用いてシミュレートできる自動工程であってもよい。

設計関連のシグネチャは、特定の作製などによって製造された所与のＩＣ設計の大幅な性能の相違を反映するようにクラスタ化されてもよい。クラスタリング、分類、センサの選択、センサ位置の選択などは、工程（すなわち、作製）および回路設計の予想される動作に関する経験的または先験的な知識に基づいてもよい。例えば、設計関連のシグネチャには、
−漏れＶＳＳ、
−漏れＶＤＤ、
−総漏れ
−平均遅延立ち下がり、
−平均遅延立ち上がり、
−総セル遅延
−総相互接続遅延（ＲＣ遅延）
−Ｆｍａｘ
−タイミングマージン
−ＳＲＡＭタイプごとのＳＲＡＭ最小電圧
−チップＶＤＤ−すべてのＳＲＡＭタイプおよびレジスタファイルおよび状態要素タイプごとの最小値
など、（さまざまな電圧および温度に対して）推定する値が含まれる。

ここで、ＩＣユニットのタイミングマージン検出のための回路を示す図３Ａおよび図３Ｂを参照する。これらの回路は、２０１７年１２月５日に出願され、「ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＦＡＩＬＵＲＥ ＰＲＥＤＩＣＴＩＯＮ ＤＥＶＩＣＥ」と題された米国仮出願第６２／５８６，４２３号に記載され、その全体が参照により本明細書に組み込まれる回路を強化したものである。

以下は、プレＳｉシグネチャ生成アルゴリズム、およびセンサ値の計算／導出の例である。本明細書で使用される場合、センサ値、センサエージェント、センサ値の集合、シグネチャなどという用語は、本明細書で開示される技術に使用されるＩＣからのセンサ値の集合（すなわち、データ）を意味するために交換可能に使用される。

一般的なプレＳｉ設計に関連するシグネチャ生成工程は、
ステップ１：測定値Ｍの表現ベクトルを定義し、
ステップ２：ＭＣシミュレーションを実行して、測定値Ｍの共同統計学的動作を抽出するように定義されてもよい。

一般的なプレＳｉデバイス関連のパラメータシグネチャ生成工程は、
ステップ１：工程パラメータＰのベクトルを定義する
ステップ２：ＭＣシミュレーションを実行して、パラメータＰの共同統計学的動作、測定値Ｍの動作との共同統計学的動作を抽出するように定義されてもよい。

例えば、特定のＩＣ設計のＦｍａｘシグネチャを使用するには、工程は、
ステップ１：Ｆｍａｘ測定値をＩＣ設計の最大動作周波数として定義してもよい。Ｆｍａｘは、ＩＣのクリティカルパス（ＣＰ）、すなわち、制限遅延を含むパスによって決定されてもよいため、最大周波数が制限される
ステップ２：複数の製造工程値（すなわち、作製パラメータ範囲）の各々について、特定のＩＣ設計でＣＰを見出してもよい。例えば、製造範囲全体にわたって周波数を制限するＣＰの集合を決定する。

Ｆｍａｘシグネチャは、それ自体が単位当たりの最小マージン（ＭＭＵ）シグネチャとして現れる。ＭＭＵシグネチャは、ＭＣ点あたりのＩＣの単位あたりの最小マージンを測定する。すなわち、ＭＭＵは、単位当たりのＦｍａｘシグネチャを適用する。ポストＳｉにおいて、ＭＭＵシグネチャは、ＩＣ入力の特定の構成が付与されると、図３Ａおよび図３Ｂに示す回路によって測定されてもよい。

例えば、特定のＩＣ設計の総漏れシグネチャは、
ステップ１：総漏れ測定値をすべてのセルの漏れの合計として定義し、

ステップ２：モンテカルロ（ＭＣ）シミュレーションを使用して、製造範囲の各工程点における各セルの漏れ電流を抽出するように生成されてもよい。

例えば、特定のＩＣ設計の総セル遅延シグネチャは、
ステップ１：総セル遅延測定値をすべてのセル遅延の合計として定義し、

ステップ２：各工程点におけるセル遅延は、モンテカルロ（ＭＣ）シミュレーションを使用して計算されるように生成されてもよい。
例えば、特定のＩＣ設計の総相互接続（ＲＣ）遅延シグネチャは、
ステップ１：すべてのＲＣ遅延の合計として総ＲＣ遅延測定値を定義し、

ステップ２：モンテカルロ（ＭＣ）シミュレーションおよび異なるＲＣモデルを使用して、各工程点におけるＲＣ遅延を抽出するように生成されてもよい。

遅延シグネチャは、ＶＴタイプごとなど、すべてのＶＴとの個々の立ち上がり、および立ち下がり遷移を表すために生成されてもよい。例えば、遅延シグネチャは、以下の式を使用して計算されてもよい。

例えば、最小電圧は、
ステップ１：最小必要電圧をすべてのＳＲＡＭセルで必要な最小電圧として定義し、

ステップ２：各工程点で必要な最小電圧は、モンテカルロ（ＭＣ）シミュレーションを使用して計算されるように生成される特定のＩＣ設計のＳＲＡＭ動作に基づいている。

以下は、センサ回路の例である。
１．遅延センサは、特定の論理セルの遅延を感知してもよい。その周波数が論理セルの平均遅延時間を反映しているリングオシレータ回路によって実装されてもよい。
２．別の遅延センサは、特定の論理セルの立ち上がりエッジ、および論理セルの立ち下がりエッジの遅延を別々の方法で感知してもよい。
３．別の遅延センサは、金属ごと、または金属の部分集合ごとになど、ＲＣ遅延を感知してもよい。
４．漏れセンサは、その全体が参照により本明細書に組み込まれ、「ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＳＵＢ−ＴＨＲＥＳＨＯＬＤ ＬＥＡＫＡＧＥ ＳＥＮＳＯＲ」と題された、米国仮出願第６２／６１４，７０６号に記載されているように、特定のＰデバイスおよび特定のＮデバイスの漏れを別々の方法で感知するために使用されてもよい。

各Ｖ番目タイプの寄与因子は、シグネチャごとに計算されてもよい。寄与因子は、漏れまたは平均遅延シグネチャなどに対する各Ｖ番目タイプの寄与を反映する。寄与因子は、シグネチャ生成工程の一部として生成されてもよいし、線形回帰によって計算されてもよい。各工程パラメータの寄与因子のベクトルが考慮されてもよく、データ上の最大値は、感度ベクトルと呼ばれ、

で表されてもよい。

Ｐ^{ｃｏｍｐｌｅｔｅ}は、デバイスパラメータカタログから取得した工程パラメータの集合を表す。Ｐは、感度ベクトルの値が所与のしきい値を超えるパラメータをＰ^{ｃｏｍｐｌｅｔｅ}から選択した後に得られるＰ^{ｃｏｍｐｌｅｔｅ}の部分集合を表す。Ｓは、各動作点におけるシグネチャの集合（Ｍ個のシグネチャ動作点のサンプル）を表す。すなわち、ｓ_１は、所与の動作点（Ｖ、Ｔ）における所与のシグネチャのＭＣサンプルである。

については、すなわち、
−

は、第１の動作点における第１のシグネチャを完全に推定するためのカタログに欠落している部分を表し、−ｓ_１｜Ｐは、Ｐを付与されたｓ_１の推定器であり、
−

は、カタログに欠落している部分、およびｊ番目のシグネチャ動作点を完全に推定するために、カタログに追加されたすべての

を表し、
−

は、

を付与されたｓ_ｊの推定器量である。
次に、返されるベクトルの集合は、

である。

行列σのＳＶＤは、Σ＝ＵＤＶ^Ｔとなる３つの行列Ｕ、Ｄ、およびＶの集合であり、式中、ＵおよびＶは、Σの左右の主ベクトルの直交行列を示し、Ｄは、Σの特異値として知られる対角要素を有する対角行列を示す。プロファイリングの実施では、Σは共分散行列を示し、したがってＵ＝Ｖである。主ベクトルに対応する特異値は、ベクトル方向の分散であってもよい。
プロファイリングするためのＳＶＤの実施は、
−正規分布ではない列を正規化する、例えば、対数正規分布から得られた値に対してｌｏｇ（）を適用するステップと、
−表１の列をスケーリングする：μ＝０、σ＝１ステップと、
−感度ベクトルに対して、部分集合Ｐ^{ｃｏｍｐｌｅｔｅ}取られていない場合、重みベクトル

を使用して列を再スケーリングするステップと、
−表１から共分散行列Σを生成するステップと、
−Σに対してＳＶＤ演算を行うことによってＳＶＤシグネチャを生成するステップと、があるが、

の集合は、｛Ｓ_Ｊ｝_{１≦ｊ≦Ｍ}の代わりに、またはそれに追加で使用することができることに留意されたい

：ＭＣ実行１におけるパラメータｎの値

：ＭＣ実行１における動作点ｍのシグネチャの値

定義された誤差で堅牢な分類を行うためには、適切な数のファミリーが不可欠な場合がある。形成される可能性のあるファミリーの数を減らすには、縮小された次元のデータドメインを考慮する必要がある、例えば、２つのＶ番目タイプに影響を受けるＩＣ設計は、縮小する前に８つの工程パラメータ（次元）によって拡散される場合がある−＞（ＳＶＤを適用する）、｛ＶＴ、ＩＤＳ｝ｘ｛ｐ、ｎ｝ｘ｛ＳＶＴ、ＬＶＴ｝。縮小された次元のデータドメインを見出すために、行列Σの直交基底を抽出してもよい。直交基底の各方向は、工程パラメータの線形結合であってもよい。ＳＶＤは、各主方向の測定基準も提供する。

例えば、以下のステップで、センサエージェントを使用したＩＣ設計および工程のプロファイリングを決定してもよい。

プロファイリングステップ（１）：
２つのサンプル（ｉ、ｊ）間の距離を、所与の数のＳＶＤシグネチャ（入力）で計算された重み付きｑノルムの距離Δ（ｉ、ｊ）として定義し、

式中、

は、サンプルｉのｋ番目のＳＶＤシグネチャの値を表す。ｑ＝２および１を重みとすると、上記は、ユークリッドノルムである。

重み付きｑノルムは、複数の重みの集合（例えば、主ベクトルの値）、および集合のどのメンバーを選択するべきか（例えば、距離が最大となるもの）を選択するための手順を考慮することによって、一般化され得ることに留意されたい。

マハラノビス距離

は、ＳＶＤ手順を行う代わりに、またはそれに加えて使用されてもよく、

は、サンプルｉのＳＶＤシグネチャから成るベクトルであり、Ｕは、主ベクトル行列であることに留意されたい。

プロファイリングステップ（２）：
−ファミリーを定義するステップ：サンプルから特定のファミリーまでの距離は、ファミリーを定義するサンプルまでの距離である
１．第１のサンプルをファミリーとして定義する
２．すべてのサンプルを調べて、定義されたすべてのファミリーに対する現在のサンプルの距離Δが所与の半径よりも大きいとき、新しいファミリーを定義する
−サンプルを最も近いファミリーに関連付ける（補正工程）
１．すべてのサンプルを調べて、距離が最小のファミリーにサンプルを関連付ける

上記の手順は、例えば、ＭＣサンプルの集合、またはテスト結果が既知であるダイの群（例えば、テスタがオフラインの場合）に対してなど、サンプルのバッチに対して行われてもよいし、あるいは、例えば、テスタがオンラインになっているときなど、オンラインで行われてもよい。

図４は、プロファイリング結果を示し、ファミリーは、デバイスタイプ｛ＶＴ、ＩＤＳ｝ｘ｛ｐ、ｎ｝ｘ｛ＳＶＴ、ＬＶＴ｝ごとのデバイスパラメータの中央値によって定義される。多角形の各頂点は、その標準値／中心値に対して正規化されたデバイスパラメータ値（シグマ項で）を表す。

図５は、プロファイリング工程で結果として得られたファミリー全体にわたるプレＳｉの平均漏れ電流シグネチャの広がりを示す。図６は、有界シグマ範囲における２つのファミリーを示す、図５の拡大版であり、ファミリーＡの範囲：−１．３７〜０．２３シグマ、ファミリーＢの範囲：−０．０３〜１．６３シグマである。図７Ａ、図７Ｂ、図７Ｃ、および図７Ｄは、プロファイリング工程の安定性／不変性、ならびに電圧および温度ごとに結果として得られたファミリーを示す。

ＳＶＤシグネチャの数が主成分の数よりも少ない場合、選択されたＳＶＤシグネチャによって計算された距離は、実際の距離よりも小さくなる場合がある。１を重みとし、ｑ＝２とするｑノルムの場合、サンプルｉとｊとの間の実距離は、Δ^Ｆ（ｉ、ｊ））によって定義され、

式中、左項は、すべてのＳＶＤ主ベクトルの合計であり、右項は、

が１を有する、すなわち、これらの工程パラメータは集合Ｐに含まれているすべてのパラメータの合計である。誤差定義は、以下のとおりである。
ｉおよびｊが２つのサンプルを表すとすると、誤差

の分布は、一般化されたカイ２乗であり、分散は、Δ（ｉ、ｊ）に含まれない特異値である。
他のノルムについては、上記の計算は選択されたノルムに対するものになる。

ＳＶＤシグネチャの数が主成分の数よりも少ないとき、所与の工程パラメータについて、Δ（ｉ、ｊ）＝０である２つのサンプルｉおよびｊは、異なる工程値を有してもよい。サンプルｉおよびｊの所与の工程パラメータの値間の距は、△^Ｐ（ｉ、ｊ）で表す。次に、Δ^Ｐ（ｉ、ｊ）は、平均がゼロで分散が２ｄで囲まれた正規分布であり、ｄは、Δ（ｉ、ｊ）に含まれない最大特異値である。

推定器（プロファイラ、分類器など）は、センサ値に基づいて出力値を生成する関数である。センサの値に基づくＳＶＤシグネチャの推定器の生成は、ガウス推定器、ラッソ推定器、リッジ回帰推定器、一般化適応モデル推定器、スプライン、ニューラルネットワークなどを使用して行われてもよい。推定誤差は、検証データによって経験的に計算されてもよい。誤差に基づいて、各サンプルからそれに関連するファミリーまでの距離は、１−δよりも小さい確率でｒ＋εよりも小さくなる。

プロテアン分類ブロックは、ポストＳｉ段階でダイをファミリーに分類する。ブロックへの入力は、ＳＶＤシグネチャ推定器および分離無線で構成されるプレＳｉデータ、およびテスト機器からのポストＳｉセンサ値である。
プレＳｉ推定器に基づいて、ＳＶＤシグネチャ値が各サンプルに対して計算される。推定器は、ポストＳｉ段階で収集されたデータに基づいて、調節、調整、改善などされてもよい。ファミリーは、以下のように生成される。
−第１のサンプルをファミリーとして定義する
−新しいサンプルを付与
○定義されたすべてのファミリーに対する新しいサンプルの距離Δが所与の半径（入力）よりも大きいとき−新しいファミリーを定義する
○定義されたすべてのファミリーに対する新しいサンプルの距離Δが所与の半径（入力）よりも大きくないとき−最も近いファミリーに関連付ける
−新しいファミリーが定義されたら、すべてのサンプルを調べて、それらを最も近いファミリーに関連付ける。
任意選択で、ＩＣのファミリーは、デバイスタイプ｛ＶＴ、ＩＤＳ｝ｘ｛ｐ、ｎ｝ｘ｛ＳＶＴ、ＬＶＴ｝ごとのデバイスパラメータの中央値によってポストＳｉに分類されてもよい。多角形の各頂点は、その標準値／中心値に対して正規化されたデバイスパラメータ値（シグマ項で）を表す。

任意選択で、ヒストグラムは、プロファイルごと、センサ測定値ごと、およびまたは高カバレッジ測定値ごとに構築されてもよい。例えば、ポストＳｉセンサ値は、高カバレッジ測定値およびセンサ値のためにファミリーごとに収集される。データが正規分布していないとき、データは正規化される場合がある。各データ集合について平均および分散を計算し、所望の偽陽性率に基づいて、ファミリーごとに高カバレッジ測定値の境界を計算することができる。シグネチャは、異なるクラス／ファミリーに分離するために再利用される。したがって、所与の限界を超えることはできない。

任意選択で、異常テストはプロファイリング後に実行される。例えば、テストでは、ファミリーごとの高カバレッジ測定値の境界を測定してもよい。例えば、現在のダイのファミリー分類をテストの入力として使用してもよい。所与のダイの高カバレッジ測定値の１つが、ダイのファミリー／プロファイルに対応する境界の外側にあるとき、そのダイは、外れ値として分類される。高カバレッジ測定値の境界は、各ファミリーの高カバレッジ測定値の共同分布を考慮することによって計算されてもよい。

任意選択で、分類および／または推定器は、パッケージテストに使用される。例えば、異常テストは、高温動作寿命テスト（ＨＴＯＬ）または通電テスト（ＢＩ）の後および／またはテスト中に実行される。プロファイリング工程によって同じファミリーに分類されたダイは、同じＳｉプロファイルに属し、同じ応力条件で近い動作をすることが予想される。同じファミリーのダイの性能劣化は、テスト中およびテスト後に制限されると予想されることを意味する。ファミリーの境界外で性能劣化を示すダイは、外れ値として特定され、拒否される場合がある。

高カバレッジ測定値は、例えば、特定の温度における総ダイ漏れなど、総ダイ動作を反映するＩＣレベルの測定値であってもよい。別の例は、大規模なパスのタイミングマージンである。ヒストグラムは、以下のステップに従って構築される。
１．ポストＳｉデータは、高カバレッジ測定値ごとにファミリーごとに収集される
２．正規分布ではない任意のデータを正規化する
３．各データ集合の平均および分散を計算する
４．付与された擬陽性率に基づいて、高カバレッジ測定値の境界がファミリーごとに計算される
５．あるいは、高カバレッジ測定値の境界は、経験的な下限および上限のアルファ分位値として取ることができ、アルファは、偽陽性率によって決定される。このアプローチは、所与のファミリーの特定の高カバレッジ測定値を正規化することができないときなどに適用されてもよい。
６．任意選択で、推定器は、ポストＳｉデータに基づいて、各高カバレッジ測定値について構築されてもよい。次に、推定器誤差のヒストグラム、すなわち、推定値と実際の高カバレッジ測定値との間の差を構築してもよい。次いで、上記の手順（１〜５）をこのヒストグラムに適用してもよい。

図８および図９は、外れ値検出工程の実験による論証を示す。
−実験対象：
○Ａｖｅｒａｇｅ−Ｉｏｆｆシグネチャに外れ値を設定する
○外れ値検出アルゴリズムを使用して外れ値を検出する
−外れ値の説明：
○ＭＣ点４２８を１だけ変更する
■Ｉｏｆｆの＋３５％の増加に相当

図９は、実験結果を示し、１シグマだけ推移した外れ値は、７シグマのＷＲＴ推定器平均として外れ値検出工程で強調されている。

上記の図（図８および図９）は、構築ヒストグラム（図８）および推定器（図９）に基づく外れ値の検出を示している。すなわち、高カバレッジ測定値の推定器が計算される。次に、測定された高いカバレッジ値は、推定値と比較され、ダイは、所与の擬陽性率に基づいて外れ値として検出される。

例えば、センサが異なればクラスタの分離も異なり、したがって、センサの選択およびＩＣ設計内の位置に対する感度も異なる場合がある。例えば、Ｖｔ ＮＬＶＴ ｏｎおよびＶｔ ＰＬＶＴ ｏｎに基づくクラスタ間の分離は良好であるが、２つのクラスタ間には重複が存在する場合がある。

例えば、平均漏れシグネチャと総漏れシグネチャの分離によってプロファイルが決定される場合がある。

例えば、カバレッジパラメータが異なると、クラスタ分離が異なり、したがって、ＩＣのプロファイル分類の検出に対する感度が異なる場合がある。

ここで、ＩＣプロファイルのレーダー（スパイダー）プロットを示す図４を参照する。グラフは、プロファイル、すなわち、プロファイル１、８、および１３の工程起点を示す。レーダー（スパイダー）プロットは、工程プロファイルを視覚化する別の方法である。

ここで、異なるＩＣプロファイルの値の分布のグラフを示す図５を参照する。

ここで、２つの異なるＩＣプロファイル間の分布分離のグラフを示す図６を参照する。

ここで、電圧および温度を変化させた条件のもとに２つのＩＣプロファイルの値の分布のグラフを示す図７Ａ〜図７Ｄを参照する。

任意選択で、プロファイリング工程は、ポストＳｉデータのみを使用して行うことができる。このような場合、プロファイリングアルゴリズムへの入力は、ａ）半径Ｒ、ｂ）ＩＣエージェントの読み出しのファイル、ｃ）平滑化パラメータλ、ｄ）定数ｋである。

プロファイリングアルゴリズムは、１）各ＩＣについて、代表ベクトルを作成し（所与のＩＣの代表ベクトルの例は、ｖ_ＩＣ１＝（Ａｇ_１、Ａｇ_２、．．．Ａｇ_ｎ）であり、Ａｇ_ｎは、所与のＩＣのエージェントｎの読み出し値を表す）、２）各行がダイの１つの代表ベクトルであるような行列を作成し（すなわち、行の数はＩＣの数、列の数はＩＣを表すベクトルの長さである）、３）各列の平均が０であり、シグマが１になるように行列をスケーリングし（この積として、各エージェントは、それ自体の正規化係数を有し、ＩＣ１の正規化された代表ベクトルは、

で表される、すなわち、ベクトルの値は、正規化されたエージェントの読み出し値である）、４）スケーリングされた行列の共分散行列を計算し（３で計算されたように）、５）共分散行列に対してＳＶＤ工程を行い、結果をＵＤＶで表し、６）距離行列をｄｉｓｔ＿ｍａｔ＝Ｕ＊Ｄ’のように計算し、Ｄ’は、第１のｋ値（ｄ_ｋ）が

に置き換えられ、残りの値は、０に置き換えられる対角行列Ｄである（すなわち、所与のＤ：

、ｋ＝１およびλ、Ｄ’の場合、

）、７）上記の「プロファイリングステップ（２）」で説明した手順に基づいて、以下の距離計算を用いてファミリーを作成し、ｉｃ１とｉｃ２との間の距離は、

であり、

、および

は、ｉｃ１およびｉｃ２をそれぞれ表す正規化されたベクトルであり、Ｄ’は、ステップ６で計算された行列である、という手順で行われる。

任意選択で、ＩＣ１とＩＣ２との間の距離は、

（上記と同じ表記を使用）のように計算することができる。

任意選択で、直前の段落に記載されたプロファイリング工程は、増分方式で行うことができる。言い換えれば、ポストＳｉデータは、バッチで、またはプレＳｉ＆およびポストＳｉデータを使用して到着する場合があり、プレＳｉデータは、第１のバッチと見なされる。

このような場合、プロファイリングアルゴリズムは、（第１のバッチとしてプレＳｉデータを使用し、第２のバッチとしてポストＳｉデータを使用する例に用いて）、１）ポストＳｉデータの代わりにプレＳｉデータを用いて、ポストＳｉデータアルゴリズムを実行し（各エージェントの正規化係数および距離行列は格納され、この段階でプレＳｉデータに基づいてファミリーを生成する）、２）ポストＳｉデータが到着したとき、プレＳｉデータに基づいて計算された正規化係数を用いてポストＳｉデータ正規化し、距離は、プレＳｉデータに基づいて計算された距離行列を使用して計算され、３）アルゴリズムは、新しいデータを使用して新しいファミリーを生成し、可能であれば、新しいデータを事前定義のファミリーに追加し、不可能であれば、新しいデータの各々が最も近いファミリー（新しい／事前定義の）に関連付けられていることを確認しながら、新しいファミリーを生成するように説明される。

アルゴリズムは、その性能を改善するために、追加のエージェントが必要かどうかを確認する。これは、プレＳｉデータを使用して、１）すべてのＭＣ点間の距離を計算するステップと、２）各シグネチャおよび／または工程パラメータについて、すべてのＭＣ点間の距離を（シグマで）計算するステップと、を行うことによってなされる。

次に、シグネチャおよび／または工程パラメータの各々について、

のような定数（ｃｏｎｓｔ）が存在するかどうかを確認する。ｃｏｎｓｔの値は、方程式が常に成り立つように大きくしてはならない、すなわち、ｃｏｎｓｔの値は、ＭＣの数を拡大したときに安定するＭＣ点の数の一部に対して、

となるようにするべきである。

一般的な意味で、ＩＣ分類および／または外れ値検出のための（コンピュータ化された）方法が考えられてもよい。本方法は、ＩＣ設計に従って、複数のＩＣを含むウェーハを使用する。ＩＣ設計は、複数のセンサ（ＩＣの機能に関する診断および／または性能情報を提供し得る）を含む。本方法は、複数のＩＣの各々をテストするために、少なくとも１つのハードウェアプロセッサを使用することを含む。これは、複数のセンサ値を収集することであって、複数のセンサ値は、複数のセンサの各々からのセンサ値（好ましくは、各センサからの少なくとも１つのセンサ値）を含む、収集することと、複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を得ることと、によって有利に達成される。有益なことに、次に、テストされた各ＩＣの分類が記録される。実施形態では、本方法は、作製工程を使用して、ＩＣ設計に基づいてウェーハを製造することを含んでもよい。

複数の収集されたセンサ値を分類スキームと比較するステップは、実施形態において分類スキームを決定または特定することを含んでもよい。分類スキームは、任意選択で、１つ以上のデータ集合に基づいている。例えば、１つ以上のデータ集合は、ＩＣ設計および作製工程の複数のＩＣ動作のシミュレーション（この場合、シミュレーションは、少なくとも１つの完全なＩＣ設計シミュレーション、少なくとも１つの部分的なＩＣ設計シミュレーション、および作製工程のための少なくとも１つのデバイスシミュレーションのうちの少なくとも１つであってもよい）、生産前のテープアウトテスト中に収集された複数の訓練センサ値、ならびに複数の収集されたセンサ値を含んでもよい。言い換えれば、データ集合は、プレＳｉおよび／またはポストＳｉデータを含んでもよい。実施形態では、分類スキームは、外れ値クラスを含んでもよい。分類は、各ダイの分類を決定するための階層データ構造を含んでもよい。

比較するステップは、好ましくは、関数および規則のうちの少なくとも１つを使用して、複数のセンサ値から高カバレッジ測定値を推定することを含む。関数および／または規則は、例えば、訓練センサ値集合および訓練高カバレッジ測定値から決定されてもよい。

テストされたＩＣの分類のさまざまな使用が行われてもよい。例えば、少なくとも１つのハードウェアプロセッサは、分類に基づく固有の識別を用いて、テストされたＩＣのＩＣパッケージをマーク付けするために、かつ／または欠陥ＩＣを廃棄するために使用されてもよい。アプローチでは、テストされた各ＩＣから、作製工程のパラメータの集合が、分類および複数のセンサ値に基づいて決定されてもよい。次に、作製工程のパラメータの第２の集合は、ＩＣ設計および各ＩＣの作製工程のパラメータの集合に基づいて選択されてもよい。次いで、第２のウェーハの第２の製造は、第２のパラメータの集合を使用して、行われてもよい。選択は、手動工程および自動計算のうちの少なくとも１つによって有利に行われる。このようにして、複数のＩＣを含むウェーハは、ＩＣ設計、具体的には、複数のセンサを含むＩＣ設計に従って提供される。

いくつかの実施形態では、分類スキームは、複数の分類値に基づいて特定されてもよい。分類値は、プレＳｉ、またはシミュレートされたセンサ値、プレＳｉ設計シグネチャ、ＩＣ設計のシミュレーション（プレＳｉカタログのシミュレートされた値）およびポストＳｉの測定されたセンサ値から決定された動作パラメータのうちの１つ以上に基づいてもよい。分類値は、好ましくは正規化されている。分類スキームは、以下の工程によって実施されてもよい。最初に、行列表示は、複数の分類値から確立され、行列表示の各行は、複数のＩＣのうちの１つに対する分類値を含む（言い換えれば、各列は、センサ値または他のデータなど、特定の、異なるパラメータに関し、各行は、特定のＩＣに関しているが、このような行列の横軸は他の実装形態で使用され得る）。この工程は、行列表示からの共分散行列、および共分散行列の特異値分解（ＳＶＤ）を計算することと、ＳＶＤを使用して（後述するように、様々な方法で）、複数の距離値を決定することと、のように継続してもよい。各距離値は、複数のＩＣのうちの１つのＩＣと、複数のＩＣのうちの別のＩＣとの間のそれぞれの距離を表し（例えば、そのような距離値を決定するための既知の数学的手法に基づいて）、複数の距離値から、少なくとも１つのファミリーを特定し、それにより、分類スキームを定義する（具体的には、距離値を、半径として指定されたしきい値と比較する）。

２つの特定の分類アプローチが直接および間接的に考慮される。直接法では、各ＩＣは、センサ値に基づくベクトルで表される（これらは、ポストＳｉデータの収集されたセンサ値および／またはプレＳｉデータのシミュレートされたセンサ値であってもよい）。行列は、センサ値（行列の各行は、単一ＩＣのベクトルである）に基づいて定義され、有利に正規化される。この行列の共分散行列が計算される。ＳＶＤは、共分散行列に対して行われ、ＳＶＤ（具体的には、ＳＶＤからの主値）を使用して距離行列が作成される。また、有益なことに、距離行列は、平滑化パラメータλおよび定数（整数）ｋを使用して（ＳＶＤの第１のｋ個の主値のみが使用されるように）決定される。ＩＣ間の距離は、ＩＣの距離行列および（正規化された）ベクトルから計算される。ＩＣは、ファミリーを定義するために、互いからの距離（「半径」内）に基づいて群化される。各ファミリーは、代表ベクトルによって特定されてもよい。プレＳｉデータおよびポストＳｉデータの両方を使用するとき、ポストＳｉデータを使用して測定されたＩＣと、プレＳｉデータを使用して定義された各ファミリーの代表ベクトルとの間の距離も計算される。

間接分類法では、行列は、（正規化された）シミュレートされたセンサ値、ＩＣ設計のシミュレーションから決定された動作パラメータ（カタログ値）、および（正規化された）設計シグネチャ値のうちの１つ以上などのプレＳｉデータに基づいて定義される（行列の各行は、単一ＩＣのベクトルである）。行列の共分散行列が計算される。ＳＶＤは、共分散行列に対して行われる。プレＳｉのＳＶＤシグネチャの集合は、ＳＶＤの対応する主値が事前定義の値（ｄ）よりも大きいＳＶＤのベクトルを特定すること、および／またはＳＶＤの対応する主値が最も大きい（最大）ＳＶＤのベクトルを特定すること、によって定義／表示される。複数の距離値は、プレＳｉのＳＶＤシグネチャの集合を使用して決定されてもよい（具体的には、プレＳｉデータのみが使用される場合）。例えば、複数の距離値のうちの少なくともいくつかが計算されてもよく、複数の距離値のうちの少なくともいくつかの各々は、プレＳｉのＳＶＤシグネチャのうちの１つと、プレＳｉのＳＶＤシグネチャのうちの別の１つとの間の距離に基づく。ポストＳｉデータが使用される場合、複数の推定器は、シミュレートされたセンサ値およびプレＳｉのＳＶＤシグネチャの集合から構成（構築）される。各推定器は、入力センサ値から、推定されたＳＶＤシグネチャを生成するように構成されている。（ポストＳｉの）ＩＣおよび（プレＳｉの）ＭＣの各々は、それら自体のＳＶＤシグネチャ値で表される。次に、複数の推定器は、複数のＩＣの各々について、複数の収集されたセンサ値からそれぞれのポストＳｉのＳＶＤシグネチャを推定するために使用される。複数の距離値のうちの少なくともいくつかが計算され、複数の距離値のうちの少なくともいくつかの各々は、ポストＳｉのＳＶＤシグネチャのうちの１つと、ポストＳｉのＳＶＤシグネチャのうちの別の１つとの間の距離に基づく。ＩＣは、ファミリーを定義するために、互いからの距離（「半径」内）に基づいて群化される。各ファミリーは、（シグネチャからの）代表ベクトルによって特定されてもよい。プレＳｉデータおよびポストＳｉデータの両方を使用するとき、ポストＳｉデータを使用して測定されたＩＣと、プレＳｉデータを使用して定義された各ファミリーの代表ベクトルとの間の距離も計算される。言い換えれば、複数の距離値のさらなる距離値が計算され、さらなる距離値の各々は、プレＳｉのＳＶＤシグネチャのうちの１つと、ポストＳｉのＳＶＤシグネチャのうちの１つとの間の距離に基づく。

複数の距離値からの１つ以上のファミリーの特定は、典型的には、第１のファミリーが第１のＩＣによって定義されるように、複数のＩＣのうちの第１のＩＣを第１のファミリーに分類することと（言い換えれば、分析された第１のＩＣは、以前にファミリーが定義されておらず、したがって、第１のＩＣが第１のファミリーを表すので、常に新しいファミリーを定義してもよい）、複数の距離値から、第１のＩＣと、複数のＩＣのうちの第２のＩＣとの間の距離を表す距離値を、（例えば、２つのＩＣ間の距離値がしきい値よりも大きいか、またはしきい値よりも小さいかのいずれかであるように）所定のしきい値と比較することと、距離値が所定のしきい値よりも小さい場合には、（２つのＩＣ間の距離値が小さいため、それらが同じファミリー内にあると考えられるように）第２のＩＣを第１のファミリーに分類することと、距離値が所定のしきい値よりも大きい場合には、第２のファミリーが第２のＩＣによって定義されるように（言い換えれば、新しいファミリーが定義され、このファミリーが第２のＩＣによって表されるように）、第２のＩＣを第２のファミリーに分類することと、を含んでもよい。距離値が所定のしきい値と同じである場合は、そのような場合は極めて稀であるため、実施に委ねられており、したがって、第２のＩＣの分類は、困難を引き起こすことなく、第１のファミリー（第１のＩＣを含む）、または新しい第２のファミリーとして定義することができる。

このアプローチは、複数のＩＣ内のＩＣの各々について繰り返されてもよい。例えば、複数の距離値からの複数のファミリーの特定は、複数のＩＣの互いのＩＣのための手順をさらに含んでもよい。この手順は、以下のように進んでもよい。最初に、複数の距離値からの距離値の群が特定される。距離値の群内の各距離値は、他のＩＣと、それぞれのファミリーを定義する複数のＩＣのそれぞれのＩＣとの間の距離を表す（言い換えれば、距離値の群は、分類されたＩＣである他のＩＣと、ファミリーを表す各ＩＣとの間の距離値にのみ関係し得る）。次に、距離値の群からの各距離値は、所定のしきい値と比較される（つまり、有利には、第１および第２のＩＣに使用されるのと同じ所定のしきい値であり、有益には、同じウェーハ上のすべてのＩＣに対して同じである）。この比較から、いくつかの結果が得られる。他のＩＣ（つまり、現在分類されているＩＣ）と、特定のファミリーを定義する複数のＩＣのうちの特定のＩＣ（つまり、ファミリーを表すＩＣ）との間の距離を表す、距離値の群からの距離値が、所定のしきい値よりも小さい場合、他のＩＣは、（２つのＩＣが同じファミリーと見なされるように）特定のファミリーに分類される。この条件が少しでも満たされている場合、１つのファミリーに対してのみ満たすべきである。距離値の群からのすべての距離値が、所定のしきい値よりも大きい（または、実装によってはそれ以上である）場合、他のＩＣは、新しいファミリーに分類され、その結果、新しいファミリーは、他のＩＣによって定義される。この手順は、有利には、複数のＩＣのすべてが分類されるまで、分類されていない各ＩＣ（他のＩＣ）に対して繰り返される。

先に示したように、複数の分類値は、ＩＣ設計のシミュレーションから決定されたシミュレートされたセンサ値（プレＳｉデータ）、１つ以上の設計シグネチャ、生産前のテープアウトテスト中に収集された複数の訓練センサ値、ならびに任意の数のＩＣ、１ロット、多数のロット、および／またはウェーハを含み得る、デバイスのバッチについて測定されたセンサ値（ポストＳｉデータ）のうちの１つ以上に基づいてもよい。例えば、ポストＳｉデータのみが使用されるとき、複数の分類値は、ウェーハについて収集されたセンサ値に基づいてもよい。次に、複数の分類値に基づく分類スキームの特定は、複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得するステップの少なくとも一部であってもよい。あるいは、特定手順は、最初にプレＳｉデータに対して（例えば、複数の分類値が、ＩＣ設計のシミュレーションから決定された、シミュレートされたセンサ値に基づくように）行われてもよく、その結果として、ファミリーが特定される。次に、複数の分類値に基づいて分類スキームを特定するステップは、複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得するステップの前に行われてもよい（具体的には、本明細書に記載されているように、ポストＳｉを使用して、特に距離行列および／または距離関数に基づいて）。複数の収集されたセンサ値の分類スキームとの比較は、以下のように、（上記で論じた直接的なアプローチにおいて）さらなる手順に従うことによって実施されてもよい。収集されたデータ行列表示は、複数の収集されたセンサ値から確立されてもよい。行列表示の各行は、（収集されたデータ行列表示が上記で論じた行列表示と同じフォーマットを有するように）複数のＩＣのうちの１つに対して、収集されたセンサ値を含む。収集されたデータ行列表示から、複数の収集されたデータ距離値を決定してもよい。各距離値は、複数のＩＣのうちの１つのＩＣと、複数のＩＣのうちの別のＩＣとの間のそれぞれの距離を表し、複数のＩＣは、好ましくは、（特定するステップから）シミュレートされたＩＣ、および（収集されたデータからの）実際のＩＣの両方を含み、（シミュレートされたＩＣは通常、実際のＩＣのシミュレーションになるが）別々のＩＣと見なされる。これにより、複数のポストＳｉのＩＣ間および／または複数のプレＳｉのＩＣ間の距離は、プレＳｉデータに基づいて計算された距離関数／行列によって計算される。次に、複数の距離値から、各ＩＣを分類スキームに従って分類してもよい。この分類は、有利には、上記で論じた手順（前の２つの段落）に従う。

これらのアプローチのいずれにおいても、行列表示は、例えば、行列表示から共分散行列を計算する前に、正規化されてもよい（言い換えれば、共分散行列は、正規化された行列表示から計算される）。それにより、正規化係数を定義することができる。プレＳｉデータおよびポストＳｉデータの両方が使用される場合、収集されたデータ行列表示は、定義された正規化係数を使用して（つまり、プレＳｉデータから）正規化されてもよい。

本明細書に開示されるように、ファミリーの分類が他の物理的Ｓｉパラメータおよび温度に対して不変であることを示すために、ここで、実験データが提供される。ここで、図１１を参照すると、ウェーハ上に形成されたデバイスの例示的なＩＤＤＱ測定分布をファミリー分類して示す。ＩＣは、ポストＳｉエージェントからのデータに基づいて、ファミリーにプロファイリング／分類された。ファミリー２は、図面に強調表示されている。また、各ＩＣの測定されたＩＤＤＱ（Ｉｏｆｆ電流または漏れ電流）がプロットに表示され、ウェーハ内のＩＤＤＱの分布を示す。プロファイリング工程の結果、異なるＳｉタイプごとに異なるファミリーが作成され、各ファミリーのＩＤＤＱ範囲は、ウェーハ全体のＩＤＤＱ分布範囲（全Ｓｉ範囲）よりも狭いことが分かった。これは、ＩＣが物理的なＳｉパラメータに基づいてプロファイルされたことを証明している。

ここで、図１２を参照すると、図１１のウェーハ上に形成されたデバイスの例示的なサイクル時間測定分布をファミリー分類して示す。ＩＣは、ポストＳｉエージェントからのデータに基づいて、ファミリーにプロファイリング／分類された。ファミリー２は、強調表示されている。各ＩＣの測定されたサイクル時間もプロットに表示され、ウェーハ内のサイクル時間の分布を示す。プロファイリング工程の結果、異なるＳｉタイプごとに異なるファミリーが作成され、各ファミリーのサイクル時間範囲は、ウェーハ全体のサイクル時間分布範囲（全Ｓｉ範囲）よりも狭いことが分かった。これは、ＩＣが物理的なＳｉパラメータに基づいてプロファイルされたことをさらに証明している。

ここで、図１３を参照すると、図１１のウェーハ上に形成されたＩＣについて、ＩＤＤＱ測定値と、それぞれのＩＣに関連付けられたファミリーの平均値との間の差のヒストグラムを示す。これは、ファミリー内のＩＤＤＱ範囲が縮小されていることを示す。ヒストグラムは、平均に対する分布を示しており、各ＩＣについて、値は、σ（ＩＤＤＱ）の観点から、ＩＣで測定されたＩＤＤＱと、ファミリーＩＤＤＱの中心との間の差である。このヒストグラムは、ＩＤＤＱ測定に対する、ＩＣのファミリーの中心までの典型的な距離を示す。通常の距離は、温度変化の影響を受けないことが観察された。したがって、生成されたファミリーは、温度に対して不変であり、ＩＣは、物理的なＳｉパラメータに基づいてプロファイルされたことを証明している。

ここで、図１４を参照すると、外れ値ＩＣの特定を図示する、図１１に示すデータが示されている。外れ値ＩＣは、高カバレッジ測定値（ＨＣＭ）へのファミリー相関の概念を実装することによって特定された。この場合、ＨＣＭは、ＩＤＤＱである。外れ値は、ファミリー番号９に属するＩＣの１つであるＩＣ＿ｘである。ＩＣ＿ｘは、完全なＳｉサンプルに対してＩＤＤＱテストに合格した、すなわち、ＩＣ＿ｘで測定されたＩＤＤＱ値は、完全なＳｉサンプルのＩＤＤＱ分布の範囲内にある。ＩＣ＿ｘは、ウェーハＡのＩＤＤＱ分布に対してもＩＤＤＱテストに合格した、すなわち、そのＩＤＤＱ測定値は、それ自体のウェーハのＩＤＤＱ分布内にある。ＩＣ＿ｘは、ファミリー番号９の測定されたＩＤＤＱ分布に対して外れ値として特定された。図１３から、プロファイリングアルゴリズムによって生成されたファミリー−ＩＤＤＱの平均シグマ値が約０．１５であることが観察され得る。ファミリー９（それ自体のファミリー）の中心からのＩＣ＿ｘの距離は、１．５５シグマである。その距離は、シグマの数に換算すると、約１０（１．５５／０．１５）である。それに基づいて（少なくともファミリー内の平均距離の所定の倍数の距離を有する）、外れ値として検出された。

ＩＣをファミリーに分類するための測定は、低温（−５℃）、中温（２５℃）、および高温（８５℃）の３つの異なる温度で行われた。生成されたファミリーは、温度に対して不変であることが判明した。これは、ＩＣが物理的なＳｉパラメータに基づいてプロファイルされたことを証明している。

本願全体を通して、本発明の様々な実施形態は、範囲形式で提示され得る。範囲形式での説明は、単に便宜性および簡潔性のためであり、本発明の範囲に関する確固たる限定として解釈するべきではないことを理解すべきである。したがって、範囲の説明は、すべての可能な部分範囲ならびにその範囲内の個々の数値を具体的に開示していると見なされるべきである。例えば、１〜６などの範囲の説明は、１〜３、１〜４、１〜５、２〜４、２〜６、３〜６などの部分範囲、ならびに、例えば、その範囲内の個々の数、例えば、１、２、３、４、５、および６を具体的に開示していると考えるべきである。これは、範囲の幅に関係なく適用される。

本明細書で数値範囲が示される場合は常に、表示範囲内の任意の引用数字（分数または整数）を含むことを意味している。第１の表示数〜第２の表示数の「間の範囲にある／範囲」および第１の表示数「〜」第２の表示数の「範囲にある／範囲」という表現は、本明細書では互換的に使用され、第１および第２の表示数ならびにそれらの間のすべての分数と整数の数字を含むことを意味する。

本出願の説明および特許請求の範囲において、「備える（ｃｏｍｐｒｉｓｅ）」、「含む（ｉｎｃｌｕｄｅ）」および「有する（ｈａｖｅ）」という語、ならびにそれらの形態のそれぞれは、必ずしも、その語が関連付けられ得るリスト内のメンバーに限定されない。さらに、本出願と参照により組み込まれる任意の文書との間に不一致がある場合、本出願が支配することがここに意図されている。

この開示における参照を明確にするために、名詞を一般名詞、固有名詞、名前付き名詞などとして使用することは、本発明の実施形態が単一の実施形態に限定されることを示唆するものではなく、開示されたコンポーネントの多くの構成は、本発明のいくつかの実施形態を説明するために使用することができるが、他の構成は、異なる構成のこれらの実施形態から導出することができることに留意されたい。

明確にするために、本明細書で説明される慣例の機構のすべてが示され、説明されるわけではない。もちろん、そのような実際の実装の開発では、アプリケーションやビジネス関連の制約の遵守など、開発者の特定の目標を達成するために、実装固有の多数の決定を行う必要があること、およびこれらの特定の目標は、実装ごと、開発者ごとに異なる。さらに、そのような開発努力は複雑で時間がかかるかもしれないが、それでも、本開示の利益を享受する当業者にとってはエンジニアリングの慣例業務であることは理解されるであろう。

この開示の教示に基づいて、当業者は本発明を容易に実施できることが期待される。本明細書で提供される様々な実施形態の説明は、当業者が本発明を実施することを可能にする本発明の十分な洞察および詳細を提供すると考えられている。さらに、上記の本発明の様々な特徴および実施形態は、単独で、ならびに様々な組み合わせで使用されることが具体的に企図されている。

従来のおよび／または現代の回路設計およびレイアウトツールを使用して、本発明を実施してもよい。本明細書で説明する特定の実施形態、特に、様々な層の様々な厚さおよび組成は、例示的な実施形態の例示であり、本発明をそのような特定の実装の選択に限定するものとみなすべきではない。したがって、本明細書で単一のインスタンスとして説明されているコンポーネントに対して、複数のインスタンスが提供され得る。

回路と物理構造が概説的に推定されているが、現代の半導体設計と製造において、物理構造と回路は、その後の設計、テスト、または製造段階での使用に適したコンピュータで読み取り可能な記述形式で、ならびにその結果として製造された半導体集積回路において実施されてもよい。したがって、従来の回路または構造に向けられた請求項は、その特定の言語に一致して、対応する回路および／または構造の製造、テスト、または設計の改良を可能にするために媒体で具体化されるか、適切な読み取り機能と組み合わされるかどうかにかかわらず、コンピュータ可読エンコーディングおよびその表現に基づいて読み出してもよい。例示的な構成において別個の構成要素として提示される構造および機能は、組み合わされた構造または構成要素として実装されてもよい。本発明は、そのすべてが本明細書に記載され、添付の特許請求の範囲に定義される、回路、回路のシステム、関連方法、およびそのような回路、システム、および方法のコンピュータ可読媒体エンコーディングを含むことが企図される。本明細書で使用される場合、コンピュータ可読媒体には、少なくともディスク、テープ、または他の磁気、光学、半導体（例えば、フラッシュメモリカード、ＲＯＭ）、または電子媒体、ならびにネットワーク、有線、無線または他の通信媒体が含まれる。

前述の詳細な説明は、本発明の多くの可能な実装のうちのほんのいくつかを説明した。このため、この詳細な説明は、限定ではなく例示を目的としている。本明細書に開示された実施形態の変形および修正は、本発明の範囲および趣旨から逸脱することなく、本明細書に記載された説明に基づいて行ってもよい。本発明の範囲を定義することが意図されているのは、すべての均等物を含む以下の請求項のみである。好ましい実施形態は、例示的な周波数で動作するＰＬＬの文脈で説明されているが、本発明の教示は、インダクタなどの回路要素が電磁遮蔽から利益を得ることができる他のタイプの回路での使用に有利であると考えられる。さらに、本明細書で説明される手法は、他のタイプの回路用途に適用されてもよい。したがって、他の変形、修正、追加、および改善は、以下の特許請求の範囲で定義される本発明の範囲内に含まれ得る。

本発明の実施形態を使用して、集積回路および／または集積回路に基づく製品を製造、生産、および／または組み立ててもよい。

本発明は、システム、方法、および／またはコンピュータプログラム製品であってもよい。コンピュータプログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読記憶媒体（または複数の媒体）を含み得る。

コンピュータ可読記憶媒体は、命令実行デバイスによる使用のために命令を保持および記憶することができる有形デバイスであり得る。コンピュータ可読記憶媒体は、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または前述の任意の適切な組み合わせであり得るが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには、以下、すなわち、携帯型コンピュータディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュメモリ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、携帯型コンパクトディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリスティック、フロッピーディスク、命令がその上に記録された機械的に符号化されたデバイス、および前述の任意の適切な組み合わせが含まれる。本明細書で使用される際、コンピュータ可読記憶媒体は、それ自体が、電波もしくは他の自由に伝播する電磁波、導波管もしくは他の伝送媒体を介して伝播する電磁波（例えば、光ファイバケーブルを通過する光パルス）、またはワイヤを介して伝送される電気信号などの、一時的な信号であると解釈されるべきではない。むしろ、コンピュータ可読記憶媒体は、非一時的（すなわち、不揮発性）媒体である。

本明細書で説明するコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、またはネットワーク、例えば、インターネット、ローカルエリアネットワーク、ワイドエリアネットワーク、および／もしくはワイヤレスネットワークを介して、外部コンピュータもしくは外部記憶デバイスにダウンロードできる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、および／またはエッジサーバを含んでもよい。各コンピューティング／処理デバイス内のネットワークアダプタカードまたはネットワークインターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶するためにコンピュータ可読プログラム命令を転送する。

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＪａｖａ、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋等のオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語等の従来の手続き型プログラミング言語、もしくは同様のプログラミング言語を含む１つ以上のプログラミング言語の任意の組み合わせで記述されたソースコードもしくはオブジェクトコードのいずれかであってもよい。コンピュータ可読プログラム命令は、完全にユーザのコンピュータで、一部はユーザのコンピュータで、スタンドアロンのソフトウェアパッケージとして、一部はユーザのコンピュータおよび一部はリモートコンピュータで、または完全にリモートコンピュータもしくはサーバで実行され得る。後者のシナリオでは、リモートコンピュータは、ローカルエリアネットワーク（ＬＡＮ）もしくはワイドエリアネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続でき、または、接続は、外部コンピュータに（例えば、インターネットサービスプロバイダを使用したインターネット経由で）なされ得る。いくつかの実施形態では、例えば、プログラマブルロジック回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、またはプログラマブルロジックアレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路をパーソナライズすることにより、コンピュータ可読プログラム命令を実行することができる。

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータプログラム製品のフローチャート図および／またはブロック図を参照して本明細書で説明される。フローチャート図および／またはブロック図の各ブロック、ならびにフローチャート図および／またはブロック図のブロックの組み合わせは、コンピュータ可読プログラム命令によって実装できることが理解されよう。

これらのコンピュータ可読プログラム命令は、汎用コンピュータ、専用コンピュータ、または他のプログラム可能なデータ処理装置のプロセッサに提供されて、命令がコンピュータまたは他のプログラム可能なデータ処理装置のプロセッサを介して実行されるように機械を生成し、フローチャートおよび／またはブロック図のブロック（複数可）で指定された機能／動作を実装するための手段を形成する。これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラマブルデータ処理装置、および／または他のデバイスが特定の手法で機能するように命令することができるコンピュータ可読記憶媒体内に記憶され得、命令をその中に記憶したコンピュータ可読記憶媒体が、フローチャートおよび／またはブロック図のブロックもしくは複数のブロックで指定された機能／動作の態様を実装する命令を含む製品を備えるようにする。

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブルデータ処理装置、または他のデバイスにロードされ得、コンピュータ、他のプログラマブル装置または他のデバイス上で一連の動作ステップを実行させて、コンピュータ実装プロセスを生成することができ、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行される命令が、フローチャートおよび／またはブロック図のブロックもしくは複数のブロックで指定された機能／動作を実装するようにする。

図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能、および動作を示している。これに関して、フローチャートまたはブロック図の各ブロックは、指定された論理機能を実装するための１つ以上の実行可能な命令を含む命令のモジュール、セグメント、または部分を表し得る。一部の代替実装では、ブロックに記載されている機能が、図に記載されている順序とは異なる順序で発生する場合がある。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実行される場合があり、またはそのブラックは、関与する機能に応じて逆の順序で実行される場合があってもよい。ブロック図および／またはフローチャート図の各ブロック、およびブロック図および／またはフローチャート図のブロックの組み合わせは、指定された機能または動作を実行するか、または専用ハードウェアとコンピュータ命令の組み合わせを実行する特定目的のハードウェアベースのシステムによって実装できることにも注意されたい。

本発明の様々な実施形態の説明は、例示の目的で提示されたが、網羅的であること、または開示された実施形態に限定されることは意図されていない。説明された実施形態の範囲および趣旨から逸脱することなく、多くの修正および変形が当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、実際の応用、または市場で見られる技術に対する技術的改善を最もよく説明するか、または当業者が本明細書で開示される実施形態を理解できるようにするために選択された。

Claims (33)

1. ＩＣ分類および／または外れ値の検出のためのコンピュータ化された方法であって、
   ＩＣ設計に従って複数のＩＣを含むウェーハを提供することであって、前記ＩＣ設計が、複数のセンサを含む、提供することと、
   前記複数のＩＣの各々を、
   複数のセンサ値を収集することであって、前記複数のセンサ値が、前記複数のセンサの各々からのセンサ値を含む、収集すること、
   前記複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得すること、および
   前記テストされた各ＩＣの分類を記録することによってテストするために、少なくとも１つのハードウェアプロセッサを使用することと、を含む、方法。
2. 前記提供するステップが、作製工程を使用して、前記ＩＣ設計に基づいて前記ウェーハを製造することを含む、請求項１に記載の方法。
3. 分類スキームが、
   前記ＩＣ設計および前記作製工程の複数のＩＣ動作のシミュレーションであって、前記シミュレーションが、少なくとも１つの完全なＩＣ設計シミュレーション、少なくとも１つの部分的なＩＣ設計シミュレーション、および前記作製工程のための少なくとも１つのデバイスシミュレーションのうちの少なくとも１つである、シミュレーション、
   生産前のテープアウトテスト中に収集された複数の訓練センサ値、ならびに
   前記収集された複数のセンサ値のうちの１つ以上に基づく、請求項１または請求項２に記載の方法。
4. 前記分類スキームが、外れ値クラスを含む、請求項１〜３のいずれか一項に記載の方法。
5. 前記比較が、訓練センサ値集合および訓練高カバレッジ測定値から決定された関数および規則のうちの少なくとも１つを使用して、前記複数のセンサ値から高カバレッジ測定値を推定することを含む、請求項１〜４のいずれか一項に記載の方法。
6. 前記分類に基づく固有の識別を用いて、前記テストされたＩＣのＩＣパッケージをマーク付けするために、前記少なくとも１つのハードウェアプロセッサを使用すること、および／または欠陥ＩＣを廃棄するために、前記少なくとも１つのハードウェアプロセッサを使用することをさらに含む、請求項１〜５のいずれか一項に記載の方法。
7. （ｉ）テストされた各ＩＣから、前記分類および前記複数のセンサ値に基づいて前記作製工程のパラメータの集合を決定することと、
   （ｉｉ）前記ＩＣ設計および各ＩＣの前記作製工程の前記パラメータの集合に基づいて、前記作製工程のパラメータの第２の集合を選択することと、
   （ｉｉｉ）前記パラメータの第２の集合を使用する第２のウェーハの第２の製造であって、前記選択が、手動工程および自動計算のうちの少なくとも１つによって行われ、ウェーハの提供が、ＩＣ設計に従って複数のＩＣを含み、前記ＩＣ設計が、複数のセンサを含む、製造と、をさらに含む、請求項１〜６のいずれか一項に記載の方法。
8. 前記分類が、各ダイの分類を決定するための階層データ構造を含む、請求項１〜７のいずれか一項に記載の方法。
9. 複数の分類値から行列表示を確立することであって、前記行列表示の各行が、前記複数のＩＣのうちの１つに対する分類値を含む、確立することと、
   前記行列表示からの共分散行列、および前記共分散行列の特異値分解（ＳＶＤ）を計算することと、
   前記ＳＶＤを使用して、複数の距離値を決定することであって、各距離値が、前記複数のＩＣのうちの１つのＩＣと、前記複数のＩＣのうちの別のＩＣとの間のそれぞれの距離を表す、決定することと、
   前記複数の距離値から、少なくとも１つのファミリーを特定し、それにより、前記分類スキームを定義することと、によって、前記複数の分類値に基づいて前記分類スキームを特定することをさらに含む、請求項１〜８のいずれか一項に記載の方法。
10. 前記複数の距離値から、少なくとも１つのファミリーを特定する前記ステップが、
    前記複数のＩＣのうちの第１のＩＣを第１のファミリーに分類することにより、前記第１のファミリーが、前記第１のＩＣによって定義されるようにすることと、
    前記複数のＩＣのうちの前記第１のＩＣと第２のＩＣとの間の距離を表す、前記複数の距離値からの距離値を、所定のしきい値と比較することと、
    前記距離値が、前記所定のしきい値よりも小さい場合、前記第２のＩＣを前記第１のファミリーに分類することと、
    前記距離値が、前記所定のしきい値よりも大きい場合、前記第２のＩＣを第２のファミリーに分類することにより、前記第２のファミリーが、前記第２のＩＣによって定義されるようにすることと、を含む、請求項９に記載の方法。
11. 前記複数の距離値から、複数のファミリーを特定する前記ステップが、前記複数のＩＣのうちの各他のＩＣについて、
    前記複数の距離値から、距離値の群を特定することあって、前記距離値の群内の各距離値が、前記他のＩＣと、それぞれのファミリーを定義する、前記複数のＩＣのうちのそれぞれのＩＣとの間の距離を表す、特定することと、
    前記距離値の群からの各距離値を前記所定のしきい値と比較することと、
    前記それぞれの他のＩＣと、特定のファミリーを定義する、前記複数のＩＣのうちの特定のＩＣとの間の距離を表す、前記距離値の群からの距離値が、前記所定のしきい値よりも小さい場合、前記他のＩＣを前記特定のファミリーに分類することと、
    前記距離値の群からのすべての前記距離値が、前記所定のしきい値よりも大きい場合、前記他のＩＣを新しいファミリーに分類することにより、前記新しいファミリーが、前記他のＩＣによって定義されるようにすることと、をさらに含む、請求項１０に記載の方法。
12. 前記行列表示から共分散行列を計算する前記ステップが、前記共分散行列を計算する前に前記行列表示を正規化することを含む、請求項９〜１１のいずれか一項に記載の方法。
13. 前記複数の分類値が、前記ＩＣ設計のシミュレーションから決定されたシミュレートされた値、生産前のテープアウトテスト中に収集された複数の訓練センサ値、および測定されたセンサ値のうちの１つ以上に基づく、請求項９〜１２のいずれか一項に記載の方法。
14. 前記複数の分類値に基づいて前記分類スキームを特定する前記ステップが、前記複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得する前記ステップの少なくとも一部である、請求項９〜１３のいずれか一項に記載の方法。
15. 前記複数の分類値が、前記ＩＣ設計のシミュレーションから決定された、シミュレートされたセンサ値に基づいており、複数の分類センサ値に基づいて前記分類スキームを特定する前記ステップが、前記複数の収集されたセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得する前記ステップの前に行われ、前記複数の収集されたセンサ値を分類スキームと比較する前記ステップが、
    前記収集された複数のセンサ値から、収集されたデータ行列表示を確立するステップであって、前記行列表示の各行が、前記複数のＩＣのうちの１つに対する、収集されたセンサ値を含む、確立するステップと、
    前記収集されたデータ行列表示を使用して、複数の収集されたデータ距離値を決定するステップであって、各距離値が、前記複数のＩＣのうちの１つのＩＣと、前記複数のＩＣのうちの別のＩＣとの間のそれぞれの距離を表す、決定するステップと、
    前記複数の距離値から、前記分類スキームに従って前記各ＩＣを分類するステップと、を含む、請求項９〜１４のいずれか一項に記載の方法。
16. 前記行列表示から共分散行列を計算する前記ステップが、前記共分散行列を計算する前に前記行列表示を正規化して、それにより、正規化係数を定義するステップを含み、収集されたデータ共分散行列を確立する前記ステップが、前記定義された正規化係数を使用して、前記行列表示を正規化するステップを含む、請求項１５に記載の方法。
17. 前記行列表示が、前記ＩＣ設計のシミュレーションから決定された、シミュレートされたセンサ値、前記ＩＣ設計のシミュレーションから決定された動作パラメータ、および設計シグネチャ値のうちの１つ以上から確立される、請求項９〜１６のいずれか一項に記載の方法。
18. 前記行列表示が、プレＳｉデータから確立され、前記ＳＶＤを使用して複数の距離値を決定する前記ステップが、
    前記ＳＶＤの対応する主値が、前記ＳＶＤの前記対応する主値が最も大きい前記ＳＶＤのベクトルの事前定義の値および／または事前定義の数よりも大きい、前記ＳＶＤのベクトルを特定することによって、プレＳｉのＳＶＤシグネチャの集合を定義するステップと、
    前記プレＳｉのＳＶＤシグネチャの集合を使用して前記複数の距離値を決定するステップと、を含む、請求項９〜１７のいずれか一項に記載の方法。
19. 前記プレＳｉのＳＶＤシグネチャを使用して前記複数の距離値を決定する前記ステップが、前記複数の距離値のうちの少なくともいくつかを計算するステップを含み、前記複数の距離値のうちの前記少なくともいくつかの各々は、前記プレＳｉのＳＶＤシグネチャのうちの１つと、前記プレＳｉのＳＶＤシグネチャのうちの別の１つとの間の距離に基づく、請求項１８に記載の方法。
20. 前記プレＳｉのＳＶＤシグネチャの集合を使用して前記複数の距離値を決定する前記ステップが、
    前記シミュレートされたセンサ値および前記プレＳｉのシグネチャの集合から、複数の推定器を構成するステップであって、各推定器が、入力センサ値から、推定されたＳＶＤシグネチャを生成する、構成するステップと、
    前記複数の推定器から、前記複数のＩＣの各々について、前記複数のセンサ値からのそれぞれのポストＳｉのＳＶＤシグネチャを推定するステップと、
    前記複数の距離値のうちの少なくともいくつかを計算するステップであって、前記複数の距離値のうちの前記少なくともいくつかの各々が、前記ポストＳｉのＳＶＤシグネチャのうちの１つと、前記ポストＳｉのＳＶＤシグネチャのうちの別の１つとの間の距離に基づく、計算するステップと、を含む、請求項１８または請求項１９に記載の方法。
21. 前記プレＳｉのＳＶＤシグネチャの集合を使用して前記複数の距離値を決定する前記ステップが、前記複数の距離値のうちのさらなる距離値を計算するステップをさらに含み、前記さらなる距離値の各々は、前記プレＳｉのＳＶＤシグネチャのうちの１つと、前記ポストＳｉのＳＶＤシグネチャのうちの１つとの間の距離に基づく、請求項１６に記載の方法。
22. 半導体集積回路（ＩＣ）分類のためのコンピュータ化された方法であって、
    少なくとも１つのハードウェアプロセッサを、
    ＩＣ設計および作製工程を説明するデータを受信することと、
    複数のシミュレートされたＩＣ動作値および複数のシミュレートされたデバイス動作値を生成するために、前記ＩＣ設計および作製工程に基づいて、複数のＩＣ電子動作をシミュレートすることと、
    センサ配設のための動作値の部分集合を決定するために、前記複数のシミュレートされたＩＣ動作値および前記複数のシミュレートされたデバイス動作値を因子分解することと、
    センサ配設集合を生成する前記動作値の部分集合のうちの少なくともいくつかを選択し、前記選択された部分集合の各々について、特定の電子的動作に構成された複数のセンサのうちの１つを前記ＩＣ設計内に組み込むために、前記ＩＣ設計を分析することであって、前記センサ配設集合の各要素が、センサのタイプおよび前記ＩＣ設計内の位置を含み、前記センサ配設集合が、前記ＩＣ設計および前記作製工程に影響を受ける複数のセンサ値を生成するように構成されている、分析することと、
    前記ＩＣ設計を前記複数のセンサ値に基づいて動作クラスに分類し、それにより、分類スキームを生成することであって、前記動作クラスが、少なくとも１つの外れ値クラスを含む、生成することと、のために使用することを含む、コンピュータ化された方法。
23. 入力データおよび出力データを含む、少なくとも１つの変換規則を計算することをさらに含む、請求項１８に記載のコンピュータ化された方法。
24. 前記因子分解が、前記部分集合を決定することへのポストＳｉウェーハテストデータの組み込みを含む、請求項１８または請求項１９に記載のコンピュータ化された方法。
25. 前記因子分解が、前記部分集合を決定することへの最終顧客の使用データの組み込みを含む、請求項１８〜２０のいずれか一項に記載のコンピュータ化された方法。
26. 前記選択が、前記センサ配設集合を決定することへのポストＳｉウェーハテストデータの組み込みを含む、請求項１８〜２１のいずれか一項に記載のコンピュータ化された方法。
27. 前記選択が、前記センサ配設集合を決定することへの最終顧客の使用データの組み込みを含む、請求項１８〜２２のいずれか一項に記載のコンピュータ化された方法。
28. 前記分類が、各ダイの分類を決定するための階層データ構造を含む、請求項１８〜２３のいずれか一項に記載のコンピュータ化された方法。
29. 前記複数のセンサの各々が、立ち上がり時間遅延センサ、立ち下がり時間遅延センサ、周波数最大検出回路、周波数変換回路に基づくＩＣユニット全漏れ電流検出センサ、周波数変換回路に基づくＩＣユニット電圧ドレイン−ドレイン漏れ電流検出センサ、および周波数変換回路に基づくＩＣユニット電圧源−ドレイン漏れ電流検出センサから成る群から選択される、請求項１〜２８のいずれか一項に記載の方法。
30. パッケージテスト、回路テスト、通電テスト、高温動作寿命テスト、および最終製品テストのうちの少なくとも１つの間に、前記分類スキームを用いて、（ｉ）センサ値の推移および（ｉｉ）外れ値のうちの少なくとも１つを決定することをさらに含む、請求項１〜２９のいずれか一項に記載の方法。
31. 複数のＩＣの各々のテスト時間を短縮するためのテストデバイスであって、
    少なくとも１つのハードウェアプロセッサであって、
    複数のセンサ値を収集することであって、複数のセンサの各々からの前記複数のセンサ値のうちの少なくとも１つが、前記複数のＩＣの各々に組み込まれる、収集することと、
    前記複数のセンサ値を分類スキームと比較し、それにより、テストされた各ＩＣの分類を取得することと、
    前記分類に基づいて、テストされた各ＩＣの前記テスト時間を短縮することと、によって、複数のＩＣの各々のテストするように構成されている、少なくとも１つのハードウェアプロセッサを備える、テストデバイス。
32. ハードウェアプロセッサで動作されたときに、請求項１〜２６のいずれか一項に記載のコンピュータ化された方法を行うように構成されたコンピュータ可読命令を含む、コンピュータプログラム製品。
33. 請求項１〜２６のいずれか一項に記載のコンピュータ化された方法を行うように構成された、コンピュータ化されたシステム。
    
    

Images