JP6481307B2 - アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法 - Google Patents

Description

本発明は、アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法に関する。

タイムインタリーブ型のアナログデジタル変換器（ＡＤＣ：Analog-to-Digital Converter）は、複数のアナログデジタル変換回路（ＡＤ変換回路）を有し、それら複数のＡＤ変換回路が時分割で順々にアナログ入力信号をデジタル出力信号に変換するＡＤＣであり、高速動作を実現できる。しかし、タイムインタリーブ型のＡＤＣは、複数のＡＤ変換回路間のゲインミスマッチ（各ＡＤ変換回路の振幅の相違）やスキュー（各ＡＤ変換回路が動作するタイミング間隔のずれ）によって、ＡＤ変換精度が劣化してしまうことがある。

タイムインタリーブ型のＡＤＣにおける複数のＡＤ変換回路間の誤差を補正する方法として様々な方法が提案されている（例えば、特許文献１〜３、非特許文献１等参照）。また、ＡＤＣの通常動作時間以外で誤差の補正処理を行うフォアグランド補正と、ＡＤＣの通常動作中に誤差の補正処理を行うバックグランド補正とがある。バックグランド補正では、誤差の検出動作と補正動作とを通常のＡＤ変換動作を妨げることなく処理することができる。

図８は、ゲイン補正機能及びスキュー補正機能を有する従来のタイムインタリーブ型のＡＤＣの構成例を示す図である。タイムインタリーブ型のＡＤＣは、複数のＡＤ変換回路８０１Ａ、８０１Ｂを有する。ここで、タイムインタリーブ型のＡＤＣの入力信号をｃｏｓ（ω_inｎＴ＋θ）とすると、各ＡＤ変換回路８０１Ａ、８０１Ｂからの出力信号ｙ（ｎ）は、下記式（１）で表される。なお、下記式（１）において、ＡＤ変換回路８０１ＡのゲインをＧ₁とし、ＡＤ変換回路８０１ＢのゲインをＧ₂としたとき、Ｇ＝（Ｇ₁＋Ｇ₂）／２、ΔＧ＝Ｇ₁−Ｇ₂である。また、ω_inは入力角周波数であり、ω_sはタイムインタリーブ型のＡＤＣの動作角周波数（サンプリング角周波数）であり、Ｔはタイムインタリーブ型のＡＤＣの動作周期である。また、θは初期位相であり、ｎは０以上の整数とする。

この出力信号ｙ（ｎ）に対して、図９に示すゲイン補正部８０２の乗算器９０４により（−１）ⁿを乗算することで、下記式（２）で表される信号ｙ_c（ｎ）が得られる。出力信号ｙ（ｎ）に対して（−１）ⁿを乗算することは、サンプリング周波数ｆｓ／２（ｆｓ＝ω_s／２π）の周波数シフトに相当する。

そして、ゲイン補正部８０２の乗算器９０５により出力信号ｙ（ｎ）と信号ｙ_c（ｎ）とを乗算することで、下記式（３）で表される出力が得られる。

ここで、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４でない場合には、式（３）において三角関数の項は平均すると０とみなせる。したがって、乗算器９０５の出力ｙ（ｎ）・ｙ_c（ｎ）を累積加算するゲイン補正部８０２の累積加算器９０６の出力は、下記式（４）に示すようになる。このゲイン補正の検出値を用いてゲイン補正部８０２の加算器９０１によりゲイン補正する。

一方、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４である場合には、式（３）にω_in＝ω_s／４を代入すると、乗算器９０５の出力ｙ（ｎ）・ｙ_c（ｎ）は、下記式（５）に示すようになり、

累積加算器９０６により平均化すると下記式（６）に示すようにゲイン補正の検出値は、式（４）と異なるものとなる。

これを用いてゲイン補正部８０２の加算器９０１によりゲイン補正すると正確な誤差補正を行うことができない。そこで、図９に示すように、従来においては、図１０に示すような周波数特性を有しω_s／４の成分を低減するノッチフィルタ９０３を、ＡＤ変換回路８０１Ａ、８０１Ｂに係る出力を選択して出力するマルチプレクサー９０２の後段に設け、入力信号の角周波数ω_inがω_s／４である場合には補正を行わないようにしている。

また、タイムインタリーブ型のＡＤＣの入力信号をｃｏｓ（ω_inｎＴ＋θ）とすると、スキュー（時間のずれ）を含む各ＡＤ変換回路８０１Ａ、８０１Ｂからの出力信号ｙ（ｎ）は、下記式（７）で表される。なお、下記式（７）において、ＡＤ変換回路８０１ＡのゲインをＧ₁とし、ＡＤ変換回路８０１ＢのゲインをＧ₂としたとき、Ｇ＝（Ｇ₁＋Ｇ₂）／２である。また、ω_inは入力角周波数であり、ω_sはタイムインタリーブ型のＡＤＣの動作角周波数（サンプリング角周波数）であり、Ｔはタイムインタリーブ型のＡＤＣの動作周期である。また、Δｔはスキュー（時間のずれ）であり、θは初期位相であり、ｎは０以上の整数とする。下記式（７）においては、Δｔ<<１のとき、ｃｏｓ（（ω_inΔｔ）／２）≒（ω_inΔｔ）／２、ｓｉｎ（（ω_inΔｔ）／２）≒１となることを利用し展開している。

その出力信号ｙ（ｎ）に対して、スキュー補正部８０３の乗算器８０７により（−１）ⁿを乗算することで、下記式（８）で表される信号ｙ_c（ｎ）が得られる。

さらに、乗算器８０７から出力された信号ｙ_c（ｎ）を位相シフト回路８０８によりπ／２位相シフトすると下記式（９）で示される信号ｙ_d（ｎ）が得られる。

そして、乗算器８０９により出力信号ｙ（ｎ）と信号ｙ_d（ｎ）とを乗算することで、下記式（１０）で表される出力が得られる。

ここで、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４でない場合には、式（１０）において三角関数の項は平均すると０とみなせる。したがって、乗算器８０９の出力ｙ（ｎ）・ｙ_d（ｎ）を累積加算する累積加算器８１０の出力は、下記式（１１）に示すようになる。このスキュー補正の検出値を用いてスキュー補正部８０３の係数生成部８１１により係数値を生成して適応フィルタ８０４に設定しスキュー補正する。

一方、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４である場合には、式（１０）にω_in＝ω_s／４を代入すると、乗算器９０５の出力ｙ（ｎ）・ｙ_d（ｎ）は、下記式（１２）に示すようになり、

累積加算器８１０により平均化すると下記式（１３）に示すようにスキュー補正の検出値は、式（１１）と異なるものとなる。

これを用いてスキュー補正部８０３の係数生成部８１１により係数値を生成して適応フィルタ８０４に設定しスキュー補正すると正確な誤差補正を行うことができない。そこで、図８に示すように、従来においては、図１０に示すような周波数特性を有しω_s／４の成分を低減するノッチフィルタ８０６を、ＡＤ変換回路８０１Ａ、８０１Ｂに係る出力を選択して出力するマルチプレクサー８０５の後段に設け、入力信号の角周波数ω_inがω_s／４である場合にはスキュー補正を行わないようにしている。

特開２０１３−１９１９５６号公報 特開２０１３−７４３０８号公報 特開２０１３−３１０５５号公報

S.M.Jamal et al., "Calibration of Sample-Time Error in a Two-Channel Time-Interleaved Analog-to-Digital Converter," IEEE Trans. Circuits Syst. I, vol. 51, pp.130-139, Jan. 2004

前述した従来のタイムインタリーブ型のＡＤＣでは、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４である場合には、ゲイン補正やスキュー補正を正確に行うことができなかった。これは、ω_in≠ω_sである場合には、図１１（Ａ）に示すように、デジタル出力信号における入力信号の成分Ｉｎｐｕｔと誤差信号の成分（イメージ信号成分）Ｉｍａｇｅとが異なる周波数成分となるのに対して、ω_in＝ω_sである場合には、図１１（Ｂ）に示すように、デジタル出力信号における入力信号の成分Ｉｎｐｕｔと誤差信号の成分（イメージ信号成分）Ｉｍａｇｅとが同じ周波数成分となり区別することができないことによる。

本発明の目的は、入力信号の周波数によらず、任意の周波数で誤差の補正処理を実行することができるアナログデジタル変換器を提供することにある。

アナログデジタル変換器の一態様は、アナログ入力信号をタイムインタリーブでデジタル出力信号に変換する複数のアナログデジタル変換回路と、アナログデジタル変換回路に係るゲイン補正処理を実行する補正回路とを有する。補正回路は、アナログデジタル変換回路の出力信号と出力信号をπ／２位相シフトした信号とを混合した信号を用いて補正処理を実行する。

開示のアナログデジタル変換器は、入力信号の周波数がサンプリング周波数の１／４の場合であっても誤差を検出して補正処理を行うことができ、任意の周波数で誤差の補正処理を実行することが可能となる。

本発明の第１の実施形態によるアナログデジタル変換器の構成例を示す図である。 第１の実施形態におけるゲイン補正部の構成例を示す図である。 第１の実施形態におけるスキュー補正部の構成例を示す図である。 本発明の第２の実施形態によるアナログデジタル変換器の構成例を示す図である。 本発明の第３の実施形態によるアナログデジタル変換器の構成例を示す図である。 本発明の第４の実施形態によるアナログデジタル変換器の構成例を示す図である。 本発明の実施形態によるアナログデジタル変換器を有する半導体集積回路の構成例を示す図である。 従来のアナログデジタル変換器の構成例を示す図である。 従来のアナログデジタル変換器のゲイン補正部の構成例を示す図である。 ノッチフィルタの周波数特性を示す図である。 入力成分とイメージ成分とを示す図である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態によるタイムインタリーブ型のアナログデジタル変換器（ＡＤＣ）の構成例を示す図である。タイムインタリーブ型のＡＤＣは、アナログ入力信号をタイムインタリーブでデジタル出力信号に変換する複数（本例では２個）のＡＤ変換回路１０１Ａ、１０１Ｂを有する。図１には、ＡＤ変換回路１０１Ａを基準として、ＡＤ変換回路１０１Ｂのゲイン補正及びスキュー補正を行う例を示している。

アナログ入力信号は、それぞれのＡＤ変換回路１０１Ａ、１０１Ｂに入力され、サンプリング周波数ｆｓ（角周波数ω_s＝２πｆｓ）で、ＡＤ変換回路１０１Ａ、１０１Ｂにより交互にサンプリングされデジタル出力信号に変換される。言い換えれば、ＡＤ変換回路１０１Ａ、１０１Ｂは、サンプリング周波数ｆｓの周期分ずらしたタイミングで、かつサンプリング周波数ｆｓの２倍の周期でサンプリングして、アナログ入力信号をタイムインタリーブでデジタル出力信号に変換する。

ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号は、マルチプレクサー１０２により選択的に出力される。なお、図１に示すタイムインタリーブ型のＡＤＣが有するマルチプレクサー１０２、１０６、１１１、１１６、及びデマルチプレクサー１０５、１０９、１１３は、タイムインタリーブ型のＡＤＣ、言い換えればＡＤ変換回路１０１Ａ、１０１Ｂのサンプリングタイミングに同期して動作する。

例えば、マルチプレクサー１０２は、サンプリングタイミングに応じて、ＡＤ変換回路１０１Ａの出力信号を有効とする期間においてＡＤ変換回路１０１Ａからの出力信号を選択して出力し、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間においてＡＤ変換回路１０１Ｂからの出力信号を選択して出力する。また、例えばマルチプレクサー１０２は、サンプリングタイミングに応じて、ＡＤ変換回路１０１Ａの出力信号を有効とする期間においてマルチプレクサー１０２の出力を一方の出力（ＡＤ変換回路１０１Ａに対応する出力ライン）に出力し、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間においてマルチプレクサー１０２の出力を他方の出力（ＡＤ変換回路１０１Ｂに対応する出力ライン）に出力する。

π／２位相シフト回路１０３は、マルチプレクサー１０２の出力（ＡＤ変換回路１０１Ａ、１０１Ｂの出力）の位相をπ／２シフトさせる。加算器１０４は、マルチプレクサー１０２の出力とπ／２位相シフト回路１０３の出力とを加算する。すなわち、加算器１０４は、ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号と、ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成する。

デマルチプレクサー１０５は、加算器１０４の出力を複数の出力のうちの何れかに出力する。デマルチプレクサー１０５は、ＡＤ変換回路１０１Ａの出力信号を有効とする期間において加算器１０４の出力を一方の出力よりマルチプレクサー１０６に供給し、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間において加算器１０４の出力を他方の出力より乗算器１０７を介してマルチプレクサー１０６に供給する。

マルチプレクサー１０６は、デマルチプレクサー１０５から供給される加算器１０４の出力をゲイン補正部１０８及びデマルチプレクサー１０９に出力する。マルチプレクサー１０６は、ＡＤ変換回路１０１Ａの出力信号を有効とする期間においてデマルチプレクサー１０５の一方の出力を選択して出力し、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間において乗算器１０７を介して供給されるデマルチプレクサー１０５の他方の出力を選択して出力する。

ゲイン補正部１０８は、マルチプレクサー１０６の出力を基に、タイムインタリーブ型のＡＤＣが有するＡＤ変換回路１０１Ａ、１０１Ｂ間のゲインミスマッチの大きさに応じたゲイン補正値を検出し、誤差補正処理（ゲイン補正処理）を制御する。ゲイン補正部１０８は、図２に示すように乗算器２０１、２０２、及び累積加算器２０３を有する。

乗算器２０１は、マルチプレクサー１０６の出力に、サンプリングタイミングｎ毎に＋１、−１と反転する信号（−１）ⁿを乗算する。すなわち、乗算器２０２の出力は、前述した式（２）に対応する出力となる。マルチプレクサー１０６の出力に対して（−１）ⁿを乗算することは、サンプリング周波数ｆｓ／２（ｆｓ＝ω_s／２π）の周波数シフトに相当する。これにより、角周波数ω_inの入力信号成分は角周波数（ω_s／２）−ω_inにシフトされ、角周波数（ω_s／２）−ω_inの誤差信号成分（イメージ信号成分）は角周波数ω_inにシフトされる。

乗算器２０２は、マルチプレクサー１０６の出力と、乗算器２０１の出力とを乗算する。すなわち、乗算器２０２の出力は、前述した式（３）に対応する出力となる。ここで、乗算器２０２に入力されるステップサイズは、フィードバック制御の速度を制御するためのものであり、ステップサイズが大きければ収束が速くなり、小さければ収束が遅くなる。

累積加算器２０３は、乗算器２０２の出力を累積加算してＡＤ変換回路１０１Ａ、１０１Ｂ間のゲイン誤差の平均を求める。累積加算器２０３により検出されたゲイン補正値に応じて乗算器１０７、１１４を制御することにより、ＡＤ変換回路１０１Ｂの出力に対してゲイン誤差を補正するための処理が行われ、ＡＤ変換回路１０１Ａ、１０１Ｂ間のゲイン補正が行われる。

デマルチプレクサー１０９は、マルチプレクサー１０６の出力を複数の出力のうちの何れかに出力する。デマルチプレクサー１０９は、ＡＤ変換回路１０１Ａの出力信号を有効とする期間においてマルチプレクサー１０６の出力を一方の出力よりマルチプレクサー１１１に供給し、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間においてマルチプレクサー１０６の出力を他方の出力より適応フィルタ１１０を介してマルチプレクサー１１１に供給する。

マルチプレクサー１１１は、デマルチプレクサー１０９から供給されるマルチプレクサー１０６の出力をスキュー補正部１１２に出力する。マルチプレクサー１１１は、ＡＤ変換回路１０１Ａの出力信号を有効とする期間においてデマルチプレクサー１０９の一方の出力を選択して出力し、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間において適応フィルタ１１０を介して供給されるデマルチプレクサー１０９の他方の出力を選択して出力する。

スキュー補正部１１２は、マルチプレクサー１１１の出力を基に、タイムインタリーブ型のＡＤＣが有するＡＤ変換回路１０１Ａ、１０１Ｂ間のスキュー（時間のずれ、言い換えればサンプリングタイミングのずれ）の大きさに応じたスキュー補正値を検出し、誤差補正処理（スキュー補正処理）を制御する。スキュー補正部１１２は、図３に示すように乗算器３０１、３０３、π／２位相シフト回路３０２、累積加算器３０４、及び係数生成部３０５を有する。

乗算器３０１は、マルチプレクサー１１１の出力に、サンプリングタイミングｎ毎に＋１、−１と反転する信号（−１）ⁿを乗算する。すなわち、乗算器３０１の出力は、前述した式（８）に対応する出力となる。マルチプレクサー１１１の出力に対して（−１）ⁿを乗算することは、サンプリング周波数ｆｓ／２（ｆｓ＝ω_s／２π）の周波数シフトに相当する。これにより、角周波数ω_inの入力信号成分は角周波数（ω_s／２）−ω_inにシフトされ、角周波数（ω_s／２）−ω_inの誤差信号成分（イメージ信号成分）は角周波数ω_inにシフトされる。π／２位相シフト回路３０２は、乗算器３０１の出力の位相をπ／２シフトさせる。すなわち、π／２位相シフト回路３０２の出力は、前述した式（９）に対応する出力となる。

乗算器３０３は、マルチプレクサー１１１の出力と、π／２位相シフト回路３０２の出力とを乗算する。すなわち、乗算器３０３の出力は、前述した式（１０）に対応する出力となる。ここで、乗算器３０２に入力されるステップサイズは、図２に示したゲイン補正部１０８の乗算器２０２に入力されるステップサイズと同様のものである。

累積加算器３０４は、乗算器３０３の出力を累積加算してＡＤ変換回路１０１Ａ、１０１Ｂ間のスキュー誤差の平均を求める。係数生成部３０５は、累積加算器３０４により検出されたスキュー補正値に応じて適応フィルタ１１０、１１５に設定する係数を生成する。このようにしてスキュー補正値に応じた係数を適応フィルタ１１０、１１５に設定することにより、ＡＤ変換回路１０１Ｂの出力に対して位相を進めるか遅延させるかの位相シフト（位相調整）が行われ、ＡＤ変換回路１０１Ａ、１０１Ｂ間のスキュー補正が行われる。

デマルチプレクサー１１３は、マルチプレクサー１０２の出力（ＡＤ変換回路１０１Ａ、１０１Ｂの出力）を複数の出力のうちの何れかに出力する。デマルチプレクサー１１３は、ＡＤ変換回路１０１Ａの出力信号を有効とする期間においてマルチプレクサー１０２の出力を一方の出力よりマルチプレクサー１１６に供給し、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間においてマルチプレクサー１０２の出力を他方の出力より乗算器１１４及び適応フィルタ１１５を介してマルチプレクサー１１６に供給する。

乗算器１１４は、ゲイン補正部１０８による制御に応じて、マルチプレクサー１０２の出力、すなわちＡＤ変換回路１０１Ｂの出力信号をゲイン補正する。また、適応フィルタ１１５は、スキュー補正部１１２による制御に応じて、マルチプレクサー１０２の出力、すなわちＡＤ変換回路１０１Ｂの出力信号をスキュー補正する。

マルチプレクサー１１６は、デマルチプレクサー１１３から供給されるマルチプレクサー１０２の出力をデジタル出力信号として出力する。マルチプレクサー１１６は、ＡＤ変換回路１０１Ａの出力信号を有効とする期間においてデマルチプレクサー１１３の一方の出力、すなわちＡＤ変換回路１０１Ａの出力信号を選択して出力する。また、マルチプレクサー１１６は、ＡＤ変換回路１０１Ｂの出力信号を有効とする期間において、乗算器１１４及び適応フィルタ１１５によりゲイン補正及びスキュー補正されたデマルチプレクサー１１３の他方の出力、すなわちＡＤ変換回路１０１Ｂの出力信号を選択して出力する。

ここで、本実施形態におけるタイムインタリーブ型のＡＤＣでは、π／２位相シフト回路１０３及び加算器１０４により、ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号と、ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成し、その混合した信号を用いてＡＤ変換回路１０１Ａ、１０１Ｂ間のゲイン補正処理及びスキュー補正処理を実行する。

前述したように、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４である場合、ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号を基に検出されるゲイン補正値及びスキュー補正値は、下記式（１４）及び式（１５）で表される。

本実施形態では、さらにＡＤ変換回路１０１Ａ、１０１Ｂの出力信号の位相をπ／２シフトさせた信号（θをθ＋π／２とした信号）を用いることで、下記式（１６）及び式（１７）に表されるような、式（１４）及び式（１５）に対して逆相の成分を有するゲイン補正値及びスキュー補正値が検出される。

このように、ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号と、ＡＤ変換回路１０１Ａ、１０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を用いることで、式（１４）〜式（１７）から明らかなように、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４であっても、ゲイン補正値及びスキュー補正値を正確に得ることができる。式（１４）と式（１５）との差分は（Ｇ・ΔＧ）となり、式（１６）と式（１７）との差分は、−（Ｇ²・ω_s・Δｔ）／４となり、ゲインミスマッチ（ΔＧ）の大きさに比例したゲイン補正値及びスキュー（Δｔ）の大きさに比例したスキュー補正値が得られる。したがって、本実施形態によれば、入力信号の角周波数ω_inにはかかわらず任意の周波数でゲイン誤差及びスキュー誤差を検出し、ＡＤ変換回路１０１Ａ、１０１Ｂ間のゲイン補正処理及びスキュー補正処理を実行することが可能となる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
前述した第１の実施形態では、タイムインタリーブ型のＡＤＣが有するＡＤ変換回路の出力信号と、その出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成する回路を、ゲイン補正部及びスキュー補正部とは分けてその前段に設けていた。第１の実施形態に示したような構成では、余計な回路が多く、回路規模が大きくなってしまう。そこで、以下に説明する第２の実施形態では、ＡＤ変換回路の出力信号と、その出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成する回路をスキュー補正部内に組み込んだ構成とする。

図４は、第２の実施形態によるタイムインタリーブ型のＡＤＣの構成例を示す図である。第２の実施形態によるタイムインタリーブ型のＡＤＣは、アナログ入力信号をタイムインタリーブでデジタル出力信号に変換する複数のＡＤ変換回路４０１Ａ、４０１Ｂを有する。図４には、ＡＤ変換回路４０１Ａを基準として、ＡＤ変換回路４０１Ｂのゲイン補正及びスキュー補正を行う例を示している。なお、第２の実施形態におけるゲイン補正については、従来と同様であり、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４である場合には、ゲイン補正は行わない。

アナログ入力信号は、第１の実施形態と同様に、それぞれのＡＤ変換回路４０１Ａ、４０１Ｂに入力され、サンプリング周波数ｆｓ（角周波数ω_s＝２πｆｓ）で、ＡＤ変換回路４０１Ａ、４０１Ｂにより交互にサンプリングされデジタル出力信号に変換される。ＡＤ変換回路４０１Ａ、４０１Ｂの出力信号は、ゲイン補正部４０２にてゲイン補正処理され出力される。ゲイン補正部４０２は、図８に示したゲイン補正部８０２と同様である。ゲイン補正部４０２にてゲイン補正処理されたＡＤ変換回路４０１Ａ、４０１Ｂの出力信号は、スキュー補正部４０３に入力される。

スキュー補正部４０３は、適応フィルタ４０４、マルチプレクサー４０５、π／２位相シフト回路４０６、乗算器４０７、４１０、４１１、加算器４０８、４０９、累積加算器４１２、及び係数生成部４１３を有する。ゲイン補正部４０２の出力は、ＡＤ変換回路４０１Ａの出力信号がそのままマルチプレクサー４０５に入力され、ＡＤ変換回路４０１Ｂの出力信号が適応フィルタ４０４を介してマルチプレクサー４０５に入力される。

マルチプレクサー４０５は、ゲイン補正部４０２からのＡＤ変換回路４０１Ａ、４０１Ｂの出力信号を、π／２位相シフト回路４０６、乗算器４０７、及び加算器４０８に出力するとともに、デジタル出力信号として出力する。マルチプレクサー４０５は、ＡＤ変換回路４０１Ａの出力信号を有効とする期間においてゲイン補正部４０２からのＡＤ変換回路４０１Ａの出力信号を選択して出力し、ＡＤ変換回路４０１Ｂの出力信号を有効とする期間において適応フィルタ４０４を介して供給されるゲイン補正部４０２からのＡＤ変換回路４０１Ｂの出力信号を選択して出力する。

π／２位相シフト回路４０６は、マルチプレクサー４０５の出力の位相をπ／２シフトさせる。乗算器４０７は、マルチプレクサー４０５の出力に信号（−１）を乗算する。マルチプレクサー４０５の出力に対して信号（−１）を乗算することは、（π／２）＋（π／２）＝πの位相シフト（逆相にすること）に相当する。

加算器４０８は、マルチプレクサー４０５の出力とπ／２位相シフト回路４０６の出力とを加算して出力する。すなわち、加算器４０８は、ＡＤ変換回路４０１Ａ、４０１Ｂの出力信号と、ＡＤ変換回路４０１Ａ、４０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成する。

また、加算器４０９は、π／２位相シフト回路４０６の出力と乗算器４０７の出力とを加算して出力する。すなわち、加算器４０９は、位相をπ／２シフトさせたＡＤ変換回路４０１Ａ、４０１Ｂの出力信号と、位相をπ／２シフトさせたＡＤ変換回路４０１Ａ、４０１Ｂの出力信号の位相をさらにπ／２シフトさせた信号とを混合した信号を生成する。

乗算器４１０は、加算器４０９の出力に、サンプリングタイミングｎ毎に＋１、−１と反転する信号（−１）ⁿを乗算する。乗算器４１１は、加算器４０８の出力と、乗算器４１０の出力とを乗算する。ここで、乗算器４１０に入力されるステップサイズは、第１の実施形態におけるステップサイズと同様のものである。

累積加算器４１２は、乗算器４１１の出力を累積加算してＡＤ変換回路４０１Ａ、４０１Ｂ間のスキュー誤差の平均を求める。係数生成部４１３は、累積加算器４１２により検出されたスキュー補正値に応じて適応フィルタ４０４に設定する係数を生成する。このようにしてスキュー補正値に応じた係数を適応フィルタ４０４に設定することにより、ＡＤ変換回路４０１Ｂの出力に対して位相を進めるか遅延させるかの位相シフト（位相調整）が行われ、ＡＤ変換回路４０１Ａ、４０１Ｂ間のスキュー補正が行われる。

ここで、図４に示したスキュー補正部４０３と、図３に示した第１の実施形態におけるスキュー補正部１１２とを比較すると、信号（−１）ⁿを乗算する乗算器を設ける位置が異なっているが、伝達関数的には順番を入れ替えても結果に変わりはない。

第２の実施形態においても、第１の実施形態と同様に、ＡＤ変換回路４０１Ａ、４０１Ｂの出力信号と、ＡＤ変換回路４０１Ａ、４０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を用いることで、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４であっても、スキュー補正値を正確に得ることができる。したがって、入力信号の角周波数ω_inにはかかわらず任意の周波数でスキュー誤差を検出し、ＡＤ変換回路４０１Ａ、４０１Ｂ間のスキュー補正処理を実行することが可能となる。また、スキュー補正部４０３において、ＡＤ変換回路４０１Ａ、４０１Ｂの出力信号と、ＡＤ変換回路４０１Ａ、４０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成する回路と、スキュー補正処理を行う回路との一部を共通化することで、回路面積の増大を抑制することができる。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図５は、第３の実施形態によるタイムインタリーブ型のＡＤＣの構成例を示す図である。第３の実施形態におけるタイムインタリーブ型のＡＤＣでは、ゲイン補正処理に係る回路部とスキュー補正処理に係る回路部とで、ＡＤ変換回路の出力信号とそれをπ／２位相シフトした信号とを混合した信号を生成する回路を共通化している。

第３の実施形態によるタイムインタリーブ型のＡＤＣは、アナログ入力信号をタイムインタリーブでデジタル出力信号に変換する複数のＡＤ変換回路５０１Ａ、５０１Ｂを有する。図５には、ＡＤ変換回路５０１Ａを基準として、ＡＤ変換回路５０１Ｂのゲイン補正及びスキュー補正を行う例を示している。アナログ入力信号は、第１の実施形態と同様に、それぞれのＡＤ変換回路５０１Ａ、５０１Ｂに入力され、サンプリング周波数ｆｓ（角周波数ω_s＝２πｆｓ）で、ＡＤ変換回路５０１Ａ、５０１Ｂにより交互にサンプリングされデジタル出力信号に変換される。

ＡＤ変換回路５０１Ａの出力信号は、マルチプレクサー５０２に入力される。また、ＡＤ変換回路５０１Ｂの出力信号は、乗算器５０３及び適応フィルタ５０４を介してマルチプレクサー５０２に入力される。マルチプレクサー５０２は、ＡＤ変換回路５０１Ａ、５０１Ｂの出力信号を、乗算器５０５に出力するとともに、デジタル出力信号として出力する。マルチプレクサー５０２は、ＡＤ変換回路５０１Ａの出力信号を有効とする期間においてＡＤ変換回路５０１Ａの出力信号を選択して出力し、ＡＤ変換回路５０１Ｂの出力信号を有効とする期間において乗算器５０３及び適応フィルタ５０４を介して供給されるＡＤ変換回路５０１Ｂの出力信号を選択して出力する。

乗算器５０５は、マルチプレクサー５０２の出力に、サンプリングタイミングｎ毎に＋１、−１と反転する信号（−１）ⁿを乗算する。π／２位相シフト回路５０６は、乗算器５０５の出力の位相をπ／２シフトさせる。乗算器５０７は、乗算器５０５の出力に信号（−１）を乗算する。乗算器５０７により信号（−１）を乗算することは、乗算器５０５の出力に対する（π／２）＋（π／２）＝πの位相シフト（逆相にすること）に相当する。

加算器５０８は、乗算器５０５の出力とπ／２位相シフト回路５０６の出力とを加算して出力する。すなわち、加算器５０８は、ＡＤ変換回路５０１Ａ、５０１Ｂの出力信号と、ＡＤ変換回路５０１Ａ、５０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成する。

また、加算器５０９は、π／２位相シフト回路５０６の出力と乗算器５０７の出力とを加算して出力する。すなわち、加算器５０９は、位相をπ／２シフトさせたＡＤ変換回路５０１Ａ、５０１Ｂの出力信号と、位相をπ／２シフトさせたＡＤ変換回路５０１Ａ、５０１Ｂの出力信号の位相をさらにπ／２シフトさせた信号とを混合した信号を生成する。

乗算器５１０は、加算器５０８の出力に、サンプリングタイミングｎ毎に＋１、−１と反転する信号（−１）ⁿを乗算する。乗算器５１１は、加算器５０８の出力と乗算器５１０の出力とを乗算する。なお、乗算器５１１に入力されるステップサイズは、第１の実施形態におけるステップサイズと同様のものである。累積加算器５１２は、乗算器５１１の出力を累積加算してＡＤ変換回路５０１Ａ、５０１Ｂ間のゲイン誤差の平均を求める。累積加算器５１２により検出されたゲイン補正値に応じて乗算器５０３を制御することにより、ＡＤ変換回路５０１Ｂの出力に対してゲイン誤差を補正するための処理が行われ、ＡＤ変換回路５０１Ａ、５０１Ｂ間のゲイン補正が行われる。

乗算器５１３は、乗算器５１０の出力と加算器５０９の出力とを乗算する。なお、乗算器５１３に入力されるステップサイズは、第１の実施形態におけるステップサイズと同様のものである。累積加算器５１４は、乗算器５１３の出力を累積加算してＡＤ変換回路５０１Ａ、５０１Ｂ間のスキュー誤差の平均を求める。係数生成部５１５は、累積加算器５１４により検出されたスキュー補正値に応じて適応フィルタ５０４に設定する係数を生成する。このようにしてスキュー補正値に応じた係数を適応フィルタ５０４に設定することにより、ＡＤ変換回路５０１Ｂの出力に対して位相を進めるか遅延させるかの位相シフト（位相調整）が行われ、ＡＤ変換回路５０１Ａ、５０１Ｂ間のスキュー補正が行われる。

第３の実施形態によれば、ＡＤ変換回路５０１Ａ、５０１Ｂの出力信号とそれをπ／２位相シフトさせた信号とを混合した信号を用いることで、入力信号の角周波数ω_inがタイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４であっても、ゲイン補正値及びスキュー補正値を正確に得ることができる。したがって、入力信号の角周波数ω_inにはかかわらず任意の周波数でゲイン誤差及びスキュー誤差を検出し、ＡＤ変換回路５０１Ａ、５０１Ｂ間のゲイン補正処理及びスキュー補正処理を実行することが可能となる。また、ＡＤ変換回路の出力信号とそれをπ／２位相シフトした信号とを混合した信号を生成する回路を、ゲイン補正処理に係る回路部とスキュー補正処理に係る回路部と共通化することで、複雑な回路をそれぞれで設ける必要がなくなり、回路面積をさらに低減することができる。

（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
図６は、第４の実施形態によるタイムインタリーブ型のＡＤＣの構成例を示す図である。第４の実施形態におけるタイムインタリーブ型のＡＤＣは、ゲイン補正処理についてのみＡＤ変換回路の出力信号とそれをπ／２位相シフトした信号とを混合した信号を用いて実行するようにしたものである。

第４の実施形態によるタイムインタリーブ型のＡＤＣは、アナログ入力信号をタイムインタリーブでデジタル出力信号に変換する複数のＡＤ変換回路６０１Ａ、６０１Ｂを有する。図６には、ＡＤ変換回路６０１Ａを基準として、ＡＤ変換回路６０１Ｂのゲイン補正及びスキュー補正を行う例を示している。なお、第４の実施形態におけるスキュー補正については、従来と同様であり、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４である場合には、スキュー補正は行わない。

アナログ入力信号は、第１の実施形態と同様に、それぞれのＡＤ変換回路６０１Ａ、６０１Ｂに入力され、サンプリング周波数ｆｓ（角周波数ω_s＝２πｆｓ）で、ＡＤ変換回路６０１Ａ、６０１Ｂにより交互にサンプリングされデジタル出力信号に変換される。ＡＤ変換回路６０１Ａの出力信号は、マルチプレクサー６０２及びスキュー補正部６１０に出力される。また、ＡＤ変換回路６０１Ｂの出力信号は、乗算器６０３を介して、マルチプレクサー６０２及びスキュー補正部６１０に出力される。マルチプレクサー６０２は、ＡＤ変換回路６０１Ａ、６０１Ｂの出力信号をゲイン補正部６０４に出力する。

ゲイン補正部６０４は、π／２位相シフト回路６０５、加算器６０６、乗算器６０７、６０８、及び累積加算器６０９を有する。π／２位相シフト回路６０５は、マルチプレクサー６０２の出力の位相をπ／２シフトさせる。加算器６０６は、π／２位相シフト回路６０５の出力とマルチプレクサー６０２の出力とを加算する。すなわち、加算器６０６は、ＡＤ変換回路６０１Ａ、６０１Ｂの出力信号と、ＡＤ変換回路６０１Ａ、６０１Ｂの出力信号の位相をπ／２シフトさせた信号とを混合した信号を生成する。

乗算器６０７は、加算器６０６の出力に、サンプリングタイミングｎ毎に＋１、−１と反転する信号（−１）ⁿを乗算する。乗算器６０８は、加算器６０６の出力と、乗算器６０７の出力とを乗算する。ここで、乗算器６０７に入力されるステップサイズは、第１の実施形態におけるステップサイズと同様のものである。累積加算器６０９は、乗算器６０８の出力を累積加算してＡＤ変換回路６０１Ａ、６０１Ｂ間のゲイン誤差の平均を求める。累積加算器６０９により検出されたゲイン補正値に応じて乗算器６０３を制御することにより、ＡＤ変換回路６０１Ｂの出力に対してゲイン誤差を補正するための処理が行われ、ＡＤ変換回路６０１Ａ、６０１Ｂ間のゲイン補正が行われる。

スキュー補正部６１０は、図８に示したスキュー補正部８０３と同様であり、供給されるＡＤ変換回路６０１Ａ、６０１Ｂの出力信号に対するスキュー補正を行うデジタル出力信号を出力する。

第４の実施形態によれば、ＡＤ変換回路６０１Ａ、６０１Ｂの出力信号と、それをπ／２位相シフトさせた信号とを混合した信号を用いることで、入力信号の角周波数ω_inが、タイムインタリーブ型のＡＤＣの動作角周波数ω_sの１／４であってもゲイン補正値を正確に得ることができる。したがって、入力信号の角周波数ω_inにはかかわらず任意の周波数でゲイン誤差を検出し、ＡＤ変換回路６０１Ａ、６０１Ｂ間のゲイン補正処理を実行することが可能となる。また、ゲイン補正部６０４において、ＡＤ変換回路６０１Ａ、６０１Ｂの出力信号とそれをπ／２位相シフトさせた信号とを混合した信号を生成する回路と、ゲイン補正処理を行う回路との一部を共通化することで、回路面積の増大を抑制することができる。

なお、前述した第１〜第４の実施形態では、２つのＡＤ変換回路を有するタイムインタリーブ型のＡＤＣを示したが、これに限定されるものではない。タイムインタリーブ型のＡＤＣが有するＡＤ変換回路の数は任意である。例えば、Ｎ個のＡＤ変換回路を有する場合には、それぞれのＡＤ変換回路が、サンプリング周波数ｆｓの周期分ずらしたタイミングで、かつサンプリング周波数ｆｓのＮ倍の周期でサンプリングして、アナログ入力信号をタイムインタリーブでデジタル出力信号に変換すればよい。また、基準とするＡＤ変換回路に対して、ゲイン補正処理やスキュー補正処理を行う補正回路をそれぞれ設けることで、ＡＤ変換回路間のゲイン補正やスキュー補正を行えば良い。

図７は、本発明の実施形態によるタイムインタリーブ型のＡＤＣを有する半導体集積回路の構成例を示す図である。図７には、本実施形態によるタイムインタリーブ型のＡＤＣをＧＰＳ受信機に適用した例を示している。

アンテナＡＮＴは、ＧＰＳ衛星から送信された電波を受信するＧＰＳアンテナであり、ローノイズのプリアンプ（ＬＮＡ）を内部に有する。高周波増幅部７０１は、アンテナＡＮＴにより受信した信号を増幅する。ミキサ（周波数変換器）７０２は、局部発振器７０３から供給される発振信号を用いて、受信した電波（ＲＦ信号）を中間周波数（ＩＦ）信号に変換する。中間周波数増幅部７０４は、ミキサ７０２より出力される中間周波数（ＩＦ）信号を増幅する。

ＡＤＣ７０５は、本実施形態におけるタイムインタリーブ型のＡＤＣであり、中間周波数増幅部７０４より出力されるアナログ信号をタイムインタリーブでデジタル信号に変換して出力する。コード相関部７０６は、各衛星固有のＣ／Ａコードと比較してコード復調を実行する。ＣＰＵ処理部７０７は、Ｃ／Ａコードを復調して、例えば位置の算出に必要な衛星に軌道データや各種補正データが含まれる航法メッセージ・データを作成する。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０１ アナログデジタル変換回路
１０２、１０６、１１１、１１６ マルチプレクサー
１０３ 位相シフト回路
１０４ 加算器
１０５、１０９、１１３ デマルチプレクサー
１０７、１１４ 乗算器
１０８ ゲイン補正部
１１０、１１５ 適応フィルタ
１１２ スキュー補正部
２０１、２０２ 乗算器
２０３ 累積加算器
３０１、３０３ 乗算器
３０２ 位相シフト回路
３０４ 累積加算器
３０５ 係数生成部

Claims (10)

1. アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器であって、
   前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のアナログデジタル変換回路と、
   前記アナログデジタル変換回路の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を用いて、前記アナログデジタル変換回路に係るゲイン補正処理を実行する補正回路とを有することを特徴とするアナログデジタル変換器。
2. 前記補正回路は、前記複数のアナログデジタル変換回路の各々の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を生成し、前記混合した信号を用いてゲイン補正値を検出し、前記ゲイン補正値に基づいて、前記複数のアナログデジタル変換回路の間のゲイン誤差の補正処理を行うゲイン補正回路を有することを特徴とする請求項１記載のアナログデジタル変換器。
3. 前記ゲイン補正回路は、前記ゲイン補正値を前記複数のアナログデジタル変換回路の少なくとも１つの出力信号に乗算することにより、前記ゲイン誤差の補正処理を行うことを特徴とする請求項２記載のアナログデジタル変換器。
4. 前記補正回路は、さらに、前記アナログデジタル変換回路の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を用いて、前記アナログデジタル変換回路に係るスキュー補正処理を実行することを特徴とする請求項１〜３の何れか１項に記載のアナログデジタル変換器。
5. 前記補正回路は、前記複数のアナログデジタル変換回路の各々の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を生成し、前記混合した信号を用いてスキュー補正値を検出し、前記スキュー補正値に基づいて、前記複数のアナログデジタル変換回路の間のスキューの補正処理を行うスキュー補正回路を有することを特徴とする請求項４記載のアナログデジタル変換器。
6. 前記スキュー補正回路は、前記スキュー補正値に応じて前記複数のアナログデジタル変換回路の少なくとも１つの出力信号の位相をシフトすることにより、前記スキューの補正処理を行うことを特徴とする請求項５記載のアナログデジタル変換器。
7. アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器と、
   前記デジタル出力信号に信号処理を施す処理回路とを有し、
   前記アナログデジタル変換器は、
   前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換する複数のアナログデジタル変換回路と、
   前記アナログデジタル変換回路の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を用いて、前記アナログデジタル変換回路に係るゲイン補正処理を実行する補正回路とを有することを特徴とする半導体集積回路。
8. 前記補正回路は、前記複数のアナログデジタル変換回路の各々の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を生成し、前記混合した信号を用いてゲイン補正値を検出し、前記ゲイン補正値に基づいて、前記複数のアナログデジタル変換回路の間のゲイン誤差の補正処理を行うゲイン補正回路を有することを特徴とする請求項７記載の半導体集積回路。
9. 前記補正回路は、前記複数のアナログデジタル変換回路の各々の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を生成し、前記混合した信号を用いてスキュー補正値を検出し、前記スキュー補正値に基づいて、前記複数のアナログデジタル変換回路の間のスキューの補正処理を行うスキュー補正回路を有することを特徴とする請求項７又は８記載の半導体集積回路。
10. 複数のアナログデジタル変換回路を有し、アナログ入力信号をサンプリング周波数でサンプリングしてデジタル出力信号に変換するアナログデジタル変換器のアナログデジタル変換方法であって、
    前記複数のアナログデジタル変換回路が、前記アナログ入力信号をタイムインタリーブで前記デジタル出力信号に変換し、
    前記アナログデジタル変換回路の出力信号と前記出力信号をπ／２位相シフトした信号とを混合した信号を生成し、
    生成した前記混合した信号を用いて、前記アナログデジタル変換回路に係るゲイン補正処理を実行することを特徴とするアナログデジタル変換方法。

Images