JP2007218780A - ディジタル周波数測定装置 - Google Patents
ディジタル周波数測定装置 Download PDFInfo
- Publication number
- JP2007218780A JP2007218780A JP2006040810A JP2006040810A JP2007218780A JP 2007218780 A JP2007218780 A JP 2007218780A JP 2006040810 A JP2006040810 A JP 2006040810A JP 2006040810 A JP2006040810 A JP 2006040810A JP 2007218780 A JP2007218780 A JP 2007218780A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- frequency
- phase
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】従来の周波数測定装置で用いていたアナログ遅延回路を用いず、かつ周波数範囲の測定が広く周波数測定精度が高いディジタル周波数測定装置を提供する。
【解決手段】周波数測定装置１を、ディジタル信号に変換された受信信号をＩＱ信号に分離するＩＱ分離部２０と、ＩＱ信号の振幅を補正するレベル補正部３０と、振幅が補正されたＩＱ信号の所定のサンプリング周期の値を演算することによってこのサンプリング周期に亘る受信信号の位相差を位相とする位相差ＩＱ信号を算出する位相差ＩＱ信号演算部４０と、位相差ＩＱ信号が有する位相に応じて受信信号の周波数を決定する周波数決定部５０と、を備えて構成し、少なくとも１つのサンプリング周波数について、位相差ＩＱ信号を、補正されたＩＱ信号の振幅に応じた振幅を有する多値信号として算出する。
【選択図】図２
【解決手段】周波数測定装置１を、ディジタル信号に変換された受信信号をＩＱ信号に分離するＩＱ分離部２０と、ＩＱ信号の振幅を補正するレベル補正部３０と、振幅が補正されたＩＱ信号の所定のサンプリング周期の値を演算することによってこのサンプリング周期に亘る受信信号の位相差を位相とする位相差ＩＱ信号を算出する位相差ＩＱ信号演算部４０と、位相差ＩＱ信号が有する位相に応じて受信信号の周波数を決定する周波数決定部５０と、を備えて構成し、少なくとも１つのサンプリング周波数について、位相差ＩＱ信号を、補正されたＩＱ信号の振幅に応じた振幅を有する多値信号として算出する。
【選択図】図２
Description
本発明は、受信電波の周波数を測定する周波数測定装置に関し、特にレーダ波等の電波を受信して、その周波数を測定するＩＦ信号周波数測定装置（IFM: Instantaneous Frequency Measurement）に関する。
図１に、従来のＩＦ信号周波数測定装置の一例の概略構成図を示す。ＩＦ信号周波数測定装置１は、ＩＦ信号を入力する受信アンテナ１１と、周波数変換回路１２と、Ａ／Ｄ変換回路１３と、変換されたディジタル信号を複数の遅延回路に分配する分波器１４と、各々遅延長が異なる複数の遅延回路を有するアナログ遅延回路１５と、位相検波器１６と、周波数算出回路１７と、を備えて構成される。
受信アンテナ１１から受信した電波は、周波数変換回路１２によって周波数変換されてＡ／Ｄ変換回路１３で扱える周波数となる。周波数変換回路１２からの信号はＡ／Ｄ変換回路１３によってアナログ信号からディジタル信号に変換される。
ディジタル変換された受信信号は、分波器１４によって位相検波器１６に直接入力される遅延のない基準信号と、アナログ遅延回路１５を経由して所定の遅延時間が与えられる遅延信号とに分配される。
アナログ遅延回路１５に入力された受信信号は、遅延長が異なる各遅延回路によりそれぞれ所定の時間遅延を与えられた後に位相検波器１６に出力される。位相検波器１６は分波器１４からの基準信号とアナログ遅延回路１５からの遅延信号を比較し、正弦波の位相差を検出する。
次いで周波数算出回路１７は、位相検波器１６の出力した位相差情報から周波数値を算出する。
受信アンテナ１１から受信した電波は、周波数変換回路１２によって周波数変換されてＡ／Ｄ変換回路１３で扱える周波数となる。周波数変換回路１２からの信号はＡ／Ｄ変換回路１３によってアナログ信号からディジタル信号に変換される。
ディジタル変換された受信信号は、分波器１４によって位相検波器１６に直接入力される遅延のない基準信号と、アナログ遅延回路１５を経由して所定の遅延時間が与えられる遅延信号とに分配される。
アナログ遅延回路１５に入力された受信信号は、遅延長が異なる各遅延回路によりそれぞれ所定の時間遅延を与えられた後に位相検波器１６に出力される。位相検波器１６は分波器１４からの基準信号とアナログ遅延回路１５からの遅延信号を比較し、正弦波の位相差を検出する。
次いで周波数算出回路１７は、位相検波器１６の出力した位相差情報から周波数値を算出する。
上記のような従来のＩＦＭ周波数測定装置は、アナログ遅延回路１５内にてＳＡＷ(Surface Acoustic Wave)デバイスを用いたアナログ素子を用いた構成になっているため、温度特性により遅延長に変化が生じてしまう。このため受信信号の遅延時間に変動が生じて周波数測定精度が低下するといった問題があった。
また、信号を受信してから周波数測定までの時間（周波数確定時間）は、アナログ遅延回路１５を構成する複数の遅延線のうちの最長の遅延線の遅延長によって定まる。そして受信パルスの時間幅が最長の遅延長よりも短い場合には、この遅延線を経由する信号が位相検波器１６に到達する前に基準信号が消失してしまい、周波数測定を行うことができなくなる。したがって上述の温度により遅延長の変動が生じると、遅延長が最長の遅延線の遅延長に影響を及ぼし、装置としての性能である最小受信パルス幅時間内に周波数を確定することができなくなるおそれが生ずる。
また、信号を受信してから周波数測定までの時間（周波数確定時間）は、アナログ遅延回路１５を構成する複数の遅延線のうちの最長の遅延線の遅延長によって定まる。そして受信パルスの時間幅が最長の遅延長よりも短い場合には、この遅延線を経由する信号が位相検波器１６に到達する前に基準信号が消失してしまい、周波数測定を行うことができなくなる。したがって上述の温度により遅延長の変動が生じると、遅延長が最長の遅延線の遅延長に影響を及ぼし、装置としての性能である最小受信パルス幅時間内に周波数を確定することができなくなるおそれが生ずる。
本発明では、アナログ遅延回路１５を用いる従来のＩＦＭ周波数測定装置に生じる上記の問題を解決するために、ディジタル回路によって、所定のサンプリング周期で受信信号をサンプリングし、このサンプリング周期の間に生じた受信信号の位相差を算出して周波数を決定する手法を試みる。
この手法による場合、高い周波数測定精度（すなわち広い周波数範囲）の測定を実現するために測定可能な最小周波数を小さくすると、最大サンプリング周期を長くする必要がある。しかしながら最大サンプリング周期を長くすると、周波数を測定することができる最小受信パルス幅が大きくなり周波数測定装置の性能が低下されることになる。
一方で測定可能な最大周波数を大きくするためには最小サンプリング周期を短くする必要がある。しかし最小サンプリング周期を短くすると、位相差を算出するための後段のディジタル演算回路を高い処理速度で動作させる必要があり、このような高い動作速度を実現するためコストが高価になる。
この手法による場合、高い周波数測定精度（すなわち広い周波数範囲）の測定を実現するために測定可能な最小周波数を小さくすると、最大サンプリング周期を長くする必要がある。しかしながら最大サンプリング周期を長くすると、周波数を測定することができる最小受信パルス幅が大きくなり周波数測定装置の性能が低下されることになる。
一方で測定可能な最大周波数を大きくするためには最小サンプリング周期を短くする必要がある。しかし最小サンプリング周期を短くすると、位相差を算出するための後段のディジタル演算回路を高い処理速度で動作させる必要があり、このような高い動作速度を実現するためコストが高価になる。
上記問題点に鑑み、本発明は、従来の周波数測定装置で生じていた温度変化を防ぐために、ディジタル演算回路を用いて、かつ周波数範囲の測定が広く周波数測定精度が高いディジタル周波数測定装置を提供することを目的とする。
上記目的を達成するために、本発明によるディジタル周波数測定装置は、ディジタル受信信号を互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離し、ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る受信信号の位相差を位相としかつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出し、位相差Ｉ信号及び位相差Ｑ信号が有する位相に応じて受信信号の周波数を決定する。
このとき、ＩＱ信号の振幅を補正し、補正されたＩＱ信号の振幅に応じた振幅を有する多値信号として、位相差ＩＱ信号を算出する。
このとき、ＩＱ信号の振幅を補正し、補正されたＩＱ信号の振幅に応じた振幅を有する多値信号として、位相差ＩＱ信号を算出する。
本発明によるディジタル周波数測定装置により、最大サンプリング周期を長くすることなく、測定可能な最小周波数を小さくして周波数測定精度を高めることができる。その理由を以下に説明する。
いま、所定のサンプリング周期Ｔｓだけ時間を隔てた２つの時刻においてサンプリングしたディジタル受信信号Ｓ１及びＳ２の位相がそれぞれφ１及びφ２であったとすると、所定の交流基準信号と同相であるＳ１及びＳ２の同相成分（Ｉ信号）を、それぞれＡ×ｓｉｎ（φ１）及びＡ×ｓｉｎ（φ２）と表すことができる。同様にＩ信号に直交するＳ１及びＳ２の直交成分（Ｑ信号）は、それぞれＡ×ｃｏｓ（φ１）及びＡ×ｃｏｓ（φ２）と表すことができる。
いま、所定のサンプリング周期Ｔｓだけ時間を隔てた２つの時刻においてサンプリングしたディジタル受信信号Ｓ１及びＳ２の位相がそれぞれφ１及びφ２であったとすると、所定の交流基準信号と同相であるＳ１及びＳ２の同相成分（Ｉ信号）を、それぞれＡ×ｓｉｎ（φ１）及びＡ×ｓｉｎ（φ２）と表すことができる。同様にＩ信号に直交するＳ１及びＳ２の直交成分（Ｑ信号）は、それぞれＡ×ｃｏｓ（φ１）及びＡ×ｃｏｓ（φ２）と表すことができる。
そして、サンプリング周期に亘るこれら受信信号Ｓ１及びＳ２どうしの位相差（φ１−φ２）を位相とし、かつ所定の交流基準信号と同相である位相差Ｉ信号は、例えばＢ×ｓｉｎ（φ１−φ２）と表すことができる。同様にこのような位相差Ｉ信号に直交する位相差Ｑ信号は、例えばＢ×ｃｏｓ（φ１−φ２）と表すことができる。
これら位相差Ｉ信号及び位相差Ｑ信号（以下、これらをまとめて「位相差ＩＱ信号」と記す場合がある）は、上記Ｉ信号及びＱ信号（以下、これらをまとめて「ＩＱ信号」と記す場合がある）によって容易に演算することが可能である。
これら位相差Ｉ信号及び位相差Ｑ信号（以下、これらをまとめて「位相差ＩＱ信号」と記す場合がある）は、上記Ｉ信号及びＱ信号（以下、これらをまとめて「ＩＱ信号」と記す場合がある）によって容易に演算することが可能である。
このような位相差ＩＱ信号によって、受信信号の位相差（φ１−φ２）を決定することができる。以下に後述する実施例では、位相差Ｉ信号及び位相差Ｑ信号のそれぞれを１ビット情報で表現する２値信号として算出することが説明されているが、２値信号である位相差ＩＱ信号は９０度の角度精度しか持たないため、サンプリング周波数をｆｓとすると周波数ｆｓ／２についての周波数測定しかできない。
位相差Ｉ信号及び位相差Ｑ信号をそれぞれ多ビットで表現する多値信号とすれば、位相差ＩＱ信号により表現できる角度情報の精度を高めることが可能である。これによってより小さな位相差を検出して、１つのサンプリング周期で測定できる周波数範囲を広げることが可能となり、特にサンプリング周期を延ばすことなくより小さな周波数を測定することができる。
位相差Ｉ信号及び位相差Ｑ信号をそれぞれ多ビットで表現する多値信号とすれば、位相差ＩＱ信号により表現できる角度情報の精度を高めることが可能である。これによってより小さな位相差を検出して、１つのサンプリング周期で測定できる周波数範囲を広げることが可能となり、特にサンプリング周期を延ばすことなくより小さな周波数を測定することができる。
ここで、本発明では位相差ＩＱ信号の角度精度を高めるために、受信信号を直交検波したＩ信号及びＱ信号の振幅を補正する。すなわち、位相差ＩＱ信号が必要な角度精度を保つためには、多ビットで表現された位相差Ｉ信号及び位相差Ｑ信号がそれぞれ必要な計算精度で算出され、必要な桁数の振幅値を有していなければならない。
しかし、位相差ＩＱ信号は２時刻において受信した受信信号を分離した２つのＩＱ信号から算出され、またＩＱ信号の大きさは受信信号の振幅の変動によって変動する。このとき、２つのＩＱ信号の振幅値の差が大きい場合には、位相差ＩＱ信号が使用できるビット数の制限に起因する数値演算誤差のために、振幅値が小さい方のＩＱ信号が有する角度情報が欠落し算出された位相差ＩＱ信号の精度が低下する場合が生じうる。
したがって本発明では、受信信号の振幅の大小に依らずにＩ信号及びＱ信号の振幅がほぼ等しくなり、かつ算出された位相差ＩＱ信号が必要な桁数の振幅を有するように、Ｉ信号及びＱ信号の振幅の桁数を一定範囲の値に補正する。
例えばＩＱ信号は、その角度情報（位相情報）を保ったまま、Ｉ信号及びＱ信号をそれぞれ表現するために用意されたビット数により表現できる範囲の最大値に補正することとしてよい。またはＩ信号及びＱ信号により算出された後の位相差ＩＱ信号の振幅が、位相差ＩＱ信号を表現するために用意されたビット数により表現できる範囲の最大値となるように、ＩＱ信号をその角度情報（位相情報）を保ったまま、振幅値を補正してもよい。
しかし、位相差ＩＱ信号は２時刻において受信した受信信号を分離した２つのＩＱ信号から算出され、またＩＱ信号の大きさは受信信号の振幅の変動によって変動する。このとき、２つのＩＱ信号の振幅値の差が大きい場合には、位相差ＩＱ信号が使用できるビット数の制限に起因する数値演算誤差のために、振幅値が小さい方のＩＱ信号が有する角度情報が欠落し算出された位相差ＩＱ信号の精度が低下する場合が生じうる。
したがって本発明では、受信信号の振幅の大小に依らずにＩ信号及びＱ信号の振幅がほぼ等しくなり、かつ算出された位相差ＩＱ信号が必要な桁数の振幅を有するように、Ｉ信号及びＱ信号の振幅の桁数を一定範囲の値に補正する。
例えばＩＱ信号は、その角度情報（位相情報）を保ったまま、Ｉ信号及びＱ信号をそれぞれ表現するために用意されたビット数により表現できる範囲の最大値に補正することとしてよい。またはＩ信号及びＱ信号により算出された後の位相差ＩＱ信号の振幅が、位相差ＩＱ信号を表現するために用意されたビット数により表現できる範囲の最大値となるように、ＩＱ信号をその角度情報（位相情報）を保ったまま、振幅値を補正してもよい。
また、本発明によるディジタル周波数測定装置では、ディジタル化された受信信号から分離されシーケンシャルに生成されるＩＱ信号の値の列を、所定のシリアルパラレル変換周期毎に１組のパラレルＩＱ信号データに変換した後に、それぞれ所定のサンプリング周期について位相差ＩＱ信号を演算する。
これによって、位相差ＩＱ信号を演算するために設けられるディジタル演算回路であるコレレータにＩＱ信号をそのまま入力する場合と比べて、コレレータの処理周期を遅くすることができ、実行速度に関するコレレータの負担を軽減することが可能となる。このように実行速度に関するコレレータの負担を低減することにより、測定可能な最大周波数を大きくして周波数測定精度を高めることができる。
これによって、位相差ＩＱ信号を演算するために設けられるディジタル演算回路であるコレレータにＩＱ信号をそのまま入力する場合と比べて、コレレータの処理周期を遅くすることができ、実行速度に関するコレレータの負担を軽減することが可能となる。このように実行速度に関するコレレータの負担を低減することにより、測定可能な最大周波数を大きくして周波数測定精度を高めることができる。
しかしながらこのようなシリアルパラレル変換を行う場合には、コレレータが周波数測定を行うのに必要な全ての位相差ＩＱ信号を演算するために、コレレータに入力される１組のパラレルＩＱ信号データ全てにデータが含まれている必要がある。ここで受信信号の受信タイミングがシリアルパラレル変換周期に同期しているとは限らないことを考慮すると、ディジタル周波数測定装置の最小応答間隔として、シリアルパラレル変換周期の２倍程度を見込まなければならない。
したがってシリアルパラレル変換を行うシリアルパラレル変換周期を、最小測定周波数を測定するために必要な最長サンプリング周期と等しくすると、ディジタル周波数測定装置の最小応答間隔が最長サンプリング周期の２倍程度になり、シリアルパラレル変換を行わない場合と比べて大きく性能が低減することになる。
したがってシリアルパラレル変換を行うシリアルパラレル変換周期を、最小測定周波数を測定するために必要な最長サンプリング周期と等しくすると、ディジタル周波数測定装置の最小応答間隔が最長サンプリング周期の２倍程度になり、シリアルパラレル変換を行わない場合と比べて大きく性能が低減することになる。
そこで、本発明によるディジタル周波数測定装置では、シリアルパラレル変換を行うシリアルパラレル変換周期を短縮する。ここでシリアルパラレル変換周期の短縮によってコレレータを高速化する必要がないように、１つの位相差ＩＱ信号を演算するコレレータの処理周期をシリアルパラレル変換周期よりも長くする。
１つのコレレータの処理周期をシリアルパラレル変換周期よりも長くすると、順次変換されるパラレルＩＱ信号データを全て処理することができないため、受信信号の一部が無駄になり瞬間的な受信信号に対する測定精度が低下してしまう。そこで同じサンプリング周期に対して位相差ＩＱ信号を算出する副コレレータを複数設け、連続するシリアルパラレル変換周期で変換されたパラレルデータを異なる副コレレータに割り当てることによって、無駄になる受信信号を無くして測定精度を向上する。
１つのコレレータの処理周期をシリアルパラレル変換周期よりも長くすると、順次変換されるパラレルＩＱ信号データを全て処理することができないため、受信信号の一部が無駄になり瞬間的な受信信号に対する測定精度が低下してしまう。そこで同じサンプリング周期に対して位相差ＩＱ信号を算出する副コレレータを複数設け、連続するシリアルパラレル変換周期で変換されたパラレルデータを異なる副コレレータに割り当てることによって、無駄になる受信信号を無くして測定精度を向上する。
また、本発明によるディジタル周波数測定装置では、周波数測定精度を向上させるために、受信信号に対する位相ノイズを考慮する。
すなわち、位相差Ｉ信号及び位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、複数のサンプリング周期について算出された位相差ＩＱ信号同士の組合せと周波数とを対応付けるマッピングを行って、受信信号の測定周波数を決定するが、このマッピングを行う際の位相差ＩＱ信号同士の組合せと周波数との対応付けを、所定の位相誤差が生じた際に現れる位相差ＩＱ信号同士の組合せの出現頻度に従って予め設定する。
すなわち、位相差Ｉ信号及び位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、複数のサンプリング周期について算出された位相差ＩＱ信号同士の組合せと周波数とを対応付けるマッピングを行って、受信信号の測定周波数を決定するが、このマッピングを行う際の位相差ＩＱ信号同士の組合せと周波数との対応付けを、所定の位相誤差が生じた際に現れる位相差ＩＱ信号同士の組合せの出現頻度に従って予め設定する。
本発明により、アナログ遅延回路を用いた従来の周波数測定装置で生じていた温度変化による測定精度低下や測定時間の変動を防止し、かつ周波数範囲の測定が広く周波数測定精度が高いディジタル周波数測定装置が実現される。
以下、添付する図面を参照して本発明の実施例を説明する。図２は、本発明の第１実施例によるＩＦ信号周波数測定装置の概略構成図である。
図示するとおり、ＩＦ信号周波数測定装置１は、ＩＦ信号を入力する受信アンテナ１１と、周波数変換回路１２と、Ａ／Ｄ変換回路１３と、ディジタルＩ／Ｑ分離回路２０と、レベル補正回路３０と、コレレータ４０と、位相差検出・周波数変換回路５０と、を備えて構成される。
図示するとおり、ＩＦ信号周波数測定装置１は、ＩＦ信号を入力する受信アンテナ１１と、周波数変換回路１２と、Ａ／Ｄ変換回路１３と、ディジタルＩ／Ｑ分離回路２０と、レベル補正回路３０と、コレレータ４０と、位相差検出・周波数変換回路５０と、を備えて構成される。
受信アンテナ１１から受信された信号は正弦波であり、周波数変換回路１２によって周波数変換されここで後段のＡ／Ｄ変換回路１３が扱うことができる周波数にされる。そしてＡ／Ｄ変換回路１３は、周波数変換された受信信号を所定のＡ／Ｄ変換サンプリング周期Ｔｓ０でサンプリングして多ビット精度のディジタル受信信号に変換する。
次に、ディジタルＩ／Ｑ分離回路２０は、入力されたディジタル受信信号を、所定の交流基準信号に対して同相成分となるＩ信号と、交流基準信号に直交するＱ信号とに分離する。これらＩ信号及びＱ信号は、ディジタルＩ／Ｑ分離回路２０に入力された正弦波のディジタル受信信号が位相φを有するとき、Ｉ信号及びＱ信号はその振幅をａとすれば、Ｉ＝ａ×ｓｉｎφ、Ｑ＝ａ×ｃｏｓφで表現される。本実施例ではＩ信号及びＱ信号はそれぞれ８ビットのディジタル多値信号として生成される。
次に、ディジタルＩ／Ｑ分離回路２０は、入力されたディジタル受信信号を、所定の交流基準信号に対して同相成分となるＩ信号と、交流基準信号に直交するＱ信号とに分離する。これらＩ信号及びＱ信号は、ディジタルＩ／Ｑ分離回路２０に入力された正弦波のディジタル受信信号が位相φを有するとき、Ｉ信号及びＱ信号はその振幅をａとすれば、Ｉ＝ａ×ｓｉｎφ、Ｑ＝ａ×ｃｏｓφで表現される。本実施例ではＩ信号及びＱ信号はそれぞれ８ビットのディジタル多値信号として生成される。
分離されたＩ信号及びＱ信号はレベル補正回路３０に入力され、ここでその振幅ａが補正される。またＩ信号及びＱ信号の大きさは受信信号のレベルによって変動する。そこで、レベル補正回路３０はＩ信号及びＱ信号の角度情報φ（位相情報）を保ったまま、これらＩ信号及びＱ信号を表現するために用意されたビット数（上記例ではそれぞれ８ビット）により表現可能な最大値となるように、Ｉ信号及びＱ信号の振幅値を補正する。
このような補正は、例えばＩ信号の値及びＱ信号の値をインデックスとして入力して、補正後のＩ信号の値とＱ信号の値との割合（Ｉ／Ｑ）が、入力Ｉ信号及び入力Ｑ信号のそれと等しく、かつその振幅Ａ（Ａ＝（Ｉ2＋ｑ2）-1/2）が、Ｉ信号及びＱ信号を表現するために用意されたビット数により表現可能な最大値となるように補正されたＩ信号及びＱ信号を、戻り値として出力するように構成された演算回路や、ルックアップテーブルその他の手段により実現することが可能である。
このような補正は、例えばＩ信号の値及びＱ信号の値をインデックスとして入力して、補正後のＩ信号の値とＱ信号の値との割合（Ｉ／Ｑ）が、入力Ｉ信号及び入力Ｑ信号のそれと等しく、かつその振幅Ａ（Ａ＝（Ｉ2＋ｑ2）-1/2）が、Ｉ信号及びＱ信号を表現するために用意されたビット数により表現可能な最大値となるように補正されたＩ信号及びＱ信号を、戻り値として出力するように構成された演算回路や、ルックアップテーブルその他の手段により実現することが可能である。
ここで、Ｉ信号及びＱ信号は、後段のコレレータ４０において、各サンプリング周期に亘る受信信号の位相差を位相としかつ所定の交流基準信号と同相である位相差Ｉ信号、及び位相差Ｑ信号をそれぞれ算出するために使用され、さらにこの位相差Ｉ信号及び位相差Ｑ信号は、位相差検出・周波数変換回路５０によって周波数測定に使用される。
レベル補正回路３０によるＩ信号及びＱ信号の振幅補正によって、位相差Ｉ信号及び位相差Ｑ信号が示す受信信号の位相差情報の角度精度が向上し、周波数測定精度が向上する。この理由については後述する。
レベル補正回路３０によるＩ信号及びＱ信号の振幅補正によって、位相差Ｉ信号及び位相差Ｑ信号が示す受信信号の位相差情報の角度精度が向上し、周波数測定精度が向上する。この理由については後述する。
また本実施例では、レベル補正回路３０は受信信号のパルス幅時間検出を行う。上述のようにＩ信号及びＱ信号の振幅補正を行い振幅を増幅することで、データに含まれる微小ノイズと受信信号との峻別が容易となり安定したパルス幅時間検出が可能となる。
レベル補正回路３０により振幅が補正されたＩＱ信号は、本発明による位相差ＩＱ信号演算部であるコレレータ４０に入力される。コレレータ４０は、Ａ／Ｄ変換サンプリング周期Ｔｓ０ごとに順次入力されるＩＱ信号の列から、所定の複数のサンプリング周期Ｔｓｉ（ｉは正の自然数）で値を取り出し、各サンプリング周期を経た２つの時刻におけるＩＱ信号を演算して、そのサンプリング周期に亘る受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する。以下本実施例ではサンプリング周期Ｔｓｉの個数を６個として説明するが、本発明はこれに限られず他の個数のサンプリング周期を使用してもよい。
図３は、コレレータ４０の動作を説明するタイミングチャートである。図３において、第１段はディジタル信号に変換された受信信号Ｓを示し、第２段は受信信号Ｓをディジタル信号に変換する際に使用されたＡ／Ｄ変換サンプリング周期Ｔｓ０に対応するＡ／Ｄ変換サンプリングクロックＣｓ０を示し、第３段は受信信号Ｓを分離したＩＱ信号のデータＤｓの列を示し、第４〜９段は位相差ＩＱ信号の算出に使用するＩＱ信号を取り出すそれぞれ異なる６つのサンプリング周期Ｔｓ１〜Ｔｓ６に対応するサンプリングクロックＣｓ１〜Ｃｓ６を示す。
ここに、第１段の受信信号Ｓ及び第３段においてデータＤｓに付された１〜３８の数字は、それぞれの段における各データの時系列順の順序を示し、また同じ番号が付された受信信号ＳとデータＤｓとは、当該受信信号ＳをＩＱ分離したデータが当該データＤｓであることを示す。
ここに、第１段の受信信号Ｓ及び第３段においてデータＤｓに付された１〜３８の数字は、それぞれの段における各データの時系列順の順序を示し、また同じ番号が付された受信信号ＳとデータＤｓとは、当該受信信号ＳをＩＱ分離したデータが当該データＤｓであることを示す。
図示するように、第１のサンプリングクロックＣｓ１はＡ／Ｄ変換サンプリングクロックＣｓ０と等しく、第２のサンプリングクロックＣｓ２を第１のサンプリングクロックＣｓ１の２倍の周期とし、第３のサンプリングクロックＣｓ３を第２のサンプリングクロックＣｓ２の２倍の周期とし、第４のサンプリングクロックＣｓ４を第３のサンプリングクロックＣｓ３の２倍の周期とし、第５のサンプリングクロックＣｓ５を第４のサンプリングクロックＣｓ４の２倍の周期とし、第６のサンプリングクロックＣｓ６を第５のサンプリングクロックＣｓ５の２倍の周期とする。
すなわち、あるサンプリングクロックＣｓｉに対して１段遅いサンプリングクロックＣｓ（ｉ＋１）が、サンプリングクロックＣｓｉの２倍の周期となるように設定する。
コレレータ４０は、これら６つのサンプリング周期Ｔｓｉ（ｉ＝１〜６）で取り出した２つ時刻におけるＩＱ信号データを用いて、各サンプリング周期Ｔｉに亘って受信信号に生じる位相差を位相とし、かつ互いに直交する位相差Ｉ信号Ｙｉ及び位相差Ｑ信号Ｘｉを算出する。
すなわち、あるサンプリングクロックＣｓｉに対して１段遅いサンプリングクロックＣｓ（ｉ＋１）が、サンプリングクロックＣｓｉの２倍の周期となるように設定する。
コレレータ４０は、これら６つのサンプリング周期Ｔｓｉ（ｉ＝１〜６）で取り出した２つ時刻におけるＩＱ信号データを用いて、各サンプリング周期Ｔｉに亘って受信信号に生じる位相差を位相とし、かつ互いに直交する位相差Ｉ信号Ｙｉ及び位相差Ｑ信号Ｘｉを算出する。
本実施例では、コレレータ４０は次式に基づいて位相差Ｉ信号Ｘｉ’及び位相差Ｑ信号Ｙｉ’を算出してする。
Ｘｉ’＝I１×Ｑ２−Ｑ１×Ｉ２
Ｙｉ’＝Ｑ１×Ｑ２＋Ｉ１×Ｉ２
そして、コレレータ４０は、６つのサンプリング周期Ｔｓｉに対するそれぞれの位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉとして、上記算出した位相差Ｉ信号Ｘｉ’及び位相差Ｑ信号Ｙｉ’の符号ビットを出力する。
これら位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉ（ｉ＝１〜６）は、後述するように後段の位相差検出・周波数変換回路５０において、それぞれｆｓ／２、ｆｓ／４、ｆｓ／８、ｆｓ／１６、ｆｓ／３２、ｆｓ／６４の周波数を検出するために使用される。ここに周波数ｆｓは、Ａ／Ｄ変換サンプリングクロックＣｓ０であり最も短いサンプリングクロックＣｓ１に対応するサンプリング周波数である。
Ｘｉ’＝I１×Ｑ２−Ｑ１×Ｉ２
Ｙｉ’＝Ｑ１×Ｑ２＋Ｉ１×Ｉ２
そして、コレレータ４０は、６つのサンプリング周期Ｔｓｉに対するそれぞれの位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉとして、上記算出した位相差Ｉ信号Ｘｉ’及び位相差Ｑ信号Ｙｉ’の符号ビットを出力する。
これら位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉ（ｉ＝１〜６）は、後述するように後段の位相差検出・周波数変換回路５０において、それぞれｆｓ／２、ｆｓ／４、ｆｓ／８、ｆｓ／１６、ｆｓ／３２、ｆｓ／６４の周波数を検出するために使用される。ここに周波数ｆｓは、Ａ／Ｄ変換サンプリングクロックＣｓ０であり最も短いサンプリングクロックＣｓ１に対応するサンプリング周波数である。
また、最も長いサンプリング周期であるＴｓ６については、上記算出した位相差Ｉ信号Ｘｉ’及び位相差Ｑ信号Ｙｉ’の振幅情報Ｄｘ及びＤｙも併せて出力する。ここではＤｘ及びＤｙを４ビット情報の多値信号とし、算出された１６ビットの位相差Ｉ信号Ｘｉ’及び位相差Ｑ信号Ｙｉ’のうちの上位ビットを使用する。
これら振幅情報Ｄｘ及びＤｙは、後述するように後段の位相差検出・周波数変換回路５０においてｆｓ／６４より低い周波数を検出するために使用される。
これら振幅情報Ｄｘ及びＤｙは、後述するように後段の位相差検出・周波数変換回路５０においてｆｓ／６４より低い周波数を検出するために使用される。
図４は、図２に示す位相差検出・周波数変換回路５０の概略構成図である。位相差検出・周波数変換回路５０は、位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉ（ｉ＝１〜６）を入力し、これらの値の組合せと受信信号の周波数とを対応付ける位相差／周波数変換テーブル５１を備えている。
図５に位相差／周波数変換テーブル５１の設定例を示す。図５の例では、説明の簡単のため２つ分のサンプリング周期Ｔｓｉ（ｉ＝１及び２）に対して算出した位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉと受信信号の周波数とを対応付けるテーブルの例を示す。
上記の通り、位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉは、位相差Ｉ信号Ｙｉ’及び位相差Ｑ信号Ｘｉ’の符号ビットであり、これらの組合せによって位相差０〜９０度（Ｘｉ＝０、Ｙｉ＝０）、９０〜１８０度（Ｘｉ＝０、Ｙｉ＝１）、１８０〜２７０度（Ｘｉ＝１、Ｙｉ＝１）及び２７０〜３６０度（Ｘｉ＝１、Ｙｉ＝０）を示す４つの状態を有することが可能である。
図５に位相差／周波数変換テーブル５１の設定例を示す。図５の例では、説明の簡単のため２つ分のサンプリング周期Ｔｓｉ（ｉ＝１及び２）に対して算出した位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉと受信信号の周波数とを対応付けるテーブルの例を示す。
上記の通り、位相差Ｉ信号Ｘｉ及び位相差Ｑ信号Ｙｉは、位相差Ｉ信号Ｙｉ’及び位相差Ｑ信号Ｘｉ’の符号ビットであり、これらの組合せによって位相差０〜９０度（Ｘｉ＝０、Ｙｉ＝０）、９０〜１８０度（Ｘｉ＝０、Ｙｉ＝１）、１８０〜２７０度（Ｘｉ＝１、Ｙｉ＝１）及び２７０〜３６０度（Ｘｉ＝１、Ｙｉ＝０）を示す４つの状態を有することが可能である。
ここで第１のサンプリング周期Ｔｓ１はＡ／Ｄ変換のサンプリング周波数ｆｓに対応するから、第１のサンプリング周期Ｔｓ１に対して算出した位相差ＩＱ信号Ｘ１，Ｙ１により、角度情報が位相差０〜１８０度であるときに受信信号の周波数ｆｒは０〜ｆｓ／２の範囲にあり、その角度情報が位相差１８０〜３６０度であるときにｆｓ／２〜ｆｓの範囲にあることを識別することができる。
同様に第２のサンプリング周期Ｔｓ２に対して算出した位相差ＩＱ信号Ｘ２，Ｙ２により、角度情報が位相差０〜１８０度であるときに受信信号の周波数ｆｒは０〜ｆｓ／４の範囲にあり、その角度情報が位相差１８０〜３６０度であるときにｆｓ／４〜ｆｓ／２の範囲にあることを識別することができる。
したがって図５に示すテーブルでは、第１〜４行目に示される２組の位相差ＩＱ信号の４ビットの値の組合せのそれぞれに対応して、第５行目に示した周波数を対応付けるように設定する。
同様に第２のサンプリング周期Ｔｓ２に対して算出した位相差ＩＱ信号Ｘ２，Ｙ２により、角度情報が位相差０〜１８０度であるときに受信信号の周波数ｆｒは０〜ｆｓ／４の範囲にあり、その角度情報が位相差１８０〜３６０度であるときにｆｓ／４〜ｆｓ／２の範囲にあることを識別することができる。
したがって図５に示すテーブルでは、第１〜４行目に示される２組の位相差ＩＱ信号の４ビットの値の組合せのそれぞれに対応して、第５行目に示した周波数を対応付けるように設定する。
以下、位相差ＩＱ信号に位相誤差が生じた場合に対応する位相差／周波数変換テーブル５１の設定方法について説明する。ここでも説明の簡単のため２つ分のサンプリング周期Ｔｓｉ（ｉ＝１及び２）に対して算出した位相差ＩＱ信号について例を示す。
またここでは、各サンプリング周波数Ｔｓｉに対して算出したそれぞれの位相差ＩＱ信号Ｘｉ、Ｙｉにおいて位相誤差が発生する場合、その位相誤差による位相差ＩＱの位相回転の大きさは、何れの位相差ＩＱ信号Ｘｉ、Ｙｉに発生しても同じ大きさであるものと想定し、また、ある位相差ＩＱ信号Ｘｉ、Ｙｉに対して位相誤差が発生する場合にはその位相誤差は同相成分Ｘｉと直交成分Ｙｉとで同じ方向に発生するものと考える。
なお誤差原因がノイズによる場合には、位相誤差がこのような性質になるとは補償されない。しかし回路の位相歪みや２波同時入力を原因とする場合には位相誤差は上記性質を有する。本方法により設定された位相差／周波数変換テーブル５１により、位相歪みや２波同時入力により生じる周波数測定誤差を防止することが可能である。
またここでは、各サンプリング周波数Ｔｓｉに対して算出したそれぞれの位相差ＩＱ信号Ｘｉ、Ｙｉにおいて位相誤差が発生する場合、その位相誤差による位相差ＩＱの位相回転の大きさは、何れの位相差ＩＱ信号Ｘｉ、Ｙｉに発生しても同じ大きさであるものと想定し、また、ある位相差ＩＱ信号Ｘｉ、Ｙｉに対して位相誤差が発生する場合にはその位相誤差は同相成分Ｘｉと直交成分Ｙｉとで同じ方向に発生するものと考える。
なお誤差原因がノイズによる場合には、位相誤差がこのような性質になるとは補償されない。しかし回路の位相歪みや２波同時入力を原因とする場合には位相誤差は上記性質を有する。本方法により設定された位相差／周波数変換テーブル５１により、位相歪みや２波同時入力により生じる周波数測定誤差を防止することが可能である。
図６及び図７に、各周波数ｆｓ〜１／４×ｆｓをそれぞれ受信した際に、４５度の位相誤差が重畳した位相差ＩＱ信号が取りうる値を示す。ここに、図６の（Ａ）は位相差ＩＱ信号Ｘ２及びＹ２に右シフト（プラス方向の誤差）が生じた場合を示し、図６の（Ｂ）は位相差ＩＱ信号Ｘ２及びＹ２に左シフト（マイナス方向の誤差）が生じた場合を示し、図６の（Ｃ）は位相差ＩＱ信号Ｘ１及びＹ１に右シフト（プラス方向の誤差）が生じた場合を示し、図６の（Ｄ）は位相差ＩＱ信号Ｘ１及びＹ１に左シフト（マイナス方向の誤差）が生じた場合を示す。
また図７の（Ａ）は位相差ＩＱ信号Ｘ１、Ｙ１、Ｘ２及びＹ２に右シフトが生じた場合を示し、図７の（Ｂ）は位相差ＩＱ信号Ｘ１、Ｙ１、Ｘ２及びＹ２に左シフトが生じた場合を示し、図７の（Ｃ）は位相差ＩＱ信号Ｘ１及びＹ１に右シフトが生じＸ２及びＹ２に左シフトが生じた場合を示し、図７の（Ｄ）は位相差ＩＱ信号Ｘ１及びＹ１に左シフトが生じＸ２及びＹ２に右シフトが生じた場合を示す。
なお各表において最下行のコード欄は、位相差ＩＱ信号Ｘ１、Ｙ１、Ｘ２及びＹ２の組合せにより構成される４ビットデータを数値として表すコードである。
なお各表において最下行のコード欄は、位相差ＩＱ信号Ｘ１、Ｙ１、Ｘ２及びＹ２の組合せにより構成される４ビットデータを数値として表すコードである。
図８は、図６及び図７に示した各ケースにおいて生じた各位相差ＩＱ信号の出現頻度を示す。図８の（Ａ）では上記８通りの位相誤差が生じるケースに加え、位相誤差が生じないケースの合計９通りを考慮し、かつ各ケースの発生頻度が全て同じと仮定した場合の各位相差ＩＱ信号である。
例えば、コード「３」の場合、すなわち位相差ＩＱ信号が、Ｘ１＝１、Ｙ１＝１、Ｘ２＝０及びＹ２＝０の値を取るときには、上記９通りのケースの中で、受信信号の周波数が３／４×ｆｓであるケースが８回と一番多く、ついで１／２×ｆｓであるケースが３回となっており、受信信号の周波数が３／４×ｆｓである蓋然性が最も高いことが分かる。
例えば、コード「３」の場合、すなわち位相差ＩＱ信号が、Ｘ１＝１、Ｙ１＝１、Ｘ２＝０及びＹ２＝０の値を取るときには、上記９通りのケースの中で、受信信号の周波数が３／４×ｆｓであるケースが８回と一番多く、ついで１／２×ｆｓであるケースが３回となっており、受信信号の周波数が３／４×ｆｓである蓋然性が最も高いことが分かる。
したがって、図８に示す出現頻度表を位相差／周波数変換テーブル５１として用い、入力したコードに対して、このコードの出現頻度が高かった周波数を測定周波数として決定することにより、位相誤差の影響を防止して適切な測定周波数を決定することが可能となる。なお簡単のため上記説明では９通りのケースがいずれも同じ確率で発生するものとして位相差ＩＱ信号の組合せの出現頻度を求めたが、実際には各位相誤差が生じうる出現確率の違いを各シミュレーション等で検討して予め想定し、この予め想定された出現確率で各位相誤差が発生すものと想定して、位相差ＩＱ信号の組合せの出現頻度を求めることが望ましい。
なお図８の（Ａ）を参照すると、複数の周波数において同一のコードが出現していることが分かる。このことは、同一のコードが出現している複数の周波数間に測定周波数を取り違える可能性があることを示している。ここで隣接する周波数（ｆｓと３／４×ｆｓ、３／４×ｆｓと１／２×ｆｓ、１／２×ｆｓと３／４×ｆｓ）の間で取り違えることを測定許容誤差として許容するとしても、例えばコード「２」において隣接しない周波数である１／４×ｆｓと３／４×ｆｓとを取り違える可能性がある。
したがって、このような２つのサンプリング周波数Ｔｓ１及びＴｓ２を用いて測定する場合には、位相誤差の大きさが４５度であると所望の許容誤差で測定することができないことが分かる。
したがって、このような２つのサンプリング周波数Ｔｓ１及びＴｓ２を用いて測定する場合には、位相誤差の大きさが４５度であると所望の許容誤差で測定することができないことが分かる。
図８の（Ｂ）は、位相誤差の大きさが３０度であると想定して同様のシミュレーションにより算出した位相差ＩＱ信号の出現頻度表である。表において丸印は出現頻度が大きいコードであることを示し、三角印は出現頻度が小さいコードであることを示す。図８の（Ｂ）により想定する位相誤差の大きさを３０度に低減することによって、隣接しない周波数間において同じコードとなる場合が低減していることが分かる。
このようにして、予め想定した発生頻度及び大きさで位相誤差が位相差ＩＱ信号に重畳した場合の位相差ＩＱ信号の出現頻度表を作成して位相差／周波数変換テーブル５１として使用し、かつこのテーブル５１によって所定の許容周波数誤差を超えた周波数間で同じ位相差ＩＱ信号が出現することがないように、位相許容誤差の大きさを決定して、かかる位相許容誤差に準拠した回路構成を行うことによって、許容周波数誤差を超えた周波数への誤分析を防ぐことが可能となる。
さらに位相差検出・周波数変換回路５０は、最も長いサンプリング周期Ｔｓ６について算出された位相差ＩＱ信号の振幅情報Ｄｘ及びＤｙに基づいて、ｆｓ／６４より低い周波数を検出するための周波数変数テーブル５２を備える。
図９は、図４にしめす周波数変数テーブル５２の設定例の全体図である。
周波数変数テーブル５２は、サンプリング周期Ｔｓ６について算出した位相差ＩＱ信号の符号情報Ｘ６及びＹ６並びに振幅情報Ｄｘ及びＤｙをインデックスとして、測定周波数に対応した周波数変数を決定するルックアップテーブルにより実現することが可能である。例えば、Ｙ６＝０及びＸ６＝０並びにＤｙ＝０及びＤｘ＝１５の組合せに対し、周波数変数「３２」を決定する。
図９は、図４にしめす周波数変数テーブル５２の設定例の全体図である。
周波数変数テーブル５２は、サンプリング周期Ｔｓ６について算出した位相差ＩＱ信号の符号情報Ｘ６及びＹ６並びに振幅情報Ｄｘ及びＤｙをインデックスとして、測定周波数に対応した周波数変数を決定するルックアップテーブルにより実現することが可能である。例えば、Ｙ６＝０及びＸ６＝０並びにＤｙ＝０及びＤｘ＝１５の組合せに対し、周波数変数「３２」を決定する。
符号情報Ｘ６及びＹ６並びに振幅情報Ｄｘ及びＤｙによって位相差ＩＱ信号を表現する２次元空間は、符号情報Ｘ６及びＹ６の値の組合せによって第１象限（Ｙ６＝０、Ｘ６＝０）、第２象限（Ｙ６＝１、Ｘ６＝０）、第３象限（Ｙ６＝１、Ｙ６＝０）及び第４象限（Ｙ６＝０、Ｘ６＝１）に区分けされ、振幅情報Ｄｘ及びＤｙは各象限内の９０度の範囲の角度情報を示すために使用される。このようなＤｘ及びＤｙとして、本実施例では５ビットにより補数表現した２進数データの振幅情報のうちの符号ビットを除いた残りの４ビット部分を使用してよい。
図１０〜図１３は、図９に示した周波数変数テーブル５２の第１〜第４象限の各部分の設定例を示す図である。
図１０〜図１３は、図９に示した周波数変数テーブル５２の第１〜第４象限の各部分の設定例を示す図である。
図１４は、サンプリング周期Ｔｓ６について算出した位相差ＩＱ信号の位相差の角度精度と測定可能な周波数の関係を説明する図である。
上述した位相差／周波数変換テーブル５１による周波数の測定では、あるサンプリング周期Ｔｓｉより一段短いサンプリング周期Ｔｓ（ｉ−１）が周期Ｔｓｉの１／２となるように各サンプリング周期Ｔｓｉを設定し、そして各サンプリング周期Ｔｓｉにおける位相差ＩＱ信号を、符号情報Ｘｉ及びＹｉによって０度〜９０度、９０度〜１８０度、１８０度〜２７０度及び２７０度〜３６０度の角度範囲で表し、位相差ＩＱ信号の位相が４つ象限のいずれに属するかによって検出する。
上述した位相差／周波数変換テーブル５１による周波数の測定では、あるサンプリング周期Ｔｓｉより一段短いサンプリング周期Ｔｓ（ｉ−１）が周期Ｔｓｉの１／２となるように各サンプリング周期Ｔｓｉを設定し、そして各サンプリング周期Ｔｓｉにおける位相差ＩＱ信号を、符号情報Ｘｉ及びＹｉによって０度〜９０度、９０度〜１８０度、１８０度〜２７０度及び２７０度〜３６０度の角度範囲で表し、位相差ＩＱ信号の位相が４つ象限のいずれに属するかによって検出する。
ここで、あるサンプリング周期Ｔｓｉにおいて生じる受信信号の位相差は、その周期より一段短いサンプリング周期Ｔｓ（ｉ−１）における位相差の２倍となる。このため１段長い周期Ｔｓｉにおける位相差ＩＱ信号は、１段短い周期Ｔｓ（ｉ−１）における位相差ＩＱ信号の角度範囲の半分（０〜１８０度）を全象限とし、さらにこれを４つの角度状態に分割して表現することになる。
したがって、最長サンプリング周期Ｔｓ６において検出した位相差ＩＱ信号の位相差検出において、位相差Ｉ信号及び位相差Ｑ信号の振幅情報Ｄｘ及びＤｙを使用して、位相差ＩＱ信号の位相情報をより高い分解能で検出することにより、さらに長いサンプリング周期で受信信号の位相差を検出した場合と同じ精度で受信信号の周波数を測定することが可能となる。
例えば、サンプリング周期Ｔｓ６において検出した位相差の検出分解能を高めて、０〜２７０度までの範囲を４つの角度範囲で検出すれば、サンプリング周期ｆｓ／４８で位相差の符号を検出するのと同じ位相差検出精度が得られる。同様に０〜１８０度、０〜９０度を４つの角度範囲で検出すれば、それぞれサンプリング周期ｆｓ／６４及びｆｓ／１２８度で位相差の符号を検出するのと同じ位相差検出精度が得られる。
このように、サンプリング周期をさせずに位相差の検出精度を上げて測定可能最小周波数を小さくすることにより、最小受信パルス幅や測定周波数の確定時間を増大させることなく周波数測定装置１の測定精度を向上させる。
このように、サンプリング周期をさせずに位相差の検出精度を上げて測定可能最小周波数を小さくすることにより、最小受信パルス幅や測定周波数の確定時間を増大させることなく周波数測定装置１の測定精度を向上させる。
図１５は、図４に示す周波数変数テーブル５２による周波数決定方法の説明図である。位相差ＩＱ信号の振幅情報Ｄｘ及びＤｙを入力すると、周波数変数テーブル５２は振幅情報Ｄｘ及びＤｙをインデックスにして、入力されたＤｘ及びＤｙの値の組合せに一意に対応する周波数変数を決定する。
振幅情報Ｄｘ及びＤｙは、サンプリング周期Ｔｓ６に亘る受信信号の位相差を位相とする同相成分及び直交成分であるから、インデックスＤｘ及びＤｙの組合せはその比によって位相差を示す。したがって周波数変数テーブル５２内に格納される各周波数変数は、各周波数変数を取り出す際に使用されるインデックスＤｘ及びＤｙの比によって定まる位相差に比例するように設定される。
図１５の例では周波数変数は５ビットで表現され、０〜９０度までの角度を１〜３２までの整数を用いて表現する。
振幅情報Ｄｘ及びＤｙは、サンプリング周期Ｔｓ６に亘る受信信号の位相差を位相とする同相成分及び直交成分であるから、インデックスＤｘ及びＤｙの組合せはその比によって位相差を示す。したがって周波数変数テーブル５２内に格納される各周波数変数は、各周波数変数を取り出す際に使用されるインデックスＤｘ及びＤｙの比によって定まる位相差に比例するように設定される。
図１５の例では周波数変数は５ビットで表現され、０〜９０度までの角度を１〜３２までの整数を用いて表現する。
図４に戻り位相差検出・周波数変換回路５０は、符号情報Ｘ６及びＹ６を用いて位相差が０〜９０度、９０度〜１８０度、１８０度〜２７０度及び２７０度〜３６０度のいずれの範囲にあるかに応じてそれぞれ、０、３２、６４及び９６の周波数変数を演算する乗算器５３を備える。
そして周波数変数テーブル５２から出力される周波数変数と、乗算器５３から出力される周波数変数を加算器５４にて加算することにより、角度範囲０〜３６０度の周波数変数を算出して、この周波数変数に最小分析周波数Ｆ１を乗算することによって測定周波数を決定する。ここに最小分析周波数は、Ｆ１＝（サンプリング周波数）／（周波数変数の最大値）であり、本例ではＦ１＝（ｆｓ／３２）／１２８となる。
そして周波数変数テーブル５２から出力される周波数変数と、乗算器５３から出力される周波数変数を加算器５４にて加算することにより、角度範囲０〜３６０度の周波数変数を算出して、この周波数変数に最小分析周波数Ｆ１を乗算することによって測定周波数を決定する。ここに最小分析周波数は、Ｆ１＝（サンプリング周波数）／（周波数変数の最大値）であり、本例ではＦ１＝（ｆｓ／３２）／１２８となる。
図１５に戻り、サンプリング周期Ｔｓ６に亘る受信信号の位相差を必要な精度で検出するには、振幅情報Ｄｘ及びＤｙが必要な精度で計算され必要な振幅を有しなければならない。例えば図１５に示すように１つの象限を４つの角度範囲に区分けして位相差を検出するためには、濃い網掛け部分で示した最小振幅値より大きくなければならない（なお、最大振幅値を薄い網掛け部分で示す）。
ここで、上述した位相差ＩＱ信号の算出式、
Ｘｉ’＝I１×Ｑ２−Ｑ１×Ｉ２
Ｙｉ’＝Ｑ１×Ｑ２＋Ｉ１×Ｉ２
からも分かるとおり、位相差ＩＱ信号の振幅値は、受信信号を直交検波したＩ信号及びＱ信号の振幅値に依存する。このため本発明に係る周波数測定装置１では、レベル補正回路３０によって上記の通りＩ信号及びＱ信号の振幅値を補正する。この補正によって振幅情報Ｄｘ及びＤｙが示す振幅値は、図１５において網掛けで示した範囲の最小振幅値〜最大振幅値の間の値となるように補正される。
Ｘｉ’＝I１×Ｑ２−Ｑ１×Ｉ２
Ｙｉ’＝Ｑ１×Ｑ２＋Ｉ１×Ｉ２
からも分かるとおり、位相差ＩＱ信号の振幅値は、受信信号を直交検波したＩ信号及びＱ信号の振幅値に依存する。このため本発明に係る周波数測定装置１では、レベル補正回路３０によって上記の通りＩ信号及びＱ信号の振幅値を補正する。この補正によって振幅情報Ｄｘ及びＤｙが示す振幅値は、図１５において網掛けで示した範囲の最小振幅値〜最大振幅値の間の値となるように補正される。
さらに振幅情報Ｄｘ及びＤｙは、必要な振幅を有するだけでなく必要な精度で算出される必要がある。上記の通り位相差ＩＱ信号は２時刻において受信した受信信号を分離した２つのＩＱ信号から算出され、またＩＱ信号の大きさは受信信号の振幅の変動によって変動する。また本構成では振幅情報Ｄｘ及びＤｙのビット数を４ビットに制限しているため、振幅情報Ｄｘ及びＤｙは、それぞれ８ビットのＩ信号及びＱ信号から算出した１６ビット分の信号のうちの符号ビットを除いた上位４ビットを使用している。
このためレベル補正回路３０がない場合、２時刻におけるそれぞれＩＱ信号の振幅値に大小があると、振幅値が小さい方のＩＱ信号が有する角度情報が欠落する場合が生じる。
したがって、上記の通りレベル補正回路３０が、異なる時刻間における受信信号の振幅の変化によらずにＩＱ信号の振幅を常にほぼ同様になるよう補正することによって、振幅情報Ｄｘ及びＤｙの角度精度が維持される。
なお、振幅情報Ｄｘ及びＤｙの計算精度を向上するために、コレレータ４０は順次算出された振幅情報の移動平均値を算出して振幅情報Ｄｘ及びＤｙとして出力してもよく、このための移動平均値算出手段を備えてもよい。
したがって、上記の通りレベル補正回路３０が、異なる時刻間における受信信号の振幅の変化によらずにＩＱ信号の振幅を常にほぼ同様になるよう補正することによって、振幅情報Ｄｘ及びＤｙの角度精度が維持される。
なお、振幅情報Ｄｘ及びＤｙの計算精度を向上するために、コレレータ４０は順次算出された振幅情報の移動平均値を算出して振幅情報Ｄｘ及びＤｙとして出力してもよく、このための移動平均値算出手段を備えてもよい。
次に本発明の第２実施例によるＩＦ信号周波数測定装置について説明する。
近年の技術進歩により、アナログディジタル変換回路の処理速度が飛躍的に向上し、現在ではギガヘルツのビットレートでサンプリングが可能となっている。このような高速なサンプリングレートで受信信号を処理することにより、測定可能な最大周波数をより高めることが可能である。しかしながら受信信号のサンプリング周期を短くすると、位相差を算出するコレレータ４０内のディジタル演算回路を高い処理速度で動作させる必要があり、このような高い動作速度を実現する回路は困難であり、実現してもそのコストが高価になる。
そこで、以下に述べる実施例では、受信信号を順次サンプリングしてシーケンシャルにディジタル変換された受信信号の列を、所定個数分まとめてパラレルデータに変換してからコレレータ４０に入力することによって、アナログディジタル変換のサンプリング速度向上により生じるコレレータ４０のレート問題を解決する。
近年の技術進歩により、アナログディジタル変換回路の処理速度が飛躍的に向上し、現在ではギガヘルツのビットレートでサンプリングが可能となっている。このような高速なサンプリングレートで受信信号を処理することにより、測定可能な最大周波数をより高めることが可能である。しかしながら受信信号のサンプリング周期を短くすると、位相差を算出するコレレータ４０内のディジタル演算回路を高い処理速度で動作させる必要があり、このような高い動作速度を実現する回路は困難であり、実現してもそのコストが高価になる。
そこで、以下に述べる実施例では、受信信号を順次サンプリングしてシーケンシャルにディジタル変換された受信信号の列を、所定個数分まとめてパラレルデータに変換してからコレレータ４０に入力することによって、アナログディジタル変換のサンプリング速度向上により生じるコレレータ４０のレート問題を解決する。
図１６に本発明の第２実施例によるＩＦ信号周波数測定装置の概略構成図を示す。本実施例では、コレレータ４０を、それぞれ固有の１つのサンプリング周期Ｔｓ１〜Ｔｓ６における位相差ＩＱ信号を算出するコレレータＣＲ１〜ＣＲ６を複数組み合わせた多段コレレータとして構成する。
多段コレレータ４０に含まれるコレレータＣＲｉ（ｉは正の整数）の段数は、サンプリング周期Ｔｓｉの個数に対応し、本実施例では６段としたが本発明はこれに限定されず、測定しようとする周波数帯域幅によって他の段数を採用してもよい。
さらにコレレータ４０は、Ａ／Ｄ変換回路１３によって変換された時系列の順に入力したＩＱ信号の値の列を、周期のシリアルパラレル変換周期毎に、１組のパラレルＩＱ信号データに変換するシリアルパラレル変換回路４１を、各コレレータＣＲｉの前段に備える。コレレータ４０に入力されたＩＱ信号の列は、シリアルパラレル変換回路４１にてパラレルデータに変換された後に、各コレレータＣＲｉに入力される。
多段コレレータ４０に含まれるコレレータＣＲｉ（ｉは正の整数）の段数は、サンプリング周期Ｔｓｉの個数に対応し、本実施例では６段としたが本発明はこれに限定されず、測定しようとする周波数帯域幅によって他の段数を採用してもよい。
さらにコレレータ４０は、Ａ／Ｄ変換回路１３によって変換された時系列の順に入力したＩＱ信号の値の列を、周期のシリアルパラレル変換周期毎に、１組のパラレルＩＱ信号データに変換するシリアルパラレル変換回路４１を、各コレレータＣＲｉの前段に備える。コレレータ４０に入力されたＩＱ信号の列は、シリアルパラレル変換回路４１にてパラレルデータに変換された後に、各コレレータＣＲｉに入力される。
図１７及び図１８は、シリアルパラレル変換回路４１によるシリアルパラレル変換処理を説明するタイミングチャートであり、図１９は、各コレレータＣＲｉへのデータ入力タイミングを示すタイミングチャートである。
図１７において、第１段はディジタル信号に変換された受信信号Ｓを示し、第２段は受信信号Ｓをディジタル信号に変換する際に使用されたＡ／Ｄ変換サンプリング周期Ｔｓ０に対応するＡ／Ｄ変換サンプリングクロックＣｓ０を示し、第３段は受信信号Ｓを分離したＩＱ信号のデータＤｓの列を示し、第４〜９段は位相差ＩＱ信号の算出に使用するＩＱ信号を取り出すそれぞれ異なる６つのサンプリング周期Ｔｓ１〜Ｔｓ６に対応するサンプリングクロックＣｓ１〜Ｃｓ６を示す。
ここに、第１段の受信信号Ｓ及び第３段においてデータＤｓに付された１Ａ〜３Ｆの記号は、それぞれの段における各データの時系列順の順序を示し、また同じ記号が付された受信信号ＳとデータＤｓとは、当該受信信号ＳをＩＱ分離したデータが当該データＤｓであることを示す。
図１７において、第１段はディジタル信号に変換された受信信号Ｓを示し、第２段は受信信号Ｓをディジタル信号に変換する際に使用されたＡ／Ｄ変換サンプリング周期Ｔｓ０に対応するＡ／Ｄ変換サンプリングクロックＣｓ０を示し、第３段は受信信号Ｓを分離したＩＱ信号のデータＤｓの列を示し、第４〜９段は位相差ＩＱ信号の算出に使用するＩＱ信号を取り出すそれぞれ異なる６つのサンプリング周期Ｔｓ１〜Ｔｓ６に対応するサンプリングクロックＣｓ１〜Ｃｓ６を示す。
ここに、第１段の受信信号Ｓ及び第３段においてデータＤｓに付された１Ａ〜３Ｆの記号は、それぞれの段における各データの時系列順の順序を示し、また同じ記号が付された受信信号ＳとデータＤｓとは、当該受信信号ＳをＩＱ分離したデータが当該データＤｓであることを示す。
図１８において、第１段は図１７の第３段に示したＩＱ信号のデータＤｓの列を示し、第２段はシリアルパラレル変換回路４１がシリアルパラレル変換を行うタイミングを表すシリアルパラレル変換クロックＣｓｐを示し、第３段はシリアルパラレル変換された後のパラレルＩＱ信号データＤｐを示す。第１段のデータＤｓ及び第３段のパラレルＩＱ信号データＤｐに付された１Ａ〜３Ｆの記号は、第１段における各データの時系列順の順序を示し、また同じ記号が付されたデータＤｓ及びＤｐの内容は同一であることを示す。
図１９において、第１段は図１８の第２段に示したシリアルパラレル変換クロックＣｓｐを示し、第２段は図１８の第３段に示したパラレルＩＱ信号データＤｐ示し、第３段は各コレレータＣＲｉが１回の位相差ＩＱ信号の演算処理を行うタイミングを表すコレレータ動作クロックＣｃを示し、第４〜９段は各コレレータＣＲｉが位相差ＩＱ信号の演算処理を行う際に使用するＩＱ信号データを示す。
図１７に戻り、１回分の周波数測定に必要なＩＱデータＤｓの数は、サンプリング周期が異なる全てのコレレータＣＲｉにデータが行き渡るデータ１Ａ〜３Ａの３３個（２(コレレータ段数-1)＋１）であることが分かる。
しかし、ここで受信信号の受信タイミングがシリアルパラレル変換周期に同期しているとは限らず信号の受信は変換周期の途中から開始するため、ディジタル周波数測定装置の最小応答間隔はシリアルパラレル変換周期の２倍程度となる。このため、これら３３個分全てのデータＤｓの列毎にシリアルパラレル変換できるようにシリアルパラレル変換周期を定めると、周波数測定装置１の最小応答間隔がシリアルパラレル変換を行わない場合と比べて約２倍となり性能の低減を招く。
しかし、ここで受信信号の受信タイミングがシリアルパラレル変換周期に同期しているとは限らず信号の受信は変換周期の途中から開始するため、ディジタル周波数測定装置の最小応答間隔はシリアルパラレル変換周期の２倍程度となる。このため、これら３３個分全てのデータＤｓの列毎にシリアルパラレル変換できるようにシリアルパラレル変換周期を定めると、周波数測定装置１の最小応答間隔がシリアルパラレル変換を行わない場合と比べて約２倍となり性能の低減を招く。
そこで、図１８に示すようにシリアルパラレル変換回路４１のシリアルパラレル変換クロックＣｓｐの周波数として、最長のサンプリング周期の第６段目のコレレータＣＲ６が使用するサンプリングクロックＣｓ６の周波数（ｆｓ／３２）よりも早い周波数を使用する。図１８に示す例では、シリアルパラレル変換クロックＣｓｐの周波数をＡ／Ｄ変換サンプリング周波数ｆｓの１／１６に設定し、データ１Ａ〜１Ｐ、データ２Ａ〜２Ｐ、データ３Ａ〜３Ｐ及びデータ４Ａ〜４Ｐの１６個ずつのデータ列を１つのグループとするパラレルデータＤｐに変換する。
このように短縮されたシリアルパラレル変換クロックＣｓｐを使用することによって、ディジタル周波数測定装置の最小応答間隔を短くすることが可能となり、パラレル化に伴うディジタル周波数測定装置の最小応答間隔の増大を防ぐ。
このように短縮されたシリアルパラレル変換クロックＣｓｐを使用することによって、ディジタル周波数測定装置の最小応答間隔を短くすることが可能となり、パラレル化に伴うディジタル周波数測定装置の最小応答間隔の増大を防ぐ。
そして、シリアルパラレル変換クロックＣｓｐの高速化に伴って、各コレレータＣＲｉの動作速度を高速化する必要が生じないように、各コレレータＣＲｉの処理周期をシリアルパラレル変換周期よりも長くする。すなわち、図１９に示すように各コレレータＣＲｉのコレレータ動作クロックＣｃを、シリアルパラレル変換クロックＣｓｐよりも低速にする。図１９に示す例では、コレレータ動作周期をシリアルパラレル変換周期の２倍に設定したが、本発明はこれに限定されず、コレレータ動作周期は一般にシリアルパラレル変換周期のＭ倍（Ｍは２以上の整数）としてよい。
そして、第１段目のコレレータＣＲ１は、サンプリング周期Ｔｓ１毎に取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データ（例えばデータ１Ａ及び１Ｂ）について位相差ＩＱ信号Ｘ１、Ｙ１を演算し、第２段目のコレレータＣＲ２は、サンプリング周期Ｔｓ２毎に取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データ（例えばデータ１Ａ及び１Ｃ）について位相差ＩＱ信号Ｘ２、Ｙ２を演算し、第３段目のコレレータＣＲ３は、サンプリング周期Ｔｓ３毎に取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データ（例えばデータ１Ａ及び１Ｅ）について位相差ＩＱ信号Ｘ３、Ｙ３を演算し、第４段目のコレレータＣＲ４は、サンプリング周期Ｔｓ２毎に取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データ（例えばデータ１Ａ及び１Ｉ）について位相差ＩＱ信号Ｘ４、Ｙ４を演算する。
ここで、第１〜４段目のコレレータＣＲ１〜４は、演算に必要なＩＱ信号データを１つのパラレルデータ内から取り出すことができる。
ここで、第１〜４段目のコレレータＣＲ１〜４は、演算に必要なＩＱ信号データを１つのパラレルデータ内から取り出すことができる。
また、第５段目のコレレータＣＲ５は、サンプリング周期Ｔｓ５毎に取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データ（例えばデータ１Ａ及び２Ａ）について位相差ＩＱ信号Ｘ５、Ｙ５を演算し、第６段目のコレレータＣＲ６は、サンプリング周期Ｔｓ６毎に取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データ（例えばデータ１Ａ及び３Ａ）について位相差ＩＱ信号の符号情報Ｘ６、Ｙ６と、振幅情報Ｄｘ、Ｄｙを演算する。
ここで第５段目及び第６段目のコレレータＣＲ５及びＣＲ６では、そのサンプリング周期Ｔｓ５及びＴｓ６がシリアルパラレル変換周期以上であるから、演算に必要なＩＱ信号データを１つのパラレルデータ内から取り出すことができず、後に続く他のパラレルデータを受信してから位相差ＩＱ信号の演算を開始する。
図２０の（Ａ）に、第５段目及び第６段目のコレレータＣＲ５、ＣＲ６の概略構成図を示す。
コレレータＣＲｉ（ｉ＝５又は６）は、サンプリング周期Ｔｓｉだけ経た２つの時刻ｔ１及びｔ２（ｔ１＜ｔ２）において取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データＩ（ｔ１）、Ｑ（ｔ１）、Ｉ（ｔ２）及びＱ（ｔ２）を演算してＩＱ信号データＸｉ及びＹｉを算出する複素演算器ＭＬを備える。第６段目のコレレータＣＲ６の場合は、複素演算器ＭＬは、位相差の符号情報であるＸ６及びＹ６に併せて振幅情報Ｄｘ及びＤｙを出力する。移動平均部ＭＮ１は、ＩＱ信号データＸｉ及びＹｉ及び振幅情報Ｄｘ及びＤｙについて先に算出された計算値との移動平均を演算し、コレレータＣＲｉはその移動平均値をＩＱ信号データＸｉ及びＹｉ及び振幅情報Ｄｘ及びＤｙとして出力する。
図２０の（Ａ）に、第５段目及び第６段目のコレレータＣＲ５、ＣＲ６の概略構成図を示す。
コレレータＣＲｉ（ｉ＝５又は６）は、サンプリング周期Ｔｓｉだけ経た２つの時刻ｔ１及びｔ２（ｔ１＜ｔ２）において取得した２つの受信信号をおのおのＩＱ分離したＩＱ信号データＩ（ｔ１）、Ｑ（ｔ１）、Ｉ（ｔ２）及びＱ（ｔ２）を演算してＩＱ信号データＸｉ及びＹｉを算出する複素演算器ＭＬを備える。第６段目のコレレータＣＲ６の場合は、複素演算器ＭＬは、位相差の符号情報であるＸ６及びＹ６に併せて振幅情報Ｄｘ及びＤｙを出力する。移動平均部ＭＮ１は、ＩＱ信号データＸｉ及びＹｉ及び振幅情報Ｄｘ及びＤｙについて先に算出された計算値との移動平均を演算し、コレレータＣＲｉはその移動平均値をＩＱ信号データＸｉ及びＹｉ及び振幅情報Ｄｘ及びＤｙとして出力する。
コレレータＣＲｉ（ｉ＝５又は６）は、入力されたＩＱ信号データＩ（ｔ１）、Ｑ（ｔ１）、Ｉ（ｔ２）及びＱ（ｔ２）が複素演算器ＭＬに到達するまでの時間を、調整するタイミング調整部Ｔ１及びＴ２を備える。タイミング調整部Ｔ１及びＴ２は遅延メモリなどで構成してよい。これらタイミング調整部Ｔ１及びＴ２は、コレレータＣＲｉが、後の時刻ｔ２に対するＩＱ信号データＩ（ｔ２）及びＱ（ｔ２）を含むパラレルＩＱデータＤｐをシリアルパラレル変換回路４１から受信するまでの間、先に受信したパラレルＩＱデータＤｐに含まれている時刻ｔ１に対するＩＱ信号データＩ（ｔ２）及びＱ（ｔ２）を保持するために使用される。
図２０の（Ｂ）に、第１〜４段目のコレレータＣＲ１〜ＣＲ４の概略構成図を示す。コレレータＣＲｉ（ｉは１〜４）は、上記の複素演算器ＭＬ及び移動平均部ＭＮ１と、タイミング調整部Ｔ３とを備えて構成される。タイミング調整部Ｔ３は、第１〜４段目のコレレータＣＲｉにより出力される位相差ＩＱ信号Ｘｉ、Ｙｉと、５段目及び６段目のコレレータＣＲｉにより出力される位相差ＩＱ信号Ｘｉ、Ｙｉ及びＤｘ、Ｄｙとの間の出力タイミングを合わせるために使用される。
次に、コレレータＣＲｉの第２の構成例について説明する。
上記実施例のようなＩＦ信号周波数測定装置１では、信号の時間幅が非常に短い瞬間的な受信信号に対して短時間に周波数を測定することが要求される。したがって高い精度で周波数測定を行うためには、受信信号を漏らさず周波数測定に使用することが望ましい。
しかし、図１９に示すように１つのコレレータの処理クロックＣｃをシリアルパラレル変換クロックＣｓｐよりも長くすると、順次変換されるパラレルＩＱ信号データＤｐを全て処理することができないため、受信信号の一部が無駄になっている。図１９の例では、データ２Ｂ〜２Ｃが周波数測定に使用されていないことが分かる。
そこで各サンプリング周期Ｔｓｉのそれぞれについて、同じサンプリング周期に対して位相差ＩＱ信号を算出する副コレレータを複数個設け、シリアルパラレル変換周期で変換された連続するパラレルデータを異なる副コレレータに割り当てることによって、無駄になる受信信号を無くして測定精度を向上する。
上記実施例のようなＩＦ信号周波数測定装置１では、信号の時間幅が非常に短い瞬間的な受信信号に対して短時間に周波数を測定することが要求される。したがって高い精度で周波数測定を行うためには、受信信号を漏らさず周波数測定に使用することが望ましい。
しかし、図１９に示すように１つのコレレータの処理クロックＣｃをシリアルパラレル変換クロックＣｓｐよりも長くすると、順次変換されるパラレルＩＱ信号データＤｐを全て処理することができないため、受信信号の一部が無駄になっている。図１９の例では、データ２Ｂ〜２Ｃが周波数測定に使用されていないことが分かる。
そこで各サンプリング周期Ｔｓｉのそれぞれについて、同じサンプリング周期に対して位相差ＩＱ信号を算出する副コレレータを複数個設け、シリアルパラレル変換周期で変換された連続するパラレルデータを異なる副コレレータに割り当てることによって、無駄になる受信信号を無くして測定精度を向上する。
図２１及び２２は、同じサンプリング周期に対して副コレレータを複数備える各コレレータＣＲｉの概略構成図である。図２１は第５段目及び第６段目に使用するコレレータの構成図であり、図２２は第１〜４段目に使用するコレレータの構成図である。
ここで、図１９を参照して説明した例と同様に、１つの位相差ＩＱ信号を演算するために要するコレレータの処理クロックＣｃが、シリアルパラレル変換クロックＣｓｐの２倍である場合を考える。
サンプリング周期Ｔｓｉの位相差ＩＱ信号を算出するコレレータＣＲｉは、同じサンプリング周期Ｔｓｉに対して位相差ＩＱ信号Ｘｉ、Ｙｉ、Ｄｘ及びＤｙを各々算出する２個の副コレレータＣＲｕ及びＣＲｄを備え、これら副コレレータＣＲｕ及びＣＲｄが算出した位相差ＩＱ情報同士の平均値を平均部ＭＮ２により算出して出力する。
図２１に示す個々の副コレレータＣＲｕ及びＣＲｄの構成は、図２０の（Ａ）を参照して説明したコレレータＣＲｉの構成と同じであり、図２２に示す個々の副コレレータＣＲｕ及びＣＲｄの構成は、図２０の（Ｂ）を参照して説明したコレレータＣＲｉの構成と同じであるため説明を省略する。
ここで、図１９を参照して説明した例と同様に、１つの位相差ＩＱ信号を演算するために要するコレレータの処理クロックＣｃが、シリアルパラレル変換クロックＣｓｐの２倍である場合を考える。
サンプリング周期Ｔｓｉの位相差ＩＱ信号を算出するコレレータＣＲｉは、同じサンプリング周期Ｔｓｉに対して位相差ＩＱ信号Ｘｉ、Ｙｉ、Ｄｘ及びＤｙを各々算出する２個の副コレレータＣＲｕ及びＣＲｄを備え、これら副コレレータＣＲｕ及びＣＲｄが算出した位相差ＩＱ情報同士の平均値を平均部ＭＮ２により算出して出力する。
図２１に示す個々の副コレレータＣＲｕ及びＣＲｄの構成は、図２０の（Ａ）を参照して説明したコレレータＣＲｉの構成と同じであり、図２２に示す個々の副コレレータＣＲｕ及びＣＲｄの構成は、図２０の（Ｂ）を参照して説明したコレレータＣＲｉの構成と同じであるため説明を省略する。
本実施例では、１つのコレレータＣＲｉを構成する副コレレータＣＲｕ及びＣＲｄの数を２個としたが、本発明はこれに限られず、一般にコレレータの処理クロックＣｃを、シリアルパラレル変換クロックＣｓｐのＭ倍（Ｍは２以上の整数）とする場合には、１つのコレレータＣＲｉをＭ個の副コレレータで構成する。そしてシリアルパラレル変換クロックＣｓｐの周期分だけずらした動作タイミングで、各副コレレータを動作させる。
いま、図２１及び図２２に示す２個の副コレレータＣＲｕ及びＣＲｄのうち、第１の副コレレータＣＲｕへのデータ入力タイミングは、図１９に示したデータ入力タイミングと同じであるとする。この場合における第２の副コレレータＣＲｄへのデータ入力タイミングを図２３に示す。
図２３において、第１段は図１８の第２段に示したシリアルパラレル変換クロックＣｓｐを示し、第２段は図１８の第３段に示したパラレルＩＱ信号データＤｐ示し、第３段は第１の副コレレータＣＲｕが１回の位相差ＩＱ信号の演算処理を行うタイミングを表すコレレータ動作クロックＣｕを示し、第４段は第２の副コレレータＣＲｄのコレレータ動作クロックＣｄを示し、第５〜１０段はそれぞれ第１〜第６段目のコレレータＣＲｉの第２の副コレレータＣＲｄが位相差ＩＱ信号の演算処理を行う際に使用するＩＱ信号データを示す。
図２３において、第１段は図１８の第２段に示したシリアルパラレル変換クロックＣｓｐを示し、第２段は図１８の第３段に示したパラレルＩＱ信号データＤｐ示し、第３段は第１の副コレレータＣＲｕが１回の位相差ＩＱ信号の演算処理を行うタイミングを表すコレレータ動作クロックＣｕを示し、第４段は第２の副コレレータＣＲｄのコレレータ動作クロックＣｄを示し、第５〜１０段はそれぞれ第１〜第６段目のコレレータＣＲｉの第２の副コレレータＣＲｄが位相差ＩＱ信号の演算処理を行う際に使用するＩＱ信号データを示す。
図２３から分かるように、第２の副コレレータＣＲｄの動作クロックＣｄは、第１の副コレレータＣＲｕの動作クロックＣｕに対して、シリアルパラレル変換クロックＣｓｐ分だけずれており、このため第２の副コレレータＣＲｄは第１の副コレレータＣＲｕに対してシリアルパラレル変換クロックＣｓｐ分だけずれたタイミングで動作する。このため、例えばシリアルパラレル変換クロックＣｓｐよりも遅く動作する第１の副コレレータＣＲｕが、あるパラレルデータ１Ａ〜１Ｐに対する処理を行っている間に、第２の副コレレータＣＲｄが次のパラレルデータ２Ａ〜２Ｐを受信して処理を開始することができ、コレレータの処理クロックをシリアルパラレル変換クロックＣｓｐよりも長くした場合に生じる受信信号の無駄を防止する。
なお、第２の副コレレータＣＲｄの動作クロックＣｄは、例えば第１の副コレレータＣＲｕの動作クロックＣｕを反転して生成してよい。
なお、第２の副コレレータＣＲｄの動作クロックＣｄは、例えば第１の副コレレータＣＲｕの動作クロックＣｕを反転して生成してよい。
図２４は、本発明の第３実施例によるＩＦ信号周波数測定装置の概略構成図である。
本実施例では、ＩＦ信号周波数測定装置１のディジタルＩ／Ｑ分離回路２０で分離されるＩＱ信号の直交度を、周波数補正回路６０によって補正する。
ディジタル周波数測定装置で可能な周波数帯域は、Ａ／Ｄ変換回路１３のサンプリング周波数ｆｓに依存し、周波数帯域を広げるためにはサンプリング周波数ｆｓを高くする必要がある。このためＡ／Ｄ変換回路１３の個体差によりディジタル変換後の受信信号の遅延量に変動があると、ディジタルＩ／Ｑ分離回路２０での分離動作に影響を及ぼしてＩＱ信号の直交度に狂いを生じさせ、測定周波数精度を低下させることになる。
本実施例では、ＩＦ信号周波数測定装置１のディジタルＩ／Ｑ分離回路２０で分離されるＩＱ信号の直交度を、周波数補正回路６０によって補正する。
ディジタル周波数測定装置で可能な周波数帯域は、Ａ／Ｄ変換回路１３のサンプリング周波数ｆｓに依存し、周波数帯域を広げるためにはサンプリング周波数ｆｓを高くする必要がある。このためＡ／Ｄ変換回路１３の個体差によりディジタル変換後の受信信号の遅延量に変動があると、ディジタルＩ／Ｑ分離回路２０での分離動作に影響を及ぼしてＩＱ信号の直交度に狂いを生じさせ、測定周波数精度を低下させることになる。
このため、周波数補正回路６０は、予め設定された擬似信号を疑似信号発振器６１にて発生させ、Ａ／Ｄ変換回路１３に入力する。そして入力された擬似信号の周波数を位相差検出・周波数変換回路５０より測定して測定データを取得し、測定された周波数と既知の疑似信号の周波数との間の比較を周波数判定部６２で行う。
比較の結果、周波数誤差の正／負に応じてディジタルＩ／Ｑ分離回路へ分離タイミングの補正設定をタイミング補正部６３にて行う。
このような補正によりＡ／Ｄ変換回路１３の個体差によるディジタル変換後の信号の遅延量を補正し、安定した測定周波数精度を維持することが可能となる。
比較の結果、周波数誤差の正／負に応じてディジタルＩ／Ｑ分離回路へ分離タイミングの補正設定をタイミング補正部６３にて行う。
このような補正によりＡ／Ｄ変換回路１３の個体差によるディジタル変換後の信号の遅延量を補正し、安定した測定周波数精度を維持することが可能となる。
以上、本発明を特にその好ましい実施の形態を参照して詳細に説明したが、本発明の容易な理解のために、本発明の具体的な形態を以下に付記する。
（付記１）
受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の振幅を補正するレベル補正部と、
振幅が補正された前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、少なくとも１つのサンプリング周波数について、前記位相差Ｉ信号及び前記位相差Ｑ信号を、補正された前記ＩＱ信号の振幅に応じた振幅を有する多値信号として算出することを特徴とするディジタル周波数変換回路。（１）
受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の振幅を補正するレベル補正部と、
振幅が補正された前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、少なくとも１つのサンプリング周波数について、前記位相差Ｉ信号及び前記位相差Ｑ信号を、補正された前記ＩＱ信号の振幅に応じた振幅を有する多値信号として算出することを特徴とするディジタル周波数変換回路。（１）
（付記２）
前記位相差ＩＱ信号演算部は、
シーケンシャルに入力される前記振幅が補正されたＩＱ信号の値の列を、所定のシリアルパラレル変換周期毎に、１組のパラレルデータに変換するシリアルパラレル変換部と、
該パラレルデータを入力して、それぞれ固有のサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を演算する複数段のコレレータと、を有し、
各段の前記コレレータは、同じサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を算出する副コレレータを複数備え、連続するシリアルパラレル変換周期で変換された前記パラレルデータを異なる副コレレータに割り当てる、
ことを特徴とする付記１に記載のディジタル周波数変換回路。
前記位相差ＩＱ信号演算部は、
シーケンシャルに入力される前記振幅が補正されたＩＱ信号の値の列を、所定のシリアルパラレル変換周期毎に、１組のパラレルデータに変換するシリアルパラレル変換部と、
該パラレルデータを入力して、それぞれ固有のサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を演算する複数段のコレレータと、を有し、
各段の前記コレレータは、同じサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を算出する副コレレータを複数備え、連続するシリアルパラレル変換周期で変換された前記パラレルデータを異なる副コレレータに割り当てる、
ことを特徴とする付記１に記載のディジタル周波数変換回路。
（付記３）
各段の前記コレレータに、Ｍ個（Ｍは２以上の整数）の前記副コレレータを設け、前記副コレレータの処理周期を、前記シリアルパラレル変換周期のＭ倍の長さとすることを特徴とする付記２に記載のディジタル周波数変換回路。
各段の前記コレレータに、Ｍ個（Ｍは２以上の整数）の前記副コレレータを設け、前記副コレレータの処理周期を、前記シリアルパラレル変換周期のＭ倍の長さとすることを特徴とする付記２に記載のディジタル周波数変換回路。
（付記４）
前記位相差ＩＱ信号演算部は、前記位相差Ｉ信号及び前記位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、
前記周波数決定部は、前記複数のサンプリング周期について算出された前記位相差ＩＱ信号同士の組合せと、前記受信信号の周波数と、を対応付けるマッピング手段を備え、
該マッピング手段の対応関係は、所定の位相誤差が生じた際に現れる前記位相差ＩＱ信号同士の組合せの出現頻度に従って、予め設定されることを特徴とする付記１〜３のいずれか一項に記載のディジタル周波数変換回路。
前記位相差ＩＱ信号演算部は、前記位相差Ｉ信号及び前記位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、
前記周波数決定部は、前記複数のサンプリング周期について算出された前記位相差ＩＱ信号同士の組合せと、前記受信信号の周波数と、を対応付けるマッピング手段を備え、
該マッピング手段の対応関係は、所定の位相誤差が生じた際に現れる前記位相差ＩＱ信号同士の組合せの出現頻度に従って、予め設定されることを特徴とする付記１〜３のいずれか一項に記載のディジタル周波数変換回路。
（付記５）
受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、
シーケンシャルに入力される前記ＩＱ信号の値の列を、所定のシリアルパラレル変換周期毎に、１組のパラレルＩＱ信号データに変換するシリアルパラレル変換部と、
該パラレルＩＱ信号データを入力して、それぞれ固有のサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を演算する複数段のコレレータと、を有し、
各段の前記コレレータは、同じサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を算出する副コレレータを複数備え、連続するシリアルパラレル変換周期で変換された前記パラレルデータを異なる副コレレータに割り当てる、
ことを特徴とするディジタル周波数変換回路。（２）
受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、
シーケンシャルに入力される前記ＩＱ信号の値の列を、所定のシリアルパラレル変換周期毎に、１組のパラレルＩＱ信号データに変換するシリアルパラレル変換部と、
該パラレルＩＱ信号データを入力して、それぞれ固有のサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を演算する複数段のコレレータと、を有し、
各段の前記コレレータは、同じサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を算出する副コレレータを複数備え、連続するシリアルパラレル変換周期で変換された前記パラレルデータを異なる副コレレータに割り当てる、
ことを特徴とするディジタル周波数変換回路。（２）
（付記６）
各段の前記コレレータに、Ｍ個（Ｍは２以上の整数）の前記副コレレータを設け、前記副コレレータの処理周期を、前記シリアルパラレル変換周期のＭ倍の長さとすることを特徴とする付記５に記載のディジタル周波数変換回路。
各段の前記コレレータに、Ｍ個（Ｍは２以上の整数）の前記副コレレータを設け、前記副コレレータの処理周期を、前記シリアルパラレル変換周期のＭ倍の長さとすることを特徴とする付記５に記載のディジタル周波数変換回路。
（付記７）
前記位相差ＩＱ信号演算部は、前記位相差Ｉ信号及び前記位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、
前記周波数決定部は、前記複数のサンプリング周期について算出された前記位相差ＩＱ信号同士の組合せと、前記受信信号の周波数と、を対応付けるマッピング手段を備え、
該マッピング手段の対応関係は、所定の位相誤差が生じた際に現れる前記位相差ＩＱ信号同士の組合せの出現頻度に従って、予め設定されることを特徴とする付記５又は６に記載のディジタル周波数変換回路。
前記位相差ＩＱ信号演算部は、前記位相差Ｉ信号及び前記位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、
前記周波数決定部は、前記複数のサンプリング周期について算出された前記位相差ＩＱ信号同士の組合せと、前記受信信号の周波数と、を対応付けるマッピング手段を備え、
該マッピング手段の対応関係は、所定の位相誤差が生じた際に現れる前記位相差ＩＱ信号同士の組合せの出現頻度に従って、予め設定されることを特徴とする付記５又は６に記載のディジタル周波数変換回路。
（付記８）
受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、前記位相差Ｉ信号及び前記位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、
前記周波数決定部は、前記複数のサンプリング周期について算出された前記位相差ＩＱ信号同士の組合せと、前記受信信号の周波数と、を対応付けるマッピング手段を備え、
該マッピング手段の対応関係は、所定の位相誤差が生じた際に現れる前記位相差ＩＱ信号同士の組合せの出現頻度に従って、予め設定されることを特徴とするディジタル周波数変換回路。（３）
受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、前記位相差Ｉ信号及び前記位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、
前記周波数決定部は、前記複数のサンプリング周期について算出された前記位相差ＩＱ信号同士の組合せと、前記受信信号の周波数と、を対応付けるマッピング手段を備え、
該マッピング手段の対応関係は、所定の位相誤差が生じた際に現れる前記位相差ＩＱ信号同士の組合せの出現頻度に従って、予め設定されることを特徴とするディジタル周波数変換回路。（３）
本発明は、受信電波の周波数を測定する周波数測定装置に利用可能であり、特にレーダ波等の電波を受信して、その周波数を測定するＩＦ信号周波数測定装置に利用可能である。
１ ＩＦ信号周波数測定装置
１１ 受信アンテナ
１２ 周波数変換回路
１３ Ａ／Ｄ変換回路
２０ ディジタルＩ／Ｑ分離回路
３０ レベル補正回路
４０ コレレータ
５０ 位相差検出・周波数変換回路
１１ 受信アンテナ
１２ 周波数変換回路
１３ Ａ／Ｄ変換回路
２０ ディジタルＩ／Ｑ分離回路
３０ レベル補正回路
４０ コレレータ
５０ 位相差検出・周波数変換回路
Claims (3)
- 受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の振幅を補正するレベル補正部と、
振幅が補正された前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、少なくとも１つのサンプリング周波数について、前記位相差Ｉ信号及び前記位相差Ｑ信号を、補正された前記ＩＱ信号の振幅に応じた振幅を有する多値信号として算出することを特徴とするディジタル周波数変換回路。 - 受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、
シーケンシャルに入力される前記ＩＱ信号の値の列を、所定のシリアルパラレル変換周期毎に、１組のパラレルＩＱ信号データに変換するシリアルパラレル変換部と、
該パラレルＩＱ信号データを入力して、それぞれ固有のサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を演算する複数段のコレレータと、を有し、
各段の前記コレレータは、同じサンプリング周期について前記位相差Ｉ信号及び前記位相差Ｑ信号を算出する副コレレータを複数備え、連続するシリアルパラレル変換周期で変換された前記パラレルデータを異なる副コレレータに割り当てる、
ことを特徴とするディジタル周波数変換回路。 - 受信信号をディジタル信号へと変換するアナログディジタル変換部と、
ディジタル信号に変換された前記受信信号を、互いに直交するＩ信号及びＱ信号からなるＩＱ信号に分離するＩＱ分離部と、
前記ＩＱ信号の所定のサンプリング周期の値を演算することによって、このサンプリング周期に亘る前記受信信号の位相差を位相とし、かつ互いに直交する位相差Ｉ信号及び位相差Ｑ信号を算出する位相差ＩＱ信号演算部と、
前記位相差Ｉ信号及び前記位相差Ｑ信号が有する位相に応じて、前記受信信号の周波数を決定する周波数決定部と、を備え、
前記位相差ＩＱ信号演算部は、前記位相差Ｉ信号及び前記位相差Ｑ信号からなる位相差ＩＱ信号を、複数のサンプリング周期について各々算出し、
前記周波数決定部は、前記複数のサンプリング周期について算出された前記位相差ＩＱ信号同士の組合せと、前記受信信号の周波数と、を対応付けるマッピング手段を備え、
該マッピング手段の対応関係は、所定の位相誤差が生じた際に現れる前記位相差ＩＱ信号同士の組合せの出現頻度に従って、予め設定されることを特徴とするディジタル周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006040810A JP2007218780A (ja) | 2006-02-17 | 2006-02-17 | ディジタル周波数測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006040810A JP2007218780A (ja) | 2006-02-17 | 2006-02-17 | ディジタル周波数測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007218780A true JP2007218780A (ja) | 2007-08-30 |
Family
ID=38496239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006040810A Withdrawn JP2007218780A (ja) | 2006-02-17 | 2006-02-17 | ディジタル周波数測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007218780A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157679A (ja) * | 2007-12-27 | 2009-07-16 | Yaskawa Electric Corp | シリアルデータ移動平均装置 |
| CN103403561A (zh) * | 2011-03-03 | 2013-11-20 | 三菱电机株式会社 | 交流电气量测定装置及交流电气量测定方法 |
| JP2016024119A (ja) * | 2014-07-23 | 2016-02-08 | 横河電機株式会社 | デジタル信号処理回路 |
| JP2018197707A (ja) * | 2017-05-24 | 2018-12-13 | Ｎｅｃネットワーク・センサ株式会社 | 周波数計測装置、周波数計測方法、およびプログラム |
| KR20200006860A (ko) * | 2018-07-11 | 2020-01-21 | 전북대학교산학협력단 | 가변형 무선 주파수 측정 시스템 및 그 방법 |
| US11259711B2 (en) | 2017-04-21 | 2022-03-01 | Industry-Academic Cooperation Foundation Chosun University | Device and method for analyzing cerebrovascular disease and stenosis by using photoplethysmography |
-
2006
- 2006-02-17 JP JP2006040810A patent/JP2007218780A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157679A (ja) * | 2007-12-27 | 2009-07-16 | Yaskawa Electric Corp | シリアルデータ移動平均装置 |
| CN103403561A (zh) * | 2011-03-03 | 2013-11-20 | 三菱电机株式会社 | 交流电气量测定装置及交流电气量测定方法 |
| JP2016024119A (ja) * | 2014-07-23 | 2016-02-08 | 横河電機株式会社 | デジタル信号処理回路 |
| US11259711B2 (en) | 2017-04-21 | 2022-03-01 | Industry-Academic Cooperation Foundation Chosun University | Device and method for analyzing cerebrovascular disease and stenosis by using photoplethysmography |
| JP2018197707A (ja) * | 2017-05-24 | 2018-12-13 | Ｎｅｃネットワーク・センサ株式会社 | 周波数計測装置、周波数計測方法、およびプログラム |
| KR20200006860A (ko) * | 2018-07-11 | 2020-01-21 | 전북대학교산학협력단 | 가변형 무선 주파수 측정 시스템 및 그 방법 |
| KR102071059B1 (ko) * | 2018-07-11 | 2020-03-02 | 전북대학교산학협력단 | 가변형 무선 주파수 측정 시스템 및 그 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5284131B2 (ja) | 位相同期回路及びこれを用いた受信機 | |
| CN109964404B (zh) | 高线性度相位内插器 | |
| JP4271244B2 (ja) | アナログ・デジタル（ａｄ）変換器及びアナログ・デジタル変換方法 | |
| JP4076547B2 (ja) | 量子化装置用ディザ回路 | |
| JP2007218780A (ja) | ディジタル周波数測定装置 | |
| JP6481307B2 (ja) | アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法 | |
| US7586335B2 (en) | Digital phase detector and a method for the generation of a digital phase detection signal | |
| JP2006313162A (ja) | 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法 | |
| US7576666B2 (en) | Jitter correction | |
| JP2006349583A (ja) | タイムインターバル測定装置およびジッタ測定装置 | |
| US7768355B2 (en) | Polyphase numerically controlled oscillator | |
| Salib et al. | A low-complexity correlation-based time skew estimation technique for time-interleaved SAR ADCs | |
| JP2006025365A (ja) | オフセット補償機能付きｄ／ａ変換装置およびｄ／ａ変換装置のオフセット補償方法 | |
| US20060071832A1 (en) | Instantaneous phase digitizer | |
| CN114257220B (zh) | 相位插值器的非线性度校准方法 | |
| JP2009303212A (ja) | デジタル変調器、デジタル変調方法、デジタル送受信システム、及び試験装置 | |
| KR101034546B1 (ko) | 신호 처리 장치 및 그 방법 | |
| RU2018134812A (ru) | Цифровой фазовый детектор | |
| JP2015091114A (ja) | アナログ・デジタル変換器 | |
| EP0488624B1 (en) | A digital quadrature phase detection circuit | |
| JP7450367B2 (ja) | 同期捕捉回路 | |
| RU2613843C1 (ru) | Способ преобразования аналогового сигнала в цифровой квадратурный код и устройство для его осуществления | |
| JP5638354B2 (ja) | 周波数シンセサイザおよび周波数シンセサイザ用の位相振幅変換方法 | |
| KR100850777B1 (ko) | 오버샘플링에 의해 해상도를 향상시킨 아날로그-디지털변환방법 | |
| Niaboli-Guilani et al. | A low-power digital calibration of sampling time mismatches in time-interleaved A/D converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |