CN109964404B - 高线性度相位内插器 - Google Patents

高线性度相位内插器 Download PDF

Info

Publication number
CN109964404B
CN109964404B CN201780068625.3A CN201780068625A CN109964404B CN 109964404 B CN109964404 B CN 109964404B CN 201780068625 A CN201780068625 A CN 201780068625A CN 109964404 B CN109964404 B CN 109964404B
Authority
CN
China
Prior art keywords
capacitor
phase
current
period
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780068625.3A
Other languages
English (en)
Other versions
CN109964404A (zh
Inventor
B·哈龙
周文婷
K·Y·塔姆
R·霍什亚
A·基埃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to CN202311206443.1A priority Critical patent/CN117240261A/zh
Publication of CN109964404A publication Critical patent/CN109964404A/zh
Application granted granted Critical
Publication of CN109964404B publication Critical patent/CN109964404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

在高线性度相位内插器PI(107)的所描述实例中，控制逻辑可提供指示输出信号与输入时钟信号边沿之间的期望相位差的相位值参数(α)。可在第一时间段内运用与所述相位值参数成正比的第一电流(401)为第一电容器(C1)充电，以在所述电容器上产生与所述相位值参数成正比的第一电压。可在第二时间段内运用具有恒定值的第二电流(402)进一步为所述第一电容器(C1)充电，以形成被偏移了所述第一电压的电压斜坡。可在所述第二时间段期间比较(110)参考电压(Vref)与所述电压斜坡(PIout)。可在所述电压斜坡等于所述参考电压时断言所述输出信号(120)。

Description

高线性度相位内插器
本发明相位内插器，且更确切地说，涉及遍及全范围操作具有高线性度的相位内插器。
背景技术
相位内插器(phase interpolator，PI)可用以通过从参考时钟信号的边沿内插规定量的时间来产生从参考时钟信号相移的时钟信号。
举例来说，相位内插器可用于串行器/串并转换器(serializer/deserializer，SerDes)通信接口的时钟和数据恢复(clock and data recovery，CDR)回路中PI可内插于锁相回路(phase locked loop，PLL)与数据取样器之间，以便使所恢复时钟相位移位到数据取样窗中的适当位置。其可接收具有相同频率的分别是同相和正交相位(I-Q)的两个时钟，并产生其相位是两个输入相位的经加权求和的时钟输出。理想的PI可以能够针对从0到360度的完整周期产生数个同等间隔的相位阶跃。
通常，SerDes应用不需要高度线性的PI以正确地操作。
发明内容
在高线性度相位内插器的所描述实例中，控制逻辑可提供指示输出信号与输入时钟信号边沿之间的期望相位差的相位值参数。可在第一时间段内运用与所述相位值参数成正比的第一电流为第一电容器充电，以在所述电容器上产生与所述相位值参数成正比的第一电压。可在第二时间段内运用具有恒定值的第二电流进一步为所述第一电容器充电，以形成被偏移了所述第一电压的电压斜坡。可在所述第二时间段期间比较参考电压与所述电压斜坡。可在所述电压斜坡等于所述参考电压时断言所述输出信号。
附图说明
图1A是说明实例分数分频器的操作的框图，且图1B是其时序图。
图2是包含多个分数分频器的实例时钟产生器系统的框图。
图3是常规相位内插器的示意图。
图4到7是说明改善型相位内插器的实施例的示意图和时序图。
图8是说明另一非线性度改善的曲线图。
图9是说明相位内插器的另一实施例的示意图。
图10是说明图9的PI的操作的时序图。
图11是说明图9的PI的操作的曲线图。
图12是说明高线性度相位内插器的操作的流程图。
具体实施方式
在图式中，相似元件由相似附图标记标示。
实例实施例可提供用于比常规SerDes应用程式需要更好线性度的应用的高分辨率高线性度相位内插器。举例来说，此类应用程式可包含精确度时钟发生器。
在实例实施例中，改善型相位内插器消除对于正交输入信号和共模反馈的需要。所需输入和控制信号可易于由数字逻辑产生。
在一个实施例中，可提供跨越200ps(皮秒)的时间段具有11位的分辨率以产生大致97.6fs(飞秒)的时间分辨率的相位内插器。举例来说，此分辨率可比用于SerDes应用中的常规相位内插器的整数非线性度(integer nonlinearity，INL)好40倍。
图1A是包含高线性度相位内插器107的实例分数分频器(fractional frequencydivider，FFD)100的框图。FFD 100可操作以产生具有等于输入时钟信号102的指定分数的频率的输出时钟信号120。输入时钟信号102可选定为具有在此实例实施例中范围介于10MHz到10GHz之间的值。在其它实施例中，可支持不同输入时钟频率范围。输出时钟信号120可产生为具有在此实例中可选自大致100Hz到1GHz的范围的频率。
数字控制电路系统104可以硬连线方式或以可编程方式配置，以选择输出时钟信号120与输入时钟信号102之间的特定分频器比。举例来说，控制电路系统104可包含由耦合到FFD 100的处理器上执行的软件或固件加载的寄存器。
FFD 100通过执行以下操作来操作：对输入时钟102的是输出时钟信号120的期望近似时间段的指定时钟时间段数目进行计数，并接着在时钟信号102的边沿之间内插时间量以产生输出时钟信号120的边沿之间的精确时间段长度。在本文中简要描述FFD100的操作；例如FFD 100的FFD的操作的具体描述提供于Hoshyar等人于2016年9月30日提交的第US15/281,617号专利申请案“具有直接分频的分数频率时钟分频器(Fractional FrequencyClock Divider with Direct Division)”中，所述专利申请案以引用的方式并入本文中。
图1B是说明针对13.75的实例分频比的FFD 100的操作的时序图。分频器103经配置以响应于由数字控制逻辑104提供的控制参数N 105而对输入时钟信号102的边沿的数目N进行计数并产生“第N时钟”信号V1P、V2P。在此实施例中，分频器对输入时钟信号102的上升边沿和下降边沿两者进行计数。相位内插器107经配置以内插于输入时钟102的两个边沿之间，如由相位参数α指定。举例来说，如果指定13.75的分频器比，那么控制逻辑104可发指令给计数器103以对输入时钟102的13个边沿进行计数(N＝13)，并发指令给PI 107以接着在断言中间时钟信号CLKp 119之前内插输入时钟102的时间段的0.75(α＝0.75)。在下一输出时间段时，控制逻辑可接着发指令给计数器103以对十三个输入时间段进行计数，并发指令给PI 107以接着内插于输入时钟102的时间段的一半之间。中间时钟信号119可接着由111在频率上除以二，以形成具有50％工作周期且具有输入时钟102的13.75倍时间段的时间段的输出时钟信号120。接着针对输出时钟信号120的每个时间段重复此过程。通常，每个时间段将需要不同量的相位内插，这是因为分数频率比致使输出时钟信号与输入时钟信号之间的边沿关系持续改变。
在此实例中，参数α是11位数字值(0到2047)。在另一实例中，α可具有比11位更高或更低的分辨率。相位内插器107产生与由参数α指示的所请求相移量相关的电压PIout109。比较器110可比较PIout 109与参考电压Vref 108。当PIout等于Vref时，比较器110产生输出时钟信号120上的跃迁，如下文中更详细描述。
图2是包含一或多个分数分频器100(1)到100(n)的实例时钟产生器系统200的框图。举例来说，可使用已知或以后开发的半导体处理技术来在单个集成电路(IC)上制造系统200。又，举例来说，锁相回路(PLL)电路210可用以在晶体214受控振荡器212的控制下产生固定频率参考时钟信号202。在一些实例中，晶体214可定位在IC 200外部。在另一实施例中，可使用其它类型的已知或后来开发的时钟产生电路，例如具有MEMs谐振器的振荡器、多谐发生器、环形振荡器、延迟线振荡器等等。在另一实例中，可从外部源而非从芯片上源提供参考时钟202。
以此方式，单个IC可提供具有不同频率的全部是从单个参考时钟信号合成的多个时钟信号。
如下文中更详细地描述，再次参考图1，相位内插器107以高度线性方式响应于跨越一系列值的参数α而产生相移。在此描述中，可以与对于模/数转换器(analog todigital convertor，ADC)常用类似的方式描述“非线性度”。为了以标准方式表达ADC的非线性度，制造商可穿过ADC转移函数绘制称为最佳拟合线的线。与此线的最大偏差称为“积分非线性度(INL)”，其可以满刻度的百分比或以最低有效位(Least Significant Bit，LSB)表达。从每个阶跃的中心到线上的阶跃的中心将在ADC理想的情况下所处的点测量INL。术语“差分”指在两个连续电平之间取得的ADC的值。响应于改变的输入信号，ADC对信号进行取样，且ADC的输出是一连串二进制数字。理想ADC将使一个最低有效位(LSB)上升或下降，而不跳过任何电平且不保持相同十进制数字经过两个或三个LSB。遍及整个转移函数，微分非线性度(DNL)被定义为与两个连续电平之间的一个LSB的最大偏差。
图3是常规相位内插器(PI)300的示意图。相位内插器的一般操作已知，例如Soulioutis等人与2015年5月提交的“具有改善型线性度的相位内插器(PhaseInterpolator with Improved Linearity)”中所描述。常规PI可需要正交控制信号I、Iz、Q和Qz以控制向电容器304提供充电电流的求和电路的操作。一些实施方案，例如此实施方案，还需要共模反馈(common mode feedback，CMFB)。但是，充电电流的一部分会流失到装置302、303并由此产生非线性度。例如PI 300的简单PI电路可具有60LSB或更大的INL误差，其可在一个LSB是100fs时大于6000fs。
更详细地说，再次参考图1，图4是说明可用于PI 107的改善型相位内插器400的示意图。图5是说明PI 400的操作的时序图。如上文所描述，参数α可由例如图1中的控制电路系统104的控制电路系统提供。例如通过执行指令、由其它控制逻辑、由初始化电路系统、由硬连线控制逻辑等等，可将参数α加载到控制逻辑104内或耦合到控制逻辑104的寄存器中。在此实例中，参数α是具有介于0.0到1.0的范围内的值的分数值，其表示相对于输入时钟信号102使输出时钟信号120的相位移位的时间段的百分比。
在每个内插周期期间，第一电流源401经配置以产生与(1-α)成正比的电流且第二电流源402经配置以产生与(α)成正比的电流。举例来说，可使用数/模转换器(digital toanalog converter，DAC)来实施电流源401、402。在此实例中，可使用具有十二位元的分辨率的DAC；其它实施例可使用具有更高或更低分辨率的DAC。再次参考图1，电流源可受例如控制电路系统104的控制电路系统控制。
在第一时间段501期间，通过MOS装置M1将来自电流源401的电流提供给斜坡电容器C1，而来自电流源402的电流通过MOS装置M4由电阻器R1耗散。来自电流源401的电流为斜坡电容器C1充电，并产生在第一时间段501期间以与(1-α)成正比的斜率斜升的电压PIout，以在时间531产生与所请求相移成正比的PIout电压。
在第二时间段502期间，还经由MOS装置M3向斜坡电容器C1提供来自电流源402的与(α)成正比的电流，使得在时间段502期间被提供给电容器C1的总电流与(α)+(1-α)＝1成正比。因此，在时间段502期间，产生独立于参数α的恒定充电速率。因此，电压PIout在时间段502期间以独立于参数α的斜率斜升，并在时间531被偏移了PIout电压。以此方式，产生二阶跃电压斜坡信号，其中第一阶跃产生与时间531时的所请求相移成正比的电压量值，且其中第二阶跃允许基于时间531时的电压量值而产生具有所请求相移的输出信号。
在第三时间段503期间，来自电流源401的电流可由MOS装置M2转向到电阻器R1，以使得斜坡电容器C1在时间段503期间按与(α)成正比的速率进行充电。以此方式，在内插周期的每次重复期间，斜坡电容器C1被充电到如510处所指示的同一全充电电压电平，而不论参数α的值。
可提供具有全充电电压510的1/2倍的值的参考电压Vref，所述全充电电压对应于531处的最大电压。通过在第二时间段502期间比较PIout与Vref，可产生相对于输入时钟102具有相对于参数α极其线性的相移的时钟信号120。举例来说，当α＝0时，在时间520断言时钟信号120，其相对于输入时钟信号102具有0度的相移。当α＝0.5时，在时间521断言时钟信号120，其相对于输入时钟信号102具有180度的相移。类似地，当α＝1.0时，在时间522断言时钟信号120，其相对于输入时钟信号102具有360度的相移。因此，可通过对应地选择参数α来产生0到360度之间的任何相移量。
在时间段504期间，斜坡电容器C1可由MOS装置M7放电。
在此实例中，参考电压Vref由经配置以在时间段504期间为电容器C2充电的第三电流源403产生。可在时间段503的下半部分期间重设电容器C2。以此方式，可在与PI电路400的其余部分相同的条件下产生参考电压Vref，以使得消除由过程变化引起的失配。
再次参考图1，图6是说明可用作PI 107的改善型相位内插器600的另一实施方案的示意图。图7是说明PI 600的操作的时序图。PI 600可以一组开关装置630到639予以实施，所述开关装置如图7中所指示受定时信号S1到S5控制。PI 600的操作类似于如关于图4、5所描述的PI 400的操作。可使用例如双极半导体装置、场效装置等已知或以后开发的半导体处理技术来实施开关630到639。
在每个内插周期期间，第一电流源601经配置以产生与(1-α)成正比的电流且第二电流源602经配置以产生与(α)成正比的电流。在第一时间段701期间，通过开关装置631将来自电流源601的电流提供给斜坡电容器C2，而来自电流源602的电流通过开关装置637和638由电阻器R2耗散。来自电流源601的电流为斜坡电容器C2充电，并产生在第一时间段701期间以与(1-α)成正比的斜率斜升的电压PIout，以在时间段701结束时产生与所请求相移成正比的PIout电压。
在第二时间段702期间，还经由MOS装置636向斜坡电容器C2提供来自电流源602的与(α)成正比的电流，使得在时间段702期间被提供给电容器C2的总电流与(α)+(1-α)＝1成正比。因此，在时间段702期间，产生独立于参数α的恒定充电速率。因此，电压PIout在时间段702期间以独立于参数α的斜率斜升。
在第三时间段703期间，来自电流源601的电流可由开关装置632和633转向到电阻器R1，以使得斜坡电容器C2在时间段703期间按与(α)成正比的速率进行充电。以此方式，在内插周期的每次重复期间，斜坡电容器C2被充电到如710处所指示的同一全充电电压电平，而不论参数α的值。
可提供具有全充电电压710的1/2倍的值的参考电压Vref。通过在第二时间段702期间比较PIout与Vref，可产生相对于输入时钟712具有相对于参数α极其线性的相移的时钟信号620。举例来说，当α＝0时，在时间720断言时钟信号620，其相对于输入时钟信号712具有0度的相移。当α＝0.5时，在时间721断言时钟信号620，其相对于输入时钟信号712具有180度的相移。类似地，当α＝1.0时，在时间722断言时钟信号620，其相对于输入时钟信号712具有360度的相移。因此，可通过对应地选择参数α来产生0到360度之间的任何相移量。
在时间段704期间，电容器C2由开关装置639放电。
在此实例中，由来自经配置以经由开关630和635在时间段705期间为电容器C1充电的电流源601和602两者的电流产生参考电压Vref。在此实例中在时间段704的下半部分期间由开关634重设电容器C1。在另一实例中，可在时间段703的下半部分重设期间电容器C1，且可在时间段704期间为所述电容器充电。以此方式，可在与PI电路600的其余部分相同的条件下产生参考电压Vref，以使得消除由过程变化引起的失配。
图8是说明可在图4的PI电路107和图6的PI电路600中发生的非线性度的曲线图。再次参考图5的时序图，当参数α具有分别接近其最小值或最大值的值时，由定时点531和532时的信号切换引起的突变干扰会引起非线性误差。曲线图线801表示定时点531与532之间的理想线性响应曲线。曲线图线802表示归因于围绕定时点531和532的信号突变的可能响应曲线。会产生803处指示的INL量值。实例实施例允许在例如定时点831与832之间的区的更线性区中操作相位内插器。在此状况下，此区中的理想线性响应804将引起低得多的INL量值，如805处所指示。
再次参考图1，图9是说明可用作PI 107的相位内插器900的另一实施例的示意图。图10是说明PI 900的操作的时序图。再次参考图4，PI 900类似于PI 400，原因在于其具有经配置以产生与(1-α)成正比的电流的第一电流源901和经配置以产生与(α)成正比的电流的第二电流源902。但是，电流源901和902各自使用具有0.5I(0)的值的参考电流。为了补偿更低电流值，第一时间段1001和第二时间段1002横跨输入时钟1012的两个时间段。
包含第二组电流源904、905以提供使通过为电容器C1充电产生的PIout的电压斜坡移位额外恒定量的“消隐电流”。在此实施例中，电流源904、905提供0.25I(0)的恒定电流。
在第一时间段1001期间，通过MOS装置M1将来自电流源901和904的电流提供给斜坡电容器C1，而来自电流源902和905的电流通过MOS装置M4由电阻器R1耗散。来自电流源901、904的电流为斜坡电容器C1充电，并产生在是输入时钟1012的两个时间段的第一时间段1001期间以与(1-α)成正比的斜率斜升的电压PIout，以在时间1031产生与所请求相移成正比的PIout电压。
在第二时间段1002期间，还经由MOS装置M3将与来自电流源902的(α)和来自电流源905的固定电流成正比的电流提供给斜坡电容器C1，使得在时间段1002期间被提供给斜坡电容器C1的总电流与(α)+(1-α)＝1成正比。因此，在时间段1002期间，产生独立于参数α的恒定充电速率。因此，电压PIout在时间段1002期间以独立于参数α的斜率斜升。
可提供具有全充电电压1010的大致0.5倍的值的参考电压Vref。通过仅在仅是第二时间段1002的中心部分的取样时间段1030期间比较PIout与Vref，可产生相对于输入时钟1012的下降边沿具有相对于参数α极其线性的相移的时钟信号920。举例来说，当α＝0时，在时间1020断言时钟信号920，其相对于输入时钟信号1012的下降边沿具有0度的相移。当α＝0.5时，在时间1021断言时钟信号1020，其相对于输入时钟信号1012的下降边沿具有180度的相移。类似地，当α＝1.0时，在时间1022断言时钟信号920，其相对于输入时钟信号102的下降边沿具有360度的相移。因此，可通过对应地选择参数α来产生0到360度之间的任何相移量。此外，缩短的取样时间段1030避免会由控制信号切换引起的突变。
在时间段1003期间，电容器C1可由MOS装置M7放电。
在此实例中，参考电压Vref由经配置以在时间段1004期间为电容器C2充电的第三电流源903产生。电容器C2可在时间段1003期间由MOS装置M8重设。以此方式，可在与PI电路900的其余部分相同的条件下产生参考电压Vref，以使得消除由过程变化引起的失配。
图11是说明一个LSB对应于100fs的PI 900的模拟操作的曲线图。在此实例中，PI900展现仅120fs的最大INL，其对应于1.2LSB，如图11中所说明。此与图3中所说明的常规装置中的大于6000fs的最大INL误差形成比较。
图12是说明例如在上文结合图3到10所描述的高线性度相位内插器的操作的流程图。如关于图1到2所描述，高线性度相位内插器可用以从固定参考频率产生准确分数频率时钟信号。
可由耦合到相位内插器的控制逻辑产生1202指示输出信号与输入时钟信号边沿之间的期望相位差的相位值参数。
可在第一时间段内运用与相位值参数成正比的第一电流为第一电容器充电1204，以在电容器上产生与相位值参数成正比的第一电压。如上文更详细描述，受DAC控制的电流源可用以产生第一电流。相位值参数可用以控制DAC。举例来说，相位值可以是被提供给12位DAC的12位数字值。
可在第二时间段内运用具有恒定值的第二电流进一步为第一电容器充电1206，以形成被偏移了第一电压的电压斜坡。如上文所描述，还可使用用于控制的DAC来实施第二电流源。
可在第二时间段期间比较1208参考电压与电压斜坡。如上文所描述，例如图4中的比较器110的比较器可用于此比较。
可接着在电压斜坡等于参考电压时断言1210输出信号，以产生从输入时钟被偏移了由相位值参数指定的相位量的输出信号。
如上文更详细所描述，可由经配置以在另一时间段期间为第二电容器充电的电流源产生1212参考电压。可在每次内插周期结束时重设第二电容器。以此方式，可在与PI电路的其余部分相同的条件下产生参考电压，以使得消除由过程变化引起的失配。
其它实施例
再次参考图4，在另一实例实施例中，电流源401可具有(α)I0的值且电流源402可具有(1-α)I0的值。
在另一实施例中，电流源401可具有与参数α成正比的电流值且电流源402可具有I1的恒定电流值。在此状况下，可在时间段502期间将来自电流源401的电流引导到电阻器R1，以使得电流源402在取样时间段502期间单独产生具有固定斜率的斜坡电压。
在另一实施例中，电流源的各种组合可经配置以在第一时间段期间产生与所请求相移量成正比的电压斜率并在取样时间段期间产生具有固定斜率的额外电压斜率。
在各种实施例中，斜坡电容器可实施为离散电容器、MOS装置、多个装置等等。
在另一实施例中，可使用另一类型的装置特性来产生用于确定相移的二阶跃斜坡信号，例如使用电感装置来产生具有二阶跃斜坡的电流。
在本文中描述了分数频率时钟产生器系统，但其它系统可实施在本文中针对例如SerDes接口的时钟恢复、PLL的频率控制等功能所公开的高线性度相位内插器。
在此描述中，术语“耦合”和其派生词意味着间接、直接、光学和/或无线电连接。因此，如果第一个装置耦合到第二个装置，那么那个连接可以通过直接电连接、通过其它装置和连接的间接电连接、通过光学电连接和/或通过无线电连接。
尽管可以依序方式在图式中展示和/或在本文中描述方法步骤，但可省略、重复、同时执行和/或以不同次序执行所展示和/或描述步骤中的一或多个。
在所描述实施例中可能进行修改，且其它实施例在权利要求的范围内是可能的。

Claims (17)

1.一种用于执行相位内插的方法，所述方法包括：
产生指示输出信号与输入时钟边沿之间的期望相位差的相位值参数；
在第一时间段内运用与所述相位值参数成正比的第一电流为第一电容器充电，以在所述电容器上产生与所述相位值参数成正比的第一电压；
相对于所述输入时钟边沿在第二时间段内运用具有恒定值的第二电流为所述第一电容器充电，以形成被偏移了所述第一电压的电压斜坡；
在所述第二时间段期间比较参考电压与所述电压斜坡；以及
在所述电压斜坡等于所述参考电压时断言所述输出信号，
其中通过以下操作来产生所述参考电压：在第三时间段内运用具有恒定值的第三电流为第二电容器充电；以及在所述第二时间段之后重设所述第一电容器和所述第二电容器。
2.根据权利要求1所述的方法，其进一步包含在所述第二时间段之后重设所述第一电容器。
3.根据权利要求1所述的方法，其中所述第二电流具有I-总的值，且所述第一电流具有(1-α)I-总的值，其中α与所述相位值参数成正比。
4.根据权利要求1所述的方法，其中所述第三电流具有是所述第二电流值的分数的值。
5.根据权利要求1所述的方法，其进一步包含在所述第一时间段期间运用额外恒定值消隐电流为所述第一电容器充电。
6.根据权利要求1所述的方法，其进一步包含在所述第二时间段期间运用额外恒定值消隐电流为所述第一电容器充电。
7.一种相位内插电路，其包括：
第一可变电流源，其经配置以产生与相位值参数成正比的第一恒定电流；
第二可变电流源，其经配置以产生第二恒定电流，使得所述第一恒定电流与所述第二恒定电流的总和是预定义固定值；
斜坡电容器，其由第一开关装置耦合到所述第一可变电流源，且由第二开关装置耦合到所述第二可变电流源；以及
比较器电路，其具有被耦合成接收由所述第一可变电流源和所述第二可变电流源在所述斜坡电容器上产生的电压的第一输入、耦合到参考电压的第二输入，和用于提供经相移输出信号的输出，
其中通过以下操作来产生所述参考电压：运用具有恒定值的第三恒定电流为参考电容器充电；以及重设所述斜坡电容器和所述参考电容器。
8.根据权利要求7所述的相位内插电路，其中所述第一可变电流源经配置以产生等于(1-α)I0的电流，且其中所述第二可变电流源经配置以产生等于(α)I0的电流，其中α是指示所述输出信号与输入时钟边沿之间的期望相位差的相位值参数。
9.根据权利要求7所述的相位内插电路，其进一步包含由第三开关装置耦合到电流源以产生所述参考电压的所述参考电容器。
10.根据权利要求7所述的相位内插电路，其进一步包含耦合到所述斜坡电容器且耦合到接地参考来周期性地重设所述斜坡电容器的另一开关装置。
11.根据权利要求9所述的相位内插电路，其进一步包含耦合到所述参考电容器且耦合到接地参考来周期性地重设所述参考电容器的另一开关装置。
12.根据权利要求7所述的相位内插电路，其进一步包含由另一开关装置耦合到所述斜坡电容器且经配置以产生恒定消隐电流的第三电流源。
13.根据权利要求12所述的相位内插电路，其进一步包含由另一开关装置耦合到所述斜坡电容器且经配置以产生另一恒定消隐电流的第四电流源。
14.一种电路系统，其包括：
分数分频器FFD模块，其经配置以产生输出时钟信号，其中所述输出时钟信号的每个相位等于输入时钟信号的相位的分数，其中所述FFD包含：
控制逻辑，其经配置以提供数目N，所述数目N指示所述输入时钟信号的界定所述输出时钟信号的相位所需的全相位的数目，且经配置以提供指示所述输入时钟信号的界定所述输出时钟信号的所述相位所需的分数相位的相位值参数；
计数器，其被耦合成接收所述输入时钟信号且耦合到所述控制逻辑以接收所述数目N，所述计数器具有经配置以在每次所述计数器对所述输入时钟的N个相位进行计数时断言第N时钟信号的输出；
相位内插器模块PI，其被耦合成从所述控制逻辑接收所述相位值参数并从所述计数器接收所述第N时钟信号，其中所述PI模块包含：
第一可变电流源，其经配置以产生与所述相位值参数成正比的第一恒定电流；
第二可变电流源，其经配置以产生第二恒定电流，使得所述第一恒定电流与所述第二恒定电流的总和是预定义固定值；
斜坡电容器，其由第一开关装置耦合到所述第一可变电流源，且由第二开关装置耦合到所述第二可变电流源；以及
比较器电路，其具有被耦合成接收由所述第一可变电流源和所述第二可变电流源在所述斜坡电容器上产生的电压的第一输入、耦合到参考电压的第二输入，和用于提供经相移输出时钟信号的输出，
其中通过以下操作来产生所述参考电压：运用具有恒定值的第三恒定电流为参考电容器充电；以及重设所述斜坡电容器和所述参考电容器。
15.根据权利要求14所述的电路系统，其进一步包含具有耦合到所述计数器以提供所述输入时钟信号的输出的振荡器电路。
16.根据权利要求14所述的电路系统，其进一步包含被耦合成接收所述输入时钟信号的多个所述FFD模块。
17.根据权利要求16所述的电路系统，其中所述电路系统形成于单个集成电路上。
CN201780068625.3A 2016-11-08 2017-11-08 高线性度相位内插器 Active CN109964404B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311206443.1A CN117240261A (zh) 2016-11-08 2017-11-08 高线性度相位内插器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/346,524 2016-11-08
US15/346,524 US10855294B2 (en) 2016-11-08 2016-11-08 High linearity phase interpolator
PCT/US2017/060658 WO2018089509A1 (en) 2016-11-08 2017-11-08 High linearity phase interpolator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311206443.1A Division CN117240261A (zh) 2016-11-08 2017-11-08 高线性度相位内插器

Publications (2)

Publication Number Publication Date
CN109964404A CN109964404A (zh) 2019-07-02
CN109964404B true CN109964404B (zh) 2023-10-20

Family

ID=62064144

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311206443.1A Pending CN117240261A (zh) 2016-11-08 2017-11-08 高线性度相位内插器
CN201780068625.3A Active CN109964404B (zh) 2016-11-08 2017-11-08 高线性度相位内插器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311206443.1A Pending CN117240261A (zh) 2016-11-08 2017-11-08 高线性度相位内插器

Country Status (6)

Country Link
US (2) US10855294B2 (zh)
EP (1) EP3539212A4 (zh)
JP (2) JP7132554B2 (zh)
KR (3) KR102656504B1 (zh)
CN (2) CN117240261A (zh)
WO (1) WO2018089509A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11128742B2 (en) 2019-03-08 2021-09-21 Microsemi Storage Solutions, Inc. Method for adapting a constant bit rate client signal into the path layer of a telecom signal
US10972084B1 (en) 2019-12-12 2021-04-06 Microchip Technology Inc. Circuit and methods for transferring a phase value between circuits clocked by non-synchronous clock signals
US11323123B2 (en) * 2019-12-20 2022-05-03 Microchip Technology Inc. Circuit to correct phase interpolator rollover integral non-linearity errors
US10917097B1 (en) 2019-12-24 2021-02-09 Microsemi Semiconductor Ulc Circuits and methods for transferring two differentially encoded client clock domains over a third carrier clock domain between integrated circuits
US11239933B2 (en) 2020-01-28 2022-02-01 Microsemi Semiconductor Ulc Systems and methods for transporting constant bit rate client signals over a packet transport network
US11463005B2 (en) * 2020-04-27 2022-10-04 Texas Instruments Incorporated Ramp generator for buck/boost converters
CN111697950B (zh) * 2020-06-23 2021-07-09 上海安路信息科技股份有限公司 本征线性相位插值器
US11424902B2 (en) 2020-07-22 2022-08-23 Microchip Technology Inc. System and method for synchronizing nodes in a network device
US11165431B1 (en) * 2020-12-09 2021-11-02 Analog Devices, Inc. Techniques for measuring slew rate in current integrating phase interpolator
US11500336B1 (en) * 2021-05-11 2022-11-15 Texas Instruments Incorporated Methods and apparatus for low jitter fractional output dividers
US11916662B2 (en) 2021-06-30 2024-02-27 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a fixed number of idle blocks for transmission over a metro transport network (MTN)
US11838111B2 (en) 2021-06-30 2023-12-05 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a variable number of idle blocks for transmission over a metro transport network (MTN)
US11581897B1 (en) 2021-07-16 2023-02-14 Texas Instruments Incorporated Dual slope digital-to-time converters and methods for calibrating the same
US11736065B2 (en) 2021-10-07 2023-08-22 Microchip Technology Inc. Method and apparatus for conveying clock-related information from a timing device
US11799626B2 (en) 2021-11-23 2023-10-24 Microchip Technology Inc. Method and apparatus for carrying constant bit rate (CBR) client signals
CN114070271B (zh) * 2022-01-14 2022-05-03 南京沁恒微电子股份有限公司 基于相位插值的时钟抖动产生装置及其方法
US11799460B1 (en) 2022-06-29 2023-10-24 Texas Instruments Incorporated Dynamic phase adjustment for high speed clock signals
CN115833798B (zh) * 2023-02-15 2023-05-02 南京沁恒微电子股份有限公司 一种高线性度多比特相位插值器
CN116599523B (zh) * 2023-07-19 2024-02-23 牛芯半导体(深圳)有限公司 相位插值电路、锁相环电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507717A (zh) * 2001-03-20 2004-06-23 Gct�뵼�����޹�˾ 使用分数补偿方法的分数-n频率合成器
US7417510B2 (en) * 2006-09-28 2008-08-26 Silicon Laboratories Inc. Direct digital interpolative synthesis

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460913B2 (ja) * 1995-09-29 2003-10-27 旭化成マイクロシステム株式会社 可変遅延時間発生回路とその方法
US6009534A (en) 1998-06-01 1999-12-28 Texas Instruments Incorporated Fractional phase interpolation of ring oscillator for high resolution pre-compensation
US6353649B1 (en) 2000-06-02 2002-03-05 Motorola, Inc. Time interpolating direct digital synthesizer
US6518805B2 (en) * 2000-10-04 2003-02-11 Broadcom Corporation Programmable divider with built-in programmable delay chain for high-speed/low power application
US7292091B1 (en) 2000-10-11 2007-11-06 Silicon Laboratories Inc. Method and apparatus for reducing interference
JP4587620B2 (ja) 2001-09-10 2010-11-24 ルネサスエレクトロニクス株式会社 クロック制御方法と分周回路及びｐｌｌ回路
KR100398048B1 (ko) 2001-12-11 2003-09-19 한국전자통신연구원 델타 시그마 나누기의 구조
US6720959B2 (en) 2002-03-28 2004-04-13 Texas Instruments Incorporated Area efficient, low power and flexible time digitizer
US6798296B2 (en) 2002-03-28 2004-09-28 Texas Instruments Incorporated Wide band, wide operation range, general purpose digital phase locked loop architecture
US6683932B1 (en) 2002-07-23 2004-01-27 Bae Systems, Information And Electronic Systems Integration, Inc. Single-event upset immune frequency divider circuit
US7463710B2 (en) 2003-06-27 2008-12-09 Analog Devices, Inc. Fractional-N synthesizer and method of programming the output phase
TWI222786B (en) 2003-09-17 2004-10-21 Mediatek Inc Multi-modulus programmable frequency divider
ATE465550T1 (de) 2003-10-23 2010-05-15 Nxp Bv Frequenzteiler
US20050189972A1 (en) 2004-02-27 2005-09-01 Tim Foo System and method for achieving low power standby and fast relock for digital phase lock loop
US8476887B2 (en) * 2004-12-03 2013-07-02 Texas Instruments Incorporated DC to DC converter with pseudo constant switching frequency
US7298195B2 (en) 2005-03-31 2007-11-20 Agere Systems Inc. Methods and apparatus for improved phase switching and linearity in an analog phase interpolator
TWI315612B (en) 2006-03-21 2009-10-01 Ind Tech Res Inst Apparatus for multiple-divisor prescaler
US7564276B2 (en) 2006-06-28 2009-07-21 Qualcomm Incorporated Low-power modulus divider stage
US7916824B2 (en) 2006-08-18 2011-03-29 Texas Instruments Incorporated Loop bandwidth enhancement technique for a digital PLL and a HF divider that enables this technique
US7486145B2 (en) * 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
US8149022B2 (en) 2007-02-09 2012-04-03 Mediatek Inc. Digital delay line based frequency synthesizer
US7764134B2 (en) 2007-06-14 2010-07-27 Silicon Laboratories Inc. Fractional divider
US20090045848A1 (en) 2007-08-15 2009-02-19 National Semiconductor Corporation Phase-frequency detector with high jitter tolerance
US7777581B2 (en) 2007-10-19 2010-08-17 Diablo Technologies Inc. Voltage Controlled Oscillator (VCO) with a wide tuning range and substantially constant voltage swing over the tuning range
FR2922697A1 (fr) 2007-10-22 2009-04-24 St Microelectronics Sa Synthetiseur de frequence numerique
US7737743B1 (en) 2008-03-07 2010-06-15 National Semiconductor Corporation Phase-locked loop including sampling phase detector and charge pump with pulse width control
US8063686B1 (en) 2008-06-27 2011-11-22 Cadence Design Systems, Inc. Phase interpolator circuit with two phase capacitor charging
US8081018B2 (en) 2008-08-21 2011-12-20 Qualcomm Incorporated Low power radio frequency divider
US7863993B1 (en) 2008-09-08 2011-01-04 National Semiconductor Corporation Oscillator for providing oscillation signal with controllable frequency
US20110241746A1 (en) 2010-03-30 2011-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Low power small area static phase interpolator with good linearity
US8483856B2 (en) 2010-05-19 2013-07-09 Texas Instruments Incorporated System and method for correcting phase noise in digital-to-analog converter or analog-to-digital converter
WO2011148467A1 (ja) * 2010-05-25 2011-12-01 富士通株式会社 位相補間器、受信回路及び情報処理装置
US8552787B2 (en) * 2010-06-10 2013-10-08 Qualcomm Incorporated Methods and apparatus for a gray-coded phase rotating frequency divider
US8248118B2 (en) 2010-08-09 2012-08-21 Texas Instruments Incorporated High-speed frequency divider and a phase locked loop that uses the high-speed frequency divider
US8258839B2 (en) 2010-10-15 2012-09-04 Texas Instruments Incorporated 1 to 2N-1 fractional divider circuit with fine fractional resolution
US8810290B1 (en) 2011-01-11 2014-08-19 Hittite Microwave Corporation Fractional phase locked loop having an exact output frequency and phase and method of using the same
US8558597B2 (en) * 2012-02-10 2013-10-15 International Business Machines Corporation High-resolution phase interpolators
US8559587B1 (en) 2012-03-21 2013-10-15 Integrated Device Technology, Inc Fractional-N dividers having divider modulation circuits therein with segmented accumulators
US8873689B2 (en) 2012-08-02 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Phase interpolator for clock data recovery circuit with active wave shaping integrators
US8692599B2 (en) 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques
US9344065B2 (en) 2012-10-22 2016-05-17 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
JP6149427B2 (ja) 2013-03-04 2017-06-21 株式会社リコー クロック生成回路及びクロック生成回路におけるクロック生成方法
JP2016181735A (ja) 2013-08-23 2016-10-13 株式会社東芝 位相−デジタル変換器および受信機
US9257991B2 (en) 2014-01-21 2016-02-09 Telefonaktiebolaget L M Ericsson (Publ) High-speed frequency divider
US9178521B2 (en) 2014-02-28 2015-11-03 Intel Corporation Fast settling mixed signal phase interpolator with integrated duty cycle correction
WO2015172372A1 (en) 2014-05-16 2015-11-19 Lattice Semiconductor Corporation Fractional-n phase locked loop circuit
US9385649B2 (en) 2014-05-29 2016-07-05 Qualcomm Incorporated RC oscillator based on delay-free comparator
CN105450224B (zh) 2014-07-16 2018-07-27 无锡华润上华科技有限公司 直接数字频率合成方法和直接数字频率合成器
US9236873B1 (en) 2014-12-17 2016-01-12 Integrated Device Technology, Inc. Fractional divider based phase locked loops with digital noise cancellation
US9696351B2 (en) * 2014-12-30 2017-07-04 Stmicroelectronics International N.V. Data receiving device including an envelope detector and related methods
US9397824B1 (en) 2015-01-28 2016-07-19 Texas Instruments Incorporated Gear shifting from binary phase detector to PAM phase detector in CDR architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507717A (zh) * 2001-03-20 2004-06-23 Gct�뵼�����޹�˾ 使用分数补偿方法的分数-n频率合成器
US7417510B2 (en) * 2006-09-28 2008-08-26 Silicon Laboratories Inc. Direct digital interpolative synthesis

Also Published As

Publication number Publication date
JP2020501467A (ja) 2020-01-16
JP2022163176A (ja) 2022-10-25
US20210044300A1 (en) 2021-02-11
KR20220162855A (ko) 2022-12-08
EP3539212A4 (en) 2019-12-18
JP7132554B2 (ja) 2022-09-07
CN117240261A (zh) 2023-12-15
KR102656504B1 (ko) 2024-04-12
KR102471135B1 (ko) 2022-11-28
CN109964404A (zh) 2019-07-02
EP3539212A1 (en) 2019-09-18
KR20190090787A (ko) 2019-08-02
KR20240051295A (ko) 2024-04-19
US10855294B2 (en) 2020-12-01
US20180131378A1 (en) 2018-05-10
WO2018089509A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
CN109964404B (zh) 高线性度相位内插器
USRE48275E1 (en) Digital-to-time converter
EP2711725B1 (en) Phase noise tolerant sampling
US20110063147A1 (en) Successive approximation register analog to digital converter (adc) and method of adjusting delay thereof
US8615064B2 (en) Phase locked loop circuit and receiver using the same
US7586335B2 (en) Digital phase detector and a method for the generation of a digital phase detection signal
CN106341134B (zh) 具有局部交错和重采样的数模转换器
US7795925B2 (en) Phase difference detector and phase difference detection method
JP2015033123A (ja) 半導体装置
CN109239676B (zh) 一种调频连续波产生装置
US8841951B2 (en) Apparatus for controlling duty ratio of signal
US8081101B2 (en) Analog-to-digital converter using oscillators
US9698807B1 (en) Time signal conversion using dual time-based digital-to-analog converters
CN115425972A (zh) 高速级联模数转换器电路的误差校准电路
CN114301454A (zh) 小数分频器、数控振荡器和锁相环电路
EP1986327B1 (en) Circuit de conversion numérique-analogique haute résolution
US11500336B1 (en) Methods and apparatus for low jitter fractional output dividers
Abdo et al. Low-power circuit for measuring and compensating phase interpolator non-linearity
Buhr et al. A 10 Bit Phase-Interpolator-Based Digital-to-Phase Converter for Accurate Time Synchronization in Ethernet Applications
US10642227B1 (en) Digital-to-time converter, time-to-digital converter, and converting method using the same
Cathcart A Rotary Travelling Wave Oscillator Based All-Digital PLL in 65nm CMOS
KR100866500B1 (ko) 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant