CN116581043B - 芯片分类方法、装置、电子设备及计算机可读存储介质 - Google Patents
芯片分类方法、装置、电子设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116581043B CN116581043B CN202310451376.3A CN202310451376A CN116581043B CN 116581043 B CN116581043 B CN 116581043B CN 202310451376 A CN202310451376 A CN 202310451376A CN 116581043 B CN116581043 B CN 116581043B
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- chips
- frequency
- test result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000012360 testing method Methods 0.000 claims abstract description 307
- 230000002159 abnormal effect Effects 0.000 claims abstract description 77
- 230000009467 reduction Effects 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims abstract description 17
- 238000012216 screening Methods 0.000 claims abstract description 13
- 238000013102 re-test Methods 0.000 claims abstract description 5
- 230000002950 deficient Effects 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000012858 packaging process Methods 0.000 abstract description 8
- 239000002699 waste material Substances 0.000 description 10
- 238000013100 final test Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Abstract
本申请公开了一种芯片分类方法、装置、电子设备及计算机可读存储介质，涉及芯片生产技术领域，该方法包括：获取芯片预设的目标频率，并将目标频率设置为测试频率；根据测试频率对芯片进行测试，得到第一测试结果；当第一测试结果为异常，对测试频率进行降频处理，得到新的测试频率；根据新的测试频率对芯片重新进行测试，得到第二测试结果；当第二测试结果为异常，将芯片进行类别筛选，得到第二测试结果为异常的双Rank芯片；根据新的测试频率，分别双Rank芯片的寄存器分别进行测试，得到第三测试结果；根据测试结果，对所有的芯片进行分类。本申请能够将芯片根据不同的性能进行分类，减少因封装过程导致的不良芯片所造成的损失。
Description
技术领域
本申请涉及芯片生产技术领域，特别涉及一种芯片分类方法、装置、电子设备及计算机可读存储介质。
背景技术
在芯片生产的工艺中，在进行多个die(裸片)封装时，随着die的数量越多，封装工序和步骤就会增多，给芯片带来一定的风险，增加不良芯片的产生，引起整个芯片不可用。在芯片封装后需要进行FT(Final Test)测试，上述的不良芯片在测试中会因不能在目标频率中正常工作而被筛选出来，不良芯片因不能通过FT测试而不满足出厂的条件，只能遗弃导致造成较大损失，生产成本较高。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种芯片分类方法、装置、电子设备及计算机可读存储介质，能够将芯片根据不同的性能进行分类，减少因封装过程导致的不良芯片所造成的损失。
第一方面，本申请提供了一种芯片分类方法，包括：
获取芯片预设的目标频率，并将所述目标频率设置为测试频率；
响应于芯片的连接到位信号，根据所述测试频率对所述芯片进行测试，得到第一测试结果；
当所述第一测试结果为异常，对所述测试频率进行降频处理，得到新的所述测试频率；
根据新的所述测试频率对所述第一测试结果为异常的所述芯片重新进行测试，得到第二测试结果；
当所述第二测试结果为异常，将所述第二测试结果为异常的所述芯片进行类别筛选，得到所述第二测试结果为异常的双Rank芯片；
根据新的所述测试频率，分别对所述第二测试结果为异常的双Rank芯片的第一寄存器和第二寄存器分别进行测试，得到第三测试结果；
根据所述第一测试结果、所述第二测试结果和所述第三测试结果，对所有的所述芯片进行分类。
根据本申请第一方面实施例的芯片分类方法，至少具有如下有益效果：获取封装好的芯片预设的目标频率，并将该目标频率设置为测试频率，响应于芯片的连接到位信号，根据测试频率对芯片进行测试，得到第一测试结果；当检测的芯片所得到的第一测试结果为异常，将对该芯片测试的测试频率进行降频处理，采用新的测试频率对该芯片再次进行测试，当该芯片采用新的测试频率测试得到的第二测试结果仍然为异常时，则将第二测试结果为异常的芯片进行筛选，选出双Rank芯片，采用上次的测试频率分别对双Rank芯片中的第一寄存器和第二寄存器分别进行测试，得到第三测试结果，根据上述的第一测试结果、第二测试结果和第三测试结果对芯片进行分类。本申请避免因在芯片的第一测试结果为异常时，就直接将芯片遗弃所造成浪费，通过降低测试条件对芯片重新进行测试，依次对不良品进行降频测试和降容测试，对满足低条件下的芯片进行保留，提高了对不良芯片的利用率，将芯片根据不同的性能进行分类，减少因封装过程导致的不良芯片所造成的资源损耗和浪费。
根据本申请第一方面的一些实施例，所述根据所述测试频率对所述芯片进行测试，包括：根据所述测试频率对所述芯片内寄存器的存储区域进行测试，以判断所述存储区域是否存在坏块。
根据本申请第一方面的一些实施例，所述对所述测试频率进行降频处理，得到新的所述测试频率，包括：将上一次的所述测试频率减少一半，得到新的所述测试频率。
根据本申请第一方面的一些实施例，所述将所述第二测试结果为异常的所述芯片进行类别筛选，得到所述第二测试结果为异常的双Rank芯片，包括：读取将所述第二测试结果为异常的所述芯片的参数信息；根据所述参数信息对所述第二测试结果为异常的所述芯片进行类别赛选，得到所述第二测试结果为异常的单Rank芯片和双Rank芯片。
根据本申请第一方面的一些实施例，所述对所有的所述芯片进行分类，包括：将所述第一测试结果为正常的所述芯片标记为第一类别，并将所述第一类别的所述芯片转移至预设的第一区域。
根据本申请第一方面的一些实施例，所述对所有的所述芯片进行分类，还包括：将所述第二测试结果为正常的所述芯片标记为第二类别，并将所述第二类别的所述芯片转移至预设的第二区域。
根据本申请第一方面的一些实施例，所述对所有的所述芯片进行分类，还包括：将所述第三测试结果为第一寄存器正常的所述芯片标记为第三类别，并将所述第三类别的所述芯片转移至预设的第三区域；将所述第三测试结果为第二寄存器正常的所述芯片标记为第四类别，并将所述第四类别的所述芯片转移至预设的第四区域；将所述第三测试结果为异常的所述芯片标记为不良品。
第二方面，本申请还提供了一种芯片分类装置，包括：
获取单元，用于获取芯片预设的目标频率，并将所述目标频率设置为测试频率；
第一测试单元，用于响应于芯片的连接到位信号，根据所述测试频率对所述芯片进行测试，得到第一测试结果；
第一判断单元，用于当所述第一测试结果为异常，对所述测试频率进行降频处理，得到新的所述测试频率；
第二测试单元，用于根据新的所述测试频率对所述第一测试结果为异常的所述芯片重新进行测试，得到第二测试结果；
第二判断单元，用于当所述第二测试结果为异常，将所述第二测试结果为异常的所述芯片进行类别筛选，得到所述第二测试结果为异常的双Rank芯片；
第三测试单元，用于根据新的所述测试频率，分别对所述第二测试结果为异常的双Rank芯片的第一寄存器和第二寄存器分别进行测试，得到第三测试结果；
分类单元，用于根据所述第一测试结果、所述第二测试结果和所述第三测试结果，对所有的所述芯片进行分类。
根据本申请第二方面实施例的芯片分类装置，至少具有如下有益效果：获取封装好的芯片预设的目标频率，并将该目标频率设置为测试频率，响应于芯片的连接到位信号，根据测试频率对芯片进行测试，得到第一测试结果；当检测的芯片所得到的第一测试结果为异常，将对该芯片测试的测试频率进行降频处理，采用新的测试频率对该芯片再次进行测试，当该芯片采用新的测试频率测试得到的第二测试结果仍然为异常时，则将第二测试结果为异常的芯片进行筛选，选出双Rank芯片，采用上次的测试频率分别对双Rank芯片中的第一寄存器和第二寄存器分别进行测试，得到第三测试结果，根据上述的第一测试结果、第二测试结果和第三测试结果对芯片进行分类。本申请避免因在芯片的第一测试结果为异常时，就直接将芯片遗弃所造成浪费，通过降低测试条件对芯片重新进行测试，依次对不良品进行降频测试和降容测试，对满足低条件下的芯片进行保留，提高了对不良芯片的利用率，将芯片根据不同的性能进行分类，减少因封装过程导致的不良芯片所造成的资源损耗和浪费。
第三方面，本申请还提供了一种电子设备，包括：至少一个存储器；至少一个处理器；至少一个程序；所述程序被存储在所述存储器中，所述处理器执行至少一个所述程序以实现如第一方面任一项实施例所述的芯片分类方法。
第四方面，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行信号，所述计算机可执行信号用于执行如第一方面任一项实施例所述的芯片分类方法。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的附加方面和优点结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请一个实施例的芯片分类方法的流程图；
图2为本申请另一实施例的芯片分类方法的流程图；
图3为本申请另一实施例的芯片分类方法的流程图；
图4为本申请一个实施例的芯片分类装置的示意图；
图5为本申请一个实施例的电子设备的示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
在芯片生产的工艺中，在进行多个d ie(裸片)封装时，随着d ie的数量越多，封装工序和步骤就会增多，给芯片带来一定的风险，增加不良芯片的产生，引起整个芯片不可用。在芯片封装后需要进行FT(Fina l Test)测试，上述的不良芯片在测试中会因不能在目标频率中正常工作而被筛选出来，不良芯片因不能通过FT测试而不满足出厂的条件，只能遗弃导致造成较大损失，生产成本较高。
基于此，本申请提供了一种一种芯片分类方法、装置、电子设备及计算机可读存储介质，以解决上述的技术问题。
第一方面，参照图1，本申请提供了一种芯片分类方法，包括但不限于以下步骤：
步骤S110：获取芯片预设的目标频率，并将目标频率设置为测试频率；
步骤S120：响应于芯片的连接到位信号，根据测试频率对芯片进行测试，得到第一测试结果；
步骤S130：当第一测试结果为异常，对测试频率进行降频处理，得到新的测试频率；
步骤S140：根据新的测试频率对第一测试结果为异常的芯片重新进行测试，得到第二测试结果；
步骤S150：当第二测试结果为异常，将第二测试结果为异常的芯片进行类别筛选，得到第二测试结果为异常的双Rank芯片；
步骤S160：根据新的测试频率，分别对第二测试结果为异常的双Rank芯片的第一寄存器和第二寄存器分别进行测试，得到第三测试结果；
步骤S170：根据第一测试结果、第二测试结果和第三测试结果，对所有的芯片进行分类。
获取封装好的芯片预设的目标频率，并将该目标频率设置为测试频率，响应于芯片的连接到位信号，根据测试频率对芯片进行测试，得到第一测试结果；当检测的芯片所得到的第一测试结果为异常，将对该芯片测试的测试频率进行降频处理，采用新的测试频率对该芯片再次进行测试，当该芯片采用新的测试频率测试得到的第二测试结果仍然为异常时，则将第二测试结果为异常的芯片进行筛选，选出双Rank芯片，采用上次的测试频率分别对双Rank芯片中的第一寄存器和第二寄存器分别进行测试，得到第三测试结果，根据上述的第一测试结果、第二测试结果和第三测试结果对芯片进行分类。本申请避免因在芯片的第一测试结果为异常时，就直接将芯片遗弃所造成浪费，通过降低测试条件对芯片重新进行测试，依次对不良品进行降频测试和降容测试，对满足低条件下的芯片进行保留，提高了对不良芯片的利用率，将芯片根据不同的性能进行分类，减少因封装过程导致的不良芯片所造成的资源损耗和浪费。
需要说明的是，目标频率可以为芯片在生产时所设计的正常状态下的工作频率。在封装多个d ie的时候，如2个d ie、4个d ie的产品，在封装成产品过程中，会存在有单Rank芯片和双Rank芯片，双Rank芯片包括第一寄存器CS0和第二寄存器CS1，而单Rank仅包括一个寄存器CS0，在芯片分类的过程中是对双Rank芯片和单Rank芯片共同进行检测分类的。
可以理解的是，在步骤S120中根据测试频率对芯片进行测试的步骤，可以包括但不限于以下步骤：
根据测试频率对芯片内寄存器的存储区域进行测试，以判断存储区域是否存在坏块。
芯片在测试频率下进行工作，若发现寄存器的存储区域存在坏块，则第一输出测试结果为异常，在步骤S140和步骤S160对芯片测试的具体步骤与步骤S120对芯片测试的具体步骤相似，在此不再进行详细的赘述。
可以理解的是，在步骤S130中对测试频率进行降频处理，得到新的测试频率的步骤，可以但不仅限于以下步骤：
将上一次的测试频率减少一半，得到新的测试频率。
在本申请的一个实施例中，例如芯片预设的目标频率为1600Hz，在第一次对芯片进行FT测试时，将测试的测试频率设为1600Hz，当第一测试结果为异常时，则将测试频率减少一半，将测试频率调整为800Hz，对于测试频率调整的规则，在本申请对此不做限定。
需要说明的是，步骤S130至步骤S140对芯片的测试频率进行降频，然后对异常的芯片重新进行FT测试的次数不做限制，即通过一次降频测试之后，对异常的芯片再一次进行降频测试，步骤S130至步骤S140可根据芯片生产和销售的实际应用进行具体规定执行的次数。
参照图2，可以理解的是，在步骤S150中，可以包括但不限于以下步骤：
步骤S210：读取将第二测试结果为异常的芯片的参数信息；
步骤S220：根据参数信息对第二测试结果为异常的芯片进行类别赛选，得到第二测试结果为异常的单Rank芯片和双Rank芯片。
芯片在降频处理之后再次进行测试仍为异常，则需要把第二测试结果为异常的芯片进行分类，通过读取上述芯片的参数信息，将芯片分为单Rank芯片和双Rank芯片，对双Rank芯片的两个寄存器再次进行测试，提高不良芯片的利用率，将芯片根据不同的性能做进一步分类，减少因封装过程导致的不良芯片所造成的资源损耗和浪费。
参照图3，可以理解的是，在步骤S170中，可以包括但不仅限于以下步骤：
步骤S310：将第一测试结果为正常的芯片标记为第一类别，并将第一类别的芯片转移至预设的第一区域；
步骤S320：将第二测试结果为正常的芯片标记为第二类别，并将第二类别的芯片转移至预设的第二区域；
步骤S330：将第三测试结果为第一寄存器正常的芯片标记为第三类别，并将第三类别的芯片转移至预设的第三区域；
步骤S340：将第三测试结果为第二寄存器正常的芯片标记为第四类别，并将第四类别的芯片转移至预设的第四区域；
步骤S350：将第三测试结果为异常的芯片标记为不良品。
在步骤S310至步骤S350中，根据得到的第一测试结果、第二测试结果和第三测试结果，对所有测试的芯片进行标记，并根据不同标记的芯片转移至指定的区域完成芯片的分类，通过降低测试条件对芯片重新进行测试，依次对不良品进行降频测试和降容测试，对满足低条件下的芯片进行保留，提高了对不良芯片的利用率，将芯片根据不同的性能进行分类，减少因封装过程导致的不良芯片所造成的资源损耗和浪费。
第二方面，本申请还提供了一种芯片分类装置400，包括：获取单元410、第一测试单元420、第一判断单元430、第二测试单元440、第二判断单元450、第三测试单元460和分类单元470。具体为：
获取单元410，用于获取芯片预设的目标频率，并将目标频率设置为测试频率；
第一测试单元420，用于响应于芯片的连接到位信号，根据测试频率对芯片进行测试，得到第一测试结果；
第一判断单元430，用于当第一测试结果为异常，对测试频率进行降频处理，得到新的测试频率；
第二测试单元440，用于根据新的测试频率对第一测试结果为异常的芯片重新进行测试，得到第二测试结果；
第二判断单元450，用于当第二测试结果为异常，将第二测试结果为异常的芯片进行类别筛选，得到第二测试结果为异常的双Rank芯片；
第三测试单元460，用于根据新的测试频率，分别对第二测试结果为异常的双Rank芯片的第一寄存器和第二寄存器分别进行测试，得到第三测试结果；
分类单元470，用于根据第一测试结果、第二测试结果和第三测试结果，对所有的芯片进行分类。
本申请提供的芯片分类装置，通过获取封装好的芯片预设的目标频率，并将该目标频率设置为测试频率，响应于芯片的连接到位信号，根据测试频率对芯片进行测试，得到第一测试结果；当检测的芯片所得到的第一测试结果为异常，将对该芯片测试的测试频率进行降频处理，采用新的测试频率对该芯片再次进行测试，当该芯片采用新的测试频率测试得到的第二测试结果仍然为异常时，则将第二测试结果为异常的芯片进行筛选，选出双Rank芯片，采用上次的测试频率分别对双Rank芯片中的第一寄存器和第二寄存器分别进行测试，得到第三测试结果，根据上述的第一测试结果、第二测试结果和第三测试结果对芯片进行分类。本申请避免因在芯片的第一测试结果为异常时，就直接将芯片遗弃所造成浪费，通过降低测试条件对芯片重新进行测试，依次对不良品进行降频测试和降容测试，对满足低条件下的芯片进行保留，提高了对不良芯片的利用率，将芯片根据不同的性能进行分类，减少因封装过程导致的不良芯片所造成的资源损耗和浪费。
该装置的具体实施方式与上述芯片分类方法的具体实施例基本相同，在此不再赘述。
第三方面，本申请还提供了一种电子设备，包括：至少一个存储器、至少一个处理器和至少一个程序，程序被存储在存储器中，处理器执行一个或多个程序以实现上述芯片分类方法。
存储器作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及信号，如本申请实施例中的处理模块对应的程序指令/信号。处理器通过运行存储在存储器中的非暂态软件程序、指令以及信号，从而执行各种功能应用以及数据处理，即实现上述方法实施例的芯片分类方法。
存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储上述芯片分类方法的相关数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件或其他非暂态固态存储器件。在一些实施例中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至该处理模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个信号存储在存储器中，当被一个或者多个处理器执行时，执行上述任意方法实施例中的芯片分类方法。例如，执行以上描述的图1中的方法步骤S110至S170、图2中的方法步骤S210至S220和图3中的方法步骤S310至S350。
第四方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，可使得上述一个或多个处理器执行上述方法实施例中的芯片分类方法。例如，执行以上描述的图1中的方法步骤S110至S170、图2中的方法步骤S210至S220和图3中的方法步骤S310至S350。
以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
通过以上的实施方式的描述，本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读信号、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读信号、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括多指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例的方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-On ly Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序的介质。
以上参照附图说明了本申请实施例的优选实施例，并非因此局限本申请实施例的权利范围。本领域技术人员不脱离本申请实施例的范围和实质内所作的任何修改、等同替换和改进，均应在本申请实施例的权利范围之内。
Claims (10)
1.一种芯片分类方法，其特征在于，包括：
获取芯片预设的目标频率，并将所述目标频率设置为测试频率；
响应于芯片的连接到位信号，根据所述测试频率对所述芯片进行测试，得到第一测试结果；
当所述第一测试结果为异常，对所述测试频率进行降频处理，得到新的所述测试频率；
根据新的所述测试频率对所述第一测试结果为异常的所述芯片重新进行测试，得到第二测试结果；
当所述第二测试结果为异常，将所述第二测试结果为异常的所述芯片进行类别筛选，得到所述第二测试结果为异常的双Rank芯片；
根据新的所述测试频率，分别对所述第二测试结果为异常的双Rank芯片的第一寄存器和第二寄存器分别进行测试，得到第三测试结果；
根据所述第一测试结果、所述第二测试结果和所述第三测试结果，对所有的所述芯片进行分类。
2.根据权利要求1所述的芯片分类方法，其特征在于，所述根据所述测试频率对所述芯片进行测试，包括：
根据所述测试频率对所述芯片内寄存器的存储区域进行测试，以判断所述存储区域是否存在坏块。
3.根据权利要求1所述的芯片分类方法，其特征在于，所述对所述测试频率进行降频处理，得到新的所述测试频率，包括：
将上一次的所述测试频率减少一半，得到新的所述测试频率。
4.根据权利要求1所述的芯片分类方法，其特征在于，所述将所述第二测试结果为异常的所述芯片进行类别筛选，得到所述第二测试结果为异常的双Rank芯片，包括：
读取将所述第二测试结果为异常的所述芯片的参数信息；
根据所述参数信息对所述第二测试结果为异常的所述芯片进行类别赛选，得到所述第二测试结果为异常的单Rank芯片和双Rank芯片。
5.根据权利要求1所述的芯片分类方法，其特征在于，所述对所有的所述芯片进行分类，包括：
将所述第一测试结果为正常的所述芯片标记为第一类别，并将所述第一类别的所述芯片转移至预设的第一区域。
6.根据权利要求5所述的芯片分类方法，其特征在于，所述对所有的所述芯片进行分类，还包括：
将所述第二测试结果为正常的所述芯片标记为第二类别，并将所述第二类别的所述芯片转移至预设的第二区域。
7.根据权利要求6所述的芯片分类方法，其特征在于，所述对所有的所述芯片进行分类，还包括：
将所述第三测试结果为第一寄存器正常的所述芯片标记为第三类别，并将所述第三类别的所述芯片转移至预设的第三区域；
将所述第三测试结果为第二寄存器正常的所述芯片标记为第四类别，并将所述第四类别的所述芯片转移至预设的第四区域；
将所述第三测试结果为异常的所述芯片标记为不良品。
8.一种芯片分类装置，其特征在于，包括：
获取单元，用于获取芯片预设的目标频率，并将所述目标频率设置为测试频率；
第一测试单元，用于响应于芯片的连接到位信号，根据所述测试频率对所述芯片进行测试，得到第一测试结果；
第一判断单元，用于当所述第一测试结果为异常，对所述测试频率进行降频处理，得到新的所述测试频率；
第二测试单元，用于根据新的所述测试频率对所述第一测试结果为异常的所述芯片重新进行测试，得到第二测试结果；
第二判断单元，用于当所述第二测试结果为异常，将所述第二测试结果为异常的所述芯片进行类别筛选，得到所述第二测试结果为异常的双Rank芯片；
第三测试单元，用于根据新的所述测试频率，分别对所述第二测试结果为异常的双Rank芯片的第一寄存器和第二寄存器分别进行测试，得到第三测试结果；
分类单元，用于根据所述第一测试结果、所述第二测试结果和所述第三测试结果，对所有的所述芯片进行分类。
9.一种电子设备，其特征在于，包括：
至少一个存储器；
至少一个处理器；
至少一个程序；
所述程序被存储在所述存储器中，所述处理器执行至少一个所述程序以实现如权利要求1至7任一项所述的芯片分类方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行信号，所述计算机可执行信号用于执行如权利要求1至7任一项所述的芯片分类方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310451376.3A CN116581043B (zh) | 2023-04-20 | 2023-04-20 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310451376.3A CN116581043B (zh) | 2023-04-20 | 2023-04-20 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116581043A CN116581043A (zh) | 2023-08-11 |
| CN116581043B true CN116581043B (zh) | 2023-12-12 |
Family
ID=87533227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310451376.3A Active CN116581043B (zh) | 2023-04-20 | 2023-04-20 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116581043B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018010005A (ja) * | 2014-10-29 | 2018-01-18 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| JP2018185343A (ja) * | 2014-10-29 | 2018-11-22 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| WO2020181700A1 (zh) * | 2019-03-11 | 2020-09-17 | 清华大学 | 饱和吸收谱稳频激光器光路和饱和吸收谱稳频激光器 |
| CN112262320A (zh) * | 2018-04-16 | 2021-01-22 | 普罗泰克斯公司 | 集成电路剖析和异常检测 |
| CN113391970A (zh) * | 2021-07-08 | 2021-09-14 | 无锡江南计算技术研究所 | 一种面向异构众核处理器的芯片测试方法及装置 |
| CN114295955A (zh) * | 2021-12-03 | 2022-04-08 | 山东岱微电子有限公司 | 芯片的筛片方法、装置及筛片设备 |
| CN114632710A (zh) * | 2022-02-16 | 2022-06-17 | 深圳米飞泰克科技股份有限公司 | 芯片的不良品筛选方法、装置、终端及服务器 |
| CN115424653A (zh) * | 2022-09-13 | 2022-12-02 | 深圳市晶存科技有限公司 | Flash测试装置、测试方法及存储介质 |
| CN115629296A (zh) * | 2022-12-07 | 2023-01-20 | 中科声龙科技发展（北京）有限公司 | 芯片测试方法、装置、设备及存储介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3742087B2 (ja) * | 2003-11-07 | 2006-02-01 | 株式会社東芝 | 不良検出システム、不良検出方法及び不良検出プログラム |
| JP5104873B2 (ja) * | 2007-10-19 | 2012-12-19 | 富士通株式会社 | 半導体集積回路装置の動作周波数決定装置および決定方法ならびに決定プログラム |
| US11105856B2 (en) * | 2018-11-13 | 2021-08-31 | International Business Machines Corporation | Detection of performance degradation in integrated circuits |
-
2023
- 2023-04-20 CN CN202310451376.3A patent/CN116581043B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018010005A (ja) * | 2014-10-29 | 2018-01-18 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| JP2018185343A (ja) * | 2014-10-29 | 2018-11-22 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| CN112262320A (zh) * | 2018-04-16 | 2021-01-22 | 普罗泰克斯公司 | 集成电路剖析和异常检测 |
| WO2020181700A1 (zh) * | 2019-03-11 | 2020-09-17 | 清华大学 | 饱和吸收谱稳频激光器光路和饱和吸收谱稳频激光器 |
| CN113391970A (zh) * | 2021-07-08 | 2021-09-14 | 无锡江南计算技术研究所 | 一种面向异构众核处理器的芯片测试方法及装置 |
| CN114295955A (zh) * | 2021-12-03 | 2022-04-08 | 山东岱微电子有限公司 | 芯片的筛片方法、装置及筛片设备 |
| CN114632710A (zh) * | 2022-02-16 | 2022-06-17 | 深圳米飞泰克科技股份有限公司 | 芯片的不良品筛选方法、装置、终端及服务器 |
| CN115424653A (zh) * | 2022-09-13 | 2022-12-02 | 深圳市晶存科技有限公司 | Flash测试装置、测试方法及存储介质 |
| CN115629296A (zh) * | 2022-12-07 | 2023-01-20 | 中科声龙科技发展（北京）有限公司 | 芯片测试方法、装置、设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| RFIC结构性测试分析;谢暄;姜书艳;;微电子学(第02期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116581043A (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107478455B (zh) | 一种适用于威布尔分布型产品的定时截尾可靠性试验方法 | |
| CN106355115B (zh) | 一种跌落信息处理方法及装置 | |
| CN108776616A (zh) | 一种确定区块链节点可信状态的方法、区块链节点及系统 | |
| CN110784355A (zh) | 一种故障识别方法及装置 | |
| CN113578781B (zh) | 一种芯片分选方法、装置、设备及存储介质 | |
| CN106569898A (zh) | 一种资源分配的方法以及移动终端 | |
| CN116581043B (zh) | 芯片分类方法、装置、电子设备及计算机可读存储介质 | |
| CN110472216A (zh) | 字段的确定方法、装置、存储介质及电子装置 | |
| EP2269331B1 (en) | Monitoring channels | |
| CN110753369B (zh) | 一种中断小区检测方法及装置 | |
| CN110414591A (zh) | 一种数据处理方法以及设备 | |
| CN110035128A (zh) | 一种直播调度方法、装置、直播系统及存储介质 | |
| CN103813460B (zh) | 一种标识用于传输控制信道的资源的方法 | |
| CN108366407A (zh) | 服务小区选取方法及装置 | |
| CN109767546B (zh) | 有价票据的质量核查调度装置和质量核查调度方法 | |
| US8619627B2 (en) | Automatic determination of groupings of communications interfaces | |
| CN110515693A (zh) | 一种基于机架感知的虚拟机横向扩展的方法和系统 | |
| CN109688125A (zh) | 一种网络安全合规性自动化检测方法及装置 | |
| CN111176985B (zh) | 软件接口的性能测试方法及装置、计算机设备、存储介质 | |
| CN103747529A (zh) | 一种小区激活方法和装置 | |
| CN112363893B (zh) | 时序指标异常检测方法、设备及装置 | |
| CN112203329B (zh) | 一种基于负载均衡的邻区选择方法及装置 | |
| CN114422412B (zh) | 一种设备检测方法、装置和通信设备 | |
| CN110222084B (zh) | 热点设备监控信息的上报方法及装置、存储介质、终端 | |
| CN116682475B (zh) | 电压偏移量确定方法、电压偏移量调整方法和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |