CN115629296A - 芯片测试方法、装置、设备及存储介质 - Google Patents
芯片测试方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN115629296A CN115629296A CN202211563713.XA CN202211563713A CN115629296A CN 115629296 A CN115629296 A CN 115629296A CN 202211563713 A CN202211563713 A CN 202211563713A CN 115629296 A CN115629296 A CN 115629296A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- capacity
- storage
- rejection rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供了一种芯片测试方法、装置、设备及存储介质,所述芯片测试方法包括:对芯片进行容量测试,并获得芯片的容量测试结果;对通过容量测试的芯片进行第一测试,获得第一测试结果,其中,第一测试结果包括存储块的状态信息;对于未通过第一测试的芯片,基于存储块的状态信息,确定异常存储块;对未通过第一测试的芯片,关闭芯片中至少一部分异常存储块,并进行第二测试,获得第二测试的结果。通过芯片的容量测试,初步筛选出符合条件的芯片,减少了后续需要进行测试的芯片的数量,节约了测试时间,降低了测试成本。对通过容量测试的芯片进行第一测试和第二测试可以筛选出符合用户需求的芯片,在一定程度上提高芯片的良率和稳定性。
Description
技术领域
本申请涉及测试领域,更具体地,涉及一种芯片测试方法、装置、设备及存储介质。
背景技术
随着半导体技术的发展,芯片的集成度越来越高,单个芯片的成本也随之增加。每个芯片都可以包含多个算术逻辑单元(Arithmetic and Logic Unit,简称ALU)和存储块(bank),用于数据的存储与计算。芯片的算力是指芯片单位时间处理数据的能力,算力越高,单位时间处理数据的量越大,因此,芯片的算力成为芯片的核心评价指标之一。示例性地,工作量证明(Proof of Work ,简称POW)是用户进行一些适当耗时的复杂运算并得到答案,并且答案能被服务方快速验算。
因此,对芯片出厂前进行测试,保证芯片的良率,减少成本的浪费是亟待解决的问题。
发明内容
本申请的一些实施方式提供了可至少部分解决现有技术中存在的上述问题的芯片测试方法、装置、设备及存储介质。
根据本申请的一个方面,提供一种芯片测试方法,所述芯片包括多个存储块,所述芯片测试方法可包括:对所述芯片进行容量测试,并获得所述芯片的容量测试结果;对通过所述容量测试的芯片进行第一测试,获得第一测试结果,其中,所述第一测试结果包括所述存储块的状态信息;对于未通过所述第一测试的所述芯片,基于所述存储块的状态信息,确定异常存储块;对未通过所述第一测试的所述芯片,关闭所述芯片中至少一部分所述异常存储块,并进行第二测试,获得所述第二测试的结果。
在本申请一个实施方式中,所述芯片的容量测试可包括:获取多个所述存储块的状态信息;基于所述存储块的状态信息确定所述芯片的存储容量;对所述芯片的存储容量进行判断,若所述芯片的存储容量超过存储容量的预定值,则所述芯片通过所述容量测试。
在本申请一个实施方式中,所述第一测试可包括:对通过所述容量测试的所述芯片进行所述第一测试,并获得第一拒绝率以及所述芯片的第一测试时间;对所述芯片的第一测试时间和所述第一拒绝率进行判断,若所述第一测试时间小于或者等于所述第一测试时间的阈值且所述第一拒绝率小于或者等于所述第一拒绝率的阈值,则所述芯片通过所述第一测试。
在本申请一个实施方式中,所述第一测试还可包括:获取每个所述存储块的第一测试时间,并基于所述存储块的第一测试时间确定异常的所述存储块。
在本申请一个实施方式中,所述第二测试可包括:对未通过所述第一测试的所述芯片进行所述第二测试,并获得第二拒绝率以及所述芯片的第二测试时间;对所述第二测试时间和所述第二拒绝率进行判断,若所述第二测试时间小于或者等于所述第二测试时间的阈值且所述第二拒绝率小于或者等于所述第二拒绝率的阈值,则所述芯片通过所述第二测试。
在本申请一个实施方式中,所述第一测试和所述第二测试为模拟环境测试,其中,所述模拟环境测试可包括:所述芯片接收测试任务,并获得测试结果;基于所述测试结果获得所述测试任务的拒绝率。
本申请另一方面提供了一种芯片测试装置,所述芯片包括多个存储块,所述芯片测试装置可包括:容量测试模块,用于对所述芯片进行容量测试,并获得所述芯片的容量测试结果;第一测试模块,用于对通过所述容量测试的芯片进行第一测试,获得第一测试结果,其中,所述第一测试结果包括所述存储块的状态信息;异常检测模块,用于对于未通过所述第一测试的所述芯片,基于所述存储块的状态信息,确定异常存储块;第二测试模块,用于对未通过所述第一测试的所述芯片,关闭所述芯片中至少一部分所述异常存储块,并进行第二测试,获得所述第二测试的结果。
在本申请一个实施方式中,所述容量测试模块可用于:获取多个所述存储块的状态信息;基于所述存储块的状态信息确定所述芯片的存储容量;对所述芯片的存储容量进行判断,若所述芯片的存储容量超过存储容量的预定值,则所述芯片通过所述容量测试。
在本申请一个实施方式中,所述第一测试模块可用于:对通过所述容量测试的所述芯片进行所述第一测试,并获得第一拒绝率以及所述芯片的第一测试时间;对所述第一测试时间和所述第一拒绝率进行判断,若所述第一测试时间小于或者等于所述第一测试时间的阈值且所述第一拒绝率小于或者等于所述第一拒绝率的阈值,则所述芯片通过所述第一测试。
在本申请一个实施方式中,所述第二测试模块可用于:对未通过所述第一测试的所述芯片进行所述第二测试,并获得第二拒绝率以及所述芯片的第二测试时间;对所述第二测试时间和所述第二拒绝率进行判断,若所述第二测试时间小于或者等于所述第二测试时间的阈值且所述第二拒绝率小于或者等于所述第二拒绝率的阈值,则所述芯片通过所述第二测试。
在本申请一个实施方式中,所述第一测试和所述第二测试为模拟环境测试,其中,所述模拟环境测试可包括:所述芯片接收测试任务,并获得测试结果;基于所述测试结果获得所述测试任务的拒绝率。
本申请再一方面提供了一种电子设备,所述电子设备可包括:处理器,适于执行计算机程序;以及计算机可读存储介质,所述计算机可读存储介质中存储有计算机程序,所述计算机程序被所述处理器执行时,实现上述任一项的芯片测试方法。
本申请又一方面提供了一种计算机可读存储介质,所述计算机可读存储介质用于存储计算机程序,所述计算机程序使得计算机执行上述任一项的芯片测试方法。
根据本申请示例性的实施方式,通过芯片的容量测试,初步筛选出符合条件的芯片,减少了后续需要进行测试的芯片的数量,节约了测试时间,在一定程度上降低了测试成本。然后对通过容量测试的芯片进行第一测试和第二测试可以筛选出符合用户需求的芯片,在一定程度上提高芯片的良率和稳定性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例的详细描述,本申请的其它特征、目的和优点将会变得更明显。其中:
图1为根据本申请实施方式的芯片测试方法的流程图;
图2为根据本申请示例性实施方式的容量测试的流程图;
图3为根据本申请示例性实施方式的第一测试的流程图;
图4为根据本申请示例性实施方式的第二测试的流程图;
图5为根据本申请实施方式的芯片测试装置的示意图;
图6为根据本申请示例性实施方式的电子设备示意图。
具体实施方式
为了更好地理解本申请,将参考附图对本申请的各个方面做出更详细的说明。应理解,这些详细说明只是对本申请的示例性实施方式的描述,而非以任何方式限制本申请的范围。在说明书全文中,相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
在附图中,为了便于说明,已稍微调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的,用语“大致”、“大约”以及类似的用语用作表近似的用语,而不用作表程度的用语,并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。另外,在本申请中,各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序,除非有明确其它限定或者能够从上下文推导出的除外。
还应理解的是,诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述,其表示存在所陈述的特征、元件和/或部件,但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外,当诸如“...中的至少一个”的表述出现在所列特征的列表之后时,其修饰整列特征,而非仅仅修饰列表中的单独元件。此外,当描述本申请的实施方式时,使用“可”表示“本申请的一个或多个实施方式”。并且,用语“示例性的”旨在指代示例或举例说明。
除非另外限定,否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是,除非本申请中有明确的说明,否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义,而不应以理想化或过于形式化的意义解释。
需要说明的是,在不冲突的情况下,本申请中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本申请。
图1为根据本申请实施方式的芯片测试方法1000的流程图。如图1所示,芯片测试方法1000可包括:
步骤S100:对芯片进行容量测试,并获得芯片的容量测试结果;
步骤S200:对通过容量测试的芯片进行第一测试,获得第一测试结果,其中,第一测试结果包括存储块的状态信息;
步骤S300:对于未通过第一测试的芯片,基于存储块的状态信息,确定异常存储块;
步骤S400:对未通过第一测试的芯片,关闭芯片中至少一部分异常存储块,并进行第二测试,获得第二测试的结果。
下面将详细说明上述芯片测试方法1000的各个步骤的具体内容。
在本申请示例性的实施方式中,首先对芯片进行容量测试,并获得芯片的容量测试结果。图2为根据本申请示例性实施方式的容量测试的流程图。如图2所示,芯片的容量测试可以包括以下步骤:
步骤S110:获取多个存储块的状态信息;
步骤S120:基于存储块的状态信息确定芯片的存储容量;
步骤S130:对芯片的存储容量进行判断,若芯片的存储容量超过存储容量的预定值,则芯片通过容量测试。
示例性地,每个芯片可以包含多个存储块,以每个芯片可以包括32个算术逻辑单元(ALU),每个算术逻辑单元与10个存储块(bank)通信连接为例,即每个芯片可以包括320个存储块。可以通过对芯片所有的存储块进行填充测试,获取存储块的状态信息,存储块的状态信息可以包括正常存储状态和异常存储状态,异常存储状态的存储块也称作坏块(badbank)。基于存储块的状态信息确定芯片的存储容量,其中,芯片的存储容量与正常存储状态的存储块的数量成正比,即正常存储状态的存储块的数量越多,芯片的存储容量越大;并且芯片的存储容量可以根据正常存储状态的存储块的数量进行计算。示例性地,异常存储状态的存储块的数量大于64,则芯片的存储容量小于4G;异常存储状态的存储块的数量大于等于且小于等于64,则芯片的存储容量为4-4.5G;异常存储状态的存储块的数量大于等于19且小于等于31,则芯片的存储容量为4.5-4.7G;异常存储状态的存储块的数量大于等于7且小于等于18,则芯片的存储容量为4.7-4.9G;异常存储状态的存储块的数量大于等于4且小于等于6,则芯片的存储容量为4.9-4.95G;异常存储状态的存储块的数量小于4,则芯片的存储容量为4.95-5G。然后对芯片的存储容量进行判断,若芯片的存储容量超过存储容量的预定值,则芯片通过容量测试。示例性地,容量的预定值可以为4G,即芯片的存储容量大于4G,则认为芯片通过容量测试。芯片的存储容量决定了该芯片的算力,其中,芯片的存储容量越大,说明同等时间内,该芯片处理数据的能力越强,算力越高。当芯片的存储容量小于<4G,则认为当前芯片的存储容量无法满足算力的需求,则认为该芯片不符合算力要求,即芯片未通过容量测试。示例性的,本申请还可以通过对芯片的存储容量进行分级,并基于不同的芯片级别匹配对应的算力,在一定程度上提高芯片的使用率,减少芯片的成本。本申请虽然以存储容量的预定值为4G为例进行说明,本领域技术人员可知,存储容量的预定值可以根据实际情况进行设置,本申请对此不做限制。
根据本申请示例性的实施方式,对芯片进行容量测试,通过芯片的存储容量,初步筛选出符合条件的芯片,减少了后续需要进行测试的芯片的数量,节约了测试时间,在一定程度上降低了测试成本。并且在容量测试过程中可以获取存储块的状态信息,存储块的状态信息可以包括正常存储状态和异常存储状态,并基于存储块的状态信息确定异常存储块。在容量测试的过程中,可以基于存储块状态信息确定异常存储块,有利于后续对异常存储块进行单独的处理。
在本申请示例性的实施方式中,对通过容量测试的芯片进行第一测试,获得第一测试结果,图3为根据本申请示例性实施方式的第一测试的流程图。如图3所示,芯片第一测试可以包括以下步骤:
步骤S210:对通过容量测试的芯片进行第一测试,并获得第一拒绝率以及芯片的第一测试时间;
步骤S220:对第一测试时间和第一拒绝率进行判断,若第一测试时间小于或者等于第一测试时间的阈值且第一拒绝率小于或者等于第一拒绝率的阈值,则芯片通过第一测试。
在本申请示例性的实施方式中,第一测试可以为模拟环境测试。在模拟环境测试过程中,被测试的芯片可以接收模拟环境测试的模拟任务,然后被测试的芯片提供算力,解决模拟环境测试的模拟任务,并获得模拟任务的结果,然后通过模拟任务的结果可以获得第一拒绝率,其中,第一拒绝率是指芯片在第一测试过程中,即执行模拟环境测试任务时,接受任务失败的数量除以总接收测试任务的数量。在第一测试的过程中,还可以进行时间监测,获得第一测试时间,其中,第一测试时间可以包括当前芯片的第一测试的总时长,也可以包括当前芯片的各个存储块进行数据处理的时长。在芯片第一测试的过程中,还可以获取每个存储块的第一测试时间,并确定异常存储块,其中,异常存储块的第一测试时间大于存储块的第一测试时间的阈值。
然后对第一测试时间和第一拒绝率进行判断,若第一测试时间小于或者等于第一测试时间的阈值且第一拒绝率小于或者等于第一拒绝率的阈值,则芯片通过第一测试。示例性地,第一拒绝率的阈值可以为10%,芯片第一测试时间的阈值可以为18分钟,存储块的第一测试时间的阈值为2分钟,即当第一拒绝率大于10%或者芯片第一测试时间超过18分钟,则认为当前芯片未通过第一测试。其中,如果芯片在18分钟内没有完成第一测试,则结束该芯片的第一测试,并认为该芯片未通过第一测试。在第一测试的过程中,还可以监测每个存储块的第一测试时间,如果当前存储块的第一测试时间超过2分钟,则控制下一个存储块进行第一测试,并记录当前存储块的异常信息。
根据本申请示例性的实施方式,在芯片第一测试的过程中,通过第一拒绝率和第一测试时间确定芯片的第一测试结果。并且通过第一测试时间确定异常存储块,有利于后续对异常存储块进行单独的处理。在第一测试过程中,增加了存储块和芯片的第一测试时间的判断,避免异常存储块或者异常芯片在第一测试过程中占用过多的测试时间,在一定程度上,可以提升芯片测试的效率,降低芯片测试的成本。
在本申请示例性的实施方式中,对于未通过第一测试的芯片,基于存储块的状态信息,确定异常存储块。然后关闭芯片中的至少一部分异常存储块,并进行第二测试,获得第二测试的结果。示例性地,可以关闭全部的异常存储块,也可以关闭一部分异常存储块。图4为根据本申请示例性实施方式的第二测试的流程图。如图4所示,芯片第二测试可以包括以下步骤:
步骤S410:对未通过第一测试的芯片进行第二测试,并获得第二拒绝率以及芯片的第二测试时间;
步骤S420:对第二测试时间和第二拒绝率进行判断,若第二测试时间小于或者等于第二测试时间的阈值且第二拒绝率小于或者等于第二拒绝率的阈值,则芯片通过第二测试。
在本申请示例性的实施方式中,第二测试可以与第一测试相同,也可以与第一测试不同。本申请以第二测试与第一测试相同,即第二测试也为模拟环境测试,且关闭全部异常存储块为例进行说明。关闭全部异常存储块的芯片可以再次接收模拟环境测试的模拟任务,第二测试接收的测试任务可以与第一测试接收的测试任务相同,也可以与第一测试接收的测试任务不同,然后被测试的芯片(即关闭全部异常存储块的芯片)提供算力,解决模拟环境测试的模拟任务,并获得模拟任务的结果,然后通过模拟任务的结果可以获得第二拒绝率,其中,第二拒绝率是指芯片在第二测试过程中,即执行模拟环境测试任务时,接受任务失败的数量除以总接收测试任务的数量。在第二测试的过程中,还可以进行时间监测,获得第二测试时间,其中,第二测试时间可以包括当前芯片第二测试的总时长。
然后对第二测试时间和第二拒绝率进行判断,若第二测试时间小于或者等于第二测试时间的阈值且第二拒绝率小于或者等于第二拒绝率的阈值,则芯片通过第二测试。其中,第二拒绝率可以与第一拒绝率相同,也可以与第一拒绝率不同,第二测试时间的阈值可以与第一测试时间的阈值相同,也可以与第一测试时间的阈值不同,本领域的技术人员可以根据实际情况设置,本申请对此不做限制。本申请以第二拒绝率与第一拒绝率相同,第二测试时间的阈值与第一测试时间的阈值相同为例进行说明,第二拒绝率阈值可以为10%,芯片第二测试时间的阈值可以为18分钟,即当第二拒绝率大于10%或者芯片第二测试时间超过18分钟,则认为当前芯片未通过第二测试。其中,如果芯片在18分钟内没有完成第二测试,则结束该芯片的第二测试,并认为该芯片未通过第二测试。
根据本申请示例性的实施方式,在芯片第二测试的过程中,通过第二拒绝率和第二测试时间确定芯片的第二测试结果。在第二测试过程中,增加了存储块和芯片的第二测试时间的判断,避免异常存储块或者异常芯片在第二测试过程中占用过多的测试时间,在一定程度上,可以提升芯片测试的效率,降低芯片测试的成本。
根据本申请示例性的实施方式,通过芯片的容量测试,初步筛选出符合条件的芯片,减少了后续需要进行测试的芯片的数量,节约了测试时间,在一定程度上降低了测试成本。然后对通过容量测试的芯片进行第一测试和第二测试可以筛选出符合用户需求的芯片,在一定程度上提高芯片的良率和稳定性。
在本申请示例性的实施方式中,对通过第一测试和/或第二测试的芯片的结果信息进行存储。示例性地,可以将芯片的结果信息烧写到一次性可编程存储器(efuse)中,然后对一次性可编程存储器中存储的芯片的结果信息进行检测,以确定芯片的结果信息是否烧写成功,若芯片的结果信息烧写成功,结束芯片的测试;若芯片的结果信息烧写不成功,可以再次在一次性可编程存储器中烧写芯片的结果信息,直至完成芯片的结果信息的烧写。
本申请另一方面还提供了一种芯片测试装置2000。图5为根据本申请实施方式的芯片测试装置2000的示意图。如图5所示,芯片测试装置2000可包括:容量测试模块2100、第一测试模块2200、异常检测模块2300以及第二测试模块2400。其中,容量测试模块2100用于对芯片进行容量测试,并获得芯片的容量测试结果;第一测试模块2200用于对通过容量测试的芯片进行第一测试,获得第一测试结果,其中,第一测试结果包括存储块的状态信息;异常检测模块2300用于对于未通过第一测试的芯片,基于存储块的状态信息,确定异常存储块;第二测试模块2400用于对未通过第一测试的芯片,关闭芯片中至少一部分异常存储块,并进行第二测试,获得第二测试的结果。
在本申请示例性的实施方式中,容量测试模块2100可以用于获取多个存储块的状态信息;基于存储块的状态信息确定芯片的存储容量;以及对芯片的存储容量进行判断,若芯片的存储容量超过存储容量的预定值,则芯片通过容量测试。存储块的状态信息可以包括正常存储状态和异常存储状态,异常存储状态的存储块也称作坏块(bad bank)。基于存储块的状态信息确定芯片的存储容量,其中,芯片的存储容量与正常存储状态的存储块的数量成正比,即正常存储状态的存储块的数量越多,芯片的存储容量越大;并且芯片的存储容量可以根据正常存储状态的存储块的数量进行计算。
根据本申请示例性的实施方式,对芯片进行容量测试,通过获得芯片的存储容量,初步筛选出符合条件的芯片,减少了后续需要进行测试的芯片的数量,节约了测试时间,在一定程度上降低了测试成本。并且在容量测试过程中可以获取存储块的状态信息,存储块的状态信息可以包括正常存储状态和异常存储状态,并基于存储块的状态信息确定异常存储块。在容量测试的过程中,可以基于存储块状态信息确定异常存储块,有利于后续对异常存储块进行单独的处理。
在本申请示例性的实施方式中,第一测试模块2200可以用于对通过容量测试的芯片进行第一测试,并获得第一拒绝率以及芯片的第一测试时间;以及对第一测试时间和第一拒绝率进行判断,若第一测试时间小于或者等于第一测试时间的阈值且第一拒绝率小于或者等于第一拒绝率的阈值,则芯片通过第一测试。
在本申请示例性的实施方式中,第二测试模块2400可以用于对未通过第一测试的芯片进行第二测试,并获得第二拒绝率以及芯片的第二测试时间;对第二测试时间和第二拒绝率进行判断,若第二测试时间小于或者等于第二测试时间的阈值且第二拒绝率小于或者等于第二拒绝率的阈值,则芯片通过第二测试。
第一测试和第二测试的详细内容已经在芯片测试方法中进行了详细说明,在此不做过多赘述。根据本申请示例性的实施方式,通过芯片的容量测试,初步筛选出符合条件的芯片,减少了后续需要进行测试的芯片的数量,节约了测试时间,在一定程度上降低了测试成本。然后对通过容量测试的芯片进行第一测试和第二测试可以筛选出符合用户需求的芯片,在一定程度上提高芯片的良率和稳定性。
本申请还提供了一种电子设备和计算机可读存储介质。图6为根据本申请示例性实施方式的电子设备示意图。如图6所示,该设备旨在表示设置在芯片测试设备中的硬件装置,例如设置在数字计算机中的硬件装置。该芯片测试的设备可表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。芯片测试的设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本申请的实现。
如图6所示,该芯片测试的电子设备包括:一个或多个处理器610、存储器620,以及用于连接各部件的接口,包括高速接口和低速接口。各个部件利用不同的总线互相连接,并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器610可以对在电子设备内执行的指令进行处理,包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如,耦合至接口的显示设备)上显示图形用户界面(Graphical User Interface,简称GUI)的图形信息的指令。在其它实施方式中,若需要,可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样,可以连接多个电子设备,各个设备提供部分必要的操作(例如,作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图6中以一个处理器610为例。
存储器620即为本申请所提供的非瞬时计算机可读存储介质。其中,存储器存储有可由至少一个处理器执行的指令,以使至少一个处理器执行本申请所提供的用于芯片测试的方法。本申请的非瞬时计算机可读存储介质存储计算机指令,该计算机指令用于使计算机执行本申请所提供的用于芯片测试的方法。
存储器620作为一种非瞬时计算机可读存储介质,可用于存储非瞬时软件程序、非瞬时计算机可执行程序以及模块。处理器610通过运行存储在存储器620中的非瞬时软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例中的用于芯片测试的方法。
存储器620可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序。此外,存储器620可包括高速随机存取存储器,还可以包括非瞬时存储器,例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些实施例中,存储器620可包括相对于处理器610远程设置的存储器,这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
用于芯片测试的电子设备还可以包括:输入装置630和输出装置640。处理器610、存储器620、输入装置630和输出装置640可以通过总线或者其他方式连接,图6中以通过总线连接为例。
输入装置630可接收输入的数字或字符信息,以及产生与二进制的数据处理的电子设备的用户设置以及功能控制有关的键信号输入,例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置640可以包括显示设备、辅助照明装置(例如,LED)和触觉反馈装置(例如,振动电机)等。该显示设备可以包括但不限于,液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。
如上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明。应理解的是,以上所述仅为本发明的具体实施方式,并不用于限制本发明。凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片测试方法,其特征在于,所述芯片包括多个存储块,所述芯片测试方法包括:
对所述芯片进行容量测试,并获得所述芯片的容量测试结果;
对通过所述容量测试的芯片进行第一测试,获得第一测试结果,其中,所述第一测试结果包括所述存储块的状态信息;
对于未通过所述第一测试的所述芯片,基于所述存储块的状态信息,确定异常存储块;
对未通过所述第一测试的所述芯片,关闭所述芯片中至少一部分所述异常存储块,并进行第二测试,获得所述第二测试的结果。
2.根据权利要求1所述的芯片测试方法,其特征在于,所述容量测试包括:
获取多个所述存储块的状态信息;
基于所述存储块的状态信息确定所述芯片的存储容量;
对所述芯片的存储容量进行判断,若所述芯片的存储容量超过存储容量的预定值,则所述芯片通过所述容量测试。
3.根据权利要求1所述的芯片测试方法,其特征在于,所述第一测试包括:
对通过所述容量测试的所述芯片进行所述第一测试,并获得第一拒绝率以及所述芯片的第一测试时间;
对所述芯片的第一测试时间和所述第一拒绝率进行判断,若所述第一测试时间小于或者等于所述第一测试时间的阈值且所述第一拒绝率小于或者等于所述第一拒绝率的阈值,则所述芯片通过所述第一测试。
4.根据权利要求3所述的芯片测试方法,其特征在于,所述第一测试还包括:
获取每个所述存储块的第一测试时间,并基于所述存储块的第一测试时间确定异常的所述存储块。
5.根据权利要求1所述的芯片测试方法,其特征在于,所述第二测试包括:
对未通过所述第一测试的所述芯片进行所述第二测试,并获得第二拒绝率以及所述芯片的第二测试时间;
对所述第二测试时间和所述第二拒绝率进行判断,若所述第二测试时间小于或者等于所述第二测试时间的阈值且所述第二拒绝率小于或者等于所述第二拒绝率的阈值,则所述芯片通过所述第二测试。
6.根据权利要求1至5任一项所述的芯片测试方法,其特征在于,所述第一测试和所述第二测试为模拟环境测试,其中,所述模拟环境测试包括:
所述芯片接收测试任务,并获得测试结果;
基于所述测试结果获得所述测试任务的拒绝率。
7.一种芯片测试装置,其特征在于,所述芯片包括多个存储块,所述芯片测试装置包括:
容量测试模块,用于对所述芯片进行容量测试,并获得所述芯片的容量测试结果;
第一测试模块,用于对通过所述容量测试的芯片进行第一测试,获得第一测试结果,其中,所述第一测试结果包括所述存储块的状态信息;
异常检测模块,用于对于未通过所述第一测试的所述芯片,基于所述存储块的状态信息,确定异常存储块;
第二测试模块,用于对未通过所述第一测试的所述芯片,关闭所述芯片中至少一部分所述异常存储块,并进行第二测试,获得所述第二测试的结果。
8.根据权利要求7所述的芯片测试装置,其特征在于,所述第一测试和所述第二测试为模拟环境测试,其中,所述模拟环境测试包括:
所述芯片接收测试任务,并获得测试结果;
基于所述测试结果获得所述测试任务的拒绝率。
9.一种电子设备,其特征在于,包括:
处理器,适于执行计算机程序;以及
计算机可读存储介质,所述计算机可读存储介质中存储有计算机程序,所述计算机程序被所述处理器执行时,实现如权利要求1至6中任一项所述的芯片测试方法。
10.一种计算机可读存储介质,其特征在于,用于存储计算机程序,所述计算机程序使得计算机执行如权利要求1至6中任一项所述的芯片测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211563713.XA CN115629296B (zh) | 2022-12-07 | 2022-12-07 | 芯片测试方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211563713.XA CN115629296B (zh) | 2022-12-07 | 2022-12-07 | 芯片测试方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115629296A true CN115629296A (zh) | 2023-01-20 |
CN115629296B CN115629296B (zh) | 2023-03-31 |
Family
ID=84910352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211563713.XA Active CN115629296B (zh) | 2022-12-07 | 2022-12-07 | 芯片测试方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115629296B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116148641A (zh) * | 2023-04-20 | 2023-05-23 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
CN116469452A (zh) * | 2023-03-31 | 2023-07-21 | 深圳市晶存科技有限公司 | 一种存储芯片测试方法、系统、装置与存储介质 |
CN116581043A (zh) * | 2023-04-20 | 2023-08-11 | 深圳市晶存科技有限公司 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104979018A (zh) * | 2014-04-02 | 2015-10-14 | 三星电子株式会社 | 测试半导体存储器的方法 |
CN107632778A (zh) * | 2017-08-07 | 2018-01-26 | 深圳芯邦科技股份有限公司 | 一种Nand Flash扫描检测方法和系统 |
CN110335637A (zh) * | 2019-04-18 | 2019-10-15 | 深圳市德名利电子有限公司 | 一种对存储设备进行测试的方法和装置以及设备 |
US20200027523A1 (en) * | 2018-07-20 | 2020-01-23 | Lapis Semiconductor Co., Ltd. | Testing method for semiconductor memory |
US10811115B1 (en) * | 2019-05-27 | 2020-10-20 | Inventec (Pudong) Technology Corporation | Test method for built-in memory in computer device |
CN114974389A (zh) * | 2022-05-26 | 2022-08-30 | 合肥康芯威存储技术有限公司 | 一种存储设备及其测试方法、测试系统 |
CN115308562A (zh) * | 2021-05-08 | 2022-11-08 | 腾讯科技(深圳)有限公司 | 芯片测试方法及相关设备 |
-
2022
- 2022-12-07 CN CN202211563713.XA patent/CN115629296B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104979018A (zh) * | 2014-04-02 | 2015-10-14 | 三星电子株式会社 | 测试半导体存储器的方法 |
CN107632778A (zh) * | 2017-08-07 | 2018-01-26 | 深圳芯邦科技股份有限公司 | 一种Nand Flash扫描检测方法和系统 |
US20200027523A1 (en) * | 2018-07-20 | 2020-01-23 | Lapis Semiconductor Co., Ltd. | Testing method for semiconductor memory |
CN110335637A (zh) * | 2019-04-18 | 2019-10-15 | 深圳市德名利电子有限公司 | 一种对存储设备进行测试的方法和装置以及设备 |
US10811115B1 (en) * | 2019-05-27 | 2020-10-20 | Inventec (Pudong) Technology Corporation | Test method for built-in memory in computer device |
CN115308562A (zh) * | 2021-05-08 | 2022-11-08 | 腾讯科技(深圳)有限公司 | 芯片测试方法及相关设备 |
CN114974389A (zh) * | 2022-05-26 | 2022-08-30 | 合肥康芯威存储技术有限公司 | 一种存储设备及其测试方法、测试系统 |
Non-Patent Citations (1)
Title |
---|
陈康;何明华;: "基于FPGA的同步动态随机存储器测试仪的实现" * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116469452A (zh) * | 2023-03-31 | 2023-07-21 | 深圳市晶存科技有限公司 | 一种存储芯片测试方法、系统、装置与存储介质 |
CN116469452B (zh) * | 2023-03-31 | 2024-03-19 | 深圳市晶存科技有限公司 | 一种存储芯片测试方法、系统、装置与存储介质 |
CN116148641A (zh) * | 2023-04-20 | 2023-05-23 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
CN116581043A (zh) * | 2023-04-20 | 2023-08-11 | 深圳市晶存科技有限公司 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
CN116148641B (zh) * | 2023-04-20 | 2023-09-19 | 长鑫存储技术有限公司 | 用于芯片分级的方法、装置、计算机设备及可读存储介质 |
CN116581043B (zh) * | 2023-04-20 | 2023-12-12 | 深圳市晶存科技有限公司 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115629296B (zh) | 2023-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115629296B (zh) | 芯片测试方法、装置、设备及存储介质 | |
CN111158967B (zh) | 人工智能芯片测试方法、装置、设备及存储介质 | |
US20090248390A1 (en) | Trace debugging in a hardware emulation environment | |
CN113448787B (zh) | 晶圆异常分析的方法、装置、电子设备及可读存储介质 | |
US20180027051A1 (en) | Application management in an application deployment pipeline | |
US8868381B2 (en) | Control system design simulation using switched linearization | |
CN114818565A (zh) | 基于python的仿真环境管理平台、方法、设备及介质 | |
US11055207B2 (en) | Automatic generation of integration tests from unit tests | |
CN111159029A (zh) | 自动化测试方法、装置、电子设备及计算机可读存储介质 | |
US11561826B1 (en) | Scheduling processing of machine learning tasks on heterogeneous compute circuits | |
CN111413607B (zh) | 一种敏感门节点的定位方法、装置、设备及介质 | |
CN112947907A (zh) | 一种创建代码分支的方法 | |
EP3758003B1 (en) | Methods, apparatuses, and computer storage media for testing depth learning chip | |
US11449337B1 (en) | Pseudorandom keephot instructions to mitigate large load steps during hardware emulation | |
CN116136813B (zh) | 适配多型号的航电信号仿真方法、装置及存储介质 | |
Drozd et al. | The use of natural resources for increasing a checkability of the digital components in safety-critical systems | |
CN111695199B (zh) | 自动驾驶测试方法、装置、设备及存储介质 | |
Abu-AlShaeer et al. | A Path to Safer Digital Systems Using Proactive Hazard Analysis in Logic Circuit Design | |
Lyashov et al. | The hybrid reconfigurable system for high-performance computing | |
Pisciotta | Development of a Fault Injection Environment for the Evaluation of Hardening Techniques on GPGPU via the NVBitFI Framework | |
CN116339937A (zh) | 任务迁移方法、装置、电子设备以及存储介质 | |
CN116302722A (zh) | 多核处理器稳定性测试方法、装置、电子设备及存储介质 | |
CN117873843A (zh) | 一种引擎控制方法、系统及电子设备 | |
CN116431499A (zh) | 一种自动测试方法、装置、电子设备及存储介质 | |
CN114185864A (zh) | 操作日志管理方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230418 Address after: 10 Jialeng Road, Singapore # 09-11 Patentee after: Shenglong (Singapore) Pte. Ltd. Address before: 1605, floor 16, No. 9, North Fourth Ring West Road, Haidian District, Beijing 100083 Patentee before: SUNLUNE TECHNOLOGY DEVELOPMENT (BEIJING) Co.,Ltd. |
|
TR01 | Transfer of patent right |