CN115308562A - 芯片测试方法及相关设备 - Google Patents

Abstract

本申请属于计算机技术领域，具体涉及一种芯片测试方法、芯片测试装置、计算机可读介质以及电子设备。该芯片测试方法包括：获取用于对芯片进行质量预测的预测模型；根据采集到的测试数据样本以及所述预测模型对当前测试流程进行流程修改，以生成针对待测芯片的适应性测试流程；根据所述适应性测试流程对所述待测芯片进行质量测试，以得到所述待测芯片的质量测试结果；根据所述待测芯片的质量测试结果更新所述测试数据样本，并根据所述待测芯片的质量测试结果更新所述预测模型。本申请可以减少芯片测试时间，降低芯片测试成本，提高芯片测试效率和测试精度。

Description

芯片测试方法及相关设备

技术领域

本申请属于计算机技术领域，具体涉及一种芯片测试方法、芯片测试装置、计算机可读介质以及电子设备。

背景技术

芯片测试是芯片生产制造流程中的重要步骤，传统的芯片测试方法一般会按照固定的测试流程和相同的测试标准对所有芯片进行质量测试。这种完全统一的测试方法忽视了芯片的工艺尺寸、性能、用途等方面存在的差异性，因此会存在一些不相关的或者冗余的测试项目，导致测试成本高、测试效率低、测试准确性差等问题。

发明内容

本申请的目的在于提供一种芯片测试方法、芯片测试装置、计算机可读介质以及电子设备，至少在一定程度上克服相关技术中存在的测试成本高、测试效率低、测试准确性差等技术问题。

本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。

根据本申请实施例的一个方面，提供一种芯片测试方法，包括：获取用于对芯片进行质量预测的预测模型；根据采集到的测试数据样本以及所述预测模型对当前测试流程进行流程修改，以生成针对待测芯片的适应性测试流程；根据所述适应性测试流程对所述待测芯片进行质量测试，以得到所述待测芯片的质量测试结果；根据所述待测芯片的质量测试结果更新所述测试数据样本，并根据所述待测芯片的质量测试结果更新所述预测模型。

根据本申请实施例的一个方面，提供一种芯片测试装置，包括：模型获取模块，被配置为获取用于对芯片进行质量预测的预测模型；流程修改模块，被配置为根据采集到的测试数据样本以及所述预测模型对当前测试流程进行流程修改，以生成针对待测芯片的适应性测试流程；质量测试模块，被配置为根据所述适应性测试流程对所述待测芯片进行质量测试，以得到所述待测芯片的质量测试结果；数据更新模块，被配置为根据所述待测芯片的质量测试结果更新所述测试数据样本，并根据所述待测芯片的质量测试结果更新所述预测模型。

在本申请的一些实施例中，基于以上技术方案，所述预测模型为长短期记忆网络模型，所述测试数据样本包括实时数据样本、近期数据样本和历史数据样本，所述实时数据样本包括待测芯片的芯片参数，所述近期数据样本包括测试时间与所述待测芯片邻近的已测芯片的芯片参数和测试结果，所述历史数据样本包括测试时间间隔与所述待测芯片超过时间间隔阈值的已测芯片的芯片参数和测试结果。

在本申请的一些实施例中，基于以上技术方案，所述流程修改模块包括：质量预测单元，被配置为将采集到的测试数据样本输入所述预测模型，以通过所述预测模型对待测芯片进行质量预测，得到所述待测芯片的质量预测结果；流程修改单元，被配置为根据所述测试数据样本和所述质量预测结果对当前测试流程进行流程修改。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元被配置为：根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试阈值范围，所述测试阈值范围包括用于评价芯片测试质量的测试上限值和测试下限值。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元还被配置为包括：根据所述测试数据样本和所述质量预测结果确定测试参数平均值；获取预设的标准偏差，所述标准偏差用于表示测试参数偏离所述测试参数平均值的最大程度；修改当前测试流程中的测试阈值范围，以使位于所述测试阈值范围内的测试结果满足所述标准偏差。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元还被配置为包括：获取预设的最小偏差，所述最小偏差用于表示所述测试阈值范围中的测试上限值和测试下限值之间的最小差值；根据所述测试参数平均值和所述标准偏差确定待定阈值范围；若所述待定阈值范围中的测试上限值和测试下限值之间的差值大于或等于所述最小差值，则根据所述待定阈值范围修改当前测试流程中的测试阈值范围；若所述待定阈值范围中的测试上限值和测试下限值之间的差值小于所述最小差值，则根据所述测试参数平均值和所述最小差值修改当前测试流程中的测试阈值范围。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元被配置为：根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试内容，所述测试内容包括测试集中的测试向量，所述测试向量是用于触发对待测芯片执行测试步骤的激励信号。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元还被配置为，包括：根据所述测试数据样本和所述质量预测结果对当前测试流程中的测试内容进行分类处理，以确定所述测试内容中的有效测试向量和无效测试向量；按照预设的测试比例移除所述测试内容中的无效测试向量。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元还被配置为：根据当前测试流程中的测试内容获取用于对所述测试内容进行内容补充的补充测试向量；按照预设的测试比例向所述测试内容中添加所述补充测试向量。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元被配置为：根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试配置条件，所述测试配置条件包括与测试参数以及与所述测试参数相关联的参数阈值范围。

在本申请的一些实施例中，基于以上技术方案，所述流程修改单元被配置为包括：根据所述测试数据样本和所述质量预测结果确定至少两个具有相关性的相关测试参数；对所述相关测试参数进行融合处理，以得到一个融合测试参数；根据与各个所述相关测试参数相关联的参数阈值范围确定所述融合测试参数的融合参数阈值范围。

在本申请的一些实施例中，基于以上技术方案，所述相关测试参数包括以下参数中的至少一种：在不同测试条件下针对同一电路结构进行测试得到的相同类型的测试参数；在相同测试条件下针对相似电路结构进行测试得到的相同类型的测试参数。

在本申请的一些实施例中，基于以上技术方案，所述质量测试模块包括：第一测试单元，被配置为根据预设的初始测试流程对所述待测芯片进行质量测试；第二测试单元，被配置为当所述初始测试流程的测试结果为测试通过时，根据具有固定测试阈值范围的当前测试流程对所述待测芯片进行质量测试；第三测试单元，被配置为当所述当前测试流程的测试结果为测试通过时，根据具有动态测试阈值范围的适应性测试流程对所述待测芯片进行质量测试。

根据本申请实施例的一个方面，提供一种计算机可读介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如以上技术方案中的芯片测试方法。

根据本申请实施例的一个方面，提供一种电子设备，该电子设备包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器被配置为经由执行所述可执行指令来执行如以上技术方案中的芯片测试方法。

根据本申请实施例的一个方面，提供一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行如以上技术方案中的芯片测试方法。

在本申请实施例提供的技术方案中，在利用预测模型的预测结果对芯片进行质量测试的同时，可以适应性地修改测试流程，并基于适应性测试流程的测试结果实时调整预测模型，因此可以在提高预测模型的预测精度的同时，减少芯片测试时间，降低芯片测试成本，提高芯片测试效率和测试精度。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示意性地示出了应用本申请技术方案的芯片测试系统的系统架构框图。

图2示出了本申请一个实施例中对芯片进行适应性测试的流程原理示意图。

图3示出了本申请一个实施例中芯片测试方法的步骤流程图。

图4示出了本申请实施例中的适应性测试方法与相关技术的对比示意图。

图5示出了本申请一个实施例中基于LSTM网络模型的适应性测试原理示意图。

图6示出了LSTM模型的网络结构示意图。

图7示出了LSTM模型中的存储单元的结构示意图。

图8示出了本申请实施例在一个应用场景中进行限值动态调整的示意图。

图9示出了本申请实施例在另一个应用场景中进行限值动态调整的示意图。

图10示出了本申请实施例在一个应用场景中移除测试向量的效果示意图。

图11示出了基于移除测试向量的参数取值数量分布图。

图12示出了基于移除测试向量的参数取值离群值分布图。

图13示出了基于移除测试向量的参数取值箱型图。

图14示出了基于移除测试向量的晶圆图。

图15示出了本申请实施例在一个应用场景中补充测试向量的效果示意图。

图16示出了基于补充测试向量的参数取值数量分布图。

图17示出了基于补充测试向量的参数取值离群值分布图。

图18示出了基于补充测试向量的参数取值箱型图。

图19示出了基于补充测试向量的晶圆图。

图20示出本申请实施例在一应用场景中实现的多参数相关性测试的工作方式。

图21示出了本申请实施例在一应用场景中基于一个电源电压测试得到的频率曲线。

图22示出了本申请实施例在一应用场景中基于另一个电源电压测试得到的频率曲线。

图23示出了在不同电源电压下同一项测试的散点分布图。

图24示出了基于多参数相关性测试进行转换后得到的散点分布图。

图25示出了基于规则II为多参数测试选择参数候选者的示意框图。

图26示出了本申请实施例在一个应用场景中引入移动阈值测试后的测试流程示意图。

图27示出了本申请实施例在一个应用场景中的基于适应性测试结果的数值分布图。

图28示出了容器10中属于批次A的次品的晶圆图。

图29示出了容器10中属于批次B的次品的晶圆图。

图30示出了容器9中属于批次A的次品的晶圆图。

图31示出了在引入适应性测试方案前后的芯片退订数量变化趋势图。

图32示出了在引入适应性测试方案后的多个批次的芯片废品率。

图33示意性地示出了本申请实施例提供的芯片测试装置的结构框图。

图34示意性示出了适于用来实现本申请实施例的电子设备的计算机系统结构框图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

图1示意性地示出了应用本申请技术方案的芯片测试系统的系统架构框图。

如图1所示，芯片测试系统100可以包括测试设备110、网络120和服务器130。测试设备110是用于对芯片产品进行质量检测的自动化测试设备(Automatic Test Equipment，ATE)。服务器130可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。网络120可以是能够在测试设备110和服务器130之间提供通信链路的各种连接类型的通信介质，例如可以是有线通信链路或者无线通信链路。

根据实现需要，本申请实施例中的系统架构可以具有任意数目的终端设备、网络和服务器。例如，服务器130可以是由多个服务器设备组成的服务器群组。另外，本申请实施例提供的技术方案可以应用于测试设备110，也可以应用于服务器130，或者可以由测试设备110和服务器130共同实施，本申请对此不做特殊限定。

通过测量芯片的各种参数(即温度，电压，IDDQ，路径延迟测试，I/O测试图案等)，并根据测试的具体要求设置筛选标准，可以实现对芯片的质量测试和异常筛选。传统的测试方法简单直接，可以获得高质量的测试，通常以测试逃逸率(即未被发现的故障电路)和良率损失(即无意中丢弃的良好电路)来表示测试质量。但是，传统的测试方法会产生较长的测试时间，造成很高的测试成本。产品测试时间与测试成本直接相关(即更长的测试时间＝更多的测试成本)。难点在于如何在测试成本和质量之间权衡，并提高芯片可靠性。

在本申请的相关技术中，无论每个芯片的单独性能如何，所有芯片的测试都是相同的，测试限值、测试内容和测试流程等数据都是固定不变的，只是偶尔会根据离线分析进行更新。如果芯片没有缺陷且满足所有性能要求，则不需要进行任何测试；但是如果芯片中有很小一部分存在缺陷，仍然需要使用100％的测试，这显然会浪费大量的测试时间。因此，传统的芯片测试方法没有考虑到这种多样性的测试导致较差的测试质量和较长的测试时间。然而，问题的关键在于在实际进行测试之前，哪些芯片具有缺陷以及哪些芯片符合性能要求是不得而知的，因此本领域亟需一种新的测试方法来弥补传统的测试理论与测试方法的不足。

针对相关技术中存在的问题，本申请实施例引入了适应性测试的概念，适应性测试的方法仍然遵循标准的测试方法，但是可以根据被测芯片的缺陷特性对其进行实时调整，从而更好地控制测试时间并实现强大的异常值检测。在节省测试时间和故障覆盖率之间权衡折衷，从而在测试经济学曲线上选择最优点，动态地适应每个晶圆或芯片的特性，而不是固定的测试流程。以这种方式，可以实现显著的测试时间节省和测试质量改进。调整测试工艺可能涉及测试限制、测试内容和测试顺序等多个方面。调整测试限值可以提高异常值检测能力和控制测试质量的改善。调整测试内容，可以在给定测试序列的情况下，丢弃某些无效测试项目以节省测试时间。调整测试顺序，可以将失败率较高的测试向前移动并首先应用，以便节省测试时间。

适应性测试是一种可以自动更改制造“测试条件”、“制造流程”、“测试内容”、“测试限值”或“测试结果”的测试策略，目的是降低测试成本而不牺牲测试质量。该策略可以提高测试质量和可靠性，并重新配置流程或收集数据以进一步改善制造测试。适应性测试的目标是在不显著增加测试时间或增加人员的情况下进行这些更改。在本申请实施例中，适应性测试可以由测试人员、其他测试设备或自动数据分析系统通过软件算法来决定何时以及如何进行测试。

适应性测试是一组芯片制造测试方法，可以实时(以全自动方式)优化生产测试的价值。这些方法包括使用生产测试数据来降低/优化测试成本，提高产品质量和可靠性。为了有效地使用适应性测试，需要在数据基础架构和数据分析、生产测试单元设计、芯片可追溯性以及芯片制造商、芯片测试和封装之间的协调方面进行额外开发。

适应性测试基于多个来源的完整数据来制定新的决策。在对多个来源数据做出可行性决策之前，需要大量新的数据来提取特征以便做出决策。

图2示出了本申请一个实施例中对芯片进行适应性测试的流程原理示意图，其中显示了被测芯片和适应性测试应用程序的整个端到端流程的模型。如图2所示，在晶圆测试(wafer probe)、老化测试(Burn-in)、封装测试(Final Test)、系统测试(SLT)及现场测试(Field Operation)等测试环节都可以访问数据库以获得最佳的测试集。尽管图2将整个数据存储显示为单个数据库，但实际的数据结构可能由多个分布式数据库层次结构组成，每个层次结构都具有独特的容量、潜伏特性和可访问性特征。数据库中具体可以存储晶圆厂数据(Fab data)、设计数据(Design data)、商业数据(Business data)、订货规格(Customer specs)等相关数据，同时可以存储每个测试环节中不同层次的测试操作数据。

适应性测试的体系结构将每个插入的测试数据组织到一个或多个数据库中。制造过程可以插入、联接或查询数据库，以进行测试流程决策。做出上述适应性测试属性的决策首先涉及收集适当的数据，然后将数据组织到结构化数据模型中，以便可以在需要的时间和位置访问正确的数据。在适当的时候，可以从数据模型访问适当范围的数据(即来自特定测试运行的数据或来自特定晶圆或特定批次的数据)，并由适当的决策算法进行处理。同样，测试变量(例如限值、条件、流程和内容等)必须在正确的时间更改，以完成适应性决策。

数据模型可以完全存在于测试仪之外的离线数据库中，或者可以在服务器和测试仪之间分布。要将测试流程转移到特定部分(实时决策)，等待时间必须短，以便不会对测试时间造成重大影响。为了支持低延迟要求，需要将数据存储在测试仪上或将其快速导入测试仪。为了做出正确的决策，可以允许更长的等待时间，例如从测试开始到晶圆图上传为止。更长的等待时间意味着需要使用离线数据库。

适应性测试方法要求测试单元能够接受来自外部和内部数据的输入，应用设备特定的模型来确定测试条件并评估流量控制和芯片分级的结果。这从根本上改变了测试单元的设置，执行和分类要求，并影响了底层软件功能(例如固件)以及高级软件(例如可执行测试程序)。当测试流程成为受动态测试点，限值和设备配置影响的不确定性评估的函数时，流程控制与分级的关系尤其具有挑战性。测试平台基础结构的重要属性包括了延时、容量、来源和可靠性等方面。

针对延时方面，添加适应性测试不应影响测试单元的吞吐量。数据收集必须具有最小的影响。另外，单元中的各种设备必须对适应性测试规则所驱动的变化做出快速响应。对于实时控制，每个待测芯片的响应时间应在毫秒以内。某些应用程序要求获取的数据可用于实时分级。还有很多批次前反馈，这更多是基于批次的时间范围，通常是几个小时。

针对容量方面，启用适应性测试所需的数据量因适应性测试方法而异。用于实时决策的增量数据很小，而用于反馈应用程序的数据可能更大。每位测试人员每周(在每月存档此数据的同时)反馈2-20GB数据范围内的数据量并不罕见。数据量的增加也给支持测试设备的网络基础架构带来挑战，对可靠性和带宽的需求都在增加。

针对数据来源方面，从测试单元生成的所有数据必须完全可信。数据应签名并可能加密。

针对可靠性方面，由于基础设施设备或通信故障，测试无法停止。每个测试单元必须至少完成当前批次的执行。这意味着每个单元都有足够的数据资源(数据库和存储)来继续测试步骤。

通常，更大的适应性意味着在测试流程中更频繁地做出决策，目的是提高已出厂产品缺陷水平和产量/成本之间的权衡。适应性遵循的是自下而上的过程，从常规的静态极值，到静态参数方差模型(静态PAT)，再到具有可变参数的方差模型(动态PAT)，再到基于充分基础的原理选择方差模型方程式。加快这一进程不仅需要更多数据，还需要更好地理解导致测试响应发生变化的过程。这种进展意味着决策机制从离线的人类活动转变为在线的机器活动。

在本申请的一些实施例中，可以借助人工智能技术来实现适应性测试方案，例如可以训练用于进行适应性测试的机器学习模型。

人工智能(Artificial Intelligence,AI)是利用数字计算机或者数字计算机控制的机器模拟、延伸和扩展人的智能，感知环境、获取知识并使用知识获得最佳结果的理论、方法、技术及应用系统。换句话说，人工智能是计算机科学的一个综合技术，它企图了解智能的实质，并生产出一种新的能以人类智能相似的方式做出反应的智能机器。人工智能也就是研究各种智能机器的设计原理与实现方法，使机器具有感知、推理与决策的功能。

人工智能技术是一门综合学科，涉及领域广泛，既有硬件层面的技术也有软件层面的技术。人工智能基础技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理技术、操作/交互系统、机电一体化等技术。人工智能软件技术主要包括计算机视觉技术、语音处理技术、自然语言处理技术以及机器学习/深度学习等几大方向。

机器学习(Machine Learning,ML)是一门多领域交叉学科，涉及概率论、统计学、逼近论、凸分析、算法复杂度理论等多门学科。专门研究计算机怎样模拟或实现人类的学习行为，以获取新的知识或技能，重新组织已有的知识结构使之不断改善自身的性能。机器学习是人工智能的核心，是使计算机具有智能的根本途径，其应用遍及人工智能的各个领域。机器学习和深度学习通常包括人工神经网络、置信网络、强化学习、迁移学习、归纳学习、式教学习等技术。

下面结合具体实施方式对本申请实施例提供的芯片测试方法、芯片测试装置、计算机可读介质以及电子设备等技术方案做出详细说明。

图3示出了本申请一个实施例中芯片测试方法的步骤流程图，该芯片测试方法可以由测试设备执行，也可以由服务器执行，或者也可以由测试设备和服务器共同执行。本申请实施例以测试设备执行的芯片测试方法作为示例进行说明。如图3所示，该芯片测试方法主要可以包括如下的步骤S310至步骤S340。

步骤S310：获取用于对芯片进行质量预测的预测模型。

在本申请的一个实施例中，可以按照预设的测试流程对少量待测芯片进行全量的质量测试，并以质量测试结果作为训练数据样本，对预先构建的机器学习模型进行模型训练，从而得到用于对芯片进行质量预测的预测模型。该预测模型例如可以用于预测芯片的哪些部分存在缺陷，基于预测结果可以对相应芯片的测试流程做出适应性修改。

步骤S320：根据采集到的测试数据样本以及预测模型对当前测试流程进行流程修改，以生成针对待测芯片的适应性测试流程。

测试数据样本可以包括待测芯片和已测芯片的数据样本，其中已测芯片的数据样本可以是从数据库中提取得到的历史测试数据，测试数据样本的内容可以包括芯片的型号、批次、电路结构等信息，对于已测芯片的数据样本还可以包括其在历史测试过程中生成的测试结果。

在本申请的一个实施例中，可以通过一种指定的修改方式对当前测试流程进行流程修改，也可以通过多种指定的修改方式进行组合以对当前测试流程进行流程修改。举例而言，本申请实施例中对当前测试流程进行流程修改的修改方式可以包括修改测试条件、制造流程、修改测试内容、修改测试限制、修改测试配置等多种修改方式中的一种或者多种。修改测试条件包括修改当前测试流程中的测试设置条件或限制，例如修改电压或时钟频率。制造流程包括添加或者删除测试插入，例如向当前测试流程中添加老化测试项目，或者从当前测试流程中删除老化测试项目。修改测试内容可以包括分别修改特定的测试向量或测试项目，例如延迟故障测试(Transition)或静态电流测试(IDDQ)。修改测试限值可以包括更改测试通过限值或者测试失败限值，例如修改直流电源或者修改最小工作电压(VDD-min)的测试规格。修改测试配置可以包括根据测试后的分析来更改某些芯片测试配置。

步骤S330：根据适应性测试流程对待测芯片进行质量测试，以得到待测芯片的质量测试结果。

在本申请的一个实施例中，修改后的适应性测试流程可以作为测试向量(testpattern)输入至测试设备中，触发测试设备对待测芯片执行适应性测试流程中的各个测试项目。对于一个单独的待测芯片而言，对其进行质量测试的适应性测试流程可以是经过修改后的固定的测试流程，也可以是在测试过程中进行持续修改的动态变化的测试流程。

步骤S340：根据待测芯片的质量测试结果更新测试数据样本，并根据待测芯片的质量测试结果更新预测模型。

基于对待测芯片进行的质量测试，待测芯片的芯片数据以及质量测试结果可以作为新的测试数据样本写入到数据库中，为后续的其他芯片测试提供流程修改依据。与此同时，也可以根据待测芯片的芯片数据以及质量测试结果对预测模型的模型参数进行更新，以提高模型参数的预测精度。在本申请的一个实施例中，在对待测芯片进行质量测试的过程中，可以实时地根据已得到的质量测试结果更新预测模型的模型参数。

在本申请实施例提供的芯片测试方法中，在利用预测模型的预测结果对芯片进行质量测试的同时，可以适应性地修改测试流程，并基于适应性测试流程的测试结果实时调整预测模型，因此可以在提高预测模型的预测精度的同时，减少芯片测试时间，降低芯片测试成本，提高芯片测试效率和测试精度。

图4示出了本申请实施例中的适应性测试方法与相关技术的对比示意图。随着工艺的降低，如果只是通过消除冗余测试向量来降低成本会造成大量的测试逃逸，伴随高测试逃逸风险，因此需要提高可靠性的测试策略。图4所示是在大批量晶圆测试中使用到适应性测试方法来调整测试流程。首先，在小批量测试样本上进行完全彻底的测试以训练数据来获得预测模型，以便在接下来的测试中可以快速决定哪些测试可以跳过，该过程为离线学习阶段(Off-line learn)。然后，通过收集到的数据生成最佳测试列表，决策测试限值收缩区间，以实现对测试流程的适应性调整。最后，在大批量测试应用中使用新的测试限值方法。

如图4所示，在基于机器学习模型实现的适应性测试方法中，相关技术一是工业上常用的方法，该方法首先提取特征数据，训练出预测模型，然后在以后的测试中始终应用该模型，即预测模型保持不变。

相关技术二是定时采样调整预测模型的适应性方案。该方案可以定期地进行数据采样以通过在线学习(On-line learn)产生新的预测模型，能够在一定程度上提高模型的适应能力，但是要增加测试时间，付出了成本代价。

在本申请实施例方案中，采样训练与测试应用同时进行，并实时调整预测模型，与前两种方案相比，本申请实施例中的历史训练模型不会被遗忘，通过决策机制可以决定是否进行更新，这样做不仅可以进行离线训练，而且还进行了在线学习。虽然付出了更多的训练时间，但是这部分训练时间与芯片的测试应用过程是重合的，不会影响芯片的测试应用。

在本申请的一个实施例中，预测模型为可以选用长短期记忆网络模型(LongShort Term Memory，LSTM)，测试数据样本包括实时数据样本、近期数据样本和历史数据样本，实时数据样本包括待测芯片的芯片参数，近期数据样本包括测试时间与待测芯片邻近的已测芯片的芯片参数和测试结果，历史数据样本包括测试时间间隔与待测芯片超过时间间隔阈值的已测芯片的芯片参数和测试结果。利用三种不同时间范围内的测试数据样本进行芯片质量预测，可以累积样本特征，利用已测芯片的实际测试数据指导预测模型对待测芯片进行质量预测。

图5示出了本申请一个实施例中基于LSTM网络模型的适应性测试原理示意图。

如图5所示，本申请实施例可以从数据库501中采集测试数据样本，这部分测试数据样本可以包括历史数据样本502(History Data)、近期数据样本503(Near-time Data)和实时数据样本504(Real-time Data)。通过LSTM模型505可以对多种测试数据样本进行特征提取和预测处理，得出对测试流程进行流程修改的决策，形成用于对新数据样本506(NewData)进行质量测试的测试向量507。采用循环判断的方式确定流程修改方式是否达到收敛的最佳测试参数配置，若满足优化标准，则将最佳测试列表输入至测试设备508，由测试设备508执行具体的质量测试过程。若测试结果为通过(Pass)，可以进一步统计分析每百万缺陷器件数DPPM、产量Yield、过程能力指数CPK等数据。若测试结果为未通过(Fail)，则可以将待测芯片的数据添加至实时数据样本504，用于根据未通过的芯片数据进一步更新预测模型，并利用更新后的预测模型持续改进测试流程。

本申请中的LSTM模型使用了基于循环神经网络(Recurrent Neural Networks，RNN)的分类模型来进行缺陷预测。LSTM的原理允许在通过静态分类器(例如SVM)进行分类之前，使用标准测试向量进行动态分类，替代在固定长度的时间窗口上计算统计函数的方法。因此，在对输入向量的时间演变建模时，可以获得每个时间步长的缺陷状态估计值。因此，能够通过网络本身获悉用于预测缺陷状态的向量信息的数量，而不必事先指定。

对于常规的RNN而言，由于反向传播误差随时间膨胀或衰减(所谓的梯度消失问题)，将导致RNN模型无法访问远程向量。相比之下，LSTM模型克服了这个缺点，能够对远程向量进行建模。

LSTM模型最初是为序列学习而引入的。这些网络包括循环连接的存储单元，以了解两个时间帧之间的依存关系，然后将概率推断转移到下一帧。LSTM存储单元可以根据实际情况在短时间内或长时间内存储和检索该信息。

图6示出了LSTM模型的网络结构示意图。如图6所示，LSTM由循环连接的存储块组成，每个存储块包含一个或多个存储单元，以及三个乘法“门”单元：输入、输出和遗忘门。门执行类似于访问、写入和清除操作的功能。更具体地说，单元的输入乘以输入门的激活，单元的输出乘以输出门的激活，而先前的单元值乘以遗忘门值。LSTM允许网络长时间存储和检索信息。例如，只要输入门保持关闭状态，单元的激活就不会被覆盖。

图7示出了LSTM模型中的存储单元的结构示意图。如图7所示，LSTM的主要创新之处在于使用了存储单元C_t，它实质上是一个状态信息的累加器。当访问该单元时，将通过几个自参数化的控制门对其进行写入和清除。直观地，输入门控制新值流入单元格的程度，而遗忘门控制值保留在单元格中值的程度，输出门则控制单元格中使用该值的程度，进而计算LSTM模块的输出激活。每次输入新信号时，如果输入门被激活，则其信息将累积到单元中。同样，如果遗忘门开启，则过去的单元状态C_t-1在此过程中可能被“忘记”。最后的单元输出C_t是否将被传播到最终状态h_(t-1)进一步由输出门O_t控制。

利用存储单元中各个门单元的打开和关闭可以控制输入数据传播后验序列。继续参考图6所示，存储单元C_t+2左侧的门关闭，则在序号t+2之后的范围将忽略输入数据X₀，以避免先前序列的错误严重影响后面的序列，该情形为长期遗忘。存储单元C₁、C₂、C₄……C_t顶部的门关闭，则在序列1、2、4……t的范围中将过滤X₀的冗余信息，该情形为短期遗忘。存储单元C₃……C_t+1顶部的门打开，则序列3……可从X₀受到影响。

LSTM单元在训练期间需要学习连接的权重来指导门的操作。每个门都有其自身的参数，即LSTM单元之外的其他单元的权重。LSTM单元的权重学习步骤如下。

步骤1：LSTM决定必须在单元中保留多少先前信息。这由“遗忘门”决定。如下方公式所示，将X_t和H_t-1输入激活函数(σ)，然后返回一个介于0和1之间的值作为输出。该输出值乘以C_t，用于控制C_t的遗忘程度。当Sigmoid激活函数输出值为1时，将完全保留先前的值，而当Sigmoid激活函数输出值为0时，将完全删除先前的值。

f_t＝σ(w_xf*X_t+w_hf*H_t-1+w_cf*C_t-1+b_f)

步骤2：更新存储单元的值。它分为两个部分，第一个是决定要更新哪个值的S型层，第二个是正切层(τ)，其是返回值介于1和-1之间的双曲正切函数。tanh层用于创建C_t，它是新候选值的向量。

i_t＝σ(w_xi*X_t+w_hi*H_t-1+w_Ci*C_t+b_i)

C_t＝f_t*C_t-1+i_t*tanh(w_zc*X_it+w_hc*H_t-1+b_c)

步骤3：将C_t-1与f_t相乘，这会忘记我们在上一步中确定的值。然后将结果添加到i_t*C_t。结果是在单元格中存储新的候选值。此阶段在单元中收集了新信息。

步骤4：当前周期的输出H_t-1。输出是单元格状态中值的过滤版本。首先，运行S型层来决定要输出单元状态的哪一部分。将单元状态的值提供给tanh函数，结果的输出将与S型层的输出相乘。然后将输出传递到网络中的下一个LSTM单元。

基于测试实验，与传统的反向传播神经网络(BPNN)、支持向量机(SVM)、深层信任网(DBN)等机器学习模型相比，本申请实施例使用基于LSTM的适应性测试方法能够将芯片测试的准确性提高4.3％，并将测试时间减少2.32s。

在本申请的一个实施例中，根据采集到的测试数据样本以及预测模型对当前测试流程进行流程修改的方法可以包括：将采集到的测试数据样本输入预测模型，以通过预测模型对待测芯片进行质量预测，得到待测芯片的质量预测结果；根据测试数据样本和质量预测结果对当前测试流程进行流程修改。

适应测试应用程序的组织方式是：何时做出修改测试流程的决定以及修改后的测试流程应用于哪些设备。四个最常见的类别是In-situ，前反馈，后反馈和Post-test。

1.In-situ：从被测芯片收集的数据，在以后的测试中可用于修改同一设备的测试。这些方法不仅包括速度合并和修整校准，而且还包括修改测试条件或设备设置，以针对该特定设备进行其他测试。例如，可以分析从产品过程监控结构中获取的参数数据，并将结果用于驱动后续的测试设备重配置。

2.前反馈：从上一个测试步骤阶段(例如，探针，热探针，老化)收集的数据用于更改在以后阶段测试相同部分的方式。前反馈类别的一个示例是统计方法可识别“危险”的晶粒或晶圆，并选择这些组件用于老化“干净的”晶粒，这些晶粒可能是减少测试的候选对象。

3.后反馈：从上一个流程收集的数据用于修改测试限值。跳过在高成品率晶圆上的一些测试向量，为低成品率晶圆添加高密度测试。

4.Post-test：在测试步骤之间执行数据样本统计或其他分析，用于对某些设备进行重新分类或更改这些设备的未来制造流程和测试条件。部分平均测试和异常值识别方法是Post-test类别的示例。

在本申请的一个实施例中，根据测试数据样本和质量预测结果对当前测试流程进行流程修改的方法可以包括：根据测试数据样本和质量预测结果修改当前测试流程中的测试阈值范围，测试阈值范围包括用于评价芯片测试质量的测试上限值和测试下限值。

在常规的生产测试中，应用了静态测试阈值，这意味着测试阈值对于不同的设备是固定的。测试上限值UPTL和测试下限值LPTL一般是基于测试温度和设备规格来确定。这些阈值是器件数据手册中提及的规范内功能良好的器件的界限。本申请实施例使用移动阈值技术，可以根据基于特定定义区域中先前测量的合格向量的测量结果，动态计算每个设备的测试阈值。移动阈值技术是一种使用相邻晶粒的测试结果来严格测试极限阈值的技术。

在本申请的一个实施例中，根据测试数据样本和质量预测结果修改当前测试流程中的测试阈值范围的方法可以包括：根据测试数据样本和质量预测结果确定测试参数平均值；获取预设的标准偏差，标准偏差用于表示测试参数偏离测试参数平均值的最大程度；修改当前测试流程中的测试阈值范围，以使位于测试阈值范围内的测试结果满足标准偏差。

在本申请的一个实施例中，修改当前测试流程中的测试阈值范围的方法可以包括：获取预设的最小偏差，最小偏差用于表示测试阈值范围中的测试上限值和测试下限值之间的最小差值；根据测试参数平均值和标准偏差确定待定阈值范围；若待定阈值范围中的测试上限值和测试下限值之间的差值大于或等于最小差值，则根据待定阈值范围修改当前测试流程中的测试阈值范围；若待定阈值范围中的测试上限值和测试下限值之间的差值小于最小差值，则根据测试参数平均值和最小差值修改当前测试流程中的测试阈值范围。基于最小偏差可以防止由于移动限制太窄而引起的不良剔除。

首次运行移动限制方案的算法描述如下：

//输入n＝0；S＝0；w＝1；Xmeannew＝0；

//输出：Updated parameters

For each device check on moving limits and calculation for the newlimits:

If n＝0 then

UDL＝UPTL；

LDL＝LPTL；

//get production limits on the first run

If(Xi<UDL)AND(Xi>LDL)//check if sample is between dynamic limits

then result＝TRUE；{pass}

else result＝FALSE；{fail}

Xmean＝Xmeannew；

Sigma＝S；

UML＝UDL；

LML＝LDL；

//calculate the new dynamic limits for the next sampl

END

图8示出了本申请实施例在一个应用场景中进行限值动态调整的示意图。图9示出了本申请实施例在另一个应用场景中进行限值动态调整的示意图。其中，X轴为设备编号device number，即待测芯片的编号；Y轴是相应的测试参数。参数c为确定动态限值时考虑到标准偏差，参数N_samples是进行动态限值计算时使用的样本数量，参数S_min是用于控制阈值范围的最小偏差。

在图8中，所有设备都位于同一晶片内。在图9中，使用了来自多个晶片的更多器件。在这些设备中，可以清楚地看到不同设备之间以及晶圆之间移动测试限值的变化。

另外，从图8和图9可以看出，测试上限值UML(对应图9中的Moving High Limit)和测试下限值LML(对应图9中的Moving Low Limit)是动态更改的，并且移动测试阈值比静态生产测试阈值要严格得多。在测试过程中，如果测量的参数值超出计算的极限，则将拒绝测量的设备。因此，可以通过不断变化的测试阈值来保证更好的产品质量。在本申请实施例中，不需要额外的ATE测量，并且该技术的计算量也很小，因此，该技术的测试成本较低。

一般而言，本申请实施例可以在所有测试参数中实施移动阈值技术。但是，为了防止在测试过程中由于接触灵敏度或不稳定性而导致不合理的次品，本申请实施例可以仅选择具有产生不合理次品的低风险的测试参数进行动态阈值调整。

在本申请的一个实施例中，根据测试数据样本和质量预测结果对当前测试流程进行流程修改的方法可以包括：根据测试数据样本和质量预测结果修改当前测试流程中的测试内容，测试内容包括测试集中的测试向量，测试向量是用于触发对待测芯片执行测试步骤的激励信号。

本申请实施例提供两种用于批量产品测试向量优化的方法。这两种方法可以实现不同的目标，一种通过移除无效测试向量的方式追求最低的测试成本，一种通过补充测试向量的方式实现最高的测试质量。这两种方法以完全不同的方式实现，但是每种实现都显著减少了测试时间，并提高了晶圆测试的效率。

在本申请的一个实施例中，根据测试数据样本和质量预测结果修改当前测试流程中的测试内容的方法可以包括：根据测试数据样本和质量预测结果对当前测试流程中的测试内容进行分类处理，以确定测试内容中的有效测试向量和无效测试向量；按照预设的测试比例移除测试内容中的无效测试向量。

将越来越多的测试向量加入到测试集中有助于减少测试逃逸，但这一做法也常常导致多种无效测试向量的加入，这对缺陷覆盖率没有什么帮助，还导致测试效率降低。研究表明，在数字电路中无效测试向量的占比约为70％～90％。因此本申请实施例利用适应性测试策略来进行有效缺陷检测，并在可接受的测试时间内进行有效测试，找出测试集中无效测试向量，并在有效性和测试效率之间进行权衡。

图10示出了本申请实施例在一个应用场景中移除测试向量的效果示意图。如图10所示，本申请实施例在该应用场景中分别使用三种适应性测试比例(90％，80％，70％)的平均测试向量进行芯片测试，可以相应带来不同等级的测试时间减少(Test TimeReduction，TTR)。

如图10中所示，测试向量Test Content的数量减少将带来测试时间Test Time的减少，进而带来测试成本Test Cost的下降，并导致测试质量Quality的下降和测试逃逸率Test Escape的上升。

表1示出了从测试设备ATE获得的LSTM原始数据。

表1

本申请实施例通过数据分析软件JMP以不同的角度分析了表1中的LSTM原始数据，并分别绘制了图11至图14的数据分析图。

图11示出了基于移除测试向量的参数取值数量分布图。其中，X轴为测试参数的取值，图中用虚线表示该测试参数的测试上限值0.02和测试下限值-0.02。Y轴的值是测试参数的特定间隔中包含的值的数量。如图中所示，晶粒中几乎所有参数取值都位于[-0.02，0.02]范围内，只有极少数的异常值在范围之外，几乎可以忽略不计。

图12示出了基于移除测试向量的参数取值离群值分布图，直观地示出了离群值的分布情况。

图13示出了基于移除测试向量的参数取值箱型图。

图14示出了基于移除测试向量的晶圆图，表示离群值在晶圆上的分布情况。

本申请实施例在CP测试中以与输入相同的测试向量显示了五种预测模型的所有测试结果，表2中显示这些测试项的测试结果。

表2

表2显示了在上述三个适应性测试流程的50次试验中观察到的实验结果，分别在消耗100％、90％、80％、70％的测试向量所产生的平均测试时间Mean Test Time、平均测试逃逸率Mean Test Escape和平均准确率Mean Accuracy。与其他方法相比，适应性测试产生的测试逃逸率和测试时间更少(相当于发现了更多的缺陷并节省了测试时间)，这意味着本申请实施例所提供的技术方案取得了更好的效果。

在给定的适应性测试流程中，LSTM模型的预测准确性比其他模型具有更好的效果，原因在于它经历了更长的训练时间并在更多的晶粒上进行了计算。

在本申请的一个实施例中，根据测试数据样本和质量预测结果修改当前测试流程中的测试内容的方法可以包括：根据当前测试流程中的测试内容获取用于对测试内容进行内容补充的补充测试向量；按照预设的测试比例向测试内容中添加补充测试向量。

随着半导体器件越来越深地渗透到我们的日常生活中，我们身边的电子组件的质量变得越来越重要，特别是对于那些涉及安全的关键电子组件而言，例如，航空航天和医疗保健领域。鉴于对先进的半导体IC的严格质量要求，本申请实施例为了实现零缺陷，可以将芯片的测试向量扩展到传统测试向量的两倍、三倍甚至四倍。

图15示出了本申请实施例在一个应用场景中补充测试向量的效果示意图。如图15所示，本申请实施例在该应用场景中以成倍增加测试向量的方式分别使用三种适应性测试比例(200％，300％，400％)的平均测试向量进行芯片测试。

如图15中所示，测试向量Test Content的数量增加将带来测试时间Test Time的上升，进而带来测试成本Test Cost的上升，同时这也导致了测试质量Quality的上升和测试逃逸率Test Escape的下降。

本申请实施例是以较低的DPPM为目标的测试方法，尤其是零缺陷产品质量要求，以通过使用适应性测试方法来达到0DPPM的目标。所需补充的测试向量可从设计工厂中获得。实际上，测试工厂为了达到节约成本的目的，并没有使用全部的测试向量，而是进行了一部分裁剪，而设计工厂为了达到最大的缺陷覆盖率，往往使用穷举的方法产生大量的测试内容，但是，设计工厂和测试工厂所追求的目标不同，一个追求零缺陷，一个追求低成本。

本申请实施例通过数据分析软件JMP以不同的角度分析了LSTM原始数据，并分别绘制了图16至图19的数据分析图。

图16示出了基于补充测试向量的参数取值数量分布图，以单独的曲线图证明使用LSTM算法的晶圆测试之间具有足够的交互性。

图17示出了基于补充测试向量的参数取值离群值分布图，直观地示出了离群值的分布情况。

图18示出了基于补充测试向量的参数取值箱型图。

图19示出了基于补充测试向量的晶圆图，表示离群值在晶圆上的分布情况。

由图中对比可知，基于补充测试向量的适应性测试方法能够检测到的离群数更高，这表明随着测试项数量的增加，测试限值变得紧密，可以检测到更多的缺陷，故障芯片更难以进入上下限制。

图19中的晶圆图与图14相比，检测到的异常值增加了，这也意味着测试逃逸率降低了。

本申请实施例在CP测试中以与输入相同的测试向量显示了五种预测模型的所有测试结果，表3中显示这些测试项的测试结果。

表3

平均精度是与晶圆实际缺陷数量相比的缺陷测量值。比较结果显示在表3中。将测试向量按比例补充至100％，200％，300％，400％，表3是上述三个适应性测试流程在50个试验中观察到的平均测试时间、平均测试逃逸率和平均准确率。与传统方法相比，LSTM发现了更多的缺陷。与其他模型相比，LSTM模型的平均预测准确度比其他模型具有更好的效果，因为它经历了更长的训练时间。

在本申请的一个实施例中，根据测试数据样本和质量预测结果对当前测试流程进行流程修改的方法可以包括：根据测试数据样本和质量预测结果修改当前测试流程中的测试配置条件，测试配置条件包括与测试参数以及与测试参数相关联的参数阈值范围。

在本申请的一个实施例中，根据测试数据样本和质量预测结果修改当前测试流程中的测试配置条件的方法可以包括：根据测试数据样本和质量预测结果确定至少两个具有相关性的相关测试参数；对相关测试参数进行融合处理，以得到一个融合测试参数；根据与各个相关测试参数相关联的参数阈值范围确定融合测试参数的融合参数阈值范围。

在本申请的一个实施例中，相关测试参数包括以下参数中的至少一种：在不同测试条件下针对同一电路结构进行测试得到的相同类型的测试参数；在相同测试条件下针对相似电路结构进行测试得到的相同类型的测试参数。

多参数相关性测试是一种使用芯片内不同模块的测量结果作为辅助信息的技术。

图20示出本申请实施例在一应用场景中实现的多参数相关性测试的工作方式。通常，假设第一测试Test1和第二测试Test2紧密相关。例如，对于具有更多通道的设备，不同通道的相同参数。由于它们之间具有很强的相关性，因此，如果测试更多的设备，则测量值应遵循相同的趋势。

如图20所示，假设一个设备具有Test 1的异常值和Test 2的正常值。由于测量的参数仍在测试1的测试范围内，因此该设备尽管具有存在异常的一个测试值(图中Test1部分圈出的异常值)，却仍然可以通过测试。但是，如果将新的融合测试参数(第一测试与第二测试的参数差值)引入至设备测试中，则可以使用此流程轻松检测到潜在的缺陷设备(图中Test1-Test2部分圈出的异常值)。

从图中可以看出，通过使用多参数相关性测试方法，可以将固有工艺变化对生产测试限值的影响降至最低。因此，可以应用严格的生产测试限值，而不会造成不必要的产量损失。

如果可以找到合适的参数，则不难实施多参数相关性测试方法。但是，在实际情况中，很难选择适合于多参数测试的测试参数。本申请实施例提出了以下启发式规则，以选择用于模拟IC多参数相关性测试的良好参数候选者：

规则I：如果两个测试参数在不同的测试条件下测量同一电路的相同特性，则它们是很好的候选者。这种情况的一个例子是在不同电源电压下的一个参数。

规则II：如果通过两个测试参数测试的两个电路在结构上相似，则这两个测试是不错的选择。在此，“结构上相似”是指它们在电路原理图和电路布局上都具有相似性。

下面结合图21至图24对规则I的实现效果做出说明。

图21示出了本申请实施例在一应用场景中基于一个电源电压测试得到的频率曲线。该应用场景是在Vbat为27V，VCC为5.25V的情况下，通过测试#18401获得器件的CH引脚上的电流(mA)。

图22示出了本申请实施例在一应用场景中基于另一个电源电压测试得到的频率曲线。该应用场景是在Vbat为27V，VCC为0V的情况下，通过测试#18403获得器件的CH引脚上的电流(mA)。根据规则I，这两个测试参数可能是多参数相关性测试的良好候选者。

图23示出了在不同电源电压下同一项测试的散点分布图。由图中分布情况可知，这两个测试确实具有很好的相关性。此外，图23中还显示存在两个离群值，从相关性的角度来看，它们位于分布的主要种群之外。但是，使用图21和图22所示的原始测试，只能筛选出其中一个异常参数，即图21中所示的One outlier。从图23也可以看出，筛选异常值的测试极限不是恒定的，这在ATE上实现起来并不容易。

图24示出了基于多参数相关性测试进行转换后得到的散点分布图。如图中所示，通过这种转换，实际上是将两个测试参数的相关回归的残差作为纵坐标来筛选异常值。经过转换后的融合参数具有静态测试阈值，并且可以在ATE测试程序中轻松实现。

图25示出了基于规则II为多参数测试选择参数候选者的示意框图。如图25所示，模块A和模块B具有相似的结构(如芯片电路结构)，如果将具有相同测试条件的一项测试分别应用于模块A和模块B，则根据规则II，这两个测试参数将是多参数相关性测试的良好候选者。类似地，如果将具有相同测试条件的一个分别应用于模块C和模块D，则这两个测试参数也是多参数相关性测试的良好候选者，因为模块C和模块D虽然相互重叠，但在结构上相似。

在本申请的一个实施例中，根据适应性测试流程对待测芯片进行质量测试的方法可以包括：根据预设的初始测试流程对待测芯片进行质量测试；当初始测试流程的测试结果为测试通过时，根据具有固定测试阈值范围的当前测试流程对待测芯片进行质量测试；当当前测试流程的测试结果为测试通过时，根据具有动态测试阈值范围的适应性测试流程对待测芯片进行质量测试。

利用初始测试流程和具有固定测试阈值范围的当前测试流程进行质量测试可以对待测芯片进行筛选，对通过测试后的待测芯片继续使用具有动态测试阈值范围的适应性测试流程进行质量测试，可以提高测试准确性，降低测试逃逸率。

图26示出了本申请实施例在一个应用场景中引入移动阈值测试后的测试流程示意图。如图26所示，该测试流程包括如下的步骤S2610至步骤S2640。

步骤S2610：获取待测芯片。

步骤S2620：根据初始测试流程对待测芯片进行质量测试。

初始测试流程可以包括预先设定的初始测试项目Original tests。若测试结果为测试未通过(Fail)，则返回步骤S2610，继续获取下一个待测芯片。若测试结果为测试通过(PASS)，则继续执行步骤S2630。

步骤S2630：根据具有固定测试阈值范围的当前测试流程对待测芯片进行质量测试。

在一个应用场景中，当前测试流程中的测试阈值范围例如可以固定设置为[-13.24,13.24]。若测试结果为测试未通过，则将该待测芯片归入容器10，并返回步骤S2610，继续获取下一个待测芯片。若测试结果为测试通过，则继续执行步骤S2640。

步骤S2640：根据具有动态测试阈值范围的适应性测试流程对待测芯片进行质量测试。

适应性测试流程的测试阈值范围不是固定不变的，而是根据设定的配置参数进行动态变化的。在一个应用场景中，相关配置参数例如可以包括：确定动态限值时考虑到标准偏差c＝4，进行动态限值计算时使用的样本数量N_samples＝20，用于控制阈值范围的最小偏差S_min＝0.1。若测试结果为测试未通过，则将该待测芯片归入容器9，并返回步骤S2610，继续获取下一个待测芯片。若测试结果为测试通过，则将该待测芯片归入容器1。

在生产测试环境中应用新测试之前，可以使用历史测试数据来验证新测试的有效性。在此验证过程中，本申请实施例使用的历史测试数据是在4个月内从芯片数量为159337的容器1中采样得到的数据。容器1中的芯片通过了原始测试程序中的所有测试。采样得到的这些测试数据作为每个芯片在适应性测试中获得的测试参数的取值。

图27示出了本申请实施例在一个应用场景中的基于适应性测试结果的数值分布图。在图27中并未使用动态阈值，而是继续使用静态阈值，因为测试数据记录为采样并且并非所有相邻晶粒的测量结果都可用。其中静态阈值范围的测试上限Upper Limit为13.243，测试下限Lower Limit为-13.243。

如图27所示，其中有1个芯片超出了阈值范围，尽管该芯片可以通过原始测试程序中的所有常规测试。但是该芯片在适应性测试过程中表现是一个异常值，可能存在一些潜在的参数缺陷或潜在缺陷。图27表明，本申请的实施例通过适应性测试的方式可以筛选出此类异常值。因此，这是降低产品的PPM水平的有效方法。此外，由于从159337的芯片中仅发现一个新测试存在异常值，因此可能的良率损失非常低。一旦使用历史测试数据验证了适应性测试方案，适应性测试方案便被引入到生产测试中。

为了评估适应性测试方案的有效性，本申请实施例已收集并分析了与该适应性测试方案相关的测试数据。此外，本申请实施例针对适应性测试方案的某些拒绝项执行了故障分析。晶圆图数据中包含两个批次的芯片，即批次A和批次B。

图28示出了容器10中属于批次A的次品的晶圆图，图29示出了容器10中属于批次B的次品的晶圆图。如图中所示，以圆圈标识出的次品位于(靠近)晶圆边缘或者靠近其他时效晶粒，这很好地表明了本申请实施例中的多参数相关性测试方法的有效性。

图30示出了容器9中属于批次A的次品的晶圆图，如图中所示，4种次品中的一个在晶片的边缘，另一个次品与其他几个不合格的晶粒相邻。这也表明了适应性测试方法的有效性。

为了检查芯片测试方案的有效性，还应当考虑产量损失、产品质量的提高和测试成本等个方面的效果。图31示出了在引入适应性测试方案前后的芯片退订数量变化趋势图。如图中所示，在引入适应性测试方案后，客户退货的PPM(百万分之一)数量明显下降，表明适应性测试方案在提高芯片的客户满意度方面起到了积极的作用。

图32示出了在引入适应性测试方案后的多个批次的芯片废品率。图中的X轴是批次编号，Y轴是废品率。废品率的计算方法如下：将适应性测试方案的拒收数量(即容器10和容器9中的拒收数量)除以该批次芯片的总数。根据这120批数据可以计算得到，容器10的平均剔除率为0.002％，容器9的剔除率为0.001％。此外，通过使用显微镜进行简单的目视检查，可以确定大多数次品为异常值。因此，预期此新测试导致的额外产量损失将非常低。

如前所述，适应性测试方案仅需要一些后期数据计算，而无需额外的实际ATE测量。实验结果表明，对于工业IC，采用适应性测试方案的额外测试时间少于2ms。因此，可以得出结论，采用适应性测试方案的测试成本非常低，这是一种经济高效的方法。

针对缺陷分布多样性问题，本申请实施例提出的参数阈值调整方案以及其他适应性测试方案可以提高异常值检测能力。在参数测试中，每个芯片的缺陷分布不同，使用的测试标准也应有所不同，需要对芯片测试标准进行动态调整，根据缺陷特性调整测试限值。针对芯片的用途自适应的收紧或放大测试阈值标准，凭借限值调整改善了有缺陷芯片的检测，对于环境要求较高，可靠性要求较强的芯片可以提高阈值测试标准，以达到较高故障覆盖率的目的；非关键领域芯片可适应放宽测试要求，以达到节省测试成本的目的。测试限值调整技术依赖于适应性测试原理来进行限值设置和测试后分析以达到测试成本与测试质量的折衷。实验结果表明，所提出的方法准确性提高了4.3％，时间减少了2.32s。

基于对晶圆数据的实时分析，根据缺陷特性自适应的调整测试限值。在这一过程中需要对测试限值实时地做出决策，因此依靠人工很难满足需求，需要找出能及时调整参数的适应性测试方法，找出收敛的最佳测试参数配置。

在参数测试中，测试会根据需要调整阈值。测试阈值调整往往依赖人工选择或芯片专家的经验，通常这需要几个月的时间，这显然浪费了测试时间。而适应性测试方法根据统计结果，收紧或扩大阈值，通过减少限制差异，更清楚地区分缺陷群体和无缺陷群体，减少了产量损失和测试逃逸，最终达到提高故障覆盖率的目的。本方案通过机器学习模型来预测每个芯片的质量。前一阶段的参数测试结果用作样本芯片，基于训练模型从中导出预测结果。基于前一阶段的参数测试结果可以预测每个芯片的测试阈值，从而对芯片进行动态阈值调整，根据需要收缩测试阈值，即提高测试标准。该类方法对于航空航天，军事和医疗等可靠性要求较高的领域具有重要的应用价值。

参数测试中，每个芯片的缺陷分布不同，使用的测试阈值标准也应不同，需要对芯片测试标准进行动态阈值调整，根据缺陷特性收缩测试阈值。针对芯片的用途可以自适应的选择收紧或放大测试阈值标准，凭借阈值调整改善了有缺陷芯片的检测，对于环境要求较高，可靠性要求较强的芯片可以提高阈值测试标准，非关键领域芯片可适应放宽测试要求，以达到节省测试成本的目的。测试阈值调整技术依赖于适应性测试原理来进行阈值设置和测试后分析以达到测试成本与测试质量的折衷。异常值筛选技术依赖于适应性测试原理来进行阈值设置和测试后分析。减少测试逃逸可以产生更好的测试质量。凭借阈值调整改善了有缺陷芯片的检测，对于环境要求较高，可靠性要求较强的芯片具有十分重要的意义。

应当注意，尽管在附图中以特定顺序描述了本申请中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

以下介绍本申请的装置实施例，可以用于执行本申请上述实施例中的视频展示方法。图33示意性地示出了本申请实施例提供的芯片测试装置的结构框图。如图33所示，芯片测试装置3300主要可以包括：模型获取模块3310，被配置为获取用于对芯片进行质量预测的预测模型；流程修改模块3320，被配置为根据采集到的测试数据样本以及所述预测模型对当前测试流程进行流程修改，以生成针对待测芯片的适应性测试流程；质量测试模块3330，被配置为根据所述适应性测试流程对所述待测芯片进行质量测试，以得到所述待测芯片的质量测试结果；数据更新模块3340，被配置为根据所述待测芯片的质量测试结果更新所述测试数据样本，并根据所述待测芯片的质量测试结果更新所述预测模型。

在本申请的一些实施例中，基于以上各实施例，所述预测模型为长短期记忆网络模型，所述测试数据样本包括实时数据样本、近期数据样本和历史数据样本，所述实时数据样本包括待测芯片的芯片参数，所述近期数据样本包括测试时间与所述待测芯片邻近的已测芯片的芯片参数和测试结果，所述历史数据样本包括测试时间间隔与所述待测芯片超过时间间隔阈值的已测芯片的芯片参数和测试结果。

在本申请的一些实施例中，基于以上各实施例，所述流程修改模块3320包括：质量预测单元，被配置为将采集到的测试数据样本输入所述预测模型，以通过所述预测模型对待测芯片进行质量预测，得到所述待测芯片的质量预测结果；流程修改单元，被配置为根据所述测试数据样本和所述质量预测结果对当前测试流程进行流程修改。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元被配置为：根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试阈值范围，所述测试阈值范围包括用于评价芯片测试质量的测试上限值和测试下限值。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元还被配置为包括：根据所述测试数据样本和所述质量预测结果确定测试参数平均值；获取预设的标准偏差，所述标准偏差用于表示测试参数偏离所述测试参数平均值的最大程度；修改当前测试流程中的测试阈值范围，以使位于所述测试阈值范围内的测试结果满足所述标准偏差。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元还被配置为包括：获取预设的最小偏差，所述最小偏差用于表示所述测试阈值范围中的测试上限值和测试下限值之间的最小差值；根据所述测试参数平均值和所述标准偏差确定待定阈值范围；若所述待定阈值范围中的测试上限值和测试下限值之间的差值大于或等于所述最小差值，则根据所述待定阈值范围修改当前测试流程中的测试阈值范围；若所述待定阈值范围中的测试上限值和测试下限值之间的差值小于所述最小差值，则根据所述测试参数平均值和所述最小差值修改当前测试流程中的测试阈值范围。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元被配置为：根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试内容，所述测试内容包括测试集中的测试向量，所述测试向量是用于触发对待测芯片执行测试步骤的激励信号。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元还被配置为，包括：根据所述测试数据样本和所述质量预测结果对当前测试流程中的测试内容进行分类处理，以确定所述测试内容中的有效测试向量和无效测试向量；按照预设的测试比例移除所述测试内容中的无效测试向量。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元还被配置为：根据当前测试流程中的测试内容获取用于对所述测试内容进行内容补充的补充测试向量；按照预设的测试比例向所述测试内容中添加所述补充测试向量。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元被配置为：根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试配置条件，所述测试配置条件包括与测试参数以及与所述测试参数相关联的参数阈值范围。

在本申请的一些实施例中，基于以上各实施例，所述流程修改单元被配置为包括：根据所述测试数据样本和所述质量预测结果确定至少两个具有相关性的相关测试参数；对所述相关测试参数进行融合处理，以得到一个融合测试参数；根据与各个所述相关测试参数相关联的参数阈值范围确定所述融合测试参数的融合参数阈值范围。

在本申请的一些实施例中，基于以上各实施例，所述相关测试参数包括以下参数中的至少一种：在不同测试条件下针对同一电路结构进行测试得到的相同类型的测试参数；在相同测试条件下针对相似电路结构进行测试得到的相同类型的测试参数。

在本申请的一些实施例中，基于以上各实施例，所述质量测试模块3330包括：第一测试单元，被配置为根据预设的初始测试流程对所述待测芯片进行质量测试；第二测试单元，被配置为当所述初始测试流程的测试结果为测试通过时，根据具有固定测试阈值范围的当前测试流程对所述待测芯片进行质量测试；第三测试单元，被配置为当所述当前测试流程的测试结果为测试通过时，根据具有动态测试阈值范围的适应性测试流程对所述待测芯片进行质量测试。

本申请各实施例中提供的芯片测试装置的具体细节已经在对应的方法实施例中进行了详细的描述，此处不再赘述。

图34示意性地示出了用于实现本申请实施例的电子设备的计算机系统结构框图。

需要说明的是，图34示出的电子设备的计算机系统3400仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。

如图34所示，计算机系统3400包括中央处理器3401(Central Processing Unit，CPU)，其可以根据存储在只读存储器3402(Read-Only Memory，ROM)中的程序或者从存储部分3408加载到随机访问存储器3403(Random Access Memory，RAM)中的程序而执行各种适当的动作和处理。在随机访问存储器3403中，还存储有系统操作所需的各种程序和数据。中央处理器3401、在只读存储器3402以及随机访问存储器3403通过总线3404彼此相连。输入/输出接口3405(Input/Output接口，即I/O接口)也连接至总线3404。

以下部件连接至输入/输出接口3405：包括键盘、鼠标等的输入部分3406；包括诸如阴极射线管(Cathode Ray Tube，CRT)、液晶显示器(Liquid Crystal Display，LCD)等以及扬声器等的输出部分3407；包括硬盘等的存储部分3408；以及包括诸如局域网卡、调制解调器等的网络接口卡的通信部分3409。通信部分3409经由诸如因特网的网络执行通信处理。驱动器3410也根据需要连接至输入/输出接口3405。可拆卸介质3411，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器3410上，以便于从其上读出的计算机程序根据需要被安装入存储部分3408。

特别地，根据本申请的实施例，各个方法流程图中所描述的过程可以被实现为计算机软件程序。例如，本申请的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分3409从网络上被下载和安装，和/或从可拆卸介质3411被安装。在该计算机程序被中央处理器3401执行时，执行本申请的系统中限定的各种功能。

需要说明的是，本申请实施例所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)、闪存、光纤、便携式紧凑磁盘只读存储器(Compact Disc Read-Only Memory，CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、有线等等，或者上述的任意合适的组合。

附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本申请的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本申请实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、触控终端、或者网络设备等)执行根据本申请实施方式的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (15)

1.一种芯片测试方法，其特征在于，包括：

获取用于对芯片进行质量预测的预测模型；

根据采集到的测试数据样本以及所述预测模型对当前测试流程进行流程修改，以生成针对待测芯片的适应性测试流程；

根据所述适应性测试流程对所述待测芯片进行质量测试，以得到所述待测芯片的质量测试结果；

根据所述待测芯片的质量测试结果更新所述测试数据样本，并根据所述待测芯片的质量测试结果更新所述预测模型。

2.根据权利要求1所述的芯片测试方法，其特征在于，所述预测模型为长短期记忆网络模型，所述测试数据样本包括实时数据样本、近期数据样本和历史数据样本，所述实时数据样本包括待测芯片的芯片参数，所述近期数据样本包括测试时间与所述待测芯片邻近的已测芯片的芯片参数和测试结果，所述历史数据样本包括测试时间间隔与所述待测芯片超过时间间隔阈值的已测芯片的芯片参数和测试结果。

3.根据权利要求1所述的芯片测试方法，其特征在于，根据采集到的测试数据样本以及所述预测模型对当前测试流程进行流程修改，包括：

将采集到的测试数据样本输入所述预测模型，以通过所述预测模型对待测芯片进行质量预测，得到所述待测芯片的质量预测结果；

根据所述测试数据样本和所述质量预测结果对当前测试流程进行流程修改。

4.根据权利要求3所述的芯片测试方法，其特征在于，根据所述测试数据样本和所述质量预测结果对当前测试流程进行流程修改，包括：

根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试阈值范围，所述测试阈值范围包括用于评价芯片测试质量的测试上限值和测试下限值。

5.根据权利要求4所述的芯片测试方法，其特征在于，根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试阈值范围，包括：

根据所述测试数据样本和所述质量预测结果确定测试参数平均值；

获取预设的标准偏差，所述标准偏差用于表示测试参数偏离所述测试参数平均值的最大程度；

修改当前测试流程中的测试阈值范围，以使位于所述测试阈值范围内的测试结果满足所述标准偏差。

6.根据权利要求5所述的芯片测试方法，其特征在于，修改当前测试流程中的测试阈值范围，包括：

获取预设的最小偏差，所述最小偏差用于表示所述测试阈值范围中的测试上限值和测试下限值之间的最小差值；

根据所述测试参数平均值和所述标准偏差确定待定阈值范围；

若所述待定阈值范围中的测试上限值和测试下限值之间的差值大于或等于所述最小差值，则根据所述待定阈值范围修改当前测试流程中的测试阈值范围；

若所述待定阈值范围中的测试上限值和测试下限值之间的差值小于所述最小差值，则根据所述测试参数平均值和所述最小差值修改当前测试流程中的测试阈值范围。

7.根据权利要求3所述的芯片测试方法，其特征在于，根据所述测试数据样本和所述质量预测结果对当前测试流程进行流程修改，包括：

根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试内容，所述测试内容包括测试集中的测试向量，所述测试向量是用于触发对待测芯片执行测试步骤的激励信号。

8.根据权利要求7所述的芯片测试方法，其特征在于，根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试内容，包括：

根据所述测试数据样本和所述质量预测结果对当前测试流程中的测试内容进行分类处理，以确定所述测试内容中的有效测试向量和无效测试向量；

按照预设的测试比例移除所述测试内容中的无效测试向量。

9.根据权利要求7所述的芯片测试方法，其特征在于，根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试内容，包括：

根据当前测试流程中的测试内容获取用于对所述测试内容进行内容补充的补充测试向量；

按照预设的测试比例向所述测试内容中添加所述补充测试向量。

10.根据权利要求3所述的芯片测试方法，其特征在于，根据所述测试数据样本和所述质量预测结果对当前测试流程进行流程修改，包括：

根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试配置条件，所述测试配置条件包括测试参数以及与所述测试参数相关联的参数阈值范围。

11.根据权利要求10所述的芯片测试方法，其特征在于，根据所述测试数据样本和所述质量预测结果修改当前测试流程中的测试配置条件，包括：

根据所述测试数据样本和所述质量预测结果确定至少两个具有相关性的相关测试参数；

对所述相关测试参数进行融合处理，以得到一个融合测试参数；

根据与各个所述相关测试参数相关联的参数阈值范围确定所述融合测试参数的融合参数阈值范围。

12.根据权利要求11所述的芯片测试方法，其特征在于，所述相关测试参数包括以下参数中的至少一种：

在不同测试条件下针对同一电路结构进行测试得到的相同类型的测试参数；

在相同测试条件下针对相似电路结构进行测试得到的相同类型的测试参数。

13.根据权利要求1至12中任意一项所述的芯片测试方法，其特征在于，根据所述适应性测试流程对所述待测芯片进行质量测试，包括：

根据预设的初始测试流程对所述待测芯片进行质量测试；

当所述初始测试流程的测试结果为测试通过时，根据具有固定测试阈值范围的当前测试流程对所述待测芯片进行质量测试；

当所述当前测试流程的测试结果为测试通过时，根据具有动态测试阈值范围的适应性测试流程对所述待测芯片进行质量测试。

14.一种计算机可读介质，其上存储有计算机程序，该计算机程序被处理器执行时实现权利要求1至13中任意一项所述的芯片测试方法。

15.一种电子设备，其特征在于，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1至13中任意一项所述的芯片测试方法。

Images