KR102258942B1 - 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법 - Google Patents

인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR102258942B1
KR102258942B1 KR1020157031962A KR20157031962A KR102258942B1 KR 102258942 B1 KR102258942 B1 KR 102258942B1 KR 1020157031962 A KR1020157031962 A KR 1020157031962A KR 20157031962 A KR20157031962 A KR 20157031962A KR 102258942 B1 KR102258942 B1 KR 102258942B1
Authority
KR
South Korea
Prior art keywords
electrical test
parametric electrical
value data
parametric
critical
Prior art date
Application number
KR1020157031962A
Other languages
English (en)
Other versions
KR20150140358A (ko
Inventor
사이발 바네지
소누 마헤시워리
존 로빈슨
데일 레그밴드
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20150140358A publication Critical patent/KR20150140358A/ko
Application granted granted Critical
Publication of KR102258942B1 publication Critical patent/KR102258942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32194—Quality prediction
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

인라인 수율 모니터링은 하나 이상의 알고리즘 소프트웨어 모듈을 사용하는 것을 포함할 수 있다. 인라인 수율 모니터링은 학습 모듈 및 예측 모듈과 같은 관련된 두 개의 알고리즘 소프트웨어 모듈을 사용하는 것을 포함할 수 있다. 학습 모듈은 프로브 전기 테스트 수율 및 PET 속성 값의 데이터로부터 임계적 PET(parametric electrical test) 파라미터를 학습할 수 있다. 임계적 PET 파라미터는 수율 데이터에서 아웃라이어 및 인라이어를 가장 잘 구분할 수 있다. 예측 모듈은 학습 모듈에 의해 구한 임계적 PET 파라미터를 사용하여 웨이퍼가 프로브 테스트 분류에서 인라이어 또는 아웃라이어인지 예측할 수 있다.

Description

인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법{SYSTEM AND METHOD FOR THE AUTOMATIC DETERMINATION OF CRITICAL PARAMETRIC ELECTRICAL TEST PARAMETERS FOR INLINE YIELD MONITORING}
우선권 주장
본 특허는 2013년 4월 7일자로 출원된 미국 가출원 제61/809,407호의 우선권을 주장하며, 이 가출원은 그 전체가 참고문헌으로서 통합된다.
발명의 분야
본 발명은 다이 수율(die yield)을 인라인 모니터링(inline monitoring)하는 것에 관한 것이다. 보다 상세하게, 본 발명은 반도체 팹 또는 파운더리에서 전기 테스트 데이터 분석을 사용하여 다이 수율을 인라인 모니터링하는 것에 관한 것이다.
현재, 반도체 팹 또는 파운더리는 이들의 다이 수율을 결정하기 위하여 두 가지 수준에서 전기 테스팅을 사용할 수 있다. 두 가지 수준의 전기 테스팅은 예를 들면, 웨이퍼 수준에서 파라메트릭 전기 테스트(parametric electrical test, PET)와 다이 수준에서 프로브 전기 테스트(probe electrical test (예를 들면, 빈분류(binsort))를 포함할 수 있다.
PET는 제조 프로세스 동안 팹 또는 파운더리 내부에서 웨이퍼에 대해 수행될 수 있다. 생산되는 재료의 품질이 적합하다는 것을 보장하기 위해 제조 프로세스의 여러 단계에서 PET가 처리될 수 있다. PET는 예를 들면, 제조 프로세스 동안 수행되는 전기적인 양호상태 검사라고 생각될 수 있다. PET는 제조 프로세스 동안 발생하는 잠재적인 문제의 지표로서 작용할 수 있다. PET는 전형적으로 수행하는데 비교적 비싸지 않으며 빠른 소요시간(turnaround time)을 갖는다. 적은 비용과 빠른 소요시간 때문에, 팹에서는 전형적으로 롯(lot)(전체 롯은 아님)에 있는 많은 웨이퍼 샘플에 대해 PET를 수행할 수 있다.
그러나, PET는 다수의 수치적으로 평가된 값의 속성(대략 10,000 속성)을 양산한다. 이러한 속성 중 소량의 집합은 물리적 및/또는 이력 데이터에 기초하여 프로세스 엔지니어에 의해 임계적인 것으로 표시될 수 있다. 이러한 임계적인 속성의 값에 통계적 프로세스 제어 문턱치(statistical process control threshold)가 설정될 수 있으며 이러한 문턱치로부터의 모든 편차가 수율을 위해 모니터링되고 철저하게 제어될 수 있다.
그러나, PET 속성이 다수 개이면, 속성 중 어느 속성이 임계적인지 그렇지 않은지를 수작업으로 결정하는 것은 어려운 엔지니어링 작업일 수 있고, 프로세스 정보의 양이 더 적은 시점의 국면에서 램프(ramp) 동안 신규 제품에 대해서는 특히 그러하다. 통계적 프로세스 문턱치를 임계적 PET 속성에 대해 (특히 같은 국면의 램프 동안 신규 제품에 대해) 설정하는 것은 또한 어려운 수작업 엔지니어링 작업일 수 있다. 많은 수작업 때문에, 팹에 있는 엔지니어는 무슨 데이터가 중요하고 무슨 데이터가 중요하지 않은지를 알고 있지 못하기 때문에 대량의 데이터를 처음부터 끝까지 옮기는 과도한 양의 시간을 소모할 수 있다. 그래서, 그러한 프로세스는 노동 집약적이고 팹 비용을 증가시키며 팹 효율을 떨어뜨릴 수 있다. 또한, 이러한 문제 때문에, 팹 관리자는 팹 메트릭(fab metric)을 효과적으로 제어하고 수익성을 유지하는 전술적이고 전략적인 의사결정을 내리는데 필요한 실행 가능한 통찰력을 가질 수 없다.
프로브 전기 테스트(예를 들면, 빈분류)는 다이 별로 최종 웨이퍼에 대해 수행되는 또 다른 일련의 전기적 계측이다. 프로브 전기 테스트는 웨이퍼 상의 다이의 총 개수에 대한 그 웨이퍼 상의 양호한 다이의 개수의 퍼센티지로서 정의되는 웨이퍼의 다이 수율을 산출한다. 프로브 전기 테스트로부터 산출한 이러한 다이 수율은 팹 및 파운더리에 의해 그의 최종 수율의 통계적이고 전체적인 제품 품질의 측정치로서 사용될 수 있다. 그러나, 프로브 전기 테스트는 이 테스트가 웨이퍼의 처리가 마무리된 후에 수행되기 때문에 수율 모니터링에 있어서 매우 유용한 것은 아니다. 또한, 전형적으로 팹 및 파운더리는 프로브 테스팅 장비를 갖지 않고 있으므로 대부분의 프로브 전기 테스트는 현장 외부에서 이루어진다. 그래서, 웨이퍼가 프로브 테스트를 받은 무렵까지, 웨이퍼는 완제품이며 웨이퍼 자체에서 임의의 결함을 치유하려는 아무런 시정 조치가 거의 취하지 않거나 전혀 취하지 않을 수 있다. 게다가, 프로브 전기 테스트로부터 수율 문제(예를 들면, 수율 손실)의 근본 원인에 대해 임의의 식견을 가지려면 오랜 사이클 시간이 걸리며 이러한 사이클 시간 동안 더 많은 웨이퍼 또는 롯이 동일한 결함 프로세스를 사용하여 처리되었을 수 있고, 이는 팹의 재정상의 손실일 수 있다. 프로브 전기 테스트의 비용으로 인해 추가 비용이 또한 유발된다. 프로브 전기 테스트는 전형적으로 PET보다 5 내지 10배 많은 비용이 소요된다.
특정 실시예에서, 컴퓨터 구현된 방법은, 컴퓨터 프로세서에서, 반도체 프로세스를 이용하여 생산되는 한 세트의 반도체 웨이퍼에 대해 수행된 프로브 전기 테스트에 대한 수율 값의 데이터베이스로부터 수율 값 데이터의 입력을 수신하는 단계를 포함한다. 파라메트릭 전기 테스트 속성 값 데이터의 입력은 컴퓨터 프로세서에서, 한 세트의 반도체 웨이퍼에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스로부터 수신된다. 컴퓨터 프로세서는 수신된 수율 값 데이터를 인라이어 클래스(inlier class) 및 아웃라이어 클래스(outlier class)로 분류할 수 있다. 컴퓨터 프로세서는 수신된 수율 값 데이터의 인라이어 클래스와 아웃라이어 클래스 및 수신된 파라메트릭 전기 테스트 속성 값 데이터에 기초하여 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가할 수 있다. 컴퓨터 프로세서는 임계적 파라메트릭 전기 테스트 속성 중 하나 이상의 속성에 대응하는 하나 이상의 통계적 프로세스 제어 문턱치(statistical process control threshold)를 평가할 수 있다. 통계적 프로세스 제어 문턱치는 반도체 프로세스에 대한 프로세스 제어 문턱치일 수 있다. 컴퓨터 프로세서는 임계적 파라메트릭 전기 테스트 파라미터를 생성할 수 있다. 임계적 파라메트릭 전기 테스트 파라미터는 임계적 파라메트릭 전기 테스트 속성 및 이들의 대응하는 통계적 프로세스 제어 문턱치를 포함할 수 있다.
특정 실시예에서, 컴퓨터 구현된 방법은 컴퓨터 프로세서에서, 반도체 프로세스를 이용하여 생산되는 한 세트의 반도체 웨이퍼에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스로부터 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하는 단계를 포함한다. 컴퓨터 프로세서는 임계적 파라메트릭 전기 테스트 파라미터의 데이터베이스로부터 임계적 파라메트릭 전기 테스트 파라미터의 입력을 수신할 수 있다. 임계적 파라메트릭 전기 테스트 파라미터는 반도체 프로세스에 대한 임계적 파라메트릭 전기 테스트 속성 및 이들의 대응하는 통계적 프로세스 제어 문턱치를 포함할 수 있다. 컴퓨터 프로세서는 파라메트릭 전기 테스트를 이용하여 테스트되는 하나 이상의 반도체 웨이퍼들의 프로브 전기 테스트 분류를 평가할 수 있다. 평가는 수신된 파라메트릭 전기 테스트 속성 값 데이터 및 수신된 임계적 파라메트릭 전기 테스트 파라미터를 기초로 할 수 있다. 프로브 전기 테스트 분류는 반도체 웨이퍼를 프로브 전기 테스트 수율 데이터의 인라이어 클래스 또는 아웃라이어 클래스 중 어느 하나로 분류하는 것을 포함할 수 있다. 컴퓨터 프로세서는 평가된 프로브 전기 테스트 분류를 사용하여 프로브 전기 테스트 분류의 데이터베이스를 생성할 수 있다.
본 발명의 방법 및 장치의 특징과 장점은 첨부 도면과 함께 읽어볼 때 현재로서는 바람직하지만 그럼에도 본 발명에 따른 예시적인 실시예의 다음과 같은 상세한 설명을 참조함으로써 더 완전iki 인식될 것이다.
도 1은 인라인 수율 모니터링을 적용하기 위한 계층구조의 실시예를 도시한다.
도 2는 학습 모듈 프로세스의 실시예의 플로우차트를 도시한다.
도 3은 (수율 퍼센트의 면에서) 웨이퍼 개수 대 수율로서 도시된 수율 값 데이터의 도표의 실시예를 도시한다.
도 4는 임계적 PET 속성을 결정하는 상호 정보 통계 기반 속성 순위(mutual information statistic based attribute ranking)의 실시예의 표현을 도시한다.
도 5는 속성 값에 기초하여 분류된 PET 속성을 표현하는 볼(ball)을 도시한다.
도 6은 예측 모듈 프로세스의 실시예의 플로우차트를 도시한다.
도 7은 최고 순위의 PET 속성 값 대 (예전의) 비임계 속성에 대한 프로브 전기 테스트 수율의 도표의 예를 도시한다.
본 발명이 다양한 수정 및 대안의 형태에 구애받지만, 본 발명의 특정 실시예는 도면에서 예를 들어 도시되며 본 출원에서 상세히 설명될 것이다. 도면은 축척되지 않을 수 있다. 도면과 도면에 관한 상세한 설명은 본 발명을 개시된 특정 형태로 한정하려는 것이 아니고, 그 반대로 본 발명은 첨부의 청구범위에 의해 정의되는 것처럼 본 발명의 사상과 범위 내에 속하는 모든 수정, 등가물 및 대안을 망라하고자 한다.
본 출원에서 개시된 바와 같은 인라인 수율 모니터링은 원하는 수율 및/또는 극대화된 수율을 산출하기 위해 반도체 웨이퍼의 반도체 처리 동안 파라미터 및/또는 속성을 모니터링하는 것을 설명한다. 특정 실시예에서, 인라인 수율 모니터링은 단일의 기술(예를 들면, 팹 또는 파운더리에서 운영되는 단일의 반도체 프로세스)에 적용되거나 또는 유사한 제품을 그룹화함으로써 동일한 기술의 복수의 제품에 적용된다. 일부 실시예에서, 인라인 수율 모니터링은 복수의 롯 또는 복수의 웨이퍼에 적용된다. 도 1은 본 출원에서 개시된 바와 같은 인라인 수율 모니터링의 적용예의 계층구조의 실시예를 도시한다.
특정 실시예에서, 인라인 수율 모니터링은 하나 이상의 알고리즘 소프트웨어의 모듈들을 사용하는 것을 포함한다. 알고리즘 소프트웨어 모듈들은 관련될 수 있다. 특정 실시예에서, 인라인 수율 모니터링은 두 개의 관련된 알고리즘 소프트웨어 모듈을 사용하는 것을 포함한다. 예를 들면, 인라인 수율 모니터링은 관련된 알고리즘 소프트웨어 모듈인 학습 모듈 및 예측 모듈을 포함할 수 있다.
도 2는 학습 모듈 프로세스(200)의 실시예의 플로우차트를 도시한다. 프로세스(200)는 예를 들면, 수율 데이터(정상 수율 데이터) 내 인라이어(inlier)로부터 수율 데이터 내 아웃라이어(outlier)를 가장 잘 구분하는 임계적 PET(parametric electrical test) 파라미터를 평가("학습")하는데 사용될 수 있고, 여기서 수율 데이터는 프로브 전기 테스트를 사용하여 구한다.
특정 실시예에서, 데이터베이스(202)는 한 세트의 반도체 웨이퍼에 대해 수행된 프로브 전기 테스트에 대한 수율 값(예를 들면, 빈분류(binsort) 수율)의 데이터베이스이다. 반도체 웨이퍼는 반도체 프로세스를 사용하여 생산될 수 있다. 특정 실시예에서, 데이터베이스(204)는 한 세트의 반도체 웨이퍼에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트(PET) 속성 값의 데이터베이스이다. PET 테스트는 프로브 전기 테스트와 동일한 세트의 반도체 웨이퍼에 대해 수행될 수 있다. 일부 실시예에서, PET 속성 값의 데이터베이스는 적어도 일부가 빠진 속성 값을 포함한다. 빠진 속성 값은 그 세트 내 모든 반도체 웨이퍼에 대해 모든 PET가 수행되지 않은 결과일 수 있다.
특정 실시예에서, 학습 모듈(206)은 데이터베이스(202) 및/또는 데이터베이스(204)로부터 입력을 수신한다. 예를 들면, 학습 모듈(206)은 데이터베이스(202)로부터 수율 값 데이터의 입력을 수신하고 데이터베이스(204)로부터 PET 속성 값의 입력을 수신할 수 있다.
특정 실시예에서, 학습 모듈(206)은 데이터베이스(202)로부터 입력되는 수율 값 데이터에서 인라이어 클래스 및 아웃라이어 클래스를 자동 결정(예를 들면, 데이터를 자동으로 처리하여 결정)한다. 그러므로, 학습 모듈(206)은 수율 값 데이터를 인라이어 클래스 및 아웃라이어 클래스로 분류할 수 있다. 특정 실시예에서, 자율 분류 알고리즘(unsupervised classification algorithm)이 수율 값 데이터를 인라이어 클래스 및 아웃라이어 클래스로 분류한다.
특정 실시예에서, 도 2에 도시된 바와 같이, 학습 모듈(206)은 수신된 수율 값 데이터를 분포(distribution)로서 분류한다. 예를 들면, 수율 값 데이터의 분포는 수율 퍼센티지로 분류될 수 있다. 도 3은 (수율 퍼센티지의 면에서) 웨이퍼 개수 대 수율로서 도시되는 수율 값 데이터의 도표의 실시예를 도시한다. 도표(300)의 데이터 포인트는 한 세트의 반도체 웨이퍼에 대해 한번 이상의 프로브 전기 테스트를 사용하여 생성될 수 있다.
수율 값 데이터를 분류하기 위하여, 도시된 바와 같이, 학습 모듈(206)은 수율 값 데이터의 분포(예를 들면, 도 3의 도표(300)에 의해 도시된 분포)에서 사분위 범위(quartile range)를 평가할 수 있다. 사분위 범위를 평가하는 것은 수율 값 데이터의 사분위간 범위(interquartile range)를 평가하는 것을 포함할 수 있다. 일부 실시예에서, 사분위간 범위는 가장 얇은 쌍의 라인들 사이에서 데이터 포인트의 50%를 포함하는 가장 얇은 라인 쌍으로 정의된다. 도 3에 도시된 라인 쌍(302)은 라인들 사이에서 도표(300)의 데이터 포인트의 50%를 포함하는 라인 쌍의 예이다. 특정 실시예에서, 사분위간 범위가 정의된 후, 사분위간 범위에서 데이터 포인트(예를 들면, 라인 쌍(302)으로 둘러싸인 데이터 포인트)의 평균 및 표준 편차가 평가된다(예를 들면, 학습 모듈(206)에 의해 평가된다). 특정 실시예에서, 평균 및 표준 편차는 데이터 포인트의 가우시안 피트(Gaussian fit)(예를 들면, 수율 값 분포의 머리부분(head)의 가우시안 피트)를 사용하여 평가된다.
평균 및 표준 편차가 평가된 후, 학습 모듈(206)은 아웃라이어 클래스(수율 값 데이터 분류의 꼬리부분(tail))를 수율 값 데이터(예를 들면, 도표(300))에 할당할 수 있다. 특정 실시예에서, 아웃라이어 글래스는 아래(제 1 사분위 - 선택된 값 x 사분위간 범위)에 있는 것으로 할당되거나 또는 위(제 3 사분위 + 선택된 값 x 사분위간 범위)에 있는 것으로 할당된다. 일부 실시예에서, 아웃라이어 클래스 할당을 위해 선택된 값은 수율 값 데이터의 사분위간 범위에 대해 구한 평균 및 표준 편차에 기초하여 결정된다. 일부 실시예에서, 아웃라이어는 수율 값 데이터(예를 들면, 도표(300)) 내에서 존재하지 않을 수 있다. 그러나, 만일 아웃라이어가 존재하면, 아웃라이어는 수율 값 데이터 분류의 꼬리부분에 속할 것이다. 인라이어 클래스(수율 값 분류의 머리부분)는 아웃라이어 클래스에 할당되지 않은 데이터 값(예를 들면, 아웃라이어 클래스를 정의하는 경계 내에 속하는 데이터 값)인 것으로서 할당될 수 있다.
수율 값 데이터의 분류에 뒤이어, 도 2에 도시된 학습 모듈(206)은 수율 값 데이터의 분류를 사용하여 하나 이상의 임계적 PET 속성을 평가(예를 들면, 결정)할 수 있다. 특정 실시예에서, 임계적 PET 속성은 수신된 수율 값 데이터의 인라이어 클래스 및 아웃라이어 클래스 및 수신된 PET 속성 값 데이터에 기초하여 평가된다. 특정 실시예에서, 임계적 PET 속성은 아웃라이어 클래스 및 인라이어 클래스의 원하는 구분을 제공하는 PET 테스트 속성이다(예를 들면, 임계적 PET 속성은 수율 값 데이터의 아웃라이어 클래스 및 인라이어 클래스를 가장 잘 구분하도록 선택된 PET 속성이다).
특정 실시예에서, 감독 분류 알고리즘(supervised classification algorithm)은 임계적 PET 속성을 평가한다. 감독 분류 알고리즘은 아웃라이어 클래스 및 인라이어 클래스의 분류를 감독 클래스로서 사용하고 PET 속성 값 데이터를 감독 클래스의 특징으로서 사용하는 것을 포함한다. 이후, 분류 능력에 관한 성능 지수가 이러한 특징의 부분집합과 함께 생성될 수 있다.
일부 실시예에서, 성능 지수는 상호 정보 통계 기반 속성 순위(mutual information statistic based attribute ranking)이다. 도 4는 임계적 PET 속성을 결정하는 상호 정보 통계 기반 속성 순위의 실시예의 표현을 도시한다. 상호 정보 통계 기반 속성 순위에 대해 설명하면, 도 4에 도시된 바와 같이, (볼(ball)로 표현되는) 각각의 PET 속성에는 수율 값 데이터를 분류한 다음에 머리부분(볼(402)로 표현되는 인라이어 클래스) 또는 꼬리부분(볼(404)로 표현되는 아웃라이어 클래스)이 지정된다. 또한, 각각의 PET 속성은 PET 속성에 대해 테스트된 웨이퍼의 프로브 전기 테스트 결과(예를 들면, 빈분류 결과)에 기초하여 빈(예를 들면, 빈 1 또는 빈 2)에 할당된다. PET 속성에 대해, 빈 카운트(주파수)는 X로 표현되는 반면 수율 분류(예를 들면, 머리부분 또는 꼬리부분)은 Y로 표현된다. 그래서, I(X;Y)는 X와 Y간의 PET 속성에 대한 상호 정보 통계일수 있다.
각각의 PET 속성마다, PET 속성을 표현하는 볼은 도 5에 도시된 바와 같이 속성 값에 기초하여 분류될 수 있다. 도 5에 도시된 바와 같이, 볼(404)로부터 볼(402)을 2개의 빈(예를 들면, 빈 1 및 빈 2)으로 가장 잘 구분하는 하나의 자른 부분(cut)(예를 들면, 라인(500))이 발견될 수 있다. 특정 실시예에서, 하나의 가장 잘 자른 부분은 각각의 속성마다 상호 정보 통계 등급(mutual information statistic rating)을 극대화하는 자른 부분이다. 각각의 PET 속성마다 극대화된 상호 정보 통계 등급을 결정한 후, PET 속성은 이들의 극대화된 상호 정보 통계 등급에 대응하여 순위가 평가될 수 있다. 그런 다음 최고의 상호 정보 통계 등급을 가진 선택된 개수의 PET 속성이 임계적 PET 속성으로서 선택될 수 있다. 그래서, 대량의 PET 속성은 프로브 전기 테스트 수율에 대한 PET 속성의 임계 상태에 기초하여 적은 개수의 최적한 PET 속성 집합으로 줄어든다(예를 들면, 자동으로 다듬어진다).
일부 실시예에서, 앞에서 설명한 바와 같이, PET 속성 값 데이터는 적어도 일부 누락된 속성 값을 포함한다. 도 2에 도시된 바와 같이, 그러나, 학습 모듈(206)은 누락된 속성 값이 있으면 여전히 임계적 PET 속성을 평가할 수 있다. 예를 들면, 상호 정보 통계 기반 순위를 사용하여, 누락되지 않은 속성 값의 비율은 PET 속성의 순위를 평가하는데 사용될 수 있다. 2개의 PET 속성(A1 및 A2)이 어떠한 누락된 값도 없다고 하면, X1 및 X2가 상호 정보 통계의 면에서 주어진 Y 수율 분류에 대해 이들의 최선의 2개의 빈 할당이라고 가정하면, I(X1;Y)≥I(X2;Y)인 경우 A1 ≥ A2 이다. 2개의 PET 속성(A1 및 A2)이 임의의 누락 값을 갖고 있는 경우, 만일 X1 및 X2가 상호 정보 통계의 면에서 할당 시 고려되지 않은 누락 속성을 가진 주어진 Y 수율 분류에 대해 이들의 최선의 2개의 빈 할당이라고 가정하면, P1I(X1;Y)≥ P2I(X2;Y)인 경우 A1 ≥ A2 이며, 여기서 Pi은 Ai에 대해 누락 없는 속성 값의 비율이다.
일부 실시예에서, 프로세스(200)는 현재의 임계상태 식별 방법(예를 들면, 수동 엔지니어링 방법)을 사용하여 임계적 PET 속성으로서 식별되지 않을 수 있는 선택된 PET 속성을 임계적인 것이라고 식별한다. 프로세스(200)는 이러한 PET 속성이 높은 임계상태 순위(예를 들면, 높은 상호 정보 통계 기반 순위)을 갖기 때문에 (이전의) 비임계적 PET 속성을 임계적인 것이라고 식별할 수 있다. 예를 들면, (지금의) 임계적 속성은 인라이어 클래스와 아웃라이어 클래스 간의 완벽한 또는 거의 완벽한 분류를 제공할 수 있다.
도 7은 (이전의) 비임계적 속성에 대하여 최고 순위의 PET 속성 값 대 프로브 전기 테스트 수율의 도표의 예를 도시한다. 인라이어 클래스(머리부분) 속성은 데이터(700)로서 식별되는 한편, 아웃라이어 클래스(꼬리부분) 속성은 데이터(702)로서 식별된다. 라인(704)은 속성 값을 2개의 빈으로 구분하는 자른 부분(예를 들면, 상호 정보 통계 기반 속성 순위를 사용하여 찾은 단일의 자른 부분)을 나타낸다. 도 7에 도시된 바와 같이, (이전의) 비임계적 속성은 인라이어 클래스 데이터(700)와 아웃라이어 클래스 데이터(702) 간의 거의 완벽한 분류를 제공한다.
임계적 PET 속성을 평가한 후, 학습 모듈(206)은 임계적 PET 속성 중 하나 이상의 속성에 대응하는 하나 이상의 통계적 프로세스 제어 문턱치를 평가할 수 있다. 통계적 프로세스 제어 문턱치는, 예를 들면, 한 세트의 반도체 웨이퍼를 생산하는데 사용되는 반도체 프로세스에 대한 프로세스 제어 문턱치일 수 있다. 임계적 PET 속성과 이들의 대응하는 통계적 프로세스 제어 문턱치의 조합은 임계적 PET 파라미터라고 부를 수 있다. 특정 실시예에서, 학습 모듈(206)은 도 2에 도시된 임계적 PET 파라미터의 데이터베이스를 데이터베이스(208)에 출력할 수 있다. 따라서, 데이터베이스(208)는 한 세트의 반도체 웨이퍼에 대한 데이터베이스(202) 및 데이터베이스(204)에 대응하는 임계적 PET 파라미터의 데이터베이스일 수 있다.
특정 실시예에서, 프로세스(200)를 사용하여 생성되는 임계적 PET 파라미터는 PET 테스트를 사용하여 테스트되는 반도체 웨이퍼가 인라이어 클래스 또는 아웃라이어 클래스에 분류되는지를 표시하는데 사용된다. 예를 들면, 하나 이상의 반도체 웨이퍼의 파라메트릭 전기 테스트 데이터는 각각의 웨이퍼가 임계적 PET 파라미터에 기초하여 인라이어 클래스 또는 아웃라이어 클래스에 분류되는지를 예측하는데 사용될 수 있다(예를 들면, 컴퓨터 프로세서에 의해 수신되고 처리될 수 있다). 예측은 예를 들면, 예측 알고리즘 소프트웨어 모듈을 사용하여 수행될 수 있다.
도 6은 예측 모듈 프로세스(600)의 실시예의 플로우차트를 도시한다. 프로세스(600)는 예를 들면, PET 테스트를 이용하여 테스트되는 반도체 웨이퍼의 프로브 전기 테스트 분류를 평가("예측")하는데 사용될 수 있다. 그러므로, 프로세스(600)는 실제 프로브 전기 테스트 프로세스의 "대용"으로서 사용될 수 있다(예를 들면, 프로세스(600)는 PET 테스팅 결과가 실제 프로브 전기 테스트 프로세스를 사용하여 구한 결과와 유사한 분류 결과로 산출되게 한다).
특정 실시예에서, 예측 모듈(602)은 데이터베이스(204) 및/또는 데이터베이스(208)로부터 입력을 수신한다. 예측 모듈(602)은 예를 들면, 데이터베이스(204)로부터 PET 속성 값 데이터의 입력 및 데이터베이스(208)로부터 임계적 PET 파라미터의 입력을 수신할 수 있다. 특정 실시예에서, 데이터베이스(204)로부터 입력되는 PET 속성 값 데이터는 도 2에 도시된 학습 모듈(206)에 입력되는 데이터와 상이한 입력 데이터이다. 예를 들면, 예측 모듈(602)에 입력되는 PET 속성 값 데이터는 학습 모듈(206)에 입력되는 세트의 반도체 웨이퍼 이외의 데이터 및/또는 그와 다른 세트의 반도체 웨이퍼의 데이터를 포함할 수 있다.
특정 실시예에서, 예측 모듈(602)은 하나 이상의 반도체 웨이퍼의 프로브 전기 테스트 분류를 평가(예를 들면, 예측)한다. 일부 실시예에서, 반도체 웨이퍼는 PET를 사용하여 테스트된다. 평가는 수신된 PET 값 데이터 및 수신된 임계적 PET 파라미터에 기초하여 수행될 수 있다. 특정 실시예에서, 프로브 전기 테스트 분류는 프로브 전기 테스트 수율 데이터의 인라이어 클래스 또는 아웃라이어 클래스 중 어느 하나의 클래스에 속하는 반도체 웨이퍼를 분류하는 것을 포함한다(예를 들면, 반도체 웨이퍼는 학습 모듈(206)에 의해 구한 수율 값 데이터 클래스에 따라서 분류된다).
특정 실시예에서, 예측 모듈(602)은 평가된 프로브 전기 테스트 분류를 사용하여 프로브 전기 테스트 분류의 데이터베이스를 만든다. 예측 모듈(602)은 프로브 전기 테스트 분류의 데이터베이스를 데이터베이스(604)에 출력할 수 있다. 그래서, 데이터베이스(604)는 한 세트의 반도체 웨이퍼에 대하여 데이터베이스(204) 및 데이터베이스(208)에 대응하는 프로브 전기적 테스트 분류의 데이터베이스일 수 있다.
일부 실시예에서, 반도체 프로세스에 대한 한 가지 이상의 동작 조건은 평가된 프로브 전기 테스트 분류, 수신된 파라메트릭 전기 테스트 속성 값 데이터, 및 수신된 임계적 파라메트릭 전기 테스트 파라미터에 기초하여 수정된다. 일부 실시예에서, 동작 조건은 데이터베이스(604)로부터 프로브 전기 테스트 분류 데이터의 입력을 수신한 다음에 수정된다. 반도체 웨이퍼를 처리하는 동안 반도체 웨이퍼에 오직 PET 테스트만 수행한 다음에 프로브 전기 테스트 분류 데이터를 평가하게 되면 동작 조건이 더 즉시 수정될 수 있으며, 이로써 원하지 않는 동작 조건에서 더 적은 개수의 웨이퍼가 처리되므로 더 높은 수율에 이르게 된다. 반도체 웨이퍼를 PET 테스트 한 다음에 프로브 전기 테스트 분류 데이터를 평가하게 되면 최종 분류 데이터를 생성하기 위해 단지 작은 샘플 크기만이 검사될 필요가 있으므로 프로브 전기 테스트를 수행할 필요가 줄어들 수 있다. 프로브 전기 테스트의 사용을 줄이면 비용 및/또는 물류적 문제(예를 들면, 웨이퍼의 이송 및 수집의 문제)가 줄어들 수 있다. 그래서, 팹 및/또는 파운더리는 그의 전체 비용을 줄일 수 있으며 수율의 문제점을 제때 발견할 수 있다.
특정 실시예에서, 본 출원에서 설명되는 하나 이상의 프로세스 단계는 프로세서(예를 들면, 컴퓨터 프로세서 또는 집적 회로)에 의해 실행 가능한 소프트웨어를 사용하여 작동된다. 예를 들면, 도 2 및 도 6에 도시된 프로세스(200) 또는 프로세스(600)는 프로세서에 의해 실행가능한 소프트웨어를 사용하여 제어 또는 작동되는 하나 이상의 단계를 갖는다. 또한, 하나 이상의 모듈(예를 들면, 학습 모듈(206) 또는 예측 모듈(602))은 프로세서에 의해 실행가능한 소프트웨어를 사용하여 제어 또는 작동될 수 있다. 일부 실시예에서, 프로세스 단계는 프로그램 명령어로서 컴퓨터 메모리 또는 컴퓨터 판독가능한 저장 매체(예를 들면, 비일시적 컴퓨터 판독가능한 저장 매체)에 저장되며 프로그램 명령어는 프로세서에 의해 실행될 수 있다.
본 발명은 물론 변경될 수 있는 설명된 특정 시스템으로 한정되지 않음은 물론이다. 또한 본 출원에서 사용되는 용어는 단지 특정한 실시예를 설명하려는 목적을 위한 것이지 한정하려 의도하지 않음은 물론이다. 본 명세서에서 사용되는 바와 같은 "하나", "하나의" 및 "그"라는 단수형은 그 내용이 명백하게 그와 다르다고 표시하지 않는 한 복수의 대상을 포함한다. 그래서, 예를 들면, "속성"이라고 언급하는 것은 둘 이상의 속성의 조합을 포함한다.
본 기술에서 통상의 지식을 가진 자에게는 본 설명을 고려하여 본 발명의 다양한 양태의 또 다른 수정 및 대안의 실시예가 자명할 것이다. 따라서, 본 설명은 오직 예시적으로서만 해석되며 본 기술에서 통상의 지식을 가진 자에게 본 발명을 실행하는 일반적인 방식을 알려주려는 목적을 위한 것이다. 본 출원에서 도시되고 설명된 발명의 형태는 현재로서 바람직한 실시예로서 취급되어야 함은 물론이다. 본 기술에서 통상의 지식을 가진 자가 본 발명의 이러한 설명의 이득을 취한 다음에야 이들에게 모든 것이 자명해지는 것처럼, 실시예 및 자료가 본 출원에서 예시되고 설명된 실시예 및 자료에 대체될 수 있고, 부품 및 프로세스가 뒤바뀔 수 있으며, 본 발명의 특정한 특징이 독립적으로 활용될 수 있다. 다음의 청구범위에서 기술된 바와 같은 본 발명의 사상 및 범위를 일탈하지 않고도 본 출원에서 설명되는 요소가 변경될 수 있다.

Claims (20)

  1. 컴퓨터 구현된 방법에 있어서,
    컴퓨터 프로세서에서, 반도체 프로세스를 이용하여 생산되는 반도체 웨이퍼 세트에 대해 수행된 프로브 전기 테스트에 대한 수율 값의 데이터베이스로부터 수율 값 데이터의 입력을 수신하는 단계와,
    컴퓨터 프로세서에서, 상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스로부터 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 수신된 수율 값 데이터를 인라이어 클래스(inlier class) 및 아웃라이어 클래스(outlier class)로 분류하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 각각의 파라메트릭 전기 테스트 속성에 대해, 상기 수신된 수율 값 데이터의 분류에 기초하여 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수를 결정하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 수신된 수율 값 데이터의 상기 인라이어 클래스와 상기 아웃라이어 클래스 및 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수에 기초하여 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 임계적 파라메트릭 전기 테스트 속성 중 하나 이상의 속성에 대응하는 하나 이상의 통계적 프로세스 제어 문턱치(statistical process control threshold) - 상기 통계적 프로세스 제어 문턱치는 상기 반도체 프로세스에 대한 프로세스 제어 문턱치임 - 를 평가하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 임계적 파라메트릭 전기 테스트 파라미터 - 상기 임계적 파라메트릭 전기 테스트 파라미터는 임계적 파라메트릭 전기 테스트 속성 및 이들의 대응하는 통계적 프로세스 제어 문턱치를 포함함 - 의 데이터베이스를 생성하는 단계를 포함하고,
    상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스는 적어도 몇몇의 누락된 속성 값을 포함하고, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가하는 단계에서, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성은 누락된 속성 값을 고려하지 않은 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수 및 누락되지 않은 속성 값의 비율을 고려하여 평가되는 것인, 컴퓨터 구현된 방법.
  2. 제 1 항에 있어서,
    상기 수율 값 데이터를 분류하기 위하여 상기 수신된 수율 값 데이터를 자율 분류 알고리즘(unsupervised classification algorithm)을 사용하여 상기 인라이어 클래스 및 상기 아웃라이어 클래스로 분류하는 단계를 더 포함하는 컴퓨터 구현된 방법.
  3. 제 1 항에 있어서,
    상기 수신된 수율 값 데이터를 상기 인라이어 클래스 및 상기 아웃라이어 클래스로 분류하는 단계는,
    상기 수신된 수율 값 데이터를 분포(distribution)로서 분류하는 단계와,
    상기 분포의 사분위 범위(quartile range)를 평가하는 단계와,
    상기 분포의 사분위간 범위(interquartile range)를 평가하는 단계와,
    상기 사분위간 범위의 평균 및 표준 편차를 평가하는 단계와,
    상기 아웃라이어 클래스를 아래(제 1 사분위 - 선택된 값 x 사분위간 범위)에 있는 것으로 할당하거나 또는 위(제 3 사분위 + 선택된 값 x 사분위간 범위)에 있는 것으로 할당하는 단계를 포함하는 것인 컴퓨터 구현된 방법.
  4. 제 3 항에 있어서,
    상기 평균 및 표준 편차는 상기 인라이어 클래스 수율 값 데이터에 대한 가우시안 피트(Gaussian fit)를 사용하여 구해지는 것인 컴퓨터 구현된 방법.
  5. 제 1 항에 있어서,
    상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성은, 상기 수율 값 데이터의 상기 아웃라이어 클래스 및 상기 인라이어 클래스의 원하는 구분을 제공하는 파라메트릭 전기 테스트 속성을 포함하는 것인 컴퓨터 구현된 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 감독 분류 알고리즘(supervised classification algorithm)을 사용하여 평가하는 단계를 더 포함하는 컴퓨터 구현된 방법.
  8. 제 7 항에 있어서,
    상기 감독 분류 알고리즘은,
    상기 아웃라이어 클래스 및 상기 인라이어 클래스의 상기 분류를 감독 클래스로서 사용하고,
    상기 파라메트릭 전기 테스트 속성 값 데이터를 상기 감독 클래스의 특징으로서 사용하고,
    상기 특징의 부분집합을 가진 분류 능력에 대한 성능 지수를 생성하는 것을 포함하는 것인 컴퓨터 구현된 방법.
  9. 제 1 항에 있어서,
    상기 컴퓨터 프로세서에서, 하나 이상의 반도체 웨이퍼에 대한 파라메트릭 전기 테스트 데이터를 수신하는 단계와,
    각각의 웨이퍼가 상기 임계적 파라메트릭 전기 테스트 파라미터에 기초하여 상기 인라이어 클래스 또는 상기 아웃라이어 클래스로 분류되는지를 예측하는 단계를 더 포함하는 컴퓨터 구현된 방법.
  10. 컴퓨터 구현된 방법에 있어서,
    컴퓨터 프로세서에서, 반도체 프로세스를 이용하여 생산되는 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스로부터 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하는 단계와,
    컴퓨터 프로세서에서, 임계적 파라메트릭 전기 테스트 파라미터의 데이터베이스로부터 임계적 파라메트릭 전기 테스트 파라미터 - 상기 임계적 파라메트릭 전기 테스트 파라미터는 상기 반도체 프로세스에 대한 임계적 파라메트릭 전기 테스트 속성 및 이들의 대응하는 통계적 프로세스 제어 문턱치를 포함함 - 의 입력을 수신하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 파라메트릭 전기 테스트를 이용하여 테스트되는 하나 이상의 반도체 웨이퍼의 프로브 전기 테스트 분류를 평가하는 - 상기 평가는 상기 수신된 파라메트릭 전기 테스트 속성 값 데이터 및 상기 수신된 임계적 파라메트릭 전기 테스트 파라미터에 기초하며, 상기 프로브 전기 테스트 분류는 반도체 웨이퍼를 프로브 전기 테스트 수율 데이터의 인라이어 클래스 또는 아웃라이어 클래스 중 어느 하나로 분류하는 것을 포함함 - 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 평가된 프로브 전기 테스트 분류를 사용하여 프로브 전기 테스트 분류의 데이터베이스를 생성하는 단계를 포함하고,
    상기 임계적 파라메트릭 전기 테스트 파라미터의 데이터베이스는,
    상기 컴퓨터 프로세서에서, 상기 반도체 프로세스를 이용하여 생산되는 반도체 웨이퍼 세트에 대해 수행된 프로브 전기 테스트에 대한 수율 값의 데이터베이스로부터 수율 값 데이터의 입력을 수신하는 단계와,
    상기 컴퓨터 프로세서에서, 상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 상기 데이터베이스로부터 상기 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 수율 값 데이터를 상기 인라이어 클래스 및 상기 아웃라이어 클래스로 분류하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 각각의 파라메트릭 전기 테스트 속성에 대해, 상기 수신된 수율 값 데이터의 분류에 기초하여 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수를 결정하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 수율 값 데이터의 상기 인라이어 클래스 및 상기 아웃라이어 클래스와 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수에 기초하여 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 임계적 파라메트릭 전기 테스트 속성 중 하나 이상의 속성에 대응하는 하나 이상의 통계적 프로세스 제어 문턱치 - 상기 통계적 프로세스 제어 문턱치는 상기 반도체 프로세스에 대한 프로세스 제어 문턱치임 - 를 평가하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 임계적 파라메트릭 전기 테스트 파라미터의 데이터베이스를 생성하는 단계에 의해 생성되고,
    상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스는 적어도 몇몇의 누락된 속성 값을 포함하고, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가하는 단계에서, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성은 누락된 속성 값을 고려하지 않은 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수 및 누락되지 않은 속성 값의 비율을 고려하여 평가되는 것인, 컴퓨터 구현된 방법.
  11. 제 10 항에 있어서,
    상기 평가된 프로브 전기 테스트 분류, 상기 수신된 파라메트릭 전기 테스트 속성 값 데이터, 및 상기 수신된 임계적 파라메트릭 전기 테스트 파라미터에 기초하여 상기 반도체 프로세스에 대한 하나 이상의 동작 조건을 수정하는 단계를 더 포함하는 컴퓨터 구현된 방법.
  12. 제 10 항에 있어서,
    상기 컴퓨터 프로세서에서, 프로브 전기 테스트 분류 데이터의 입력을 수신하는 단계와,
    상기 평가된 프로브 전기 테스트 분류 및 상기 수신된 파라메트릭 전기 테스트 속성 값 데이터 및 상기 수신된 임계적 파라메트릭 전기 테스트 파라미터에 기초하여 상기 반도체 프로세스에 대한 하나 이상의 동작 조건을 수정하는 단계를 더 포함하는 컴퓨터 구현된 방법.
  13. 제 10 항에 있어서,
    프로브 전기 테스트 수율 데이터의 상기 인라이어 클래스 및 상기 아웃라이어 클래스는,
    상기 컴퓨터 프로세서에서, 상기 반도체 프로세스를 이용하여 생산되는 반도체 웨이퍼 세트에 대해 수행된 프로브 전기 테스트에 대한 수율 값의 데이터베이스로부터 수율 값 데이터의 입력을 수신하는 단계와,
    상기 컴퓨터 프로세서에서, 상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스로부터 상기 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하는 단계와,
    상기 컴퓨터 프로세서를 사용하여, 상기 수율 값 데이터를 상기 인라이어 클래스 및 상기 아웃라이어 클래스로 분류하는 단계에 의해 생성되는 것인 컴퓨터 구현된 방법.
  14. 삭제
  15. 인라인 수율 모니터링을 위한 시스템에 있어서,
    컴퓨터 프로그램 명령어를 저장하도록 구성된 컴퓨터 메모리와,
    상기 컴퓨터 프로그램 명령어를 실행하도록 구성된 컴퓨터 프로세서를 포함하며, 상기 컴퓨터 프로세서는 상기 시스템으로 하여금,
    반도체 프로세스를 이용하여 생산되는 반도체 웨이퍼 세트에 대해 수행된 프로브 전기 테스트에 대한 수율 값의 데이터베이스로부터 수율 값 데이터의 입력을 수신하게 하고,
    상기 세트의 반도체 웨이퍼에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스로부터 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하게 하고,
    상기 수신된 수율 값 데이터를 인라이어 클래스 및 아웃라이어 클래스로 분류하게 하고,
    각각의 파라메트릭 전기 테스트 속성에 대해, 상기 수신된 수율 값 데이터의 분류에 기초하여 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수를 결정하게 하고,
    상기 수신된 수율 값 데이터의 상기 인라이어 클래스 및 상기 아웃라이어 클래스와 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수에 기초하여 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가하게 하고,
    상기 임계적 파라메트릭 전기 테스트 속성 중 하나 이상의 속성에 대응하는 하나 이상의 통계적 프로세스 제어 문턱치 - 상기 통계적 프로세스 제어 문턱치는 상기 반도체 프로세스에 대한 프로세스 제어 문턱치임 - 를 평가하게 하고,
    임계적 파라메트릭 전기 테스트 파라미터 - 상기 임계적 파라메트릭 전기 테스트 파라미터는 임계적 파라메트릭 전기 테스트 속성 및 이들의 대응하는 통계적 프로세스 제어 문턱치를 포함함 - 의 데이터베이스를 생성하게 하도록 구성되며,
    상기 임계적 파라메트릭 전기 테스트 파라미터는 파라메트릭 전기 테스트를 사용하여 테스트되는 반도체 웨이퍼가 인라이어 클래스 또는 아웃라이어 클래스로 분류되는지를 표시하는데 사용되고,
    상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스는 적어도 몇몇의 누락된 속성 값을 포함하고, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성의 평가에서, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성은 누락된 속성 값을 고려하지 않은 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수 및 누락되지 않은 속성 값의 비율을 고려하여 평가되는 것인, 인라인 수율 모니터링을 위한 시스템.
  16. 제 15 항에 있어서,
    상기 수신된 수율 값 데이터는, 자율 분류 알고리즘을 사용하여 상기 인라이어 클래스 및 상기 아웃라이어 클래스로 분류되는 것인 인라인 수율 모니터링을 위한 시스템.
  17. 제 15 항에 있어서,
    상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성은 상기 수율 값 데이터의 상기 아웃라이어 클래스 및 상기 인라이어 클래스의 원하는 구분을 제공하는 파라메트릭 전기 테스트 속성을 포함하는 것인 인라인 수율 모니터링을 위한 시스템.
  18. 제 15 항에 있어서,
    상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성은 감독 분류 알고리즘을 사용하여 평가되는 것인 인라인 수율 모니터링을 위한 시스템.
  19. 인라인 수율 모니터링을 위한 시스템에 있어서,
    컴퓨터 프로그램 명령어를 저장하도록 구성된 컴퓨터 메모리와,
    상기 컴퓨터 프로그램 명령어를 실행하도록 구성된 컴퓨터 프로세서를 포함하며, 상기 컴퓨터 프로세서는 상기 시스템으로 하여금,
    반도체 프로세스를 이용하여 생산되는 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스로부터 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하게 하고,
    임계적 파라메트릭 전기 테스트 파라미터의 데이터베이스로부터 임계적 파라메트릭 전기 테스트 파라미터 - 상기 임계적 파라메트릭 전기 테스트 파라미터는 상기 반도체 프로세스에 대한 임계적 파라메트릭 전기 테스트 속성 및 이들의 대응하는 통계적 프로세스 제어 문턱치를 포함함 - 의 입력을 수신하게 하고,
    파라메트릭 전기 테스트를 사용하여 테스트되는 하나 이상의 반도체 웨이퍼의 프로브 전기 테스트 분류를 평가 - 상기 평가는 상기 수신된 파라메트릭 전기 테스트 속성 값 데이터 및 상기 수신된 임계적 파라메트릭 전기 테스트 파라미터에 기초하며, 상기 프로브 전기 테스트 분류는 반도체 웨이퍼를 프로브 전기 테스트 수율 데이터의 인라이어 클래스 또는 아웃라이어 클래스 중 어느 하나로 분류하는 것을 포함함 - 하게 하고,
    상기 평가된 프로브 전기 테스트 분류를 사용하여 프로브 전기 테스트 분류의 데이터베이스를 생성하게 하도록 구성되고,
    상기 임계적 파라메트릭 전기 테스트 파라미터의 데이터베이스는,
    상기 반도체 프로세스를 이용하여 생산되는 반도체 웨이퍼 세트에 대해 수행된 프로브 전기 테스트에 대한 수율 값의 데이터베이스로부터 수율 값 데이터의 입력을 수신하는 단계와,
    상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 상기 데이터베이스로부터 상기 파라메트릭 전기 테스트 속성 값 데이터의 입력을 수신하는 단계와,
    상기 수율 값 데이터를 상기 인라이어 클래스 및 상기 아웃라이어 클래스로 분류하는 단계와,
    각각의 파라메트릭 전기 테스트 속성에 대해, 상기 수신된 수율 값 데이터의 분류에 기초하여 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수를 결정하는 단계와,
    상기 수율 값 데이터의 상기 인라이어 클래스 및 상기 아웃라이어 클래스와 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수에 기초하여 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가하는 단계와,
    상기 임계적 파라메트릭 전기 테스트 속성 중 하나 이상의 속성에 대응하는 하나 이상의 통계적 프로세스 제어 문턱치 - 상기 통계적 프로세스 제어 문턱치는 상기 반도체 프로세스에 대한 프로세스 제어 문턱치임 - 를 평가하는 단계와,
    상기 임계적 파라메트릭 전기 테스트 파라미터의 데이터베이스를 생성하는 단계에 의해 생성되고,
    상기 반도체 웨이퍼 세트에 대해 수행된 파라메트릭 전기 테스트에 대한 파라메트릭 전기 테스트 속성 값의 데이터베이스는 적어도 몇몇의 누락된 속성 값을 포함하고, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성을 평가하는 단계에서, 상기 하나 이상의 임계적 파라메트릭 전기 테스트 속성은 누락된 속성 값을 고려하지 않은 상기 파라메트릭 전기 테스트 속성 값 데이터에 대한 상호 정보 통계 점수 및 누락되지 않은 속성 값의 비율을 고려하여 평가되는 것인, 인라인 수율 모니터링을 위한 시스템.
  20. 삭제
KR1020157031962A 2013-04-07 2014-04-07 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법 KR102258942B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361809407P 2013-04-07 2013-04-07
US61/809,407 2013-04-07
US14/242,528 US20140303912A1 (en) 2013-04-07 2014-04-01 System and method for the automatic determination of critical parametric electrical test parameters for inline yield monitoring
US14/242,528 2014-04-01
PCT/US2014/033216 WO2014168883A1 (en) 2013-04-07 2014-04-07 System and method for the automatic determination of critical parametric electrical test parameters for inline yield monitoring

Publications (2)

Publication Number Publication Date
KR20150140358A KR20150140358A (ko) 2015-12-15
KR102258942B1 true KR102258942B1 (ko) 2021-06-02

Family

ID=51655058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031962A KR102258942B1 (ko) 2013-04-07 2014-04-07 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법

Country Status (5)

Country Link
US (1) US20140303912A1 (ko)
KR (1) KR102258942B1 (ko)
CN (1) CN105264640B (ko)
TW (1) TWI631351B (ko)
WO (1) WO2014168883A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9689923B2 (en) * 2013-08-03 2017-06-27 Kla-Tencor Corp. Adaptive electrical testing of wafers
WO2015090774A1 (en) 2013-12-17 2015-06-25 Asml Netherlands B.V. Yield estimation and control
US10921369B2 (en) 2017-01-05 2021-02-16 Xcalipr Corporation High precision optical characterization of carrier transport properties in semiconductors
KR102440695B1 (ko) 2017-08-11 2022-09-05 삼성전자주식회사 웨이퍼 맵 분석 장치, 이를 이용한 웨이퍼 맵 분석 방법 및 반도체 장치 제조 방법
US11087065B2 (en) * 2018-09-26 2021-08-10 Asml Netherlands B.V. Method of manufacturing devices
CN110968984B (zh) * 2018-09-28 2022-12-09 长鑫存储技术有限公司 集成电路工艺分析系统及分析方法
US10930531B2 (en) * 2018-10-09 2021-02-23 Applied Materials, Inc. Adaptive control of wafer-to-wafer variability in device performance in advanced semiconductor processes
US10657214B2 (en) * 2018-10-09 2020-05-19 Applied Materials, Inc. Predictive spatial digital design of experiment for advanced semiconductor process optimization and control
US10705514B2 (en) 2018-10-09 2020-07-07 Applied Materials, Inc. Adaptive chamber matching in advanced semiconductor process control
CN109741779B (zh) * 2018-12-29 2020-10-16 西安紫光国芯半导体有限公司 一种在晶圆测试过程中动态调整测试条件的方法
US11156991B2 (en) * 2019-06-24 2021-10-26 Nanotronics Imaging, Inc. Predictive process control for a manufacturing process
KR102366120B1 (ko) * 2019-11-05 2022-02-22 한국전력공사 발전 설비 성능 감시 장치
US20210325860A1 (en) * 2020-04-17 2021-10-21 Primeconcept S.R.L. Quality control system for series production

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061212A1 (en) * 2001-07-16 2003-03-27 Applied Materials, Inc. Method and apparatus for analyzing manufacturing data
KR100682641B1 (ko) 1999-08-10 2007-02-15 어드밴스드 마이크로 디바이시즈, 인코포레이티드 반도체 디바이스의 제조 공정에 대한 특성화 데이터를 발생시키기 위한 명령어를 수록한 컴퓨터 판독가능한 매체 및 상기 특성화 데이터를 발생시키기 위한 시스템
US20110178967A1 (en) * 2001-05-24 2011-07-21 Test Advantage, Inc. Methods and apparatus for data analysis

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324481B1 (en) * 1998-10-21 2001-11-27 Texas Instruments Incorporated Method for the calculation of wafer probe yield limits from in-line defect monitor data
US6210983B1 (en) * 1998-10-21 2001-04-03 Texas Instruments Incorporated Method for analyzing probe yield sensitivities to IC design
KR100389135B1 (ko) * 2001-02-20 2003-06-25 삼성전자주식회사 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법
JP2003077972A (ja) * 2001-09-04 2003-03-14 Hitachi Ltd 半導体装置の製造方法
WO2004053944A2 (en) * 2002-12-11 2004-06-24 Pdf Solutions, Inc. Fast localization of electrical failures on an integrated circuit system and method
JP4008899B2 (ja) * 2003-09-08 2007-11-14 株式会社東芝 半導体装置の製造システムおよび半導体装置の製造方法
TWI280603B (en) * 2003-09-08 2007-05-01 Toshiba Corp Manufacturing system of semiconductor device and manufacturing method of semiconductor device
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP5095278B2 (ja) * 2006-08-10 2012-12-12 株式会社日立製作所 半導体デバイス歩留り予測システムおよび方法
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US8543576B1 (en) * 2012-05-23 2013-09-24 Google Inc. Classification of clustered documents based on similarity scores

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682641B1 (ko) 1999-08-10 2007-02-15 어드밴스드 마이크로 디바이시즈, 인코포레이티드 반도체 디바이스의 제조 공정에 대한 특성화 데이터를 발생시키기 위한 명령어를 수록한 컴퓨터 판독가능한 매체 및 상기 특성화 데이터를 발생시키기 위한 시스템
US20110178967A1 (en) * 2001-05-24 2011-07-21 Test Advantage, Inc. Methods and apparatus for data analysis
US20030061212A1 (en) * 2001-07-16 2003-03-27 Applied Materials, Inc. Method and apparatus for analyzing manufacturing data

Also Published As

Publication number Publication date
US20140303912A1 (en) 2014-10-09
WO2014168883A1 (en) 2014-10-16
CN105264640B (zh) 2018-02-27
KR20150140358A (ko) 2015-12-15
TW201447327A (zh) 2014-12-16
CN105264640A (zh) 2016-01-20
TWI631351B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
KR102258942B1 (ko) 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법
KR102110755B1 (ko) 자동 결함 분류를 위한 알려지지 않은 결함 리젝션의 최적화
KR20130118276A (ko) 자동 및 수동 결함 분류의 통합
KR20130118822A (ko) 자동 결함 분류에서 분류기 준비 및 유지
US6336086B1 (en) Method and system for analyzing wafer processing order
KR102530950B1 (ko) 반도체 시편에서의 결함들의 분류
CN105702595B (zh) 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法
Jiang et al. A Gaussian mixture model clustering ensemble regressor for semiconductor manufacturing final test yield prediction
US11132790B2 (en) Wafer map identification method and computer-readable recording medium
JP2016213430A (ja) 半導体装置の製造方法およびプログラム
US11972987B2 (en) Die level product modeling without die level input data
CN116777861B (zh) 一种激光雕刻机打标质量检测方法及系统
JP2011054804A (ja) 半導体製造装置の管理方法およびシステム
Tikkanen et al. Multivariate outlier modeling for capturing customer returns—How simple it can be
Filz et al. Data-driven analysis of product property propagation to support process-integrated quality management in manufacturing systems
US9904660B1 (en) Nonparametric method for measuring clustered level of time rank in binary data
TW202328665A (zh) 分析缺陷的方法
Nishimi et al. Good die prediction modelling from limited test items
US11328108B2 (en) Predicting die susceptible to early lifetime failure
Jauhri et al. Outlier detection for large scale manufacturing processes
Koay et al. A new information system for prioritisation of product quality improvement
CN110749813B (zh) 测试系统及适应性测试制法产生方法
Patnaik et al. Operational Risk in Semiconductor Fabrication Using Binary Classification Algorithms and Monte Carlo Simulation, a Systemic Review
JP2002368056A (ja) 歩留まり条件の提供方法、製造条件の決定方法、半導体装置の製造方法、および記録媒体
JP7207565B2 (ja) 生成方法、生成プログラムおよび情報処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant