CN110968984B - 集成电路工艺分析系统及分析方法 - Google Patents
集成电路工艺分析系统及分析方法 Download PDFInfo
- Publication number
- CN110968984B CN110968984B CN201811141990.5A CN201811141990A CN110968984B CN 110968984 B CN110968984 B CN 110968984B CN 201811141990 A CN201811141990 A CN 201811141990A CN 110968984 B CN110968984 B CN 110968984B
- Authority
- CN
- China
- Prior art keywords
- experimental conditions
- different experimental
- wafer
- failure
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及集成电路领域,提供了一种集成电路工艺分析系统及分析方法。所提供的集成电路工艺分析系统利用数据调用模块分别调用晶圆的与不同实验条件对应的多组测试数据,利用失效统计模块统计每组所述测试数据反映的失效状况,利用分析模块对多个失效状况进行比较,以获得所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果,可以及时准确地获得不同实验条件对晶圆上半导体元件的性能和/或良率的影响结果,提高分析效率,缩减人工成本。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种集成电路工艺分析系统及分析方法。
背景技术
随着半导体元件日益高度集成,在研究及生产过程中,需要对所涉及的制程工艺做出必要的调整、变更或优化,以保证制作的半导体元件在高度集成的基础上获得较高的良率。
通常在对集成电路工艺进行调整、变更或优化的过程中,还需要在一个或多个测试节点对晶圆进行测试并对测试数据进行分析,以便于了解晶圆上制作的半导体元件的性能以及良率的变化情况。目前对于针对晶圆的测试数据仍利用人工进行分类、统计及分析,并制作分析报告,但是,一片晶圆上制作的半导体元件有成千上万个,针对同一工艺以及不同工艺所取得的测试结果数据量通常非常大,人工对集成电路工艺元件参数以及良率影响的分析速度慢,处理效率低下,严重影响集成电路工艺的分析及优化过程,同时也会影响到研发及生产进度。因此,有必要针对目前集成电路工艺的分析方式进行改进。
发明内容
针对现有集成电路工艺分析方式效率低下的问题,本发明提供了一种集成电路工艺分析系统及分析方法,采用了基于计算机的分析过程,以便及时准确地获得不同实验条件对晶圆上的半导体元件性能和/或良率的影响。
在本发明的一个方面,本发明提供一种集成电路工艺分析系统,用于对晶圆在不同实验条件下的测试数据进行分析,包括:
数据调用模块,用于调用对应于不同实验条件的多组测试数据;失效统计模块,用于统计每组测试数据反映的失效状况;分析模块,用于对多个失效状况进行比较,以获得所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果;以及输出模块,用于输出所述多个失效状况以及所述影响结果。
可选的,所述集成电路工艺分析系统与一数据库连接,所述数据库中存储有所述晶圆在不同实验条件下对应于多个测试节点的测试数据。
可选的,对应于所述多个测试节点,所述测试数据包括线上元件量测数据、最终元件量测数据以及良率相关数据。
可选的,所述多组测试数据为良率相关数据,所述失效统计模块统计与不同实验条件对应的电性失效类型的数量。
可选的,所述不同实验条件均包括所述晶圆在同一集成电路工艺的至少一个工艺指标,在所述不同实验条件下所述工艺指标的取值不同;所述不同实验条件包括第一实验条件,在所述第一实验条件下,所述工艺指标的值为既有值。
可选的,所述分析模块对与不同实验条件对应的电性失效类型的数量进行比较,在所述不同实验条件中,若某一实验条件相对于所述第一实验条件对应的电性失效类型的数量变化越大,所述分析模块判断相应的实验条件对所述晶圆上的半导体元件的性能和/或良率的影响越大;若某一实验条件所对应的电性失效类型的数量最少,所述分析模块判断相应的实验条件为最佳条件。
可选的,所述数据调用模块包括数据种类选择单元,以调用对应于同一测试节点的所述多组测试数据。
可选的,所述分析模块计算与所述不同实验条件对应的P值,根据所述P值分析所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响大小。
可选的,所述失效统计模块包括失效条件设定单元,以根据设定的条件对所述多组测试数据进行筛选以及分类。
可选的,所述输出模块包括输出参数设置单元,以便于输出设定范围内不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果。
可选的,所述集成电路工艺分析系统还包括:控制模块,用于对所述数据调用模块、所述失效统计模块、所述分析模块和所述输出模块中的至少一个发出执行指令并获得反馈。
在本发明的另一方面,本发明提供一种集成电路工艺分析方法,用于对晶圆在不同实验条件下的测试数据进行分析,包括以下步骤:
调用对应于不同实验条件的多组测试数据;统计每组测试数据反映的失效状况;对多个失效状况进行比较,以获得所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果;以及输出所述多个失效状况以及所述影响结果。
本发明提供的集成电路工艺分析系统,利用数据调用模块分别调用晶圆的与不同实验条件对应的多组测试数据,利用失效统计模块统计每组所述测试数据反映的失效状况,利用分析模块对多个失效状况进行比较,以获得所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果,可以及时准确地获得不同实验条件对晶圆上半导体元件的性能和/或良率的影响结果,提高分析效率,缩减人工成本。
本发明提供的集成电路工艺分析方法,与上述集成电路工艺分析系统的功能对应,因而具有相同或相近的优点。
附图说明
图1是本发明实施例的集成电路工艺分析系统的方块示意图。
图2是本发明实施例的集成电路工艺分析方法的流程示意图。
附图标记说明:
100-集成电路工艺分析系统;
110-数据调用模块;
111-数据种类选择单元;
120-失效统计模块;
121-失效条件设定单元;
130-分析模块;
140-输出模块;
141-输出参数设置单元;
150-控制模块;
200-数据库。
具体实施方式
以下结合附图和具体实施例对本发明的集成电路工艺分析系统及分析方法作进一步详细说明。应该理解,本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有益效果。因此,以下描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。需说明的是,以下描述的方法或步骤的顺序并非必须是可执行这些方法或步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
此外,本文使用的“单元”或“模块”通常是指本发明的组件,诸如,逻辑可分离软件(计算机程序)、硬件或等效部件。因此,本发明的实施例中的单元不仅包括计算机程序中的单元,还包括硬件配置中的单元。因此,该实施例还可以用作包含指令的计算机程序的描述,所述计算机程序可以是用于执行计算机中的每个步骤的程序、用于将计算机功能形成为每个工具的程序或者用于使计算机实现功能、系统或方法中每一个的程序,其中,所述计算机程序启动“单元”或“模块”。本文所使用的属于“装置”和/或“系统”可以包括通过具有一对一的对应通信连接的诸如网络的通信单元互连的多个计算机、硬件、装置等,或者包括具有实现本发明的过程的单个计算机、硬件、装置等。
在对集成电路工艺进行调整、变更或优化的过程中,为了获得不同实验条件对晶圆上的半导体元件(例如芯片)的影响,本发明提供了一种集成电路工艺分析系统。图1是本发明实施例的集成电路工艺分析系统的结构示意图。参照图1,本发明实施例的集成电路工艺分析系统100,用于对晶圆在不同实验条件下的测试数据进行分析,以得到不同实验条件对所述半导体元件的性能和/或良率的影响。
具体的,所述集成电路分析系统100与一数据库200连接,所述数据库200中存储有针对上述晶圆在不同实验条件下对应于多个测试节点的测试数据。
具体而言,对应于上述多个测试节点,所述晶圆在多个测试节点的测试数据可包括线上元件量测数据、最终元件量测数据以及良率相关数据。所述线上元件量测数据指的是在晶圆上制作所述半导体元件的过程中对例如关键尺寸(CD,Critical Dimension)大小、金属互连测试(例如M0电性测试)等进行测量所得到的测试数据,所述最终元件量测数据指的是在晶圆上制作完成所述半导体元件之后进行电性测试所得到的测试数据,所述良率相关数据指的是在生产过程中产生的与良率具有一定相关性的测试数据,例如通过电性合格测试(wafer acceptance test,WAT)、缺陷相关测试等得到的测试数据。另外,所述良率相关数据还可包括晶圆的最终良率数据(yield loss),例如通过晶圆针测(chipprobing或circuit probe,CP)所得到的良率数据。此处良率指的是在制作完成所述半导体元件之后,达到设定标准的半导体元件在晶圆上全部元件中所占的比例。
上述不同实验条件指的是根据实验目的的需要对制作所述半导体元件的集成电路工艺进行调整的不同条件,例如不同的晶圆、不同的机台参数、不同的工艺流程、不同的工艺参数等,所述不同实验条件可以是这些可调整的不同条件中的一个或多个的组合。通过分析在不同实验条件下的测试数据,可以考察它们对所述半导体元件的性能及良率的影响,进一步通过验证改进,有利于提高所述半导体元件的性能及良率。本发明实施例在晶圆要形成的半导体元件例如是一种存储元件,如DRAM(Dynamic Random Access Memory,动态随机存储器)元件,上述测试数据是在晶圆上形成DRAM元件的过程中所得到的测试数据。
参照图1,本发明实施例的集成电路分析系统100包括以下模块:
数据调用模块110,用于调用对应于不同实验条件的多组测试数据;
失效统计模块120,用于统计每组所述测试数据反映的失效状况;
分析模块130,用于对多个失效状况进行比较,以获得所述不同实验条件对晶圆上的半导体元件的性能和/或良率的影响结果;
输出模块140,用于输出所述多个失效状况以及所述不同实验条件对所述半导体元件的性能和/或良率的影响结果。
以下对本发明实施例的集成电路工艺分析系统100进行详细的描述。
本发明实施例中,所述实验条件可以是在集成电路制造中所采用的结构和/或方法,在集成电路制造中,对应于同一工艺段可以包括一个或多个工艺指标,所述工艺指标可以是设计参数和/或工艺数据,例如元件设计尺寸、刻蚀时间或者热处理温度等可调整的指标,所述工艺指标的值可根据研究以及生产的需要进行调整及优化。本发明实施例中的不同实验条件可均包括所述晶圆在同一集成电路工艺的至少一个工艺指标,在所述不同实验条件下所述工艺指标的取值不同,以获得改变所述工艺指标的取值对晶圆良率的影响。
在一些实施例中,所述不同实验条件包括第一实验条件和第二实验条件、第三实验条件、第四实验条件、...等,其中,在所述第一实验条件(即既有条件)下,所述工艺指标的值为既有值,而在其他实验条件下,所述工艺指标的值为实验值,以分别对多个实验条件下的测试数据进行分析。例如,可以所述第二实验条件为当次实验条件,通过对所述第一实验条件和所述第二实验条件对应的两组测试数据的分析,目的是获得在当次实验条件对所述半导体元件的性能和/或良率的影响结果。对于要分析的集成电路工艺,在第一实验条件下蚀刻时间为2s(既有值),其他实验条件选择在2s周围进行实验,例如具体对应于多个蚀刻时间,例如1.6s、1.8s、2.2s、2.4s等。
数据调用模块110可以从数据库200中调用对应于不同实验条件的多组测试数据。可选的,数据调用模块110也可以增加和/或删除要进行分析的测试数据。所调用的测试数据可以包括一些用于识别的标签,例如变更的实验条件名称、测试类型、测试项目名称、晶圆批次、测试时间、测试者工号、工艺制程机台参数、工艺监控测试数据、量测机台的量测数据等等。
具体的,数据库200中存储有所述晶圆在不同实验条件下对应于多个测试节点的测试数据。对应于所述多个测试节点,所述测试数据可包括线上元件量测数据、最终元件量测数据以及良率相关数据。优选的,数据调用模块110可包括数据种类选择单元111,以调用对应于同一测试节点的所述多组测试数据。
为了提高分析的准确性,数据调用模块110对应同一实验条件,可以调用来自多个晶圆批次的测试数据以使得后续得到的所述不同实验条件对所述半导体元件的性能和/或良率的影响结果更准确。以良率相关数据为例,可将同一实验条件下的多个(例如10~30)晶圆批次对应的良率的平均值作为所述同一实验条件对应的晶圆的良率。
失效统计模块120用于统计数据调用模块110调用的对应于不同实验条件的测试数据所反映的失效状况。具体的,对应于同一测试节点的测试数据,可以对数据调用模块120调用的测试数据根据测试数据的标签进行分类。失效统计模块120可包括失效条件设定单元121,以根据设定的条件对要统计的多组测试数据进行筛选以及分类。以良率相关数据为例,可设定多个范围,将对应于不同实验条件的良率测试数据进行分类。当所述测试数据包括对应于不同实验条件晶圆失效与否的信息(标签)时,失效统计模块130可以直接统计与不同实验条件对应的失效状况,当所述测试数据不包括晶圆失效与否的信息(标签)时,失效统计模块120也可以通过条件设定单元121对所述测试数据进行处理并分类以得到与不同实验条件对应的优劣顺序。仍以良率相关数据为例,失效统计模块120所统计的失效状况可包括与不同实验条件对应的电性失效类型的数量、电性失效类型的种类、每批次晶圆上的失效元件数量及分布等。以DRAM晶圆为例,从最终元件测试数据得到的电性失效类型包括位线与位线短路(BL to BL short)、字线与字线短路(WL to WL short)、字线断开(WLbroken)、位线断开(BL broken)、隔离失效(STI fail)、电容器和电容器短路(cell tocell short)等。
分析模块130用于对失效统计模块120得到的每组所述测试数据反映的失效状况进行比较,以获得不同实验条件对晶圆上的半导体元件的性能和/或良率的影响结果。在一些实施例中,所述多组测试数据为良率相关数据,基于失效统计模块120得到与不同实验条件对应的电性失效类型的数量,分析模块130对与不同实验条件对应的电性失效类型的数量进行比较,以获得晶圆的良率变化情况。一些实施例中,在所述不同实验条件中,若某一实验条件相对于既有条件(例如上述第一实验条件)对应的电性失效类型的数量变化越大,分析模块130判断该相应的实验条件晶圆上的半导体元件的性能和/或良率的影响越大。此外,在所述不同实验条件中,若在所述不同实验条件中某一实验条件所对应的电性失效类型的数量最少,分析模块130判断在该实验条件下晶圆上的半导体元件的性能和/或良率最佳,即相应的实验条件为最佳条件。
在另一些实施例中,分析模块130还可以计算与所述不同实验条件对应的P值(假设概率值,P value),并根据对应于不同实验条件的P值分析所述不同实验条件对所述半导体元件的性能和/或良率的影响大小。P值的计算方法可采用方差分析方法(例如单因素方差分析,one-way ANOVA),如果计算出的P值小于或等于预设值,则分析对应的实验条件与现有条件之间存在整体差异,进而可将该实验条件作为影响晶圆上半导体元件的性能或良率的关键条件。P值是通过F校验得到的概率值,P值越小,说明对应的两组测试数据均数的差异具有统计学意义,样本总体均数不相等或不全相等,样本之间存在整体差异。在统计学上,通常将P值小于0.05的情形定义为小概率事件,也即,所述P值的预设值可设定为0.05。关于P值的计算方法可以参照公开技术实施。
在获得不同实验条件对晶圆上的半导体元件的性能和/或良率的影响结果之后,可以由输出模块140将该结果输出。输出模块140可以与一终端连接,所述终端可包括显示器,从而将该结果显示在所述显示器上。输出模块140可包括输出参数设置单元141,以便于对所输出的大量数据进行筛选,例如仅输出设定范围(例如数据有效范围或者重点关注范围)内的失效状况以及该设定范围内不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果。
输出模块140的输出结果可以通过表格、趋势图(trend chart)、箱线图(boxplot)和堆栈图(stack map)中的至少一种表示。所述表格中可以包括不同实验条件的名称、与不同实验条件对应的失效状况(可包括多种失效类型以及每种失效类型的数量)、P值等,所述趋势图可以包括每个实验条件下的测试数据曲线、晶圆批次-良率曲线等,所述箱线图可包括与不同实验条件对应的测试数据以及失效状况的分布情况。所述堆栈图通过与不同实验条件对应的多组测试数据在同一批次晶圆上的分布情况,有助于直观的了解不同实验条件下晶圆上失效元件的分布情况。输出模块140所输出的分析结果优选为可下载的分析报告,所述分析报告可以是图片格式、PDF格式或者PPT格式等。与所述分析报告有关的信息可包括报告类型、变更的实验条件名称、测试数据链接、报告生成时间、操作者工号等等。
本发明实施例的集成电路分析系统100还可包括控制模块150,用于对数据调用模块110、失效统计模块120、分析模块130和输出模块140中的至少一个发出执行指令并获得反馈。例如,控制模块160可以通过由操作人员点击集成电路工艺分析系统100的人机交互界面的启动/停止按钮控制每个模块的执行。
本发明一些实施例中,在得到一组不同实验条件对晶圆上的半导体元件的性能和/或良率的影响结果之后,可通过数据调用模块110补充或删除一组测试数据,并利用失效统计模块120以及分析模块130进行统计及分析,得到补充或删除测试数据后的不同实验条件对良率的影响结果,输出模块140的输出结果也可包括有关补充或删除测试数据前后所得到的分析结果的比较。
本发明实施例还包括一种集成电路工艺分析方法,用于获得不同实验条件对晶圆上的半导体元件的性能和/或良率的影响,图2是本发明实施例的集成电路工艺分析方法的流程示意图。参照图2,本发明实施例的集成电路工艺分析方法包括以下步骤:
S1:调用对应于不同实验条件的多组测试数据;
S2:统计每组所述测试数据反映的失效状况;
S3:对多个失效状况进行比较,以获得所述不同实验条件对晶圆上的半导体元件的性能和/或良率的影响结果;
S4:输出所述多个失效状况以及所述影响结果。
上述集成电路工艺分析方法可以通过前述集成电路工艺分析系统100执行。通过调用晶圆在不同实验条件对应的多组测试数据,并进行统计及分析,可以得到不同实验条件对晶圆上半导体元件的性能和/或良率的影响结果。
本发明实施例的集成电路工艺分析系统及分析方法,通过调用数据库中对应于不同实验条件的多组测试数据,并进行统计及分析,得到不同实验条件对晶圆上半导体元件的性能和/或良率的影响结果,可以及时准确地获得不同实验条件对晶圆上半导体元件的性能和/或良率的影响结果,提高分析效率,缩减人工成本。
需要说明的是,本说明书中实施例采用递进的方式描述,在后描述的结构和方法重点说明的都是与在前描述的结构和方法的不同之处,各个部分之间的相同和相似之处互相参见即可。
上述实施例中方法和/或系统的处理、执行,一般是以软件程序的方式配合装置或设备来实施,然而,他们全部(或其中一部分)也可以使用电子硬件的方式来实施。不管是以软件或者硬件方式,其个别部分是熟悉电子、软件领域人员可以进行实施的,因此,其细节就不在本说明书中赘述。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (11)
1.一种集成电路工艺分析系统,用于对晶圆在不同实验条件下的测试数据进行分析,其特征在于,包括:
数据调用模块,用于调用对应于不同实验条件的多组测试数据;
失效统计模块,用于统计每组测试数据反映的失效状况,包括统计与所述不同实验条件对应的电性失效类型的数量;
分析模块,用于对多个失效状况进行比较,以获得所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果,所述不同实验条件均包括所述晶圆在同一集成电路工艺的至少一个工艺指标,在所述不同实验条件下所述工艺指标的取值不同,所述不同实验条件包括第一实验条件,在所述第一实验条件下,所述工艺指标的值为既有值,其中,所述分析模块对与不同实验条件对应的电性失效类型的数量进行比较,在所述不同实验条件中,若某一实验条件相对于所述第一实验条件对应的电性失效类型的数量变化越大,所述分析模块判断相应的实验条件对所述晶圆上的半导体元件的性能和/或良率的影响越大;以及
输出模块,用于输出所述多个失效状况以及所述影响结果。
2.如权利要求1所述的集成电路工艺分析系统,其特征在于,所述集成电路工艺分析系统与一数据库连接,所述数据库中存储有所述晶圆在不同实验条件下对应于多个测试节点的测试数据。
3.如权利要求2所述的集成电路工艺分析系统,其特征在于,对应于所述多个测试节点,所述测试数据包括线上元件量测数据、最终元件量测数据以及良率相关数据。
4.如权利要求3所述的集成电路工艺分析系统,其特征在于,所述多组测试数据为良率相关数据。
5.如权利要求4所述的集成电路工艺分析系统,其特征在于,若某一实验条件所对应的电性失效类型的数量最少,所述分析模块判断相应的实验条件为最佳条件。
6.如权利要求3所述的集成电路工艺分析系统,其特征在于,所述数据调用模块包括数据种类选择单元,以调用对应于同一测试节点的所述多组测试数据。
7.如权利要求1至6任一项所述的集成电路工艺分析系统,其特征在于,所述分析模块计算与所述不同实验条件对应的P值,根据所述P值分析所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响大小。
8.如权利要求1至6任一项所述的集成电路工艺分析系统,其特征在于,所述失效统计模块包括失效条件设定单元,以根据设定的条件对所述多组测试数据进行筛选以及分类。
9.如权利要求1至6任一项所述的集成电路工艺分析系统,其特征在于,所述输出模块包括输出参数设置单元,以便于输出设定范围内不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果。
10.如权利要求1至6任一项所述的集成电路工艺分析系统,其特征在于,所述集成电路工艺分析系统还包括:控制模块,用于对所述数据调用模块、所述失效统计模块、所述分析模块和所述输出模块中的至少一个发出执行指令并获得反馈。
11.一种集成电路工艺分析方法,用于对晶圆在不同实验条件下的测试数据进行分析,其特征在于,包括:
调用对应于不同实验条件的多组测试数据;
统计每组测试数据反映的失效状况,包括统计与所述不同实验条件对应的电性失效类型的数量;
对多个失效状况进行比较,以获得所述不同实验条件对所述晶圆上的半导体元件的性能和/或良率的影响结果,所述不同实验条件均包括所述晶圆在同一集成电路工艺的至少一个工艺指标,在所述不同实验条件下所述工艺指标的取值不同,所述不同实验条件包括第一实验条件,在所述第一实验条件下,所述工艺指标的值为既有值,其中,对与不同实验条件对应的电性失效类型的数量进行比较,在所述不同实验条件中,若某一实验条件相对于所述第一实验条件对应的电性失效类型的数量变化越大,判断相应的实验条件对所述晶圆上的半导体元件的性能和/或良率的影响越大;以及
输出所述多个失效状况以及所述影响结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811141990.5A CN110968984B (zh) | 2018-09-28 | 2018-09-28 | 集成电路工艺分析系统及分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811141990.5A CN110968984B (zh) | 2018-09-28 | 2018-09-28 | 集成电路工艺分析系统及分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110968984A CN110968984A (zh) | 2020-04-07 |
CN110968984B true CN110968984B (zh) | 2022-12-09 |
Family
ID=70026957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811141990.5A Active CN110968984B (zh) | 2018-09-28 | 2018-09-28 | 集成电路工艺分析系统及分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110968984B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113514753A (zh) * | 2021-04-15 | 2021-10-19 | 筏渡(上海)科技有限公司 | 一种晶圆失效功能的关系的确定方法和装置 |
CN112988792B (zh) * | 2021-04-15 | 2022-05-31 | 筏渡(上海)科技有限公司 | 一种晶圆良率问题数据库的搜索方法和装置 |
CN113448787B (zh) * | 2021-06-29 | 2022-09-09 | 海光信息技术股份有限公司 | 晶圆异常分析的方法、装置、电子设备及可读存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117730A (zh) * | 2009-12-31 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体制造过程中的机台参数数据的处理方法和装置 |
CN104049199A (zh) * | 2014-06-16 | 2014-09-17 | 武汉新芯集成电路制造有限公司 | 一种失效分析系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8615691B2 (en) * | 2006-10-13 | 2013-12-24 | Advantest (Singapore) Pte Ltd | Process for improving design-limited yield by localizing potential faults from production test data |
US7656182B2 (en) * | 2007-03-21 | 2010-02-02 | International Business Machines Corporation | Testing method using a scalable parametric measurement macro |
TW200849048A (en) * | 2007-06-13 | 2008-12-16 | Promos Technologies Inc | Method of predicting yield rate of wafer |
CN102194655B (zh) * | 2010-03-15 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体工艺机台参数优化调整的方法 |
US20140303912A1 (en) * | 2013-04-07 | 2014-10-09 | Kla-Tencor Corporation | System and method for the automatic determination of critical parametric electrical test parameters for inline yield monitoring |
CN105702595B (zh) * | 2014-11-27 | 2019-05-07 | 华邦电子股份有限公司 | 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法 |
-
2018
- 2018-09-28 CN CN201811141990.5A patent/CN110968984B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117730A (zh) * | 2009-12-31 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体制造过程中的机台参数数据的处理方法和装置 |
CN104049199A (zh) * | 2014-06-16 | 2014-09-17 | 武汉新芯集成电路制造有限公司 | 一种失效分析系统 |
Also Published As
Publication number | Publication date |
---|---|
CN110968984A (zh) | 2020-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6368884B1 (en) | Die-based in-fab process monitoring and analysis system for semiconductor processing | |
CN110968984B (zh) | 集成电路工艺分析系统及分析方法 | |
TWI443776B (zh) | 用於叢集工具之自動化狀態估計系統以及操作該系統之方法 | |
KR100682641B1 (ko) | 반도체 디바이스의 제조 공정에 대한 특성화 데이터를 발생시키기 위한 명령어를 수록한 컴퓨터 판독가능한 매체 및 상기 특성화 데이터를 발생시키기 위한 시스템 | |
JP2010226125A (ja) | 半導体テストのための方法および装置 | |
KR101496553B1 (ko) | 이상 툴 및 스테이지 진단을 위한 2d/3d 분석 | |
CN113448787B (zh) | 晶圆异常分析的方法、装置、电子设备及可读存储介质 | |
CN114201350A (zh) | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 | |
US8781614B2 (en) | Semiconductor processing dispatch control | |
TWI621191B (zh) | 晶圓測試機台的遠端監控方法及系統 | |
CN103199041A (zh) | 晶圆允收测试程式的管理系统及其应用方法 | |
JP2002043386A (ja) | 半導体製造施設内の欠陥を有する装置を探し出すシステムと方法 | |
CN112397410A (zh) | 一种晶圆失效的分析方法及系统 | |
CN1816906A (zh) | 根据故障检测执行度量调度的方法及装置 | |
US7991497B2 (en) | Method and system for defect detection in manufacturing integrated circuits | |
US7171335B2 (en) | System and method for the analysis of semiconductor test data | |
CN115965230A (zh) | 一种晶圆制程良率分析方法、设备及系统 | |
US6792386B2 (en) | Method and system for statistical comparison of a plurality of testers | |
US20120316803A1 (en) | Semiconductor test data analysis system | |
CN112071766B (zh) | 接触孔填充缺陷监控方法及其监控系统 | |
US10274942B2 (en) | Method for determining abnormal equipment in semiconductor manufacturing system and program product | |
CN1298035C (zh) | 晶片测试参数分析方法 | |
US20230003821A1 (en) | Acceptability check method and check system for detection tools | |
US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program | |
JP2003037143A (ja) | 不良原因解析システム、不良原因解析方法、不良原因解析プログラム、工業製品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |