CN112397410A - 一种晶圆失效的分析方法及系统 - Google Patents
一种晶圆失效的分析方法及系统 Download PDFInfo
- Publication number
- CN112397410A CN112397410A CN202011419830.XA CN202011419830A CN112397410A CN 112397410 A CN112397410 A CN 112397410A CN 202011419830 A CN202011419830 A CN 202011419830A CN 112397410 A CN112397410 A CN 112397410A
- Authority
- CN
- China
- Prior art keywords
- area
- wafer
- failure
- test data
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆失效的分析方法及系统,所述晶圆失效的分析方法包括:分析芯片良率数据,获取所述晶圆的失效区域;分析每个所述晶圆上所述失效区域的失效情况,获取每个所述晶圆的晶圆区域良率;实现所述芯片良率数据、所述线上测试数据和所述电性测试数据坐标的统一;在坐标统一的情况下获得选定区域中每个失效区块的权重;根据所述权重获取每个所述线上测试数据和所述电性测试数据的区域测量值;将所述区域测量值与所述晶圆区域良率做相关性分析,获取所述晶圆的所述失效区块的影响因素。通过本发明提供的一种晶圆失效的分析方法及系统,可提高分析结果的准确性。
Description
技术领域
本发明属于半导体制造技术领域,特别涉及一种晶圆失效的分析方法及系统。
背景技术
随着半导体元件日益高度集成,在研究及生产过程中,需要对所涉及的制程工艺做出必要的调整、变更或优化,以保证制作的半导体元件在高度集成的基础上获得较高的良率。通常在对半导体集成电路工艺进行调整、变更或优化的过程中,还需要对测试数据进行分析,以便于了解晶圆上制作的半导体集成电路的性能以及影响半导体性能的参数。目前对于针对晶圆的测试数据仍利用人工进行划分区域、统计及分析,并制作分析报告。但是,在做人工定义失效区域并不准确且耗时较长,且晶圆位置与测试数据的位置并不统一,易造成误差。
发明内容
本发明的目的在于提供一种晶圆失效的分析方法及系统,通过本发明提供的所述晶圆失效的分析方法及系统,提高获取晶圆失效的影响因素的精度以及速度。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供一种晶圆失效的分析方法,其包括:
获取晶圆的芯片良率数据、线上测试数据和电性测试数据;
分析所述芯片良率数据,获取所述晶圆的失效区域;
分析每个所述晶圆上所述失效区域的失效情况,获取每个所述晶圆的晶圆区域良率;
将所述芯片良率数据、所述线上测试数据和所述电性测试数据与所述晶圆的原始设计图对应;
在所述晶圆上选取多个固定区域和选定区域,获取每个所述固定区域的中心坐标;
根据所述选定区域内多个失效区域到每个所述中心坐标的距离,获取每个所述固定区域的权重;
根据所述固定区域的权重获取每个所述线上测试数据和所述电性测试数据的区域测量值;
将所述区域测量值与所述晶圆区域良率做相关性分析,获取所述晶圆的所述失效区块的影响因素。
在本发明一实施例中,分析所述芯片良率数据,获取所述晶圆的所述失效区域的步骤包括:
选取一定数量的失效的所述晶圆,每个所述晶圆上包括多个所述失效区块;
获取每个所述失效区块的失效率,并设定第一阈值;
当所述失效区块的所述失效率大于所述第一阈值时,则将所述失效区块设定为所述失效区域。
在本发明一实施例中,每个所述失效区块的所述失效率为每个所述失效区块失效的晶圆数量与所述晶圆总数之比。
在本发明一实施例中,分析每个所述晶圆上所述失效区域的失效情况,获取每个所述晶圆的所述晶圆区域良率的步骤包括:
获取每个所述晶圆在所述失效区域内的所述失效区块的数量;
获取所述失效区域内所述失效区块的总数量;
所述晶圆区域良率为:
P=R1/R2;
其中,P为所述晶圆区域良率,R1为所述晶圆在所述失效区域内的所述失效区块的数量,R2为所述失效区域内所述失效区块的总数量。
在本发明一实施例中,在所述晶圆上选取多个所述固定区域和所述选定区域,获取每个所述固定区域的所述中心坐标的步骤是依据以下关系:
其中,(xi,yi)为某一固定区域的中心坐标,diexmax为某一固定区域x轴坐标最大值,diexmin为某一固定区域x轴坐标最小值,dieymax为某一固定区域y轴坐标最大值,dieymin为某一固定区域y轴坐标最小值,i为所述固定区域的标号。
在本发明一实施例中,所述选定区域内多个所述失效区块到每个所述中心坐标的距离为:
其中,dij为所述选定区域内所述失效区块到所述固定区域的所述中心坐标的距离,(xj,yj)为所述失效区块的坐标,(xi,yi)的为所述固定区域的所述中心坐标,i为所述固定区域的标号,j为所述选定区域中所述失效区块的标号,取值范围为1~m,m为所述选定区域内的所述失效区块的数量。
在本发明一实施例中,所述固定区域的权重是依据以下公式来决定:
其中,Wi为所述固定区域的权重,i为所述固定区域的标号,j为所述选定区域中所述失效区块的标号,取值范围为1~m,m为所述选定区域内的所述失效区块的数量。
在本发明一实施例中,根据所述固定区域的权重获取每个所述线上测试数据和所述电性测试数据的所述区域测量值还包括:对所述固定区域的权重进行归一化处理,获取归一化权重,所述归一化权重是依据以下公式来决定:
其中,wi为所述归一化权重,Wi为所述固定区域的权重,Wmax为最大的所述固定区域的权重,Wmin为最小的所述固定区域的权重,i为所述固定区域的标号。
在本发明一实施例中,所述区域测量值是依据以下公式来决定:
其中,B为所述区域测量值,wi为所述归一化权重,vi为所述线上测试数据或所述电性测试数据。
本发明还提供一种晶圆失效的分析系统,所述晶圆失效的分析系统包括:
接收端,用于获取晶圆的芯片良率数据、线上测试数据和电性测试数据;
失效区域定义模块,其与所述接收端电性连接,所述失效区域定义模块用于获取所述晶圆的失效区域;
数据处理模块,其与所述接收端和所述失效区域定义模块电性连接,所述数据处理模块包括区域测量值获取模块和晶圆区域良率获取模块,所述区域测量值获取模块用于获取所述线上测试数据和所述电性测试数据的区域测量值,所述晶圆区域良率获取模块用于获取每个所述晶圆的晶圆区域良率;
叠图制作模块,其与所述数据处理模块电性连接,所述叠图制作模块用于可视化显示所述晶圆的所述失效区块的影响因素;
输出端,其与所述数据处理模块和所述叠图制作模块电性连接,所述输出端用于输出所述晶圆失效的分析结果。
如上所述本发明提供的一种晶圆失效的分析方法及系统,通过分析所述芯片良率数据,获取所述晶圆的失效区域,提高了所述晶圆失效的分析方法的准确性;通过将所述芯片良率数据、所述线上测试数据和所述电性测试数据与所述晶圆对应,实现所述芯片良率数据、所述线上测试数据和所述电性测试数据,与所述晶圆在叠图上的对应,更加精准地在所述晶圆上显示所述晶圆失效的分析结果;通过将所述芯片良率数据、所述线上测试数据和所述电性测试数据的坐标统一,实现所述线上测试数据和所述电性测试数据的所述区域测量值的获取。通过本发明提供的一种晶圆失效的分析方法,提高了所述晶圆失效的分析方法的准确性,同时加快了分析晶圆失效的速率。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种晶圆失效的分析方法流程图。
图2为一种失效区域示意图。
图3为一种四维坐标示意图。
图4为一种选定区域示意图。
图5为一种芯片良率数据、线上测试数据和电性测试数据的叠图。
图6为晶圆失效的分析结果在晶圆上的显示叠图。
图7为一种晶圆失效的分析系统结构图。
图8为一种计算机可读存储介质的框图。
图9为一种电子设备的结构原理框图。
标号说明:
100失效区域;101单元格;200普通区域;300选定区域;40计算机可读存储介质;400存储有计算机指令;50处理器;60存储器。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在半导体器件的制造过程中,会实时产生大量的数据,例如各个工艺制程下的机台参数以及对生产线上的线上(inline)量测数据、电性测试数据(WAT)等,而且需要对这些数据进行分析,及时发现异常数据,以对工艺或机台设备等进行相应的调整或者优化,进而保证生产出的产品具有较高的良率和可靠性。若对这些数据进行分析采用手动分析的方法,则对于异常数据的判断不够敏感,无法快速、准确地找到异常数据。
请参阅图1所示,在本发明一实施例中,本发明提供一种晶圆失效的分析方法,其包括以下步骤:
S10:获取晶圆的芯片良率数据、线上测试数据和电性测试数据;
S11:分析所述芯片良率数据,获取所述晶圆的失效区域100;
S12:分析每个所述晶圆上失效区域100的失效情况,获取每个所述晶圆的晶圆区域良率;
S13:将所述芯片良率数据、所述线上测试数据和所述电性测试数据与所述晶圆的原始设计图对应;
S14:在所述晶圆上选取多个固定区域和选定区域300,获取每个所述固定区域的中心坐标;
S15:根据选定区域300内多个所述失效区块到每个中心坐标的距离,获取每个所述固定区域的权重;
S16:根据所述固定区域的权重获取每个所述线上测试数据和所述电性测试数据的区域测量值;
S17:将所述区域测量值与所述晶圆区域良率做相关性分析,获取所述晶圆的所述失效区块的影响因素。
请参阅图1至图2所示,在本发明一实施例中,分析所述芯片良率数据,获取所述晶圆的失效区域100的具体步骤S11包括:选取一定数量的失效的所述晶圆,每个所述晶圆上包括多个失效区块;获取每个所述失效区块的失效率,并设定第一阈值;当所述失效区块的所述失效率大于所述第一阈值时,将所述失效区块设定为失效区域100,当所述失效区块的所述失效率小于等于所述第一阈值时,将所述失效区块设定为普通区域200。其中,失效区域100为所述失效率大于第一阈值的所述失效区块的集合,普通区域200为所述失效率小于等于第一阈值的所述失效区块以及未失效区块的集合。
请参阅图1至图2所示,在本发明一实施例中,每个失效区块的所述失效率为:每个所述失效区块失效的晶圆数量与所述晶圆总数之比。在本实施例中,选取失效的所述晶圆的数量例如是9个或其他数量,每个所述晶圆上有多个所述失效区块。其中,例如在坐标(181,5)所在失效区块失效的晶圆数量例如为6,则坐标(181,5)所在失效区块的所述失效率为:6/9=0.67。第一阈值例如为0.3,则坐标(181,5)所在失效区块属于失效区域100。
请参阅图1至图2所示,在本发明一实施例中,获取每个所述晶圆的晶圆区域良率的步骤S12包括:获取每个所述晶圆在失效区域100内的所述失效区块的数量;获取失效区域100内所述失效区块的总数量;所述晶圆区域良率的获取方法是依据以下公式:
P=R1/R2;
其中,P为所述晶圆区域良率,R1为所述晶圆在失效区域100内的所述失效区块的数量,R2为失效区域100内所述失效区块的总数量。
请参阅图3所示,在本发明一实施例中,所述芯片良率数据、所述线上测试数据和所述电性测试数据的坐标并不位于同一坐标轴上。在本发明一实施例中,所述晶圆被分成多个单元格(shot),每个shot为一单元格101,每个单元格101为一曝光场,每个所述shot内包括多个区块(die),即每个单元格101别均分为多个更小的区块,每个所述区块上放置一个芯片,当所述区块上的芯片失效时,则该区块为失效区块,shot_x,shot_y为shot在x、y方向的坐标,diex,diey为die在x、y方向的坐标,以四维坐标((shot_x,shot_y),(diex,diey))描述一所述芯片良率数据、所述线上测试数据和所述电性测试数据的在位置,(shot_x,shot_y)描述到具体的所述shot的坐标,(diex,diey)描述数据在shot内的具体位置。例如坐标((6,5),(3,1)),其中(6,5)代表shot的位置,(3,1)代表的是die在shot中的位置。如图3所示,一个shot中有4*9=36个die,定义左下角为起始点,向右和向上为正方向。(6,5)为图3中的单元格101(shot),(3,1)为图3中单元格101(shot)中的die。
请参阅图1所示,在本发明一实施例中,将所述线上测试数据和所述电性测试数据与所述晶圆的原始设计图对应包括:根据原始设计图定义统一所述线上测试数据和所述电性测试数据的坐标。其具体方法包括:定义缺口(Notch)位置朝下时,原点(0,0)位于左下角,向上向右为正方向;获取所述线上测试数据和所述电性测试数据的die坐标与shot坐标与原始设计图坐标的对应关系;根据所述对应关系获取所述线上测试数据和所述电性测试数据的die坐标与shot坐标在所述原始设计图中的坐标位置。其中,缺口(Notch)是用于在基板上进行定位。
请参阅图1所示,在本发明一实施例中,将所述芯片良率数据与所述晶圆对应包括:根据原始设计图定义统一所述芯片良率数据的坐标。将所述缺口位置朝下时原点(0,0)调整为左下角,在本实施例中,当所述芯片良率数据的坐标原点位于左上角时,将所述芯片良率数据坐标由(diex,diey)调整为(diex,max(diey)-diey)。在其他实施例中,当max(diex),max(diey)与所述原始设计图坐标不一致时,所述芯片良率数据(diex,diey)坐标调整后坐标为((diex+x_s),(diey+y_s));其中,x_s为x方向调整量,x_s的获取方法为:[原始设计图的max(diex)-芯片良率数据的max(diex)]/2向上取整,y_s为y方向调整量,y_s的获取方法为:[原始设计图的max(diey)-芯片良率数据的max(diey)]。在其他实施例中,当max(diex),max(diey)与所述原始设计图坐标一致时,无需调整。其中max(diey)为y轴的最大值,max(diex)为x轴上的最大值。
请参阅图1和图4所示,在本发明一实施例中,在所述晶圆上选取多个固定区域和选定区域300,获取每个所述固定区域的中心坐标主要包括:
在所述晶圆区域模型上分散选取多个所述固定区域,部分位于选定区域300内,部分位于选定区域300外部,其中,选定区域300为系统随机选定。在本实施例中,选定区域300选定在所述晶圆的中间位置,所述固定区域的个数例如为9个,3个位于选定区域300内,6个位于选定区域300外部,所述固定区域的中心坐标的步骤是依据以下关系:
其中,(xi,yi)为某一固定区域的中心坐标,diexmax为某一固定区域x轴坐标最大值,diexmin为某一固定区域x轴坐标最小值,dieymax为某一固定区域y轴坐标最大值,dieymin为某一固定区域y轴坐标最小值,i为所述固定区域的标号,在本实施例中,i的取值范围为1~9。
请参阅图1和图4所示,在本发明一实施例中,选定区域300内包括多个所述失效区块,根据选定区域300内的多个所述失效区块到每个所述中心坐标的距离,获取每个所述固定区域的权重的具体步骤包括:
获取选定区域300内多个所述失效区块的坐标;
获取选定区域300内每个所述失效区块到每个所述固定区域的中心坐标的距离,选定区域300内每个所述失效区块到每个所述固定区域的所述中心坐标的距离为:
其中,dij为选定区域内300内所述失效区块到所述固定区域的所述中心坐标的距离,(xj,yj)为所述失效区块的坐标,(xi,yi)的为所述固定区域的所述中心坐标,i为所述固定区域的标号,j为选定区域300中所述失效区块的标号,取值范围为1~m,m为选定区域300内的失效区域的数量。
根据选定区域300内的多个所述失效区块到所述固定区域的所述中心坐标的距离,获取每个所述固定区域的权重,每个所述固定区域的权重是依据以下公式决定:
其中,Wi为所述固定区域的权重,为i为所述固定区域的标号,在本实施例中,i的取值范围为1~9,j为选定区域300中所述失效区块的标号,取值范围为1~m,m选定区域300内的失效区域的数量。
请参阅图1所示,在本实施例中,根据所述固定区域的权重获取每个所述线上测试数据和所述电性测试数据的所述区域测量值包括:
对每个所述固定区域的权重进行归一化处理,获取归一化权重,所述归一化权重是依据以下公式来决定:
其中,wi为所述归一化权重,Wi为所述固定区域的权重,Wmax为最大的所述固定区域的权重,Wmin为最小的所述固定区域的权重。
所述线上测试数据和所述电性测试数据的所述区域测量值是依据以下公式来决定:
其中,B为区域测量值,vi为所述线上测试数据或所述电性测试数据。
请参阅图5所示,在本发明一实施例中,在获取所述区域测量值与所述晶圆区域良率的相关性后,为便于更直观的判断相关性的结果是否可靠,选取所述晶圆区域良率较大的晶圆做所述芯片良率数据、所述线上测试数据和所述电性测试数据的叠图。
请参阅图6所示,在本发明一实施例中,获取所述晶圆在各每个所述固定区域的所述区域测量值作为所述芯片良率数据标记在叠图中,使得所述芯片良率数据与所述线上测试数据和所述电性测试数据图层一致。在本实施例中,shot坐标(6,3)的所述区域测量值例如为5,(5,3)的所述区域测量值例如为3,如图6所示,星号标记越大则代表该所述区域测量值越大。获取所有所述晶圆各shot中的所述芯片良率数据、所述线上测试数据和所述电性测试数据的所述区域测量值均值,均值越大则该shot标记颜色越深。可以看出在中央位置晶圆失效较严重,而inline参数在中央位置亦表现出明显差异,此参数较为可疑。
请参阅图7所示,本发明还提供一种晶圆失效的分析系统,所述晶圆失效的分析系统包括:
接收端70,用于获取所述晶圆的所述芯片良率数据、所述线上测试数据和所述电性测试数据;
失效区域定义模块501,其与接收端70电性连接,失效区域定义模块501用于获取所述晶圆的失效区域;
数据处理模块502,其与接收端70和失效区域定义模块501电性连接,数据处理模块502包括区域测量值获取模块5021和晶圆区域良率获取模块5022,区域测量值获取模块5021用于获取所述线上测试数据和所述电性测试数据的区域测量值,晶圆区域良率获取模块5022用于获取每个所述晶圆的晶圆区域良率;
叠图制作模块503,其与数据处理模块502电性连接,叠图制作模块503用于可视化显示所述晶圆的所述失效区块的影响因素;
输出端80,其与数据处理模块502和叠图制作模块503电性连接,输出端80用于输出所述晶圆失效的分析结果。
请参阅图8所示,本实施例还提出一种计算机可读存储介质40,计算机可读存储介质40存储有计算机指令400,计算机指令400用于使用所述晶圆失效的分析方法。计算机可读存储介质40可以是,电子介质、磁介质、光介质、电磁介质、红外介质或半导体系统或传播介质。计算机可读存储介质40还可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和光盘。光盘可以包括光盘-只读存储器(CD-ROM)、光盘-读/写(CD-RW)和DVD。
请参阅图9所示,本发明还提供一种电子设备,包括处理器50和存储器60,存储器60存储有程序指令,处理器50运行程序指令实现上述的一种晶圆失效的分析方法。处理器50可以是通用处理器,包括中央处理器(Central Processing Unit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(Digital SignalProcessing,简称DSP)、专用集成电路(Application Specific Integrated Circuit,简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件;存储器60可能包含随机存取存储器(Random Access Memory,简称RAM),也可能还包括非易失性存储器(Non-VolatileMemory),例如至少一个磁盘存储器。存储器60也可以为随机存取存储器(Random AccessMemory,RAM)类型的内部存储器,处理器50、存储器60可以集成为一个或多个独立的电路或硬件,如:专用集成电路(Application SpecificIntegrated Circuit,ASIC)。需要说明的是,存储器60中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,电子设备,或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种晶圆失效的分析方法,其特征在于,其至少包括:
获取晶圆的芯片良率数据、线上测试数据和电性测试数据;
分析所述芯片良率数据,获取所述晶圆的失效区域;
分析每个所述晶圆上所述失效区域的失效情况,获取每个所述晶圆的晶圆区域良率;
将所述芯片良率数据、所述线上测试数据和所述电性测试数据与所述晶圆的原始设计图对应;
在所述晶圆上选取多个固定区域与选定区域,获取每个所述固定区域的中心坐标;
根据所述选定区域内多个失效区块到每个所述中心坐标的距离,获取每个所述固定区域的权重;
根据所述固定区域的权重获取每个所述线上测试数据和所述电性测试数据的区域测量值;
将所述区域测量值与所述晶圆区域良率做相关性分析,获取所述晶圆的所述失效区块的影响因素。
2.根据权利要求1所述的一种晶圆失效的分析方法,其特征在于,分析所述芯片良率数据,获取所述晶圆的所述失效区域的步骤包括:
选取一定数量的失效的所述晶圆,每个所述晶圆上包括多个所述失效区块;
获取每个所述失效区块的失效率,并设定第一阈值;
当所述失效区块的所述失效率大于所述第一阈值时,则将所述失效区块设定为所述失效区域。
3.根据权利要求2所述的一种晶圆失效的分析方法,其特征在于,每个所述失效区块的所述失效率为每个所述失效区块失效的晶圆数量与所述晶圆总数之比。
4.根据权利要求1所述的一种晶圆失效的分析方法,其特征在于,分析每个所述晶圆上所述失效区域的失效情况,获取每个所述晶圆的所述晶圆区域良率的步骤包括:
获取每个所述晶圆在所述失效区域内的所述失效区块的数量;
获取所述失效区域内所述失效区块的总数量;
所述晶圆区域良率为:
P=R1/R2;
其中,P为所述晶圆区域良率,R1为所述晶圆在所述失效区域内的所述失效区块的数量,R2为所述失效区域内所述失效区块的总数量。
10.一种晶圆失效的分析系统,其特征在于,所述晶圆失效的分析系统包括:
接收端,用于获取晶圆的芯片良率数据、线上测试数据和电性测试数据;
失效区域定义模块,其与所述接收端电性连接,所述失效区域定义模块用于获取所述晶圆的失效区域;
数据处理模块,其与所述接收端和所述失效区域定义模块电性连接,所述数据处理模块包括区域测量值获取模块和晶圆区域良率获取模块,所述区域测量值获取模块用于获取所述线上测试数据和所述电性测试数据的区域测量值,所述晶圆区域良率获取模块用于获取每个所述晶圆的晶圆区域良率;
叠图制作模块,其与所述数据处理模块电性连接,所述叠图制作模块用于可视化显示所述晶圆的所述失效区块的影响因素;
输出端,其与所述数据处理模块和所述叠图制作模块电性连接,所述输出端用于输出所述晶圆失效的分析结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011419830.XA CN112397410B (zh) | 2020-12-08 | 2020-12-08 | 一种晶圆失效的分析方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011419830.XA CN112397410B (zh) | 2020-12-08 | 2020-12-08 | 一种晶圆失效的分析方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112397410A true CN112397410A (zh) | 2021-02-23 |
CN112397410B CN112397410B (zh) | 2021-05-14 |
Family
ID=74604475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011419830.XA Active CN112397410B (zh) | 2020-12-08 | 2020-12-08 | 一种晶圆失效的分析方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112397410B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112710942A (zh) * | 2021-03-24 | 2021-04-27 | 上海伟测半导体科技股份有限公司 | 晶圆区域性问题的分析系统及方法 |
CN112988792A (zh) * | 2021-04-15 | 2021-06-18 | 筏渡(上海)科技有限公司 | 一种晶圆良率问题数据库的搜索方法和装置 |
CN113130342A (zh) * | 2021-04-15 | 2021-07-16 | 筏渡(上海)科技有限公司 | 一种晶圆低可靠性失效管芯的标注方法和装置 |
CN114397985A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 一种晶圆良率数据的处理方法及装置 |
CN114706860A (zh) * | 2022-06-07 | 2022-07-05 | 长沙广立微电子有限公司 | 晶圆数据处理方法、装置和存储介质 |
CN114880628A (zh) * | 2022-07-08 | 2022-08-09 | 长沙广立微电子有限公司 | 晶圆测试数据的处理方法、装置以及绘制晶圆图的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151561A (ja) * | 2000-11-14 | 2002-05-24 | Sony Corp | 半導体製品製造工程における欠陥解析方法 |
US20060241802A1 (en) * | 2005-04-26 | 2006-10-26 | Powerchip Semiconductor Corp. | Real-time management systems and methods for manufacturing management and yield rate analysis integration |
US20080148201A1 (en) * | 2003-06-10 | 2008-06-19 | International Business Machines Corporation | Design Structure and System for Identification of Defects on Circuits or Other Arrayed Products |
CN107480904A (zh) * | 2017-08-24 | 2017-12-15 | 成都海威华芯科技有限公司 | 一种化合物半导体致命缺陷分析系统和分析方法 |
CN109390245A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 晶片图分析器及分析晶片图的方法 |
CN110146798A (zh) * | 2019-03-29 | 2019-08-20 | 福建省福联集成电路有限公司 | 一种对失效芯粒的自动分析方法及系统 |
-
2020
- 2020-12-08 CN CN202011419830.XA patent/CN112397410B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151561A (ja) * | 2000-11-14 | 2002-05-24 | Sony Corp | 半導体製品製造工程における欠陥解析方法 |
US20080148201A1 (en) * | 2003-06-10 | 2008-06-19 | International Business Machines Corporation | Design Structure and System for Identification of Defects on Circuits or Other Arrayed Products |
US20060241802A1 (en) * | 2005-04-26 | 2006-10-26 | Powerchip Semiconductor Corp. | Real-time management systems and methods for manufacturing management and yield rate analysis integration |
CN109390245A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 晶片图分析器及分析晶片图的方法 |
CN107480904A (zh) * | 2017-08-24 | 2017-12-15 | 成都海威华芯科技有限公司 | 一种化合物半导体致命缺陷分析系统和分析方法 |
CN110146798A (zh) * | 2019-03-29 | 2019-08-20 | 福建省福联集成电路有限公司 | 一种对失效芯粒的自动分析方法及系统 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112710942A (zh) * | 2021-03-24 | 2021-04-27 | 上海伟测半导体科技股份有限公司 | 晶圆区域性问题的分析系统及方法 |
CN112710942B (zh) * | 2021-03-24 | 2021-06-08 | 上海伟测半导体科技股份有限公司 | 晶圆区域性问题的分析系统及方法 |
CN112988792A (zh) * | 2021-04-15 | 2021-06-18 | 筏渡(上海)科技有限公司 | 一种晶圆良率问题数据库的搜索方法和装置 |
CN113130342A (zh) * | 2021-04-15 | 2021-07-16 | 筏渡(上海)科技有限公司 | 一种晶圆低可靠性失效管芯的标注方法和装置 |
CN112988792B (zh) * | 2021-04-15 | 2022-05-31 | 筏渡(上海)科技有限公司 | 一种晶圆良率问题数据库的搜索方法和装置 |
CN113130342B (zh) * | 2021-04-15 | 2022-10-28 | 筏渡(上海)科技有限公司 | 一种晶圆低可靠性失效管芯的标注方法和装置 |
CN114397985A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 一种晶圆良率数据的处理方法及装置 |
CN114706860A (zh) * | 2022-06-07 | 2022-07-05 | 长沙广立微电子有限公司 | 晶圆数据处理方法、装置和存储介质 |
CN114880628A (zh) * | 2022-07-08 | 2022-08-09 | 长沙广立微电子有限公司 | 晶圆测试数据的处理方法、装置以及绘制晶圆图的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112397410B (zh) | 2021-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112397410B (zh) | 一种晶圆失效的分析方法及系统 | |
KR101195226B1 (ko) | 반도체 웨이퍼 분석 시스템 | |
US20040049722A1 (en) | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device | |
KR101934151B1 (ko) | 반도체 제조에서 검사를 위해 노이즈가 임베딩된 결함들의 검출 | |
US7599817B2 (en) | Abnormality cause specifying method, abnormality cause specifying system, and semiconductor device fabrication method | |
KR100267463B1 (ko) | 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법 | |
TWI754253B (zh) | 控制半導體裝置的製造的方法及系統 | |
JP2010537199A (ja) | 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 | |
US8627266B2 (en) | Test map classification method and fabrication process condition setting method using the same | |
US7386420B2 (en) | Data analysis method for integrated circuit process and semiconductor process | |
CN113342906B (zh) | 一种对晶圆量测数据分布形态的分类方法以及装置 | |
US20230176542A1 (en) | Method and device for monitoring production equipment and storage medium | |
CN110968984B (zh) | 集成电路工艺分析系统及分析方法 | |
CN114140425A (zh) | 一种针对晶背缺陷的检测方法 | |
CN114038776B (zh) | 解决因晶圆翘曲形变导致对准偏差的方法 | |
US6792386B2 (en) | Method and system for statistical comparison of a plurality of testers | |
CN211404455U (zh) | 一种套刻精度测量装置 | |
TW201931015A (zh) | 設計關鍵性分析擴充之製程窗合格取樣 | |
CN111554588A (zh) | 晶圆缺陷监控系统及其监控方法 | |
US20220043051A1 (en) | Testing method and testing system | |
CN109308395A (zh) | 基于lof-knn算法的晶圆级空间测量参数异常识别方法 | |
US7035770B2 (en) | Fuzzy reasoning model for semiconductor process fault detection using wafer acceptance test data | |
KR100716552B1 (ko) | 다이 어태치 방법 | |
CN109857881B (zh) | 用于opc验证的验证图形的量化分析方法 | |
JP2004158820A (ja) | 不良解析システム、不良解析方法、不良解析プログラム、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |