JP2010537199A - 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 - Google Patents

実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 Download PDF

Info

Publication number
JP2010537199A
JP2010537199A JP2010521995A JP2010521995A JP2010537199A JP 2010537199 A JP2010537199 A JP 2010537199A JP 2010521995 A JP2010521995 A JP 2010521995A JP 2010521995 A JP2010521995 A JP 2010521995A JP 2010537199 A JP2010537199 A JP 2010537199A
Authority
JP
Japan
Prior art keywords
defects
group
actual
defect
randomly generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010521995A
Other languages
English (en)
Other versions
JP5425779B2 (ja
Inventor
フローレンス・グレン
パーク・アレン
ローズ・ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2010537199A publication Critical patent/JP2010537199A/ja
Application granted granted Critical
Publication of JP5425779B2 publication Critical patent/JP5425779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【解決手段】実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、様々なコンピューターに実装された方法が提供される。実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するための、コンピューターに実装された一方法は、グループ内の実際の欠陥の数をグループ内のランダムに発生した欠陥の数と比較するステップを含む。実際の欠陥は、ウエハー上で検出される。グループ内の実際の各欠陥と、グループ内のランダムに発生した各欠陥との、位置近傍のウエハー上の設計の部分は実質的に同じである。方法はさらに、比較するステップの結果に基づいて、グループ内の実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップも含む。
【選択図】図５

Description

本発明は、概して実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法に関するものである。いくつかの実施形態は、設計によってグループ分けされた実際の欠陥と、設計によってグループ分けされたランダムに発生した欠陥とを比較することによって、実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップに関する。
以下の記述および実施例は本項に含まれることにより先行技術として認められるものでは無い。
集積回路（ＩＣ）設計は、電子設計自動化（ＥＤＡ）、コンピューター支援設計（ＣＡＤ）、および他のＩＣ設計ソフトウエア等の方法またはシステムを使用して開発され得る。このような方法およびシステムは、ＩＣ設計から得られる回路パターンデータベースを作成するためにも使用され得る。回路パターンデータベースは、ＩＣの様々な層に対する複数のレイアウトを示すデータを含む。したがって、回路パターンデータベース内のデータは、複数のレチクルのレイアウトを決定するために使用され得る。レチクルのレイアウトは、一般にレチクル上のパターンにおけるフィーチャーを画定する多角形を含む。各レチクルは、ＩＣの様々な層の１つを製造するために使用される。該ＩＣの層は、例えば半導体基板における接合パターン、ゲート誘電体パターン、ゲート電極パターン、層間誘電体における接点パターン、および金属化層上の相互接続パターンを含み得る。
論理素子またはメモリ素子等の半導体素子の製造は、一般に、半導体ウエハーなどの基板を数多くの半導体製造プロセスを用いて処理し、半導体素子の様々な特徴および半導体素子の複数レベルを形成することを含む。例えば、リソグラフィーは、レチクルから半導体ウエハー上に配置されたレジストへパターンを転写することを含む半導体製造プロセスである。半導体製造プロセスのさらなる実施例としては、化学機械研磨（ＣＭＰ）、エッチング、成膜、イオン注入などが含まれるが、これに限定されるものではない。複数の半導体素子は単一の半導体ウエハー上に配列された形態で製造され、その後、個々の半導体素子に分離され得る。
ウエハー上の欠陥を検出し、生産プロセスの歩留まりをより高め、より高い利益を上げるために、半導体製造プロセスの最中の様々な段階で、検査プロセスが使用される。検査は、ＩＣ等の半導体素子の製造における常に重要な要素である。しかし、半導体素子の寸法が小さくなるとともに、より小さい欠陥が素子を不良にするので、仕様を満たす半導体素子を順調に製造するためには、検査はさらに一層重要なものとなる。例えば、半導体素子の寸法が小さくなると、比較的小さい欠陥でさえも半導体素子に好ましくない異常を引き起こし得るので、より小さいサイズの欠陥の検出が必要になる。
しかしながら、設計基準が小さくなるのに伴い、半導体製造プロセスは、プロセスの実行能力の限界により近づいて実施されている場合がある。さらに、設計基準が小さくなるのに伴い、より小さい欠陥が素子の電気的なパラメータに影響を与える可能性があり、これにより、さらに厳密な検査が行われる。したがって、設計基準が小さくなるのに伴い、検査により検出される潜在的に歩留まりに関する欠陥の個体数が急激に増加する。結果として、さらにより多くの欠陥がウエハー上で検出される可能性があり、すべての欠陥を除去するためにプロセスを修正することは、困難かつ高価なものになり得る。このような場合、どの欠陥が素子の電気的なパラメータおよび歩留まりに実際に影響を与えるかを判断することが、プロセス制御方法を、他の大部分は無視して、これらの欠陥に注目させ得る。さらに、より小さい設計基準では、プロセスに起因する不良は、一部の場合には、システム的になる傾向がある。すなわち、プロセスに起因する不良は、設計内で多くの場合何度も繰り返される既定の設計パターンにおける不良である傾向がある。さらに、欠陥は一般的にプロセスと設計との相互作業に関連していても、プロセスに起因する不良は、設計の弱さおよびプロセス変動にかならずしもよらないプロセス変動の結果作り出された欠陥である。システム的な欠陥は、さらに空間的にランダムな位置に分散され得る構造的に繰り返される欠陥である。システム的、かつ電気的に関連のある欠陥を除去することは重要である。こうした欠陥を除去することにより歩留まりに対して全体的な著しい影響をもたらす可能性があるためである。
システム的な欠陥とランダムな欠陥を分離するために現在使用されている一方法は、リピーター分析を使用する。システム的な欠陥とランダムな欠陥を分離するための別の方法は、デザインクリップ間での類似性によりグループ分けされた欠陥を図示するパレート図に適用されたユーザー定義された水平カットライン（すなわち閾値）に依存する。このカットラインより高い数の欠陥を含むグループは、潜在的にシステム的な欠陥であると定義されるが、一般にシステム的な欠陥は、欠陥カウント数のみに基づいて識別されない。具体的には、潜在的なシステム的欠陥の見直しが一般に実行される。しかし、こうした方法は数多くの欠点を持つ。例えば、このような以前使用された方法は、ユーザーの介入と、閾値の決定の判断とを要する。さらに、ランダムな欠陥のグループは、多くの場合、システム的な欠陥のグループの欠陥カウント数よりも多くの欠陥カウント数を持つことが知られている。このように、これらの以前使用された方法は、ランダムな欠陥のグループを潜在的なシステム的な欠陥のグループと識別することにより、不正確な結果を作り出し得る。さらに、所与のウエハーのすべての欠陥がランダムな欠陥である（すなわちシステム的と仮定したものが０％）と仮定した場合、設計に基づくグループ分けの結果を示すパレート図に示される欠陥カウント数は、ウエハー上の異なる回路構造の相対面積のみを報告する場合があるので、パレート図のカットラインに基づく方法は、どの欠陥ビンが潜在的なシステム的な欠陥を含むかを判断するためには効果的でない場合がある。
したがって、ユーザーの介入および判断無しに実行される、潜在的にシステム的な欠陥と潜在的にランダムな欠陥とを区別するために現在使用されている方法よりも高い精度で、欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するための、コンピューターに実装された方法を開発することは有利であり得る。
以下の、コンピューターに実装された方法の様々な実施形態の記述は、添付の特許請求の範囲の内容をいかなる形でも制約するものとは解釈されない。
一実施形態は、実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法に関するものである。方法は、グループ内の実際の欠陥の数を、グループ内のランダムに発生した欠陥の数と比較するステップを含む。実際の欠陥は、ウエハー上で検出される。グループ内の実際の各欠陥と、グループ内のランダムに発生した各欠陥との、位置近傍のウエハー上の設計の部分は実質的に同じである。方法はさらに、比較するステップの結果に基づいて、グループ内の実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップも含む。
一実施形態において、比較するステップは、実際の欠陥に対して作成されたパレート図を、ランダムに発生した欠陥に対して作成されたパレート図と比較するステップを含む。別の実施形態では、比較するステップは、グループ内の実際の欠陥の数に対するグループ内のランダムに発生した欠陥の数の比を決定するステップを含む。
一実施形態では、設計の部分は設計クリップに対応する。別の実施形態では、方法は、ウエハー上で検出された実際の欠陥の異なるグループに対しては別個に実行される。一実施形態では、各異なるグループの各実際の欠陥の位置近傍のウエハー上の設計の部分は実質的に同じである。別の実施形態では、方法は、ウエハー上で検出された実際の欠陥のすべてのグループに対しては別個に実行される。こうした一実施形態では、すべての各グループの各実際の欠陥の位置近傍のウエハー上の設計の部分は実質的に同じである。
一実施形態では、方法はユーザーの介入無しに実行される。一部の実施形態では、実際の欠陥はウエハー上のレイヤーの検査により検出され、ランダムに発生した欠陥は、ウエハー上のレイヤーに対する検査レシピに対して一旦発生し、複数ウエハーのレイヤー上で検出される欠陥に対する検査レシピを使用する方法を実行するために使用される。
一実施形態では、判断するステップは、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも多い場合、グループ内の実際の欠陥は潜在的にシステム的な欠陥であると判断し、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも多くない場合、グループ内の実際の欠陥は潜在的にランダムな欠陥であると判断するステップを含む。
別の実施形態では、判断するステップは、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも統計的に多い場合、グループ内の実際の欠陥は潜在的にシステム的な欠陥であると判断し、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも統計的に多くない場合、グループ内の実際の欠陥は潜在的にランダムな欠陥であると判断するステップを含む。
一実施形態では、方法は、比較するステップの前に、ウエハー上で検出された実際の欠陥の総数およびランダムに発生した欠陥の総数に基づいて、グループ内のランダムに発生した欠陥の数をグループ内の実際の欠陥の数に対して正規化するステップを含む。
別の実施形態では、方法は、グループ内の実際の欠陥の数を、異なるグループ内の異なるランダムに発生した欠陥の数と比較するステップを含む。グループ内の各実際の欠陥の位置と、異なるグループ内の各異なるランダムに発生した欠陥の位置とでは、近傍の設計の部分は実質的に同じである。ランダムに発生した欠陥、および異なるランダムに発生した欠陥は、別個に発生した。一部の実施形態では、判断するステップは、グループ内の実際の欠陥の数を、グループ内のランダムに発生した欠陥の数およびグループ内の異なるランダムに発生した欠陥の数と比較した結果に基づき、グループ内の実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的な欠陥であるかを判断するステップを含む。
上述の方法の各ステップは、本明細書に記述されるようにさらに実行されてもよい。さらに、上述の方法の各実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の各実施形態は、本明細書に記述される任意のシステムにより実行されてもよい。
別の実施形態は、実際の欠陥のグループが潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用するための、ランダムに発生した欠陥の一組のグループを生成するためのコンピューターに実装された方法に関連する。方法は、少なくともウエハーの部分である検査された領域に対応する領域にわたり異なる位置で一組の欠陥をランダムに発生するステップを含む。方法はさらに、一組のランダムに発生した欠陥を、各グループ内のランダムに発生した欠陥の位置近傍のウエハー上の設計の部分が実質的に同じとなるようにグループ分けするステップも含む。さらに、方法は、各グループ内のランダムに発生した欠陥の数を判断するステップを含む。グループ内のランダムに発生した欠陥の数は、対応するグループの実際の欠陥が潜在的になシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために、対応するグループ内の実際の欠陥の数と比較することができる。
一実施形態では、方法は、異なる一組のランダムに発生した欠陥を追加的な数判断するために、２回以上実行されてもよい。こうした一実施形態では、この数および追加的な数は、対応するグループ内の実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために、対応するグループ内の実際の欠陥の数と比較することができる。別のこうした実施形態では、方法は、ランダムに発生するステップを認証するために追加的な数を使用するステップを含む。
一実施形態では、一組の欠陥をランダムに発生するステップは、確率的シミュレーションを使用して一組の欠陥をランダムに発生するステップを含む。別の実施形態では、一組の欠陥をランダムに発生するステップは、領域にわたるグリッド内に配設した位置に欠陥をランダムに発生するステップを含む。追加的な実施形態では、一組の欠陥をランダムに発生するステップは、領域にわたり実質的に均一な分布を有する位置に欠陥をランダムに発生するステップを含む。さらなる実施形態では、一組の欠陥をランダムに発生するステップは、各グループ内にランダムに発生した欠陥の頻度が、領域にわたり、各グループ内でランダムに発生した欠陥の位置近傍の設計の部分の頻度にほぼ等しいように、実行される。
一実施形態では、ウエハーの少なくとも一部の検査された領域は、ウエハー上のダイの検査された領域とほぼ等しい。別の実施形態では、方法は、一組のランダムに発生した欠陥に対するパレート図を作成するステップを含む。こうした一実施形態では、ランダムに発生した一組の欠陥に対するパレート図を実際の欠陥に対するパレート図と比較することにより、ランダムに発生した欠陥の数を、対応するグループ内の実際の欠陥の数と比較することができる。
上述の方法の各ステップは、本明細書に記述されるようにさらに実行されてもよい。さらに、上述の方法の各実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の各実施形態は、本明細書に記述される任意のシステムにより実行されてもよい。
追加的な実施形態は、実際の欠陥の対応するグループが潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用するための、ランダムに発生した欠陥の正規化された一組のグループを生成するためのコンピューターに実装された方法に関連する。方法は、ウエハーの層上で検出されたすべての実際の欠陥の総数を判断するステップを含む。方法はまた、ウエハー上で検出されたすべての実際の欠陥の総数に基づいて、複数のグループ内のランダムに発生した欠陥の数を、対応するグループ内の実際の欠陥の数に正規化するステップも含む。各グループ内のランダムに発生した欠陥の位置近傍のウエハー上の設計の部分は、実質的に同じである。グループ内のランダムに発生した欠陥の正規化した数は、実際の欠陥の対応するグループが、潜在的なシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために、対応するグループ内の実際の欠陥の数と比較することができる。
上述の方法の各ステップは、本明細書に記述されるようにさらに実行されてもよい。さらに、上述の方法の実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の実施形態は、本明細書に記述される任意のシステムにより実行されてもよい。
本発明のさらなる利点は、以下の好適な実施形態の詳細な記述を読み、かつ添付された図面を参照することにより、当業者には明らかになるであろう。
ウエハー上で検出された実際の欠陥を示す、ダイスタッキングの結果の一実施例を図示するダイマップの説明図である。 少なくともウエハーの部分である検査された領域に対応する領域にわたり異なる位置で、一組の欠陥をランダムに発生する一実施形態の結果の一実施例を示すダイマップの説明図である。 一組のランダムに発生した欠陥に対して、本明細書に実施形態に従って構成され、かつ作成されたパレート図である。 ウエハー上で検出された実際の欠陥に対して、本明細書に記述された実施形態に従って構成され、かつ作成されたパレート図である。 実際の欠陥に対して作成されたパレート図を、ランダムに発生した発生した欠陥に対して作成されたパレート図と比較した結果を示す、本明細書に記述された実施形態に従って構成され、かつ作成されたパレート図である。 実際の欠陥に対して作成されたパレート図を、２つの異なる組のランダムに発生した欠陥に対して作成された２つのパレート図と比較した結果を示す、本明細書に記述された実施形態に従って構成され、かつ作成されたパレート図である。 コンピューターで読み込み可能な媒体の、本明細書に記述された１つ以上のコンピューターに実装された方法の１つ以上の実施形態を実行するコンピューターシステム上で実行可能なプログラム命令を含む一実施形態、および本明細書に記述された１つ以上のコンピューターに実装された方法を実行するように構成されるシステムの一実施形態の側面を示した概略図である。
本発明は様々な改造と代替形状が可能であるが、図面により実施例を用いることによってその具体的な実施形態が示され、本明細書中に詳細に記述され得る。図面は、原寸に比例していない場合がある。ここに示される図面と詳細な記述は、発明を開示された特定の形式に制限することを意図したものではなく、逆に、添付された請求項により定義される本発明の精神と範囲に含まれる全ての改造、均等物、および代替物を網羅することを意図したものであることを理解されたい。
本明細書で使用される場合、「実際の欠陥」とは、ウエハー上で検出された実際の欠陥を意味する。したがって、「実際の欠陥」という用語は、ウエハー上に存在し得るが、ウエハー上で検出されていない欠陥を意味しない。
本明細書で使用される場合、用語「ウエハー」は一般的に半導体材料または非半導体材料から形成される基板を意味する。こうした半導体材料または非半導体材料の例としては、単結晶シリコン、ヒ化ガリウム、およびリン化インジウムが挙げられるが、これらに限定されない。これらの基板は半導体製造施設で一般的に見出され、および/または、処理され得る。
ウエハーは、基盤上に形成された１つ以上の層を含み得る。例えば、このような層には、レジスト、誘電体材料、導電材料、および半導体材料などが含まれるが、これらに限定されない。当該技術分野において、多くの異なる種類のこのような層が知られており、本明細書で用いられる場合、用語「ウエハー」は、そのような層のあらゆる種類を含むウエハーを包含することを意図している。
ウエハー上に形成された一つ以上の層は、パターン化されていても、パターン化されていなくてもよい。例えば、ウエハーは、各々が繰り返し可能なパターン化されたフィーチャーを有する複数のダイを含んでもよい。こうした材料の層の形成および処理は、最終的に完全な素子をもたらし得る。集積回路（IC）等の多くの異なる種類の素子がウエハー上に形成されてもよく、本明細書で用いられる場合、用語「ウエハー」は、当該技術分野で知られているあらゆる種類の素子をその上に製作するウエハーを包含することを意図している。
本明細書では実施形態はウエハーに関して記述されているが、該実施形態は、通常マスクまたはフォトマスクとも称される、レチクル等の他の試作品にも使用され得ることを理解されたい。多くの異なる種類のレチクルが当該技術分野では知られており、本明細書で使用される場合、用語「レチクル」、「マスク」、および「フォトマスク」は、当該技術分野で既知のすべての種類のレチクルを包含することを意図している。
ここで図面に関しては、図は原寸に比例していないことに留意されたい。特に、要素の特徴を強調するために、図中の一部の要素の縮尺は大きく誇張されている。また、複数の図は同じ縮尺で描かれていないことに留意されたい。２つ以上の図に示される同様に構成され得る要素は、同じ参照番号を用いて示されている。
一般に、本明細書に記述される実施形態は、潜在的にシステム的な欠陥を潜在的にランダムな欠陥と区別することに関する。「潜在的にシステム的な欠陥」は、本明細書では、ランダムな欠陥に対してシステム的な欠陥を含んでいると思われる欠陥のグループ（またはビン）内の実際の欠陥と定義される（該グループがシステム的な欠陥を含んでいるかどうかは１つ以上の他の方法（例えば欠陥レビュー）を使用してより的確に確認または判断され得るが）。「潜在的にランダムな欠陥」は、本明細書では、システムな欠陥に対してランダムな欠陥を含んでいると思われる欠陥のグループ（またはビン）内の実際の欠陥と定義される（該グループがランダムな欠陥を含んでいるかどうかは１つ以上の他の方法（例えば欠陥レビュー）を使用してより的確な様式で確認または判断され得るが）。
一実施形態は、実際の欠陥のグループが潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用するための、ランダムに発生した欠陥の一組のグループを生成するためのコンピューターに実装された方法に関連する。実際の欠陥は、ウエハー上で検出される欠陥である。具体的には、実際の欠陥は、パターン化されたウエハー上で検出される場合があり、本明細書にさらに詳細に記述されているように、設計に基づいて欠陥をグループ分けすることが可能である。ランダムに発生した欠陥の一組のグループは、本明細書にさらに記述されるように、実際の欠陥のグループが、潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用され得る。具体的には、ランダムに発生した欠陥の組のグループは、本明細書にさらに記述されるように、実際の欠陥のグループが、潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するための方法の実施形態に使用され得る。
方法は、少なくともウエハーの部分である検査された領域に対応する領域にわたり異なる位置で一組の欠陥をランダムに発生するステップを含む。例えば、ウエハー上の検査された部分を代表する設計上（すなわち、ｘ個のダイが検査された、ダイの検査された領域）で一組の欠陥をランダムに発生してもよい。このようにして、ランダムに発生した欠陥は、検出された欠陥と実質的に同じ欠陥密度で発生し得る。一実施形態では、一組の欠陥をランダムに発生するステップは、確率的シミュレーション（例えば、決定性ではなく、何らかの様式による非決定性のシミュレーション）を使用して一組の欠陥をランダムに発生するステップを含む。例えば、ランダムに発生した欠陥は、何等かの適切な確率的シミュレーション方法、システム、アルゴリズム、技法等（例えば、モンテカルロシミュレーション）を使用してシミュレーションしてもよい。このようにして、一組のランダムに発生した欠陥は、真にランダムに発生した欠陥を含む場合がある。
別の実施形態では、一組の欠陥をランダムに発生するステップは、領域にわたるグリッド内に配設した位置に欠陥をランダムに発生するステップを含む。例えば、欠陥は領域にわたる規則性のあるグリッド内に配向される。追加的な実施形態では、一組の欠陥をランダムに発生するステップは、領域にわたり実質的に均一な分布を有する位置に欠陥をランダムに発生するステップを含む。（規則性のあるグリッド内に配向されたランダムに発生した欠陥は、領域にわたり実質的に均一な分布をも有し得る。）一部のこのような実施形態では、一組の欠陥をランダムに発生するステップは、ウエハー上の層の検査によって検出された実際の欠陥を検査結果から取り除くステップと、実際の欠陥をランダムに発生した欠陥と入れ替えるステップとを含み得、これにより、ランダムに発生した欠陥は領域にわたり実質的に均一に分布する。検査結果は、ＫＬＡＲＦ等の何らかの適切な検査結果を含んでもよく、かつ一組のランダムに発生した欠陥は同様のファイルフォーマットで異なるファイル（例えば異なるＦＬＳＲＦ）に保管されてもよい。したがって、生成されたファイルは、本質的に、結果としてウエハーの層上のランダムな欠陥がそのように見えるようなものの、スナップショットであってもよい。
一組のランダムに発生した欠陥が使用されるウエハー上の層の検査より生成される検査結果の一例を図１に示す。具体的には、図１は、ウエハーの６５ｎｍポリシリコン層を検査することによって生成された、ダイスタッキングの結果のダイマップ１０を示す。具体的には、ダイマップ１０は、ダイスタッキングにより相互に重ね合わせた、ポリシリコン層上の複数のダイで検出された実際の欠陥１２の位置を示す。ダイスタッキングは、任意の適切な様式によって生成され得る。ダイマップ１０に対するＫＬＡＲＦは、１０，０００の欠陥を含む。ダイマップ１０に対するＫＬＡＲＦは、ダイマップ１０から、検査によって検出された実際の欠陥を取り除き、実際の欠陥をランダムに発生した欠陥と入れ替えることによって、ランダムに発生した欠陥に対する別のＫＬＡＲＦを作成するために使用され、これによりランダムに発生した欠陥を領域にわたり実質的に均一に分散させる。具体的には、ダイマップ１０は、図２に示すダイマップ１４を生成するために使用され、ダイマップ１４は、領域にわたりランダムに発生した欠陥１６の位置を示す。ランダムに発生した欠陥１６は、ウエハーの層上のダイの領域にわたる、１００の欠陥×１００の欠陥のグリッド（すなわち２次元のアレイ）内に配設された１０，０００の欠陥を含む。
両方のＫＬＡＲＦ内の欠陥は、本明細書にさらに記述されるように、設計に基づき、グループ分けすることができ、対応するグループ内の実際の欠陥の数、およびランダムに発生した欠陥の数は、本明細書にさらに記述されるように、実際の欠陥の各グループが、潜在的なシステム的な欠陥を含むか、または潜在的にランダムな欠陥を含むかを判断するために、比較することが可能である。このようにして、設計に基づく、実際の欠陥とランダムに発生した欠陥とのグループ分けの結果は、実際の欠陥のグループが、潜在的にシステム的な欠陥を含むか、または潜在的にランダムな欠陥を含むか、を判断するためにグループ単位で比較され得る。
さらなる実施形態では、一組の欠陥をランダムに発生するステップは、各グループ内にランダムに発生した欠陥の頻度が、領域にわたり、各グループ内でランダムに発生した欠陥の位置近傍の設計の部分の頻度にほぼ等しいように、実行される。例えば、ランダムに発生した欠陥が、ランダムな欠陥の設計内で特定の構造に対して予想される頻度とほぼ等しい頻度を有するように、欠陥はランダムに発生し得る。ランダムな欠陥の可能性は、ウエハー同士の間で、幅広く変化する可能性があり、より頻繁に特定の構造が設計に用いられるほど、一般的に、よりランダムな欠陥が該構造内で検出されるであろう。このようにして、ウエハーにわたって高い頻度で見られる設計の部分に対しては、より多くの欠陥がランダムに発生する場合があり、これにより、ウエハー上の異なる設計の部分でランダムな欠陥の数をよりよく近似する。このように、ランダムに発生した欠陥は、ウエハーにわたる設計クリップの分布と、ウエハーにわたり実質的に同じ分布を示す場合があり、したがって、実際にウエハー上で検出され得るランダムな欠陥の分布をよりよく近似する。
一部の実施形態は、少なくともウエハーの一部の検査された領域は、ウエハー上のダイの検査された領域とほぼ等しい。このようにして、ランダムに発生した欠陥は、必ずしもウエハー全体の検査された領域に対応した領域にわたる異なる位置で発生しなければならないわけではない。代替的に、ランダムに発生した欠陥は、ウエハーの検査される領域全体の一部分のみ（例えばウエハー上のダイの検査された領域）に発生する場合があり、各グループのランダムに発生した欠陥の数は、本明細書にさらに記述されるように、ウエハーの検査された全領域、ランダムに発生した欠陥が生成される検査された全領域の一部、およびウエハーの検査された全領域にわたって検出された実際の欠陥の総数に基づいて正規化される。さらに、ウエハーにわたりランダムに発生する欠陥の代わりに、一組の欠陥は、ダイの検査された領域にわたりランダムに発生する場合がある（ウエハーにわたり、そして欠陥をスタックしてシミュレーションするのと同等である）。さらに、ランダムに発生した欠陥カウント数は、本明細書にさらに記述されるように、検出された欠陥カウント数に一致するように正規化することができる。
方法はさらに、一組のランダムに発生した欠陥を、各グループ内のランダムに発生した欠陥の位置近傍のウエハー上の設計の部分が実質的に同じとなるようにグループ分けするステップも含む。このようにして、ランダムに発生した欠陥の各グループは、設計の異なる部分に対応し、各グループのランダムに発生した欠陥は、実質的に設計の同じ部分の近傍に位置する。よって、ランダムに発生した欠陥は設計（例えば設計クリップ）に基づいてグループに分離され得る。一組のランダムに発生した欠陥を設計に基づいてグループ分けするステップは、共願にかかる以下の公報に詳しい。一つは、２００６年１１月２０日に出願され、米国公開公報第２００７／０１５６３７９号として２００７年７月５日に公開されているＫｕｌｋａｒｎｉらの発明（米国特許出願番号第１１／５６１，６５９号）、もう一つは米国公開公報第２００７／０２８８２１９号として２００７年１２月１３日に公開されているＺａｆａｒらの発明（米国特許出願番号第１１／５６１，７３５号）である。これらの出願明細書・図面は、本明細書において参照可能である。本明細書に記述される実施形態は、これらの特許出願に記述された任意の方法の任意のステップを含んでもよい。
方法は、各グループ内のランダムに発生した欠陥の数を判断するステップをさらに含む。グループ内のランダムに発生した欠陥の数は、対応するグループの実際の欠陥が潜在的になシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために、対応するグループ内の実際の欠陥の数と比較することができる。グループ内のランダムに発生した欠陥の数（例えば、欠陥カウント数）は、任意の適切な様式で判断することができる。グループ内のランダムに発生した欠陥の数は、本明細書に記述されるいずれかの実施形態に従って、対応するグループ内の実際の欠陥の数と比較することができる。さらに、グループ内の実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップは、本明細書に記述されるいずれかの実施形態に従って、比較の結果に基づき実行されてもよい。
一実施形態では、方法は、一組のランダムに発生した欠陥に対するパレート図を作成するステップを含む。この「ランダムパレート図」は、本明細書に記述されるいずれかのランダムに発生した欠陥（例えば、真にランダムに発生した欠陥、または領域にわたる規則性のあるグリッド内に配向された欠陥）を使用して作成することができる。例えば、一組のランダムに発生した欠陥は、本明細書にさらに記述されるように、設計（例えば、設計クリップ）に基づき異なるグループにグループ分けされてもよく、パレート図は、グループ分けの結果を使用して一組のランダムに発生した欠陥に対して作成されてもよい。よって、いずれか１つのグループ内のすべての欠陥は、設計の同じ部分の近傍（または、実質的に近傍）に位置する。したがって、ランダムに発生した欠陥に対するパレート図は、異なるグループにグループ分けされた欠陥の数を示し、その各々は、設計の異なる部分に対応する。
そのようなシステムの一実施形態を図3に示す。具体的には、図３に示すように、一組のランダムに発生した欠陥に対するパレート図は、ｘ軸に沿ったＧＤＳパターングループＩＤと、ｙ軸に沿った欠陥カウント数とを示す。このように、パレート図は、各々がＧＤＳパターンの異なる部分に対応する、各々の異なるグループにグループ分けされた欠陥の数をグラフに図示する。このようにして、ランダムに発生した一組の欠陥に対するパレート図を実際の欠陥に対するパレート図と比較することにより、本明細書にさらに記述されるように、ランダムに発生した欠陥の数を、対応するグループ内の実際の欠陥の数と比較することができる。具体的には、パレート図を使用して、ランダムに発生した欠陥の数と、同じＧＤＳパターングループＩＤを持つ、したがって対応するグループの、グループ内の実際の欠陥の数とを比較してもよい。
限られたサンプルから完全なランダム分布のより統計的に有意な近似を提供するために、一組の欠陥をランダムに発生するステップの複数回の実施を実行してもよい。例えば、一実施形態では、方法は、異なる一組のランダムに発生した欠陥を追加的な数だけ判断するために、２回以上実行してもよい。方法は、異なる組のランダムに発生した欠陥が分離してランダムに発生し得るように、２回以上実行してもよい。各々の異なる組のランダムに発生した欠陥は、同じ方法、または異なる様式（例えば、本明細書に記述された実施形態のいずれかに従う）でランダムに発生し得る。異なる一組のランダムに発生した欠陥に対する追加的な数は、本明細書に記述された実施形態のいずれかにしたがって判断される。この数および追加的な数は、対応するグループ内の実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために、対応するグループ内の実際の欠陥の数と比較することができる。グループ内の異なる組のランダムに発生した欠陥の数は、本明細書に記述されたいずれかの実施形態に従って、対応するグループ内の実際の欠陥の数と比較することができる。さらに、対応するグループ内の実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップは、本明細書に記述されるいずれかの実施形態に従って、異なる組のランダムに発生した欠陥に対する数への比較に基づき実行してもよい。一部のこうした実施形態では、方法は、複数の組のランダムに発生した欠陥からの結果を、各ビンのカウント数に対する信頼区間を判断するために、統計的に併せるステップを、含んでもよい。この信頼区間は、所与のビンが潜在的にシステム的である確率を与えるために使用することが可能であり、または閾値を設定するために使用することができる（例えば、カウント数が９０％より大きい信頼区間を示す場合に潜在的にシステム的であるとしてグループ分けする）。このようにして、ランダムに発生するステップは、ランダムに発生した個体数が実際の個体数を表す信頼性を改善するために統計的に繰り返されてもよい。
別の実施形態では、方法は、異なる一組のランダムに発生した欠陥の追加的な数を判断するために、２回以上実行され、方法は、ランダムに発生するステップを認証するために追加的な数を使用するステップ（第１の一組のランダムに発生した欠陥が発生された）を含む。例えば、一組のランダムに発生した欠陥（およびランダムパレート図）は、ランダム化処理の安定性を認証するために複数回発生させることができる。特に、方法は、異なる組のランダムに発生した欠陥が分離してランダムに発生するように、２回以上実行してもよい。この実施形態では、各々の異なる組のランダムに発生した欠陥は、好適には、同じ様式（例えば、本明細書に記述された実施形態のいずれかに従う）でランダムに発生する。異なる一組のランダムに発生した欠陥に対する追加的な数は、本明細書に記述された実施形態のいずれかにしたがって判断される。ランダムに発生するステップを認証するステップは、異なる組のランダムに発生した欠陥に対する数を比較するステップを含んでもよい。グループ内の異なる組のランダムに発生した欠陥の数は、本明細書に記述されたいずれかの実施形態に従って、グループ単位で比較することができる。さらに、ランダムに発生するステップを認証するステップは、異なる組のランダムに発生した欠陥に対する数が、統計的に同じと考えるのに十分な程度同様であるかを判断するステップを含んでもよい。これらの数が、統計的に同じと考えるのに十分な程度同様であるかを判断するステップは、任意の適切な様式で実行してもよい。
上述の方法の実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の実施形態は、本明細書に記述される任意のシステムにより実行してもよい。
別の実施形態は、対応する実際の欠陥のグループが潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用するための、ランダムに発生した欠陥の正規化された一組のグループを生成するためのコンピューターに実装された方法に関連する。方法は、ウエハーの層上で検出されたすべての実際の欠陥の総数を判断するステップを含む。総数に含まれた実際の欠陥は、好ましくは虚偽欠陥を含まない。具体的には、虚偽欠陥は、好ましくは、任意の適切な様式により、総数を判断する前に、検査結果から取り除かれる。実際の欠陥は、パターン化されたウエハーの層上で検出された欠陥を含み得る。加えて、方法は、本明細書で記述されるように、ウエハーの層上の実際の欠陥を検出するステップを含む、または含まない場合がある。さらに、方法は、検査結果から虚偽欠陥を取り除くステップを含む、または含まない場合がある（例えば、別の方法でウエハーが検査され、その方法が検査結果から虚偽欠陥を取り除くステップを含んでもよく、したがって本明細書に記述される方法による検査結果から虚偽欠陥を取り除く必要が無い）。層上で検出された実際の欠陥すべての総数を判断するステップは、任意の適切な様式で実行してもよい。
方法はまた、ウエハー上で検出されたすべての実際の欠陥の総数に基づいて、複数のグループ内のランダムに発生した欠陥の数を、対応するグループ内の実際の欠陥の数に正規化するステップも含む。各グループ内のランダムに発生した欠陥の位置近傍のウエハー上の設計の部分は、実質的に同じである。したがって、ランダムに発生した欠陥は、設計（例えば、設計クリップ）によりグループ分けされ、各グループ内のランダムに発生した欠陥の数は、ウエハー上で検出された実際の欠陥の総数に基づき正規化されてもよい。各グループ内でランダムに発生した欠陥の数を正規化するステップは、任意の適切な様式で実行してもよい（例えば、各グループ内でランダムに発生した欠陥の数に、ある係数をかけると、すべてのグループ内にランダムに発生した欠陥の総数は、ウエハー上で検出された実際の欠陥の総数にほぼ等しくなる）。
ウエハー上で検出された実際の欠陥の総数は、ウエハーにわたって著しく変化する場合がある（例えば、ウエハーを製作するために使用される１つ以上のプロセスの変更による、および／またはウエハー自体の変更による）。このように、各グループ内でランダムに発生した欠陥の数を正規化するステップは、本明細書にさらに記述されるように、潜在的にシステム的な欠陥を潜在的にランダムな欠陥と区別することにより、精度を向上させる場合がある。加えて、任意の所与のウエハー上で検出された実際の欠陥の総数に基づいて各グループ内のランダムに発生した欠陥の数を正規化するステップは、一組のランダムに発生した欠陥の有用性を向上させる（例えば、一組のランダムに発生した欠陥は、複数のウエハーに対して、異なるウエハーの実際の欠陥の可能性に関わらず、比較的高い精度で使用できる）。加えて、各グループ内のランダムに発生した欠陥の数を欠陥密度に正規化するステップは、同じ装置に対する検査レシピごとにデータを比較できるようにする。こうした正規化は、監視に対しては特に有用である。
グループ内のランダムに発生した欠陥の正規化した数は、実際の欠陥の対応するグループが、潜在的なシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために、対応するグループ内の実際の欠陥の数と比較することができる。グループ内のランダムに発生した欠陥の正規化した数は、本明細書に記述されるいずれかの実施形態に従って、対応するグループ内の実際の欠陥の数と比較することができる。こうした比較の結果は、本明細書に記述される任意の実施形態に従って、実際の欠陥の対応するグループが、潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用され得る。
上述の方法の実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の実施形態は、本明細書に記述される任意のシステムにより実行してもよい。
追加的な実施形態は、実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法に関するものである。実際の欠陥は、ウエハー上で検出される。具体的には、実際の欠陥は、パターン化されたウエハー上で検出される場合があり、本明細書にさらに記述されているように、設計に基づいて実際の欠陥をグループ分けしてもよい。本明細書に記述された方法は、ウエハー上の実際の欠陥を検出するステップを含んでも、含まなくてもよい。例えば、本明細書に記述された方法は、任意の適切な検査方法、システム、および／または技法を使用してウエハーを検査する方法を含んでもよい（例えば、ウエハーを光で走査して、走査している間にウエハーから散乱する光を検出して、検出した光に対応する出力を使用してウエハー上の欠陥を検出する）。代替として、本明細書に記述される方法は、別のシステム（例えば検査システム）、別の方法（例えば、ウエハー上で欠陥を検出するために実行される方法）、記憶媒体（例えば、製造工場データベース）等からの検査結果を取得するステップを含んでもよい。
グループ内の実際の各欠陥の位置近傍と、対応するグループ内のランダムに発生した各欠陥の位置近傍とでは、ウエハー上の設計の部分は実質的に同じである。具体的には、実際の欠陥およびランダムに発生した欠陥は、本明細書にさらに記述されるように、各欠陥の位置近傍の設計の部分に基づいて、グループ分けされ得る。このようにして、グループ内の欠陥の位置近傍の設計の部分は、実質的に同じとなり得る。さらに、実際の欠陥の異なるグループは、設計の異なる部分に対応し、ランダムに発生した欠陥の異なるグループは、設計の異なる部分に対応する。
一実施形態では、設計の部分は設計クリップに対応する。本明細書で使用される場合、「クリップ」という用語は、設計レイアウトの比較的小さい部分を示す。例えば、「クリップ」という用語は、一般的に、欠陥の周りの設計の領域と定義することができ、欠陥の近辺であると考えることができる。加えて、多角形がクリップ内のパターンを画定するが、多角形は、部分的にクリップを超えて延長する可能性がある。したがって、各グループは、設計の異なる部分に対応してもよく、設計の異なる部分は、設計の異なる構造を含んでもよい。このように、実際の欠陥は、設計クリップに基づいてグループに分けられてもよく、ランダムに発生した欠陥は、設計クリップに基づいてグループに分けられてもよい。このようにして、同じ設計クリップに対応してグループに分けられた、実際の欠陥、およびランダムに発生した欠陥の数は、本明細書にさらに記述されるように、比較されてもよい。同様にして、実際の欠陥、およびランダムに発生した欠陥は、欠陥のパッチイメージを使用した設計に基づいて、グループ分けされ得る。パッチイメージは、任意の適切な様式で取得されてもよく、任意の適切なこのようなイメージを含んでもよい。実際の欠陥およびランダムに発生した欠陥は、Ｋｕｌｋａｒｎｉら、および、Ｚａｆａｒらによる上述の特許出願に記述されるように、設計（および設計クリップおよび／またはパッチイメージ）に基づいて、グループに分けることができ、これらの出願は参照することによってあたかも全文が本明細書に添付されているかのように組み込まれる。
一部の実施形態では、比較するステップの前に、本明細書にさらに記述されるように、方法は、ウエハー上で検出された実際の欠陥の総数およびランダムに発生した欠陥の総数に基づいて、グループ内のランダムに発生した欠陥の数を、グループ内の実際の欠陥の数に対して正規化するステップを含む。例えば、本明細書にさらに記述される比較は、ランダムに発生した欠陥と実際の欠陥との間の総カウント数の違いを説明するために、ランダムパレート図を実際の欠陥に対して作成されたパレート図に正規化された後、実行してもよい。グループ内のランダムに発生した欠陥の数は、本明細書に記述されたいずれかの実施形態に従って、対応するグループ内の実際の欠陥の数に正規化することができる。
方法は、グループ内の実際の欠陥の数を、グループ内のランダムに発生した欠陥の数と比較するステップを含む。このようにして、方法は、実際の欠陥のサンプルをランダムな欠陥のサンプルと比較するステップを含み得る。加えて、１つのグループ内の実際の欠陥の数は、対応するグループ内のランダムに発生した欠陥の数と比較される。具体的には、互いに対応する、実際の欠陥とランダムに発生した欠陥のグループは、設計の同じ（または実質的に同じ）部分の近傍に位置する欠陥を含むグループを含む場合がある。このようにして、設計の一部分の近傍に位置する実際の欠陥の数は、設計の同じ（または実質的に同じ）部分の近傍に位置するランダムに発生した欠陥の数と比較することができる。このように、実際の欠陥の数とランダムに発生した欠陥の数は、グループたんいで、したがって設計単位で比較され得る。対応するグループ内の実際の欠陥の数とランダムに発生した欠陥の数を比較するステップは、本明細書に記述されたいずれかの実施形態に従って、グループ単位で実行してもよい。
一実施形態において、比較するステップは、実際の欠陥に対して作成されたパレート図を、ランダムに発生した欠陥に対して作成されたパレート図と比較するステップを含む。このようにして、比較するステップは、パターングループにわたるランダムに発生した欠陥の分布を、パターングループにわたる実際に発生した欠陥の分布と比較するステップを含んでもよい。具体的には、方法は、実際の欠陥に対して作成した設計クリップパレート図（実際のパレート図）を、ランダムに発生した欠陥に対して作成した設計クリップパレート図（ランダムパレート図）と比較するステップを含んでもよい。
本明細書に記述された実施形態による、実際の欠陥に対するパレート図の一実施例を図４に示す。
具体的には、図４に示すように、実際の欠陥に対して作成されたパレート図は、ｘ軸に沿ったＧＤＳパターングループＩＤと、ｙ軸に沿った欠陥カウント数とを示す。このように、パレート図は、各々がＧＤＳパターンの異なる部分に対応する、各々の異なるグループにグループ分けされた実際の欠陥の数をグラフに図示する。したがって、パレート図は、ウエハー上で検出された実際の欠陥に対して実行された設計ごとのグループ分けの結果を図示する。
このようにして、実際の欠陥に対するパレート図をランダムに発生した欠陥に対するパレート図と比較することにより、本明細書にさらに記述されるように、グループ内の実際の欠陥の数を、対応するグループ内のランダムに発生した欠陥の数と比較することができる。例えば、実際の欠陥の対応するグループおよびランダムに発生した欠陥の対応するグループは、同じＧＤＳパターングループＩＤを有するグループであり得る。したがって、実際の欠陥およびランダムに発生した欠陥の同じＧＤＳパターングループＩＤを有するグループは、実際の欠陥のいずれかのグループが、潜在的にシステム的な欠陥であるかどうかを判断するために、互いに比較され得る。
図５は、実際の欠陥に対して作成されたパレート図を、ランダムに発生した欠陥に対して作成されたパレート図と比較した結果の一実施形態を図示する。具体的には、図５に示すように、対応するグループ内の実際の欠陥の数とランダムに発生した欠陥の数との比較のために作成したパレート図は、ｘ軸に沿ったＧＤＳパターングループＩＤと、ｙ軸に沿った実際の欠陥およびランダムに発生した欠陥の両方の欠陥カウント数とを示す。このように、図５に示したパレート図は、各々がＧＤＳパターンの異なる部分に対応する、異なるグループにグループ分けされた実際の結果の数およびランダムに発生した欠陥の数をグラフに図示する。
このようにして、図５に示されたパレート図は、どのようにして、異なるグループ内の実際の欠陥の数を、対応するグループ内のランダムに発生した欠陥の数と比較するかを示す。このようにして、本明細書にさらに記述されるように、図５に示すパレート図に図示された比較の結果は、実際の欠陥のグループは、潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用することができる。具体的には、図5のパレート図に示された比較結果に基づいて、グループ２、３、４、および１０にグループ分けされた実際の欠陥は、潜在的にシステム的な欠陥であると判断することができ、一方、図5のパレート図に示された比較結果に基づいて、グループ０、５、７、および９にグループ分けされた実際の欠陥は、潜在的にランダムな欠陥であると判断することができる。
別の実施形態では、比較するステップは、グループ内の実際の欠陥の数に対するグループ内のランダムに発生した欠陥の数の比を決定するステップを含む。グループ内の実際の欠陥の数に対するグループ内のランダムに発生した欠陥の数の比は、任意の適切な様式により決定される。さらに、比は、任意の適切な様式で決定され得る相対比であってもまたよい。このようにして、同じ（または実質的に同じ）設計の部分に対応するグループ内の実際の欠陥の数に対するランダムに発生した欠陥の数の比は、決定されてもよく、これは、同じ（または実質的に同じ）設計の部分に対応するグループ内の実際の欠陥の数とランダムに発生した欠陥の数との差の基準を提供する。したがって、この比は、本明細書にさらに記述されるように、実際の欠陥のグループが、潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用され得る。
方法はさらに、比較するステップの結果に基づいて、グループ内の実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップも含む。例えば、グループ内の実際の欠陥の数と対応するグループ内のランダムに発生した欠陥の数との間に有意な差がある場合、グループ内の実際の欠陥は、潜在的にシステム的な欠陥であると判断され得る。有意な差は、統計的に定義され得る（例えば、有意な差は統計的な有意差であってもよい）。例えば、実際の欠陥およびランダムに発生した欠陥のほぼすべての対応するグループは、異なる数の実際の欠陥とランダムに発生した欠陥を含み得る（例えば、ウエハー上で実行されるプロセスの自然変動による、かつ／またはウエハー自体の自然変動による）。したがって、方法は、対応するグループ内の実際の欠陥の数とランダムに発生した欠陥の数との差が統計的に有意差であるかどうかを判断するステップを含んでもよくこれは任意の適切な様式によって実行されてもよい。
別の実施例では、上述のように決定され得る、グループ内の実際の欠陥の数に対するグループ内のランダムに発生した欠陥の数の比は、グループ内の実際の欠陥は、システム的な欠陥がシステム的な欠陥であると思われるかどうかを決定するために使用され得る。例えば、グループ内の実際の欠陥の数に対するグループ内のランダムに発生した欠陥の数の比が、１または統計的に１に近い場合、グループ内の実際の欠陥は、潜在的にランダムな欠陥であると判断され得る。しかし、グループ内の実際の欠陥の数に対するグループ内のランダムに発生した欠陥の数の比が統計的に１より大きい場合、ランダムに発生した欠陥のカウント数に対して相対的に高い割合の実際の欠陥カウント数を有するシステム的な欠陥グループは欠陥グループであり得るので、グループ内の実際の欠陥は潜在的にシステム的な欠陥であると判断され得る。比が統計的に１より大きいかどうかの判断は、任意の適切な様式で実行されてもよい。
ランダムに発生した欠陥はダイ単位で発生する場合があるが、一方でグループ内の実際の欠陥の数はウエハー単位（例えば、ウエハーにわたって検出される実際の欠陥の数単位）、または検査計画単位（例えば、ウエハー上の検査される領域単位）であるので、比を判断するために使用されたグループ内でランダムに発生した欠陥の数は、グループ内でランダムに発生した欠陥の数を正規化したものであってもよい。したがって、正規化は、ランダムに発生した欠陥が生成し、かつ実際の欠陥が検出された異なる領域からなる場合があり、これによって実際の欠陥がシステム的な欠陥であると思われるかどうかの判断の精度が上がる。
正規化は、本明細書にさらに記述されるように実行してもよい。明らかに、比を決定するために使用されたグループ内のランダムに発生した欠陥の数が正規化された数である場合、こうした正規化は、比を決定する前に実行される。こうした正規化も、本明細書に記述された任意の他の比較の前に実行してもよい。本明細書にさらに記述されたように、欠陥の総数は異なり得るので、正規化を実行してもよい。例えば、比の値として１(または実行ごとにいずれかの固定した数)は、ランダムに発生した欠陥の数と実際の欠陥の数がおおよそ同じ数とならない限り、潜在的にシステム的な欠陥を識別するために使用され得る。こうした一実施例では、ランダムに発生した欠陥の個体数は、実際の欠陥の個体数と潜在的に同じカウント数を有するように発生され得る、またはランダムに発生した欠陥の既定の個体数は、実際の欠陥に正規化され得る。これを別の視点から見ると、各個体数に対する総個体数カウント数に基づきビンは正規化されているので、これらを相互に比較することができる。
一実施形態では、判断するステップは、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも多い場合、グループ内の実際の欠陥は潜在的にシステム的な欠陥であると判断し、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも多くない場合、グループ内の実際の欠陥は潜在的にランダムな欠陥であると判断するステップを含む。例えば、実際のパレート図における設計クリップグループの発生が、対応するランダムパレート図における設計クリップグループよりも有意に高い場合、実際の欠陥の該設計クリップグループは、潜在的にシステム的とグループ分けされてもよい。このような判断で比較される数は、絶対的な欠陥カウント数または相対的な欠陥カウント数を含んでもよい。システム的な欠陥は偶然のみにより発生する欠陥よりも頻繁に生じる傾向があるので、潜在的にシステム的な欠陥は、そのような様式で識別される。したがって、任意のグループ内の実際の欠陥の数が、対応するグループ内のランダムに発生した欠陥の数より有意に多い場合、そのグループ内の実際の欠陥は、システム的な欠陥であると思われ、本明細書に記述される実施形態によりこれを判断することができる。さらに、このような実施形態は、欠陥密度を両方のグループにマッチング（または正規化）するステップを含んでもよく、これは本明細書にさらに記述されるように実行してもよい。このようなマッチングまたは正規化は、有利であり得る。グループａとグループｂの２つのグループがあり、グループｂ内の欠陥の数が少ない場合（例えば発見率が低いため）、グループａ内の欠陥の数は、常に十分に高く、これは潜在的にランダムであり得る場合でさえ、これを潜在的にシステム的とする。
別の実施形態では、判断するステップは、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも統計的に多い場合、グループ内の実際の欠陥は潜在的にシステム的な欠陥であると判断し、グループ内の実際の欠陥の数がグループ内のランダムに発生した欠陥の数よりも統計的に多くない場合、グループ内の実際の欠陥は潜在的にランダムな欠陥であると判断するステップを含む。このようにして、方法は、潜在的にランダムな欠陥と潜在的にシステム的な結果とを統計的に区別するステップを含んでもよい。このようにして、方法は、ウエハーの設計におけるパターンの境界周辺を統計的に認識するステップを含んでもよい。具体的には、方法は、統計的な境界周辺を、潜在的にシステム的な欠陥のビンをランダムに分布する欠陥に対して比較することによって識別するために使用するステップを含んでもよい。例えば、方法は、グループ内の実際の欠陥と対応するグループのランダムに発生した欠陥との間に有意差があるかどうかを判断するために、比較の結果の統計的な試験を実行するステップを含んでもよい。有意差がある場合、グループ内の実際の欠陥は、潜在的にシステム的な欠陥であると判断され得る。このような判断で比較される数は、絶対的な欠陥カウント数または相対的な欠陥カウント数を含んでもよい。
一実施形態、方法は、ウエハー上で検出される実際の欠陥の異なるグループに対して別個に実行され、各異なるグループにおける各実際の欠陥の位置近傍のウエハー上の設計の部分は、実質的に同じである。例えば、本明細書でさらに記述されるように、実際のパレート図とランダムパレート図とは比較されてもよく、実際のパレート図とランダムパレート図とは設計に基づくグループ（例えば、設計クリップグループ）に分けることができる欠陥を含み、各グループにおける実際の欠陥は、パレート図を比較することによりシステム的な欠陥とランダムな欠陥を含むと思われる別個のビンにグループ分けすることができる。システム的な設計クリップと思われるグループは、本明細書にさらに記述される、パレート図の比較の結果を使用して識別され得る。
別の実施形態では、方法は、ウエハー上で検出される実際の欠陥のすべてのグループに対して別個に実行され、すべてのグループの各々における各実際の欠陥の位置近傍のウエハー上の設計の部分は、実質的に同じである。このようにして、方法は、実際の欠陥に対して作成されたパレート図上のどこかに潜在的にシステム的な欠陥が発生するかどうかを判断することができる。さらに、方法は、実際のパレート図上のどこかで発生する、潜在的にシステム的な欠陥を、実質的に正確に識別することが可能である。例えば、パレート図は、設計に基づきグループ分けされた欠陥の何千もの異なるグループを含んでもよいが、本明細書に記述された実施形態は、該何千もの異なるグループの各々が、システム的な欠陥またはランダムな欠陥を含むと思われるかを、容易に、速やかに、かつ実質的に正確に判断することが可能である。このように、方法は、すべてのグループを試験することが可能なので、潜在的にシステム的な欠陥はパレート図のどこを（または、パレート図のどのグループを）探すべきかを知る必要が無い。
方法は、ウエハー上の異なる領域に対して別個に実行してもよい。
さらなる実施形態では、方法は、グループ内の実際の欠陥の数を、異なるグループ内の異なるランダムに発生した欠陥の数と比較するステップを含む。グループ内の各実際の欠陥の位置と、異なるグループ内の各異なるランダムに発生した欠陥の位置とでは、近傍の設計の部分は実質的に同じである。ランダムに発生した欠陥、および異なるランダムに発生した欠陥は、別個に発生した。こうした一実施形態では、判断するステップは、グループ内の実際の欠陥の数を、グループ内のランダムに発生した欠陥の数およびグループ内の異なるランダムに発生した欠陥の数と比較した結果に基づき、グループ内の実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップを含む。
このようにして、方法は、実際の欠陥のグループが潜在的にシステム的な欠陥を含むか、または潜在的にランダムな欠陥を含むかを判断するために、実際の欠陥の1つのグループを、別個にランダムに発生した欠陥の複数のグループと比較するステップを含んでもよい。こうした比較は、本明細書に記述された任意の実施形態によって実行されてもよい。例えば、こうした比較は、パレート図を使用して実行してもよい。実際の欠陥に対して作成されたパレート図を、２つの異なる組のランダムに発生した欠陥に対する２つのパレート図と比較した結果を示す、パレート図の一実施形態を図６に示す。具体的には、図６に示すように、実際の欠陥の数と２つの異なる組の別個にランダムに発生した欠陥の数との比較のために作成したパレート図は、ｘ軸に沿ったＧＤＳパターングループＩＤと、ｙ軸に沿った実際の欠陥および異なる組のランダムに発生した欠陥に対する欠陥カウント数とを示す。このように、パレート図は、各々がＧＤＳパターンの異なる部分に対応する、実際の欠陥の数と、異なるグループにグループ分けされた別個にランダムに発生した欠陥の数とをグラフに図示する。このように、図６に示されたパレート図は、どのようにして、異なるグループ内の実際の欠陥の数を、対応するグループ内の別個にランダムに発生した欠陥の数と比較するかを示す。
本明細書にさらに記述されるように、図６に示すパレート図によって図示された比較の結果は、したがって、実際の欠陥のグループは、潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用することができる。具体的には、図６のパレート図に示された比較結果に基づいて、グループ２、３、４、および１０にグループ分けされた実際の欠陥は、潜在的にシステム的な欠陥であると判断することができ、一方、図６のパレート図に示された比較結果に基づいて、グループ０、５、７、および９にグループ分けされた実際の欠陥は、潜在的にランダムな欠陥であると判断することができる。同じＩＤを有する、図５および図６のパレート図のグループは、同じ設計部分に対応する。したがって、図６に示した結果は、図５に示した結果を確実なものとし、これにより一組のランダムに発生した欠陥を、ウエハー上で検出された潜在的にシステム的な欠陥と潜在的にランダムな欠陥とを判別するために使用することの正当性を確実なものとする。さらに、上述のように、異なるグループ内の実際の欠陥の数は、対応するグループ内のランダムに発生した異なる組の欠陥の数と比較されてもよく、統計を改善させるために、異なる組のランダムに発生した欠陥に対するデータは、異なるグループ内の実際の欠陥の数に組み込まれ、その後比較されてもよい。
一部の実施形態では、実際の欠陥はウエハー上の層の検査により検出され、ランダムに発生した欠陥は、ウエハー上の層に対する検査レシピに対して一旦生成（かつグループ化）され（異なる検査レシピはウエハー上の異なる領域を検査し得るため）、複数ウエハーの層上で検出される欠陥に対する検査レシピを使用する方法を実行するために使用される。例えば、ランダムパレート図は、一旦レシピに対して作成され、保管され、かついずれかのウエハーの層に対して検査が実行されるたびに毎回検査レシピを使用して比較のために使用される。任意のウエハーの層に対する検査が実行されるとき毎回実行される比較は、本明細書に記述された任意の実施形態（例えば、ランダムに発生した欠陥を正規化するようなステップを含む）により実行してもよい。このようにして、方法は、検査レシピを使用してウエハーを検査するとき、および実際の欠陥設計クリップパレート図が作成されるとき、毎回実施されてもよい。ランダムパレート図は、本明細書に記述されるように作成されてもよく、本明細書に記述されるように使用されてもよい。
別の実施形態では、方法は、ユーザーの介入無しに実行される。ユーザーの介入が必要無いので、方法は自動化されてもよい。このようにして、方法は、自動的に実行されてもよい。このように、方法は、所与の欠陥の収集が、設計（例えば、設計クリップ）により、潜在的にシステム的な性質のものとグループ分けされるか、または潜在的にランダムな性質のものとグループ分けされるかを、判断するための自動化された方法を提供する。
本明細書に記述された実施形態は、数多くの異なる様式で使用することができる。例えば、グループ分けに基づく、設計を使用したシステム的な発見および監視は、検出カウント数を使用する場合、潜在的にシステム的な欠陥のビンと潜在的にランダムな欠陥のビンとを見分けるためにはあまり良好ではない。提案された一方法は、どのビンが潜在的にシステム的であるかを判断するために、シミュレーションされたランダムな欠陥の、設計に基づいてグループ分けされた（ＤＢＧ）ビン分布を使用するステップを含む。この方法は、ビン間の一定の取得率を仮定するが、この取得率は実質的に限定的な仮定であり得る。したがって、ビンに優先順位をつけ、かつカットラインを画定する、より良好な手段が望ましい。理想的には、こうした方法は、ビンにわたる取得率の違いに敏感ではない。
しかしながら、本明細書に記述された実施形態は、システム的な発見のために使用されてもよい。こうした一実施形態では、潜在的にシステム的な欠陥を含むように決定されたビンは、最もシステム的と思われるものから最もシステム的でないと思われるものへ、優先順位付けされる。例えば、ＤＢＧグループは、本明細書にさらに記述される比によって、優先順位付けすることができる。そうした一実施形態では、パレート図は、比対カウント数に基づいて再度図化することができる。比が高くなるほど、グループは潜在的にシステム的である可能性が高くなる。その後、ビンは、優先順位（システム的欠陥を含んでいる可能性が最も高いものから、システム的欠陥を含んでいる可能性が最も低いものへ）のために再検討される。
別の実施例では、監視に本明細書に記述された実施形態を使用してもよい。具体的に、本明細書に記述される実施形態は、潜在的にランダムな欠陥と分離して、潜在的にシステム的な欠陥を監視するために使用してもよい。全体的な、または少なくとも１つのビンの中のシステム的な欠陥のカウント数が多すぎる場合、結果は技術的分析のために事象を捉えるために使用される。
別の実施例では、本明細書に記述された方法は、設計に基づく分類（ＤＢＣ）を使用する事例に使用することが可能である。ＤＢＣは、Ｋｕｌｋａｒｎｉら、およびＺａｆａｒらによる特許出願の中で記述されているように実行されてもよく、これらの特許出願は上述のように参照することにより組み込まれている。例えば、相当の数のランダム欠陥を含むウエハーロットは、ＤＢＣビン内のカウント数が上昇し、特にウエハーにわたり比較的高い面積に対するビンでは、カウント数が上昇する。すべてのＤＢＣビンの欠陥カウント数が比例して上昇することは、ランダム要素によるもの以外には、起こる可能性が低いので、全体の欠陥個体数は、ランダム欠陥に対する最適な適合を判断するために検討されてもよい。その後、関心対象のパターン（ＰＯＩ）のサイズに基づいて、欠陥密度ビンは、判断され、かつこのランダム欠陥密度と比較されてもよい。その後、ＤＢＣビンのカウント数は、ランダム分布に基づいて修正することができる。
さらに、１つのＰＯＩまたは一組のＰＯＩにシステム的な欠陥が無いことがわかっている場合、該ＰＯＩまたは一組のＰＯＩの中で検出された欠陥は、ランダムな欠陥の密度を測定するための代理または代用品として使用することができる。その後、ランダム欠陥密度は、ＤＢＣビンから差し引かれ、ＤＢＣビンの優先順位を付けるために使用される。
こうした一部の実施例では、潜在的にランダムな欠陥のビンから潜在的にシステム的な欠陥のビンを分離するステップは、最も一般的なＤＢＧビンごとに等価面積を決定する手順を含んでもよい。最も一般的なＤＢＧビンごとに等価面積を決定するステップは、レシピを作成する時点で、検査された領域で欠陥を所定の欠陥密度までランダムに下げるステップと、ＤＢＧを実行するステップと、各ビンに対して比較的低いカウント数のビンをフィルターして除き、かつカウント数および所定の欠陥密度に基づいてそのビンと等価面積を決定するステップとを含む。例えば、ビン1 （以下、数式においてはＢｉｎ1 ）と等価面積ＥＡ1 は、（Ｂｉｎ1 カウント数）／（欠陥密度）のようにして決定される。等価面積情報、および「シード」クリップは、レシピとともに保管されてもよい。
手順は、ランダムな欠陥を監視するために、ＤＢＣビンを選択するステップもまた含んでもよい。例えば、何らかのシステム的な欠陥を有する可能性が低い関心対象のパターン（例えば、ブランククリップ、または単純なパターン）を、選択してもよい。これらのＤＢＧビンは、ランダム欠陥を監視するために使用することができる。パターンの有効面積は、シミュレーションされたデータから決定される。例えば、パターンに延長境界ボックス（ＥＢＢ）を含むように境界を加えた面積が決定されてもよい。設計実施例は、ランダム監視のためにマークされてもよく、有効面積（ＥＡr ）はＤＢＣ設計実施例とともに保管されてもよい。
潜在的にシステム的な欠陥のビンを潜在的にランダムな欠陥のビンから分離するステップは、ＷＰＰの間にランダムな欠陥の密度を見積もるためにＤＢＣを使用するステップも含んでもよい。例えば、ＤＢＣを使用してランダムな欠陥の密度を見積もるステップは、このビンおよび領域に対する検査欠陥カウント数からランダムな欠陥の密度を見積もるステップを含んでもよい。ランダムな欠陥の偏位がある場合、これは監視により検出されるであろう。監視のカウント数を、ランダムな欠陥の密度ＤＤr ＝（検査Ｂｉｎr カウント数）／ＥＡr ）の見積もりに使用してもよい。また、複数の監視は、平均化されてもよい。
潜在的にシステム的な欠陥のビンを潜在的にランダムな欠陥のビンから分離するステップは、ＤＢＣビンのカウント数を修正するステップも含んでもよい。例えば、ランダムな欠陥の偏位がある場合、これは監視により検出されるであろう。このようにして、監視のカウント数はランダムな欠陥の密度を決定するために使用されてもよい。各ＤＢＣビンに対して、ＰＯＩ面積にＥＢＢを加えたものに基づいてカウント数は欠陥密度に変換されてもよい（例えば、ＤＤn ＝（Ｂｉｎn カウント数）／（ＥＡn ））。各ＤＢＣビンに対して、見積もられたランダムな欠陥の密度は、監視のために、真のシステム的なカウント数を見積もるために引き算されてもよい（例えば、（Ｂｉｎn カウント数）SYS ＝（ＤＤr ）＊（ＥＡn ））。約０より大きいシステム的なビンのカウント数は、潜在的にシステム的である。システム的なビンのカウント数が多くなるほど、該ビンにシステム的な問題がある可能性が高くなる。
潜在的にシステム的な欠陥のビンを潜在的にランダムな欠陥のビンから分離するステップは、ＤＢＧビンのカウント数を修正するステップをさらに含んでもよい。例えば、各ＤＢＧビンに対して、等価面積を使用してカウント数を欠陥密度に変換してもよい（例えば、ＤＤn ＝（Ｂｉｎn カウント数）／（ＥＡn ））。見積もられたランダムな欠陥密度（ＥＢＢに基づく面積）は、引き算されてもよい。結果は、システム的な欠陥カウント数が推定される（例えば、（ＢＩＮn カウント数）SYS ＝（ＤＤn −ＤＤr ）＊（ＥＡn ））。約０より大きいシステム的なビンのカウント数は、潜在的にシステム的である。システム的なビンのカウント数が多くなるほど、該ビンにシステム的な問題がある可能性が高くなる。
そうした方法の著しい利点の一つは、ＤＢＣ監視を使用することにより、ランダムな欠陥の密度の取得率も監視することが可能なことであり、これが監視上で真にランダムであると仮定すると、これらのランダムな欠陥を正確に差し引くことができる。具体的には、ランダムな欠陥の修正は、測定されたランダムな欠陥の取得率に基づく。グループ間で取得率が一定であると仮定するよりも、ランダムな欠陥の取得率が一定であると仮定するほうが、はるかに良好である。取得率は、依然としてパターン密度により変動し得る。グループは平均では異なるパターン密度を有するので、依然としていくらかの固有の誤差があり得る。様々なパターン密度に及ぶＤＢＣビンが監視され、ビンが内挿されたＤＤrによって修正される場合、補償が可能な場合があり得る。さらに、自動のシステム的な閾値は、ランダムな監視カウント数に基づき、有利に動的である。
一実施形態では、方法の結果（例えば、グループ分けされた潜在的にシステム的な欠陥）は分析に使用されてもよい。分析は、任意の適切な分析（例えば、プロセスおよび／またはウエハーの分析）を含んでもよい。
本明細書に記述されたすべての方法は、該方法の実施形態の１つ以上のステップの結果を記憶媒体に保管するステップを含んでもよい。該結果は、本明細書に記述されたいかなる結果を含んでもよく、かつ当該技術分野で既知のいかなる様式で保管されてもよい。該記憶媒体は、本明細書に記述されたいかなる記憶媒体、または当該技術分野で既知の他のいかなる適切な記憶媒体を含んでもよい。結果が保管された後、該結果は記憶媒体内でアクセスすること、および本明細書に記述された任意の方法またはシステムの実施形態により使用すること、ユーザーに対して表示するためにフォーマットされること、別のソフトウエアモジュール、方法、またはシステムで使用すること、等々が可能である。例えば、上述の方法が一組のグループのランダムに発生した欠陥を創り出した後、該方法は、該一組のグループのランダムに発生した欠陥に関する情報を記憶媒体に保管するステップを含んでもよい。加えて、本実施形態に記述された実施形態の結果または出力は、検査システムにより保管およびアクセスされてもよく、これにより、検査システムは、ウエハーの層上で検出された潜在的にシステム的な欠陥と潜在的にランダムな欠陥とを判別するために、結果（例えば一組のランダムに発生した欠陥に対するパレート図）を使用することができる。さらに、結果は「永久的に」、「半永久的に」、一時的に、またはある期間にわたり保管されてもよい。例えば、記憶媒体はランダムアクセスメモリー（ＲＡＭ）であってもよく、結果は記憶媒体内に永久的に保持されなくてもよい。
上述の方法の各実施形態は、本明細書に記述される他の任意の方法の他の任意のステップを含んでもよい。さらに、上述の方法の各実施形態は、本明細書に記述される任意のシステムにより実行してもよい。
本明細書に記述された実施形態は、欠陥が潜在的にシステム的な欠陥であるか潜在的にランダムな欠陥であるかを判断するための、他の方法に優る数多くの利点を提供する。例えば、本明細書に記述された実施形態を使用した、潜在的にシステム的な欠陥と潜在的にランダムな欠陥とを識別するステップは、ユーザーの介入および判断無しに実行することができる。具体的には、ユーザーの介入が必要とされないので、プロセス全体は、有利に自動化することができる（ユーザーが、実際にはどの欠陥がシステム的なおよび／またはランダムな欠陥であるかを判断するために、潜在的にシステム的な欠陥および潜在的にランダムな欠陥であると識別された欠陥を見直すとしても）。加えて、本明細書に記述される実施形態は、潜在的にシステム的な欠陥を潜在的にランダムな欠陥と区別するために現在使用されている方法よりも、高い精度を持つ。さらに、方法は、実際のパレート図上のどこかで潜在的にシステム的な欠陥が生じた場合、より正確に判断することができる。したがって、本明細書で記述された実施形態は、潜在的にシステム的な認証に対して、正確さと自動化とを提供することができる。
１つ以上のコンピューターに実装された方法をコンピューターシステム上で実行するためのプログラム命令を含む、コンピューターで読み取り可能な媒体に関する別の実施形態が本明細書に記述されている。このようなコンピューターで読み取り可能な媒体の一実施形態を図７に示す。具体的には、コンピューターで読み取り可能な媒体１８は、本明細書に記述された１つ以上のコンピューターに実装された方法を実行するための、コンピューターシステム２２上で実行可能なプログラム命令２０を含む。さらに、コンピューターシステム上でプログラム命令により実行可能なコンピューターに実装された方法は、本明細書に記述される任意の方法の任意のステップを含んでもよい。
本明細書に記述されたような方法を実施するプログラム命令２０は、コンピューターで読み取り可能な媒体１８に伝送または保管されてもよい。コンピューターで読み取り可能な媒体は、電線、ケーブル、またはワイヤレス伝送リンク等の伝送媒体であってもよい。コンピューターで読み取り可能な媒体はさらに、リードオンリーメモリー、ランダムアクセスメモリー、磁気ディスク、光ディスク、または磁気テープ等の記憶媒体であってもよい。
コンピューターシステム２２は、パーソナルコンピューターシステム、メインフレームコンピューターシステム、ワークステーション、イメージコンピューター、パラレルプロセッサー、または当該技術分野で既知の他の任意のデバイスを含む様々な形態を取ってもよい。
一般的に「コンピューターシステム」という用語は、メモリー媒体からの命令を実行する、１つ以上のプロセッサーを有するあらゆるデバイスを包含するように広範に定義されてもよい。
追加的な実施形態は、１つ以上の本明細書に記述された実施形態を実行するために構成されたシステムに関する。システムは、ウエハー上の実際の欠陥を検出するように構成される検査システムを含んでもよい。そのようなシステムの一実施形態を図７に示す。例えば、図７に示すように、システムは検査システム２４を含む。検査システム２４は、ウエハー２６上の実際の欠陥を検出するように構成される。
一実施形態では、検査システム２４は光源２８を含む。光源２８は、当該技術分野において既知の任意の適切な光源を含んでもよい。光源２８は、ビームスプリッター３０へ光を向けるように構成されてもよい。ビームスプリッター３０は、光を、光源２８からウエハー２６へ、実質的に垂直な入射角で向けるように構成されてもよい。ビームスプリッター３０は、当該技術分野において既知の任意の適切な光学構成要素を含んでもよい。
ウエハー２６から反射する光は、ビームスプリッター３０を通過して検出器３２に到達してもよい。検出器３２は、当該技術分野において既知の任意の適切な検出器を含んでもよい。検出器３２で生成された出力は、ウエハー２６上の実際の欠陥を検出するために使用されてもよい。例えば、コンピューターシステム３４は、検出器によって生成された出力を使用して、ウエハー２６上の実際の欠陥を検出するように構成されていてもよい。コンピューターシステムは、ウエハー上の実際の欠陥を検出するために、当該技術分野で既知の任意の方法および／またはアルゴリズムを使用してもよい。コンピューターシステムは任意の適切な様式（例えば、図７において点線で示される、当該技術分野で既知の任意の適切な伝送媒体を含む１つ以上の伝送媒体により）で検出器に結合され、これによりコンピューターシステムが検出器によって生成された出力を受信してもよい。さらに、検査システムが１つ以上の検出器（図示せず）を含む場合、コンピューターシステムは、上述のように各検出器に結合されていてもよい。コンピューターシステム３４は、本明細書に記述されるようにさらに構成されてもよい。検査中、ウエハー２６はステージ３６上に配置されてもよい。ステージ３６は、当該技術分野において既知の任意の適切な機械的なアセンブリおよび／またはロボティックアセンブリを含んでもよい。図７に示した検査システムは、当該技術分野において既知の任意の他の適切な構成要素（図示せず）もまた含んでもよい。
図７に示したように、検査システムは、ウエハーから鏡面的に反射された光を検出するように構成される。このようにして、図７に示した検査システムは、ＢＦ検査システムのように構成される。しかしながら、検査システムは、暗視野（ＤＦ）検査システム、エッジコントラスト（ＥＣ）検査システム、検査システム、開口モード検査システム、または当該技術分野において既知の他の任意の光学検査システムによって置き換えられてもよい。さらに、検査システムは、１つ以上の検査モードを実行するように構成されてもよい。例えば、図７に示した検査システムは、光がウエハーに向けられるときの入射角、および／または光がウエハーから収集されるときの角度を変更することによって、ＤＦ検査を実行するように構成されてもよい。別の実施例では、図７に示された検査システムは、検査システムがＥＣモード検査および／または開口モード検査を実行できるように、開口等の１つ以上の光学構成要素（図示せず）が、照明経路および収集経路に位置し得るように構成されてもよい。
図７は、本明細書に記述されたシステム実施形態に含まれてもよい、検査システムの一構成を一般的に図示するために本明細書に提供されることに留意されたい。明らかに、本明細書に記述される検査システム構成は、商用検査システムを設計する時に通常実行されるように、検査システムの特性を最適化するために変更されてもよい。さらに、本明細書に記述されるシステムは、ＫＬＡ−Ｔｅｎｃｏｒ社（米国カリフォルニア州サンノゼ）より市販されている、Ｐｕｍａ ９０００および９１００シリーズのツール等の既存の検査システムを使用して（例えば、既存の検査システムに本明細書に記述された機能性を追加することにより）実施される。一部のこのようなシステムに対し、本明細書に記述された方法は、システムの任意選択の機能性として提供される。（例えば、システムの他の機能性に加えて）代替的に、本明細書に記述されたシステムは、完全に新しいシステムを提供するために「最初から」設計してもよい。
別の実施形態では、図７に示す光学検査システムは、電子ビーム検査システムによって置き換えられてもよい。図7のシステムに含まれてもよい市販されている電子ビーム検査システムの実施例には、ＫＬＡ−Ｔｅｎｃｏｒ製のｅＳ２５、ｅＳ３０、およびｅＳ３１システムが挙げられる。
コンピューターシステム２２および／またはコンピューターシステム３４は、本明細書に記述された１つ以上のコンピューターに実装された方法（例えば、コンピューターシステム３４によって生成された検査結果を使用した）を実行するように構成されてもよい。検査システムを含むシステムの実施形態では、コンピューターシステム２２は、当該技術分野で既知のいかなる様式の検査システムに結合されてもよい。例えば、コンピューターシステム２２は、コンピューターシステム３４によって生成された結果をコンピューターシステムが受け取ることができるように、検査システム２４のコンピューターシステム３４に結合されてもよい。さらに、コンピューターシステム２２は、イメージデータおよび信号等の検出器またはコンピューターシステム３４の他の任意の出力を受け取ってもよい。
上述のコンピューターシステム２２は、プロセス、検査、計測、再検討、またはその他のツールの部分を形成していない、独立のシステムとして構成されてもよい。このような実施形態では、コンピューターシステム２２は、「有線」および／または「無線」の部分を含んでもよい伝送媒体によって、データまたは他のシステムからの情報（例えば、検査システムからの検査結果）を受け取る、および／または取得するように構成されていてもよい。このようにして、伝送媒体は、コンピューターシステムと他のシステムとの間のデータリンクの役に立ち得る。さらに、コンピューターシステム２２は、伝送媒体を介して別のシステムへデータを送ってもよい。例えば、このようなデータは、コンピューターシステムによって判断される追加のウエハーの層の検査に使用される、検査システムの１つ以上のパラメータを含んでもよい。代替として、コンピューターシステム２２は、検査システムの一部を形成してもよい。一部の実施形態では、システムは、欠陥の検出、および本明細書に記述された１つ以上の実施形態を実行するように構成された、図７に示す１つのみのコンピューターシステムを含んでもよい。
図７に示したシステムの実施形態は、本明細書に記述されるようにさらに構成されてもよい。さらに、システムは、本明細書に記述された任意の方法の実施形態の、任意のステップを実行するように構成されてもよい。
本明細書の見地から当業者には、本発明の様々な態様の更なる変更と代替の実施態様は明らかであろう。例えば、実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法が提供される。したがって、この記述は、説明的なものとのみと解釈され、かつ本発明を実施するための一般的様式を、当業者に教示する目的にある。本明細書に示され、かつ記述された本発明の形態は、現状で好ましい実施態様として解釈されるべきであることに理解されたい。本明細書に示され、記述された、構成要素および材料は置換されてもよく、部品とプロセスは順序を入れ替えられてもよく、本発明のいくつかの特徴は独立して活用されてもよく、本発明に記述された利点を理解した後、当業者には予想される全てのものは明らかであろう。下記の請求項に記述される本発明の思想と範囲から逸脱することなく、本明細書に記述される構成要素には変更を加えてもよい。

Claims (22)

  1. 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法であって、
    グループ内の実際の欠陥の数を、グループ内のランダムに発生した欠陥の数と比較するステップであって、前記実際の欠陥がウエハー上で検出され、かつ前記グループ内の前記各実際の欠陥と、前記グループ内の前記各ランダムに発生した欠陥との位置近傍のウエハー上の設計の部分が、実質的に同じである比較するステップと、
    前記比較するステップの結果に基づいて、前記グループ内の前記実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップと
    を含む方法。
  2. 前記比較するステップは、前記実際の欠陥に対して作成されたパレート図を、前記ランダムに発生した欠陥に対して作成されたパレート図と比較するステップを含む請求項１に記載の方法。
  3. 前記比較するステップは、前記グループ内の前記実際の欠陥の前記数に対する前記グループ内の前記ランダムに発生した欠陥の前記数の比を判断するステップを含む請求項１に記載の方法。
  4. 前記設計の前記部分は設計クリップに対応する請求項１に記載の方法。
  5. 前記方法は、前記ウエハー上で検出された実際の欠陥の異なるグループに対して別個に実行され、かつ前記各異なるグループ内の前記各実際の欠陥の位置近傍の前記ウエハー上の前記設計の部分は、実質的に同じである請求項１に記載の方法。
  6. 前記方法は、前記ウエハー上で検出された実際の欠陥のすべてのグループに対して別個に実行され、かつ前記すべての各グループ内の前記各実際の欠陥の位置近傍の前記ウエハー上の前記設計の部分は、実質的に同じである請求項１に記載の方法。
  7. 前記方法は、ユーザーの介入無しに実行される請求項１に記載の方法。
  8. 前記実際の欠陥は前記ウエハー上の層の検査により検出され、前記ランダムに発生した欠陥は前記ウエハー上の前記層に対する検査レシピに対して一旦発生し、かつ複数ウエハーの前記層上で検出される欠陥に対して前記検査レシピを使用して前記方法を実行するために使用される請求項１に記載の方法。
  9. 請求項１に記載の方法であって、
    前記判断するステップは、
    前記グループ内の前記実際の欠陥の前記数が前記グループ内の前記ランダムに発生した欠陥の前記数よりも多い場合、前記グループ内の前記実際の欠陥は潜在的にシステム的な欠陥であると判断するステップと、
    前記グループ内の前記実際の欠陥の前記数が前記グループ内の前記ランダムに発生した欠陥の前記数よりも多くない場合、前記グループ内の前記実際の欠陥は潜在的にランダムな欠陥であると判断するステップと
    を含む方法。
  10. 請求項１に記載の方法であって、
    前記判断するステップは、
    前記グループ内の前記実際の欠陥の前記数が前記グループ内の前記ランダムに発生した欠陥の前記数よりも統計的に多い場合、前記グループ内の前記実際の欠陥は潜在的にシステム的な欠陥であると判断するステップと、
    前記グループ内の前記実際の欠陥の前記数が前記グループ内の前記ランダムに発生した欠陥の前記数よりも統計的に多くない場合、前記グループ内の前記実際の欠陥は潜在的にランダムな欠陥であると判断するステップと
    を含む方法。
  11. 請求項１に記載の方法であって、更に、
    前記比較するステップの前に、前記ウエハー上で検出された前記実際の欠陥の総数および前記ランダムに発生した欠陥の総数に基づいて、前記グループ内の前記ランダムに発生した欠陥の前記数を、前記グループ内の前記実際の欠陥の前記数に対して正規化するステップを含む方法。
  12. 請求項１に記載の方法であって、更に、
    前記グループ内の前記実際の欠陥の前記数を異なるグループ内で異なるランダムに発生した数と比較するステップであって、前記グループ内の各前記実際の欠陥と前記異なるグループ内の各前記異なるランダムに発生した欠陥との前記位置近傍のウエハー上の前記設計の部分が実質的に同じであり、前記ランダムに発生した欠陥と前記異なるランダムに発生した欠陥とは別個に発生する比較するステップを含み、
    前記判断するステップは、前記グループ内の前記実際の欠陥の前記数を前記グループ内の前記ランダムに発生した欠陥の前記数および前記グループ内の前記異なるランダムに発生した欠陥の前記数と比較するステップに基づいて、前記グループ内の前記実際の欠陥は潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するステップを含む
    方法。
  13. 実際の欠陥のグループが潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用するための、ランダムに発生した欠陥の一組のグループを生成するためのコンピューターに実装された方法であって、
    少なくともウエハーの部分である検査された領域に対応する領域にわたる異なる位置で一組の欠陥をランダムに発生するステップと、
    前記一組のランダムに発生した欠陥を、各前記グループ内の前記ランダムに発生した欠陥の位置近傍の前記ウエハー上の設計の部分が実質的に同じとなるようにグループ分けするステップと、
    各前記グループ内の前記ランダムに発生した欠陥の数を判断するステップと
    を含み、対応するグループの実際の欠陥が潜在的にシステム的な欠陥であるか、またはランダムな欠陥であるかを判断するために、前記グループ内の前記ランダムに発生した欠陥の前記数を前記対応するグループ内の前記実際の欠陥の数と比較することができる方法。
  14. 前記方法は、異なる組のランダムに発生した欠陥に対する追加的な数を判断するために２回以上実行され、前記対応するグループ内の前記実際の欠陥が潜在的にシステム的な欠陥であるかまたは潜在的にランダムな欠陥であるかを判断するために、前記数および前記追加的な数を前記対応するグループ内の前記実際の欠陥の前記数と比較することができる請求項１３に記載の方法。
  15. 前記方法は、異なる一組のランダムに発生した欠陥に対する追加的な数を判断するために２回以上実行され、かつ前記方法は、前記ランダムに発生するステップを認証するために前記追加的な数を使用するステップをさらに含む請求項１３に記載の方法。
  16. 前記一組の欠陥をランダムに発生するステップは、確率的シミュレーションを使用して前記一組の欠陥をランダムに発生するステップを含む請求項１３に記載の方法。
  17. 前記一組の欠陥をランダムに発生するステップは、前記領域にわたるグリッド内に配設した位置に前記欠陥をランダムに発生するステップを含む請求項１３に記載の方法。
  18. 前記一組の欠陥をランダムに発生するステップは、前記領域にわたる実質的に均一な分布を有する位置に前記欠陥をランダムに発生するステップを含む請求項１３に記載の方法。
  19. 前記一組の欠陥をランダムに発生するステップは、各前記グループ内の前記ランダムに発生する欠陥の頻度が、前記領域にわたり各前記グループ内で前記ランダムに発生した欠陥の前記位置近傍の前記設計の前記部分の頻度にほぼ等しいように実行される請求項１３に記載の方法。
  20. 少なくとも前記ウエハーの前記一部の前記検査された領域は、前記ウエハー上のダイの検査された領域とほぼ等しい請求項１３に記載の方法。
  21. 前記一組のランダムに発生した欠陥に対するパレート図を作成するステップをさらに含み、前記一組の前記ランダムに発生した欠陥に対する前記パレート図を前記実際の欠陥に対するパレート図に対して比較することにより、前記ランダムに発生した欠陥の前記数を前記対応するグループ内の前記実際の欠陥の前記数と比較することができる請求項１３に記載の方法。
  22. 実際の欠陥に対応するグループが潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断するために使用するための、ランダムに発生した欠陥の正規化された一組のグループを生成するためのコンピューターに実装された方法であって、
    ウエハーの層上で検出されたすべての実際の欠陥の総数を判断するステップと、
    前記ウエハー上で検出されたすべての前記実際の欠陥の前記総数に基づき、グループ内のランダムに発生した欠陥の数を対応するグループ内の前記実際の欠陥の数に対して正規化するステップと
    を含み、各前記グループ内の前記ランダムに発生した欠陥の位置近傍の前記ウエハー上の設計の部分が実質的に同じであり、前記実際の欠陥の前記対応するグループは潜在的にシステム的な欠陥であるかまたは潜在的にランダムな欠陥であるかを判断するために、前記グループ内の前記ランダムに発生した欠陥の前記正規化された数は前記対応するグループ内の前記実際の欠陥の数と比較できる方法。
JP2010521995A 2007-08-20 2008-08-20 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 Active JP5425779B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95682307P 2007-08-20 2007-08-20
US60/956,823 2007-08-20
PCT/US2008/073706 WO2009026358A1 (en) 2007-08-20 2008-08-20 Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects

Publications (2)

Publication Number Publication Date
JP2010537199A true JP2010537199A (ja) 2010-12-02
JP5425779B2 JP5425779B2 (ja) 2014-02-26

Family

ID=40378614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010521995A Active JP5425779B2 (ja) 2007-08-20 2008-08-20 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法

Country Status (6)

Country Link
US (1) US7975245B2 (ja)
JP (1) JP5425779B2 (ja)
KR (1) KR101448971B1 (ja)
CN (1) CN101785009B (ja)
TW (1) TWI469235B (ja)
WO (1) WO2009026358A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517312A (ja) * 2011-06-08 2014-07-17 ケーエルエー−テンカー コーポレイション 欠陥に関係する用途のための三次元表現の使用
JP2015512051A (ja) * 2012-03-08 2015-04-23 ケーエルエー−テンカー コーポレイション システム的欠陥フィルターによるレチクル欠陥検査

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP5427609B2 (ja) 2006-12-19 2014-02-26 ケーエルエー−テンカー・コーポレーション 検査レシピ作成システムおよびその方法
US8194968B2 (en) * 2007-01-05 2012-06-05 Kla-Tencor Corp. Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7796804B2 (en) 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
EP2255307A1 (en) * 2008-02-21 2010-12-01 Mentor Graphics Corporation Identifying the cause of a yield excursion through the statistical analysis of scan diagnosis results
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
WO2010014609A2 (en) 2008-07-28 2010-02-04 Kla-Tencor Corporation Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
JP2010133929A (ja) * 2008-10-28 2010-06-17 Toshiba Corp 欠陥解析装置，および欠陥解析方法
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) * 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
TWI400652B (zh) * 2009-06-11 2013-07-01 Insyde Software Corp Dual operating system parallel processing methods, recording media and computer program products
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
US8594963B2 (en) * 2010-09-01 2013-11-26 Macronix International Co., Ltd. In-line inspection yield prediction system
JP2012155179A (ja) * 2011-01-27 2012-08-16 Toshiba Corp 欠陥検査支援装置、欠陥検査支援方法
US8656323B2 (en) * 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US8930782B2 (en) * 2011-05-16 2015-01-06 Mentor Graphics Corporation Root cause distribution determination based on layout aware scan diagnosis results
US8669523B2 (en) * 2011-05-25 2014-03-11 Kla-Tencor Corporation Contour-based defect detection using an inspection apparatus
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
CN104114999B (zh) * 2011-09-27 2017-06-09 科磊股份有限公司 高吞吐量薄膜特性化及缺陷检测
US9277186B2 (en) * 2012-01-18 2016-03-01 Kla-Tencor Corp. Generating a wafer inspection process using bit failures and virtual inspection
US8831334B2 (en) 2012-01-20 2014-09-09 Kla-Tencor Corp. Segmentation for wafer inspection
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9057965B2 (en) * 2012-12-03 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a set of defect candidates for wafer
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9202763B2 (en) 2013-01-16 2015-12-01 Kabushiki Kaisha Toshiba Defect pattern evaluation method, defect pattern evaluation apparatus, and recording media
KR102019534B1 (ko) 2013-02-01 2019-09-09 케이엘에이 코포레이션 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
US9865512B2 (en) * 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9142014B2 (en) * 2013-05-30 2015-09-22 Dmo Systems Limited System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
CN103279409A (zh) * 2013-06-03 2013-09-04 上海华力微电子有限公司 比特失效模式统计方法及装置
US9292652B2 (en) * 2014-05-06 2016-03-22 International Business Machines Corporation Generic design rule checking (DRC) test case extraction
US9400865B2 (en) * 2014-06-13 2016-07-26 Kla-Tencor Corp. Extracting comprehensive design guidance for in-line process control tools and methods
US9767548B2 (en) 2015-04-24 2017-09-19 Kla-Tencor Corp. Outlier detection on pattern of interest image populations
US10346740B2 (en) * 2016-06-01 2019-07-09 Kla-Tencor Corp. Systems and methods incorporating a neural network and a forward physical model for semiconductor applications
CN107688527B (zh) * 2016-08-05 2020-08-07 华为技术有限公司 缺陷显示方法及装置
KR102599657B1 (ko) * 2016-08-17 2023-11-08 삼성전자주식회사 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
US10190991B2 (en) * 2016-11-03 2019-01-29 Applied Materials Israel Ltd. Method for adaptive sampling in examining an object and system thereof
US10133838B2 (en) * 2017-01-30 2018-11-20 Dongfang Jingyuan Electron Limited Guided defect detection of integrated circuits
US10262408B2 (en) * 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
US10620135B2 (en) 2017-07-19 2020-04-14 Kla-Tencor Corp. Identifying a source of nuisance defects on a wafer
US10460434B2 (en) 2017-08-22 2019-10-29 Applied Materials Israel Ltd. Method of defect detection and system thereof
US10818001B2 (en) * 2018-09-07 2020-10-27 Kla-Tencor Corporation Using stochastic failure metrics in semiconductor manufacturing
US11600505B2 (en) 2018-10-31 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for systematic physical failure analysis (PFA) fault localization
US11475556B2 (en) 2019-05-30 2022-10-18 Bruker Nano, Inc. Method and apparatus for rapidly classifying defects in subcomponents of manufactured component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515464A (ja) * 2002-12-11 2006-05-25 ピー・デイ・エフ　ソリユーシヨンズ　インコーポレイテツド 集積回路上の電気的故障を高速位置決めするシステムおよび方法
US20070156379A1 (en) * 2005-11-18 2007-07-05 Ashok Kulkarni Methods and systems for utilizing design data in combination with inspection data
JP2009010286A (ja) * 2007-06-29 2009-01-15 Hitachi High-Technologies Corp 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム
JP2010522972A (ja) * 2006-12-06 2010-07-08 ケーエルエー−テンカー・コーポレーション 欠陥レビューの間にレビューされるべきウェーハ上の位置を決定する方法、設計、欠陥レビュー・ツールおよびシステム

Family Cites Families (307)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495269A (en) * 1966-12-19 1970-02-10 Xerox Corp Electrographic recording method and apparatus with inert gaseous discharge ionization and acceleration gaps
US3496352A (en) * 1967-06-05 1970-02-17 Xerox Corp Self-cleaning corona generating apparatus
US3909602A (en) 1973-09-27 1975-09-30 California Inst Of Techn Automatic visual inspection system for microelectronics
US4015203A (en) * 1975-12-31 1977-03-29 International Business Machines Corporation Contactless LSI junction leakage testing method
US4247203A (en) * 1978-04-03 1981-01-27 Kla Instrument Corporation Automatic photomask inspection system and apparatus
US4347001A (en) 1978-04-03 1982-08-31 Kla Instruments Corporation Automatic photomask inspection system and apparatus
FR2473789A1 (fr) 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
US4378159A (en) * 1981-03-30 1983-03-29 Tencor Instruments Scanning contaminant and defect detector
US4448532A (en) 1981-03-31 1984-05-15 Kla Instruments Corporation Automatic photomask inspection method and system
US4926489A (en) 1983-03-11 1990-05-15 Kla Instruments Corporation Reticle inspection system
US4579455A (en) * 1983-05-09 1986-04-01 Kla Instruments Corporation Photomask inspection apparatus and method with improved defect detection
US4532650A (en) 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
US4555798A (en) 1983-06-20 1985-11-26 Kla Instruments Corporation Automatic system and method for inspecting hole quality
US4578810A (en) * 1983-08-08 1986-03-25 Itek Corporation System for printed circuit board defect detection
JPS6062122A (ja) * 1983-09-16 1985-04-10 Fujitsu Ltd マスクパターンの露光方法
US4599558A (en) 1983-12-14 1986-07-08 Ibm Photovoltaic imaging for large area semiconductors
US4595289A (en) 1984-01-25 1986-06-17 At&T Bell Laboratories Inspection system utilizing dark-field illumination
JPS60263807A (ja) * 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
US4633504A (en) 1984-06-28 1986-12-30 Kla Instruments Corporation Automatic photomask inspection system having image enhancement means
US4817123A (en) * 1984-09-21 1989-03-28 Picker International Digital radiography detector resolution improvement
US4734721A (en) * 1985-10-04 1988-03-29 Markem Corporation Electrostatic printer utilizing dehumidified air
US4641967A (en) * 1985-10-11 1987-02-10 Tencor Instruments Particle position correlator and correlation method for a surface scanner
US4928313A (en) 1985-10-25 1990-05-22 Synthetic Vision Systems, Inc. Method and system for automatically visually inspecting an article
US5046109A (en) 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
US4814829A (en) * 1986-06-12 1989-03-21 Canon Kabushiki Kaisha Projection exposure apparatus
US4805123B1 (en) * 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems
US4758094A (en) 1987-05-15 1988-07-19 Kla Instruments Corp. Process and apparatus for in-situ qualification of master patterns used in patterning systems
US4766324A (en) 1987-08-07 1988-08-23 Tencor Instruments Particle detection method including comparison between sequential scans
US4812756A (en) * 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
US4845558A (en) 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
US4877326A (en) 1988-02-19 1989-10-31 Kla Instruments Corporation Method and apparatus for optical inspection of substrates
US5054097A (en) 1988-11-23 1991-10-01 Schlumberger Technologies, Inc. Methods and apparatus for alignment of images
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5124927A (en) 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
JP3707172B2 (ja) * 1996-01-24 2005-10-19 富士ゼロックス株式会社 画像読取装置
US5189481A (en) * 1991-07-26 1993-02-23 Tencor Instruments Particle detector for rough surfaces
US5563702A (en) * 1991-08-22 1996-10-08 Kla Instruments Corporation Automated photomask inspection apparatus and method
DE69208413T2 (de) * 1991-08-22 1996-11-14 Kla Instr Corp Gerät zur automatischen Prüfung von Photomaske
WO1993017694A1 (en) 1992-03-09 1993-09-16 San Diego Regional Cancer Center An anti-idiotypic antibody and its use in diagnosis and in therapy in hiv-related disease
US6205259B1 (en) 1992-04-09 2001-03-20 Olympus Optical Co., Ltd. Image processing apparatus
JP2667940B2 (ja) * 1992-04-27 1997-10-27 三菱電機株式会社 マスク検査方法およびマスク検出装置
JP3730263B2 (ja) 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
JP3212389B2 (ja) 1992-10-26 2001-09-25 株式会社キリンテクノシステム 固体上の異物検査方法
KR100300618B1 (ko) 1992-12-25 2001-11-22 오노 시게오 노광방법,노광장치,및그장치를사용하는디바이스제조방법
US5448053A (en) * 1993-03-01 1995-09-05 Rhoads; Geoffrey B. Method and apparatus for wide field distortion-compensated imaging
US5355212A (en) 1993-07-19 1994-10-11 Tencor Instruments Process for inspecting patterned wafers
US5453844A (en) 1993-07-21 1995-09-26 The University Of Rochester Image data coding and compression system utilizing controlled blurring
US5497381A (en) * 1993-10-15 1996-03-05 Analog Devices, Inc. Bitstream defect analysis method for integrated circuits
US5544256A (en) 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
US5500607A (en) 1993-12-22 1996-03-19 International Business Machines Corporation Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer
US5696835A (en) 1994-01-21 1997-12-09 Texas Instruments Incorporated Apparatus and method for aligning and measuring misregistration
US5553168A (en) 1994-01-21 1996-09-03 Texas Instruments Incorporated System and method for recognizing visual indicia
US5572608A (en) 1994-08-24 1996-11-05 International Business Machines Corporation Sinc filter in linear lumen space for scanner
US5608538A (en) * 1994-08-24 1997-03-04 International Business Machines Corporation Scan line queuing for high performance image correction
US5528153A (en) 1994-11-07 1996-06-18 Texas Instruments Incorporated Method for non-destructive, non-contact measurement of dielectric constant of thin films
US6014461A (en) * 1994-11-30 2000-01-11 Texas Instruments Incorporated Apparatus and method for automatic knowlege-based object identification
US5694478A (en) 1994-12-15 1997-12-02 Minnesota Mining And Manufacturing Company Method and apparatus for detecting and identifying microbial colonies
US5948972A (en) 1994-12-22 1999-09-07 Kla-Tencor Corporation Dual stage instrument for scanning a specimen
CA2139182A1 (en) 1994-12-28 1996-06-29 Paul Chevrette Method and system for fast microscanning
US5661408A (en) 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US5991699A (en) 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5644223A (en) 1995-05-12 1997-07-01 International Business Machines Corporation Uniform density charge deposit source
TW341664B (en) 1995-05-12 1998-10-01 Ibm Photovoltaic oxide charge measurement probe technique
US5485091A (en) * 1995-05-12 1996-01-16 International Business Machines Corporation Contactless electrical thin oxide measurements
US6288780B1 (en) * 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US5594247A (en) * 1995-07-07 1997-01-14 Keithley Instruments, Inc. Apparatus and method for depositing charge on a semiconductor wafer
US5773989A (en) 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US5621519A (en) * 1995-07-31 1997-04-15 Neopath, Inc. Imaging system transfer function control method and apparatus
US5619548A (en) * 1995-08-11 1997-04-08 Oryx Instruments And Materials Corp. X-ray thickness gauge
EP0853856B1 (en) 1995-10-02 2004-12-22 KLA-Tencor Corporation Alignment correction prior to image sampling in inspection systems
US5754678A (en) 1996-01-17 1998-05-19 Photon Dynamics, Inc. Substrate inspection apparatus and method
JPH09320505A (ja) 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
US5673208A (en) * 1996-04-11 1997-09-30 Micron Technology, Inc. Focus spot detection method and system
US5917332A (en) * 1996-05-09 1999-06-29 Advanced Micro Devices, Inc. Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
US5742658A (en) * 1996-05-23 1998-04-21 Advanced Micro Devices, Inc. Apparatus and method for determining the elemental compositions and relative locations of particles on the surface of a semiconductor wafer
US6091846A (en) 1996-05-31 2000-07-18 Texas Instruments Incorporated Method and system for anomaly detection
US6205239B1 (en) * 1996-05-31 2001-03-20 Texas Instruments Incorporated System and method for circuit repair
US6246787B1 (en) 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
US5822218A (en) * 1996-08-27 1998-10-13 Clemson University Systems, methods and computer program products for prediction of defect-related failures in integrated circuits
US5767693A (en) 1996-09-04 1998-06-16 Smithley Instruments, Inc. Method and apparatus for measurement of mobile charges with a corona screen gun
US6076465A (en) 1996-09-20 2000-06-20 Kla-Tencor Corporation System and method for determining reticle defect printability
KR100200734B1 (ko) * 1996-10-10 1999-06-15 윤종용 에어리얼 이미지 측정 장치 및 방법
US5866806A (en) * 1996-10-11 1999-02-02 Kla-Tencor Corporation System for locating a feature of a surface
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US6259960B1 (en) 1996-11-01 2001-07-10 Joel Ltd. Part-inspecting system
US5852232A (en) 1997-01-02 1998-12-22 Kla-Tencor Corporation Acoustic sensor as proximity detector
US5955661A (en) 1997-01-06 1999-09-21 Kla-Tencor Corporation Optical profilometer combined with stylus probe measurement device
US5795685A (en) 1997-01-14 1998-08-18 International Business Machines Corporation Simple repair method for phase shifting masks
US5889593A (en) * 1997-02-26 1999-03-30 Kla Instruments Corporation Optical system and method for angle-dependent reflection or transmission measurement
US5980187A (en) 1997-04-16 1999-11-09 Kla-Tencor Corporation Mechanism for transporting semiconductor-process masks
US6121783A (en) 1997-04-22 2000-09-19 Horner; Gregory S. Method and apparatus for establishing electrical contact between a wafer and a chuck
US6097196A (en) * 1997-04-23 2000-08-01 Verkuil; Roger L. Non-contact tunnelling field measurement for a semiconductor oxide layer
US6078738A (en) 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
KR100308811B1 (ko) 1997-05-10 2001-12-15 박종섭 Gps를이용한시간및주파수발생장치의시간오차개선방법
US6201999B1 (en) * 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
US6011404A (en) * 1997-07-03 2000-01-04 Lucent Technologies Inc. System and method for determining near--surface lifetimes and the tunneling field of a dielectric in a semiconductor
US6072320A (en) 1997-07-30 2000-06-06 Verkuil; Roger L. Product wafer junction leakage measurement using light and eddy current
US6104206A (en) 1997-08-05 2000-08-15 Verkuil; Roger L. Product wafer junction leakage measurement using corona and a kelvin probe
US5834941A (en) 1997-08-11 1998-11-10 Keithley Instruments, Inc. Mobile charge measurement using corona charge and ultraviolet light
US6191605B1 (en) * 1997-08-18 2001-02-20 Tom G. Miller Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
US7107571B2 (en) * 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
US6578188B1 (en) * 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US6470489B1 (en) 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US5965306A (en) 1997-10-15 1999-10-12 International Business Machines Corporation Method of determining the printability of photomask defects
US5874733A (en) * 1997-10-16 1999-02-23 Raytheon Company Convergent beam scanner linearizing method and apparatus
US6097887A (en) 1997-10-27 2000-08-01 Kla-Tencor Corporation Software system and method for graphically building customized recipe flowcharts
US6233719B1 (en) 1997-10-27 2001-05-15 Kla-Tencor Corporation System and method for analyzing semiconductor production data
US6104835A (en) 1997-11-14 2000-08-15 Kla-Tencor Corporation Automatic knowledge database generation for classifying objects and systems therefor
JPH11162832A (ja) 1997-11-25 1999-06-18 Nikon Corp 走査露光方法及び走査型露光装置
US5999003A (en) * 1997-12-12 1999-12-07 Advanced Micro Devices, Inc. Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification
US6614520B1 (en) 1997-12-18 2003-09-02 Kla-Tencor Corporation Method for inspecting a reticle
US6060709A (en) 1997-12-31 2000-05-09 Verkuil; Roger L. Apparatus and method for depositing uniform charge on a thin oxide semiconductor wafer
US6122017A (en) 1998-01-22 2000-09-19 Hewlett-Packard Company Method for providing motion-compensated multi-field enhancement of still images from video
US6175645B1 (en) * 1998-01-22 2001-01-16 Applied Materials, Inc. Optical inspection method and apparatus
US6171737B1 (en) * 1998-02-03 2001-01-09 Advanced Micro Devices, Inc. Low cost application of oxide test wafer for defect monitor in photolithography process
US5932377A (en) 1998-02-24 1999-08-03 International Business Machines Corporation Exact transmission balanced alternating phase-shifting mask for photolithography
US6091845A (en) 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask
US6091257A (en) 1998-02-26 2000-07-18 Verkuil; Roger L. Vacuum activated backside contact
US6282309B1 (en) 1998-05-29 2001-08-28 Kla-Tencor Corporation Enhanced sensitivity automated photomask inspection system
US6137570A (en) 1998-06-30 2000-10-24 Kla-Tencor Corporation System and method for analyzing topological features on a surface
JP2000089148A (ja) 1998-07-13 2000-03-31 Canon Inc 光走査装置及びそれを用いた画像形成装置
US6324298B1 (en) 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US6266437B1 (en) 1998-09-04 2001-07-24 Sandia Corporation Sequential detection of web defects
US6466314B1 (en) 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
US6040912A (en) 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
US6122046A (en) 1998-10-02 2000-09-19 Applied Materials, Inc. Dual resolution combined laser spot scanning and area imaging inspection
US6535628B2 (en) * 1998-10-15 2003-03-18 Applied Materials, Inc. Detection of wafer fragments in a wafer processing apparatus
US6393602B1 (en) * 1998-10-21 2002-05-21 Texas Instruments Incorporated Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers
JP3860347B2 (ja) 1998-10-30 2006-12-20 富士通株式会社 リンク処理装置
US6248486B1 (en) 1998-11-23 2001-06-19 U.S. Philips Corporation Method of detecting aberrations of an optical imaging system
US6476913B1 (en) 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
US6529621B1 (en) 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6373975B1 (en) * 1999-01-25 2002-04-16 International Business Machines Corporation Error checking of simulated printed images with process window effects included
US7106895B1 (en) 1999-05-05 2006-09-12 Kla-Tencor Method and apparatus for inspecting reticles implementing parallel processing
US6842225B1 (en) * 1999-05-07 2005-01-11 Nikon Corporation Exposure apparatus, microdevice, photomask, method of exposure, and method of production of device
JP2002544555A (ja) * 1999-05-18 2002-12-24 アプライド マテリアルズ インコーポレイテッド マスターとの比較による物品の検査方法および装置
US6526164B1 (en) * 1999-05-27 2003-02-25 International Business Machines Corporation Intelligent photomask disposition
US6922482B1 (en) 1999-06-15 2005-07-26 Applied Materials, Inc. Hybrid invariant adaptive automatic defect classification
US6407373B1 (en) 1999-06-15 2002-06-18 Applied Materials, Inc. Apparatus and method for reviewing defects on an object
KR100702741B1 (ko) 1999-06-29 2007-04-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 장치 제조를 위한 집적식 임계치수 제어
WO2001003380A1 (fr) * 1999-07-02 2001-01-11 Fujitsu Limited Dispositif d'attribution de services
US6776692B1 (en) 1999-07-09 2004-08-17 Applied Materials Inc. Closed-loop control of wafer polishing in a chemical mechanical polishing system
US6466895B1 (en) 1999-07-16 2002-10-15 Applied Materials, Inc. Defect reference system automatic pattern classification
US6248485B1 (en) 1999-07-19 2001-06-19 Lucent Technologies Inc. Method for controlling a process for patterning a feature in a photoresist
US6466315B1 (en) 1999-09-03 2002-10-15 Applied Materials, Inc. Method and system for reticle inspection by photolithography simulation
US20020144230A1 (en) 1999-09-22 2002-10-03 Dupont Photomasks, Inc. System and method for correcting design rule violations in a mask layout file
US6268093B1 (en) 1999-10-13 2001-07-31 Applied Materials, Inc. Method for reticle inspection using aerial imaging
FR2801673B1 (fr) * 1999-11-26 2001-12-28 Pechiney Aluminium Procede de mesure du degre et de l'homogeneite de calcination des alumines
US7190292B2 (en) 1999-11-29 2007-03-13 Bizjak Karl M Input level adjust system and method
US6738954B1 (en) * 1999-12-08 2004-05-18 International Business Machines Corporation Method for prediction random defect yields of integrated circuits with accuracy and computation time controls
US6445199B1 (en) 1999-12-14 2002-09-03 Kla-Tencor Corporation Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US6771806B1 (en) 1999-12-14 2004-08-03 Kla-Tencor Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6701004B1 (en) * 1999-12-22 2004-03-02 Intel Corporation Detecting defects on photomasks
US6778695B1 (en) 1999-12-23 2004-08-17 Franklin M. Schellenberg Design-based reticle defect prioritization
US7120285B1 (en) 2000-02-29 2006-10-10 Advanced Micro Devices, Inc. Method for evaluation of reticle image using aerial image simulator
US6451690B1 (en) 2000-03-13 2002-09-17 Matsushita Electronics Corporation Method of forming electrode structure and method of fabricating semiconductor device
US6482557B1 (en) * 2000-03-24 2002-11-19 Dupont Photomasks, Inc. Method and apparatus for evaluating the runability of a photomask inspection tool
US6569691B1 (en) 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
US6759255B2 (en) 2000-05-10 2004-07-06 Kla-Tencor Technologies Corp. Method and system for detecting metal contamination on a semiconductor wafer
US6425113B1 (en) 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
EP1296351A4 (en) * 2000-06-27 2009-09-23 Ebara Corp INVESTIGATION DEVICE FOR LOADED PARTICLE RAYS AND METHOD FOR PRODUCING A COMPONENT ELEVATED WITH THIS INSPECTION DEVICE
US6636301B1 (en) 2000-08-10 2003-10-21 Kla-Tencor Corporation Multiple beam inspection apparatus and method
US6634018B2 (en) * 2000-08-24 2003-10-14 Texas Instruments Incorporated Optical proximity correction
JP2002071575A (ja) 2000-09-04 2002-03-08 Matsushita Electric Ind Co Ltd 欠陥検査解析方法および欠陥検査解析システム
TW513772B (en) 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
DE10044257A1 (de) 2000-09-07 2002-04-11 Infineon Technologies Ag Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme
US6513151B1 (en) * 2000-09-14 2003-01-28 Advanced Micro Devices, Inc. Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation
US6593152B2 (en) 2000-11-02 2003-07-15 Ebara Corporation Electron beam apparatus and method of manufacturing semiconductor device using the apparatus
US6857116B1 (en) 2000-11-15 2005-02-15 Reshape, Inc. Optimization of abutted-pin hierarchical physical design
US6753954B2 (en) 2000-12-06 2004-06-22 Asml Masktools B.V. Method and apparatus for detecting aberrations in a projection lens utilized for projection optics
US6602728B1 (en) 2001-01-05 2003-08-05 International Business Machines Corporation Method for generating a proximity model based on proximity rules
US6680621B2 (en) * 2001-01-26 2004-01-20 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
US6597193B2 (en) 2001-01-26 2003-07-22 Semiconductor Diagnostics, Inc. Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current
AU2002247317A1 (en) * 2001-03-12 2002-09-24 Pdf Solutions, Inc. Extraction method of defect density and size distributions
US6873720B2 (en) 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP3973372B2 (ja) 2001-03-23 2007-09-12 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
US6605478B2 (en) 2001-03-30 2003-08-12 Appleid Materials, Inc, Kill index analysis for automatic defect classification in semiconductor wafers
US6665065B1 (en) 2001-04-09 2003-12-16 Advanced Micro Devices, Inc. Defect detection in pellicized reticles via exposure at short wavelengths
JP4038356B2 (ja) 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP4266082B2 (ja) 2001-04-26 2009-05-20 株式会社東芝 露光用マスクパターンの検査方法
JP4199939B2 (ja) 2001-04-27 2008-12-24 株式会社日立製作所 半導体検査システム
JP2002353099A (ja) 2001-05-22 2002-12-06 Canon Inc 位置検出方法及び装置及び露光装置及びデバイス製造方法
US20020186878A1 (en) 2001-06-07 2002-12-12 Hoon Tan Seow System and method for multiple image analysis
US6779159B2 (en) 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
JP3551163B2 (ja) 2001-06-08 2004-08-04 三菱住友シリコン株式会社 欠陥検査方法及び欠陥検査装置
US6581193B1 (en) 2001-06-13 2003-06-17 Kla-Tencor Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy
US7382447B2 (en) * 2001-06-26 2008-06-03 Kla-Tencor Technologies Corporation Method for determining lithographic focus and exposure
US20030014146A1 (en) * 2001-07-12 2003-01-16 Kabushiki Kaisha Toshiba Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
US6593748B1 (en) 2001-07-12 2003-07-15 Advanced Micro Devices, Inc. Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4122735B2 (ja) * 2001-07-24 2008-07-23 株式会社日立製作所 半導体デバイスの検査方法および検査条件設定方法
US7030997B2 (en) 2001-09-11 2006-04-18 The Regents Of The University Of California Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis
KR100845067B1 (ko) * 2001-09-12 2008-07-09 마쯔시다덴기산교 가부시키가이샤 화상 부호화 방법 및 화상 복호화 방법
JP3870052B2 (ja) 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP3955450B2 (ja) * 2001-09-27 2007-08-08 株式会社ルネサステクノロジ 試料検査方法
US6670082B2 (en) 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US6751519B1 (en) 2001-10-25 2004-06-15 Kla-Tencor Technologies Corporation Methods and systems for predicting IC chip yield
US6948141B1 (en) 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
US6918101B1 (en) 2001-10-25 2005-07-12 Kla -Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
WO2003036549A1 (en) 2001-10-25 2003-05-01 Kla-Tencor Technologies Corporation Apparatus and methods for managing reliability of semiconductor devices
US6734696B2 (en) 2001-11-01 2004-05-11 Kla-Tencor Technologies Corp. Non-contact hysteresis measurements of insulating films
JP2003151483A (ja) 2001-11-19 2003-05-23 Hitachi Ltd 荷電粒子線を用いた回路パターン用基板検査装置および基板検査方法
US6886153B1 (en) 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
US6658640B2 (en) 2001-12-26 2003-12-02 Numerical Technologies, Inc. Simulation-based feed forward process control
US6789032B2 (en) 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US6906305B2 (en) 2002-01-08 2005-06-14 Brion Technologies, Inc. System and method for aerial image sensing
US7236847B2 (en) 2002-01-16 2007-06-26 Kla-Tencor Technologies Corp. Systems and methods for closed loop defect reduction
US6691052B1 (en) * 2002-01-30 2004-02-10 Kla-Tencor Corporation Apparatus and methods for generating an inspection reference pattern
JP3629244B2 (ja) 2002-02-19 2005-03-16 本多エレクトロン株式会社 ウエーハ用検査装置
US7257247B2 (en) 2002-02-21 2007-08-14 International Business Machines Corporation Mask defect analysis system
US20030223639A1 (en) 2002-03-05 2003-12-04 Vladimir Shlain Calibration and recognition of materials in technical images using specific and non-specific features
US20030192015A1 (en) 2002-04-04 2003-10-09 Numerical Technologies, Inc. Method and apparatus to facilitate test pattern design for model calibration and proximity correction
US6966047B1 (en) 2002-04-09 2005-11-15 Kla-Tencor Technologies Corporation Capturing designer intent in reticle inspection
US6642066B1 (en) 2002-05-15 2003-11-04 Advanced Micro Devices, Inc. Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
US20030229875A1 (en) 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US6828542B2 (en) 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7152215B2 (en) 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7363099B2 (en) 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US7393755B2 (en) 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7124386B2 (en) 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
EP1532670A4 (en) 2002-06-07 2007-09-12 Praesagus Inc CHARACTERIZATION AND REDUCTION OF VARIATION FOR INTEGRATED CIRCUITS
JP2004031709A (ja) * 2002-06-27 2004-01-29 Seiko Instruments Inc ウエハレス測長レシピ生成装置
US6777676B1 (en) 2002-07-05 2004-08-17 Kla-Tencor Technologies Corporation Non-destructive root cause analysis on blocked contact or via
JP4073265B2 (ja) 2002-07-09 2008-04-09 富士通株式会社 検査装置及び検査方法
US7012438B1 (en) * 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
WO2004008246A2 (en) 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask writing
US7231628B2 (en) 2002-07-12 2007-06-12 Cadence Design Systems, Inc. Method and system for context-specific mask inspection
US6902855B2 (en) 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
US7418124B2 (en) 2002-07-15 2008-08-26 Kla-Tencor Technologies Corp. Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
US6775818B2 (en) 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
US6784446B1 (en) 2002-08-29 2004-08-31 Advanced Micro Devices, Inc. Reticle defect printability verification by resist latent image comparison
US20040049722A1 (en) 2002-09-09 2004-03-11 Kabushiki Kaisha Toshiba Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US7043071B2 (en) * 2002-09-13 2006-05-09 Synopsys, Inc. Soft defect printability simulation and analysis for masks
KR100474571B1 (ko) * 2002-09-23 2005-03-10 삼성전자주식회사 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치
US7061625B1 (en) 2002-09-27 2006-06-13 Kla-Tencor Technologies Corporation Method and apparatus using interferometric metrology for high aspect ratio inspection
US7027143B1 (en) 2002-10-15 2006-04-11 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging at off-stepper wavelengths
US7379175B1 (en) 2002-10-15 2008-05-27 Kla-Tencor Technologies Corp. Methods and systems for reticle inspection and defect review using aerial imaging
US7123356B1 (en) 2002-10-15 2006-10-17 Kla-Tencor Technologies Corp. Methods and systems for inspecting reticles using aerial imaging and die-to-database detection
US6807503B2 (en) 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
US7386839B1 (en) 2002-11-06 2008-06-10 Valery Golender System and method for troubleshooting software configuration problems using application tracing
US7457736B2 (en) 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
AU2003299606A1 (en) * 2002-12-13 2004-07-09 Bruce W. Smith Method for aberration detection and measurement
US6882745B2 (en) * 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
US7162071B2 (en) 2002-12-20 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Progressive self-learning defect review and classification method
US6718526B1 (en) * 2003-02-07 2004-04-06 Kla-Tencor Corporation Spatial signature analysis
US7030966B2 (en) 2003-02-11 2006-04-18 Asml Netherlands B.V. Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations
US7756320B2 (en) * 2003-03-12 2010-07-13 Hitachi High-Technologies Corporation Defect classification using a logical equation for high stage classification
JP3699960B2 (ja) 2003-03-14 2005-09-28 株式会社東芝 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法
US7053355B2 (en) * 2003-03-18 2006-05-30 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7508973B2 (en) 2003-03-28 2009-03-24 Hitachi High-Technologies Corporation Method of inspecting defects
US6859746B1 (en) * 2003-05-01 2005-02-22 Advanced Micro Devices, Inc. Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US7739064B1 (en) 2003-05-09 2010-06-15 Kla-Tencor Corporation Inline clustered defect reduction
JP2004340652A (ja) 2003-05-14 2004-12-02 Hitachi Ltd 欠陥検査装置および陽電子線応用装置
US6777147B1 (en) 2003-05-21 2004-08-17 International Business Machines Corporation Method for evaluating the effects of multiple exposure processes in lithography
US7346470B2 (en) 2003-06-10 2008-03-18 International Business Machines Corporation System for identification of defects on circuits or other arrayed products
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) * 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US6988045B2 (en) * 2003-08-04 2006-01-17 Advanced Micro Devices, Inc. Dynamic metrology sampling methods, and system for performing same
US7003758B2 (en) 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7103484B1 (en) 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
JP2005183907A (ja) 2003-11-26 2005-07-07 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置
JP4351522B2 (ja) 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
US8151220B2 (en) * 2003-12-04 2012-04-03 Kla-Tencor Technologies Corp. Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
KR101056142B1 (ko) 2004-01-29 2011-08-10 케이엘에이-텐코 코포레이션 레티클 설계 데이터의 결함을 검출하기 위한 컴퓨터로구현되는 방법
JP4426871B2 (ja) 2004-02-25 2010-03-03 エスアイアイ・ナノテクノロジー株式会社 Ｆｉｂ／ｓｅｍ複合装置の画像ノイズ除去
US7194709B2 (en) * 2004-03-05 2007-03-20 Keith John Brankner Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies
US7171334B2 (en) * 2004-06-01 2007-01-30 Brion Technologies, Inc. Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process
JP4347751B2 (ja) 2004-06-07 2009-10-21 株式会社アドバンテスト 不良解析システム及び不良箇所表示方法
US7207017B1 (en) 2004-06-10 2007-04-17 Advanced Micro Devices, Inc. Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
CN101027693B (zh) * 2004-08-09 2010-05-12 伯拉考国际股份公司 基于多个掩码的用于医学成像的像对准方法及设备
US7310796B2 (en) * 2004-08-27 2007-12-18 Applied Materials, Israel, Ltd. System and method for simulating an aerial image
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
JP4904034B2 (ja) * 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7142992B1 (en) 2004-09-30 2006-11-28 Kla-Tencor Technologies Corp. Flexible hybrid defect classification for semiconductor manufacturing
KR20180037323A (ko) 2004-10-12 2018-04-11 케이엘에이-텐코 코포레이션 표본 상의 결함들을 분류하기 위한 컴퓨터-구현 방법 및 시스템
US7729529B2 (en) 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
US7386418B2 (en) * 2004-12-13 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Yield analysis method
JP2006200972A (ja) 2005-01-19 2006-08-03 Tokyo Seimitsu Co Ltd 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
US7475382B2 (en) 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
US7813541B2 (en) 2005-02-28 2010-10-12 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers
US7804993B2 (en) 2005-02-28 2010-09-28 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers including alignment of the wafer images so as to induce the same smear in all images
US7496880B2 (en) 2005-03-17 2009-02-24 Synopsys, Inc. Method and apparatus for assessing the quality of a process model
US7760347B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Design-based method for grouping systematic defects in lithography pattern writing system
US7760929B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7444615B2 (en) 2005-05-31 2008-10-28 Invarium, Inc. Calibration on wafer sweet spots
US7853920B2 (en) 2005-06-03 2010-12-14 Asml Netherlands B.V. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US7564017B2 (en) 2005-06-03 2009-07-21 Brion Technologies, Inc. System and method for characterizing aerial image quality in a lithography system
US7501215B2 (en) 2005-06-28 2009-03-10 Asml Netherlands B.V. Device manufacturing method and a calibration substrate
US20070002322A1 (en) * 2005-06-30 2007-01-04 Yan Borodovsky Image inspection method
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7488933B2 (en) * 2005-08-05 2009-02-10 Brion Technologies, Inc. Method for lithography model calibration
EP1920369A2 (en) * 2005-08-08 2008-05-14 Brion Technologies, Inc. System and method for creating a focus-exposure model of a lithography process
US7749666B2 (en) * 2005-08-09 2010-07-06 Asml Netherlands B.V. System and method for measuring and analyzing lithographic parameters and determining optimal process corrections
KR100909474B1 (ko) 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP4203498B2 (ja) * 2005-09-22 2009-01-07 アドバンスド・マスク・インスペクション・テクノロジー株式会社 画像補正装置、パターン検査装置、画像補正方法、及び、パターン欠陥検査方法
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570800B2 (en) 2005-12-14 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for binning defects detected on a specimen
US7801353B2 (en) 2006-02-01 2010-09-21 Applied Materials Israel, Ltd. Method for defect detection using computer aided design data
EP1982160A4 (en) * 2006-02-09 2016-02-17 Kla Tencor Tech Corp METHOD AND SYSTEMS FOR DETERMINING A WAFER FEATURE
US8102408B2 (en) 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
JP5427609B2 (ja) * 2006-12-19 2014-02-26 ケーエルエー−テンカー・コーポレーション 検査レシピ作成システムおよびその方法
US8194968B2 (en) 2007-01-05 2012-06-05 Kla-Tencor Corp. Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US7962864B2 (en) * 2007-05-24 2011-06-14 Applied Materials, Inc. Stage yield prediction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515464A (ja) * 2002-12-11 2006-05-25 ピー・デイ・エフ　ソリユーシヨンズ　インコーポレイテツド 集積回路上の電気的故障を高速位置決めするシステムおよび方法
US20070156379A1 (en) * 2005-11-18 2007-07-05 Ashok Kulkarni Methods and systems for utilizing design data in combination with inspection data
JP2010522972A (ja) * 2006-12-06 2010-07-08 ケーエルエー−テンカー・コーポレーション 欠陥レビューの間にレビューされるべきウェーハ上の位置を決定する方法、設計、欠陥レビュー・ツールおよびシステム
JP2009010286A (ja) * 2007-06-29 2009-01-15 Hitachi High-Technologies Corp 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517312A (ja) * 2011-06-08 2014-07-17 ケーエルエー−テンカー コーポレイション 欠陥に関係する用途のための三次元表現の使用
JP2015512051A (ja) * 2012-03-08 2015-04-23 ケーエルエー−テンカー コーポレイション システム的欠陥フィルターによるレチクル欠陥検査
JP2018084587A (ja) * 2012-03-08 2018-05-31 ケーエルエー−テンカー コーポレイション システム的欠陥フィルターによるレチクル欠陥検査

Also Published As

Publication number Publication date
CN101785009A (zh) 2010-07-21
CN101785009B (zh) 2012-10-10
US7975245B2 (en) 2011-07-05
WO2009026358A1 (en) 2009-02-26
KR20100044902A (ko) 2010-04-30
TW200915461A (en) 2009-04-01
JP5425779B2 (ja) 2014-02-26
US20090055783A1 (en) 2009-02-26
KR101448971B1 (ko) 2014-10-13
TWI469235B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
JP5425779B2 (ja) 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法
US10223492B1 (en) Based device risk assessment
KR101381309B1 (ko) 계측 샘플링 계획을 생성하기 위한 컴퓨터-구현 방법들, 캐리어 매체들 및 시스템들
US7904845B2 (en) Determining locations on a wafer to be reviewed during defect review
US8194968B2 (en) Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US9347862B2 (en) Setting up a wafer inspection process using programmed defects
US20120308112A1 (en) Extraction of systematic defects
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
US20100004775A1 (en) Method and system for defect detection in manufacturing integrated circuits
US6539272B1 (en) Electric device inspection method and electric device inspection system
Le Denmat et al. Tracking of design related defects hidden in the random defectivity in a production environment
JP2004165395A (ja) 検査データ解析プログラムと検査方法
JP2002057195A (ja) 電子デバイスの検査における欠陥解析用データ作成方法、および、電子デバイスの検査データ解析システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5425779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250