JP2009010286A - 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム - Google Patents

Abstract

【課題】検出された欠陥からシステマティック欠陥を分別する。
【解決手段】欠陥分類定義部２２１は、被検査デバイスにそのとき形成されているレイヤおよびその上層または下層に形成されたレイヤに対応するレイアウト設計データを用いて、被検査デバイスの表面に欠陥を分類する領域を定義する。欠陥分類処理部２２２は、欠陥レビュー装置１０で取得された欠陥からサンプリングしたサンプリング欠陥データ１３３（２３３）について、その欠陥の位置が前記定義された領域のどの領域に含まれるかによって、欠陥を分類する。欠陥集計部２２３は、その分類された欠陥を集計し、各領域の欠陥密度を求め、ある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合には、システマティック欠陥判定部２２４は、その領域の欠陥をシステマティック欠陥と判定する。
【選択図】図１

Description

本発明は、半導体デバイス製造過程のウェーハまたはチップにおけるシステマティック欠陥を含む欠陥についての半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システムに関する。

近年、半導体ウェーハの欠陥検査装置としては、暗視野方式、明視野方式、ＥＢ（電子ビーム）方式など様々なものが開発され、それらを用いた欠陥検査方法も長足の進歩を遂げている。これらの欠陥検査装置では、欠陥を単に観測画像として表示するだけでなく、その欠陥形状に基づき、欠陥をオープン欠陥、ショート欠陥などのカテゴリに分類可能であるという（例えば、非特許文献１、非特許文献２参照）。これらの欠陥を分類する技術は、ＡＤＣ（Automatic Defect Classification）と呼ばれている。

一方、集積回路など半導体デバイスの最小線幅は、６５nmから４５nmへ、さらには、３２nmへと微細化が進展し、その製造方法は、より精緻さを増している。それに伴い、生じる欠陥にも変化が見られる。ちなみに、従来は、塵埃や異物によりランダムに発生する欠陥が多かったが、近年は、特に、ＯＰＣ（Optical Proximity Correction）技術が広く導入されるに至って、配線や素子の配置に相関性のある、つまり、レイアウト依存性の高い欠陥が増加している。

レイアウト依存性の高い欠陥は、システマティック欠陥と呼ばれ、特定の層（層は、以下、レイヤともいう）の形状や層の重なりなどによって生じる。そのため、システマティック欠陥は、その形状の設計データを変えたり、製造条件を一部変更したりすることによって、その発生を防止することができる場合が多い。

しかしながら、従来のＡＤＣ技術では、欠陥をオープン欠陥、ショート欠陥などのカテゴリに分類するだけであるので、それらの欠陥がなぜ生じたかを示唆する情報は得られない。従って、その欠陥カテゴリから、その欠陥の発生を防止するために設計データを変更したり、製造条件を変更したりする指針を得るのは、実際上、困難である。そこで、これからの欠陥検査装置には、検出された欠陥から、塵埃や異物に起因する欠陥（ランダム欠陥）を除外し、レイアウトに起因する欠陥（システマティック欠陥）を分別する機能が求められる。

ところで、従来においても、欠陥をレイアウトに関連付けようとする試みは、すでになされている。例えば、特許文献１には、欠陥の位置をレイアウト図面に重ね合わせて表示し、それに基づき、欠陥の原因を推定する例が開示されている。また、特許文献２には、コンタクトホールの電子ビーム観測画像に基づき、そのコンタクトホールの下層接続層との接続状態を検知し、一方で、設計レイアウト情報を参照することにより、コンタクトホールの接続欠陥を分類する例が示されている。
特開平９−２６６２３５号公報 特開２００２−１２４５５５号公報 Yasutsugu Usami，外２名，"Semiconductor Inspection System for Next Generation"，Hitachi Review，株式会社日立製作所，２０００年１２月，第４９巻，第４号，ｐ.２１７−２１９ 阿部茂，外３名，"高感度・高速ウェーハ欠陥検査装置：ＩＳ３０００"，日立評論，株式会社日立製作所，２００６年３月，第８８巻，第３号，ｐ.６１−６４

特許文献１では、欠陥の原因を推定しようとはしているが、その欠陥の原因は回路設計要因を想定しており、しかも、欠陥を分類するという概念は含まれていない。また、特許文献２では、欠陥を分類することが示されているが、その分類のカテゴリは、メモリ集積回路の欠陥に特化したワード線短絡、ビット線短絡などとなっている。このような分類カテゴリは、旧来のオープン欠陥、ショート欠陥などのカテゴリ分類と同様、現象面に着目したカテゴリ分類である。従って、このような分類からは、システマティック欠陥を分別することができず、それゆえ、その欠陥を解消すべき設計上または製造上の指針を得ることもできない。

以上のような従来技術の問題点に鑑み、本発明の目的は、半導体デバイスにおける欠陥からシステマティック欠陥を分別することを可能にし、そのシステマティック欠陥を解消すべき設計上または製造上の指針を得ることが可能な半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システムを提供することにある。

本発明は、製造過程にある半導体デバイスの欠陥を検出する欠陥検査装置によって検出された欠陥を分類する半導体欠陥分類装置であって、（１）前記半導体デバイスに形成され、そのとき欠陥検出の対象となっているレイヤ、および、その上層または下層に形成された他のレイヤの少なくとも１つのレイヤに対応する前記半導体デバイスのレイアウト設計データを用いて、前記半導体デバイスの表面に対し、複数の領域を定義する領域定義手段と、（２）前記欠陥検査装置によって検出された欠陥を、その欠陥の位置が前記領域定義手段により定義された複数の領域のいずれの領域に含まれるかによって分類する欠陥分類手段と、を備えることを特徴とする。

本発明の半導体欠陥分類装置は、さらに、前記欠陥分類手段により分類された欠陥を前記領域定義手段によって定義された領域ごとに集計し、その領域ごとの欠陥密度を求め、前記領域のある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合には、その領域の欠陥をシステマティック欠陥と判定するシステマティック欠陥判定手段を備えることを特徴とする。

本発明によれば、前記領域定義手段により、レイアウト設計に依存する領域を定義することができ、前記欠陥分類手段により、欠陥検査装置によって検出された欠陥を、その欠陥が前記定義した領域のどの領域に含まれるかによって分類することができる。すなわち、このような欠陥分類手段により欠陥を分類すると、欠陥はそれぞれレイアウト設計に依存する欠陥に分類されたことになる。また、システマティック欠陥判定手段により、前記定義した領域ごとの欠陥密度を求め、その欠陥密度が平均値に近い領域の欠陥は、異物などによりランダムに発生する欠陥としてレイアウト設計に依存する欠陥から除外し、その欠陥密度が平均値よりも有意差以上の領域の欠陥を、真にレイアウト設計に依存する欠陥、つまり、システマティック欠陥と判定することができる。

本発明によれば、半導体デバイスにおける欠陥からシステマティック欠陥を分別することができ、その欠陥を解消すべき設計上または製造上の指針を得ることが可能になる。

以下、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。

図１は、本発明の実施形態に係る半導体欠陥検査システムの構成の例を示した図である。図１に示すように、半導体欠陥検査システム１は、欠陥分類装置２０が欠陥検査装置１０に通信ネットワーク４０を介して接続されて構成される。

ここで、欠陥検査装置１０は、既存の暗視野（ＤＦ：Dark Field）欠陥検査装置、明視野（ＢＦ：Bright Field）欠陥検査装置、電子ビーム（ＥＢ：Electron Beam）欠陥検査装置などであり、被検査デバイスの表面に形成されたパターンの欠陥を検出するとともに、検出した欠陥の観測画像（レビュー画像）を取得する。

欠陥分類装置２０は、ワークステーションやパーソナルコンピュータなどのコンピュータによって構成され、欠陥検査装置１０によって検出された欠陥からシステマティック欠陥を分別して分類する機能を備える。

また、通信ネットワーク４０は、ＬＡＮ（Local Area Network）、ＷＡＮ（Wide Area Network）、インターネットなどを含んで構成される。本実施形態では、その通信ネットワーク４０には、設計データベースサーバ３０が接続され、その設計データベースサーバ３０には、欠陥検査の対象となる半導体デバイスの設計データが保管される。

図１に示すように、欠陥検査装置１０は、欠陥レビュー部１１と、情報処理部１２と、記憶部１３と、データ入出力部１４と、通信部１５と、を含んで構成される。

欠陥レビュー部１１は、ＤＦ欠陥検査装置、ＢＦ欠陥検査装置、ＥＢ欠陥検査装置などにおける観測信号検出の主体部であり、被検査デバイスに観測用のレーザやＥＢを照射する照射部、観測信号を検出する検出部、観測した信号を処理する信号処理部、被観測デバイスを載置するステージ、ステージ制御部（以上、図示省略）などを含む。

また、情報処理部１２は、欠陥データ取得部１２１、レビュー制御部１２２、欠陥画像表示部１２３、欠陥サンプリング部１２４などの機能ブロックを含んで構成され、また、記憶部１３は、欠陥データ１３１、レイアウト設計データ１３２、サンプリング欠陥データ１３３などのデータを記憶して構成される。このとき、情報処理部１２は、図示しないＣＰＵ（Central Processing Unit）を備え、前記機能ブロックは、このＣＰＵが記憶部１３に格納された所定のプログラムを実行することによって実現される。また、記憶部１３は、ＲＡＭ（Random Access Memory）やハードディスク装置などにより構成される。

また、データ入出力部１４は、ＬＣＤ（Liquid Crystal Display）、キーボード、マウスなどによって構成され、情報処理部１２で処理された情報などをＬＣＤの表示画面に表示し、他方で、オペレータがキーボードやマウスを用いて入力する情報を読み取る。また、通信部１５は、通信ネットワーク４０に対するインタフェースであり、通信ネットワーク４０を介して、欠陥分類装置２０や設計データベースサーバ３０との間でデータの送受信を行う。

さらに、図１に示すように、欠陥分類装置２０は、情報処理部２２と、記憶部２３と、データ入出力部２４と、通信部２５と、を含んで構成される。

情報処理部２２は、欠陥分類定義部２２１、欠陥分類処理部２２２、欠陥集計部２２３、システマティック欠陥判定部２２４などの機能ブロックを含んで構成され、また、記憶部２３は、欠陥分類定義データ２３１、レイアウト設計データ２３２、サンプリング欠陥データ２３３、欠陥分類データ２３４などのデータを記憶して構成される。このとき、情報処理部２２は、図示しないＣＰＵを備え、前記機能ブロックは、このＣＰＵが記憶部２３に格納された所定のプログラムを実行することによって実現される。また、記憶部２３は、ＲＡＭやハードディスク装置などにより構成される。

また、データ入出力部２４および通信部２５は、欠陥検査装置１０におけるデータ入出力部１４および通信部１５と同様に構成され、同様の機能を有している。

続いて、図１に加え、図２〜図５を参照して、本実施形態に係る欠陥検査の手順について詳細に説明する。ここで、図２は、本実施形態に係る欠陥検査のうち、欠陥検査装置１０により処理される欠陥検査フローの例を示した図、図３は、本実施形態に係る欠陥検査で用いられる主要データの構成の例を示した図、図４は、被検査デバイスに実現される集積回路のフロアプランの例を示した図、図５は、本実施形態に係る欠陥検査のうち、欠陥分類装置２０により処理される欠陥分類フローの例を示した図である。

欠陥検査装置１０（図１参照）は、図２に示すように、所定の被検査デバイスに対し、所定の検査レシピに従った欠陥検査を実施し、それにより検出した欠陥の欠陥データを取得する（ステップＳ１１）。すなわち、検査レシピがデータ入出力部１４から入力されると、レビュー制御部１２２は、その検査レシピに従って欠陥レビュー部１１を制御し、所定の欠陥検査を実施する。欠陥データ取得部１２１は、その欠陥検査の実施により欠陥レビュー部１１が出力するデータに基づき、欠陥データを取得する。

なお、ここでいう被検査デバイスは、所定の集積回路などを製造する工程内にあるウェーハであり、例えば、シリコン基板にアクティブ領域（活性領域、不純物領域ともいう）と絶縁領域とが形成され、ゲート酸化膜層が形成され、その上に、多結晶シリコン（以下、ＰｏｌｙＳｉという）層が形成され、エッチングされて、所定の形状のＰｏｌｙＳｉゲート電極およびＰｏｌｙＳｉ配線が形成された状態にあるウェーハである。

また、ステップＳ１１で実施する欠陥検査としては、ＤＦ欠陥検査装置やＢＦ欠陥検査装置などで従来から行われている欠陥検査をそのまま利用することができる。すなわち、検査対象のウェーハから同じ形状パターンを有する部分を少なくとも２箇所取り出し、その部分の陥検査装置による観測画像を比較し、その不一致部分を欠陥と判定し、欠陥を検出する。ただし、２箇所の観測画像の比較では、どちらの観測画像に欠陥があるか判別できないので、一般的には、３箇所以上の観測画像で比較し、多数決により欠陥画像を特定するようにしている。

なお、被検査デバイスであるウェーハは、通常、多数のダイ（チップ）に分割されて構成されており、その各々のダイには同じ集積回路が形成されるので、ウェーハを単位に考えた場合には、同じ形状パターンを有する部分は、２箇所でも３箇所でも容易に得ることができる。また、メモリ集積回路などにあっては、同じ形状のメモリセルが同じダイ内にアレイ状に多数形成されるので、同じダイ内で同じ形状パターンを有する部分を容易に得ることができる。

以上のようにして検出され、取得された欠陥データは、図３（ａ）に示すような構成の欠陥データ１３１として記憶部１３に記憶される。

ここで、欠陥識別番号は、検出された欠陥を識別する番号であり、好ましくは、その欠陥が含まれるウェーハやダイを識別可能なように構成された番号であるとする。また、欠陥位置座標は、当該欠陥の位置を、各々のダイに設けられた所定のマーカセルなどを基準として設定された各々のダイの座標系で表したときの座標である。

また、図３（ａ）において、欠陥カテゴリは、当該欠陥を、従来のＡＤＣ技術で分類した場合のオープン欠陥、ショート欠陥などの情報を格納するフィールドである。また、欠陥特徴データは、欠陥の大きさや形状の特徴などを表した情報を格納するフィールドである。なお、この時点では、欠陥カテゴリや欠陥特徴データのフィールドに、具体的なデータが格納されていなくてもよい。あるいは、欠陥カテゴリや欠陥特徴データのフィールドがないものとしても構わない。

次に、欠陥検査装置１０は、ステップＳ１１の欠陥検査で取得した欠陥データが表す欠陥位置を、広範囲を表示可能な低倍率、例えば、１つのダイを１つの画面に表示可能な程度の倍率で、データ入出力部１４の表示画面に表示する（ステップＳ１２）。このとき、欠陥データ１３１の欠陥カテゴリのフィールドにオープン欠陥やショート欠陥などの情報が格納されていた場合には、それを識別可能なように表示してもよい。また、欠陥位置の表示に際しては、当該被検査デバイスに実現される集積回路のフロアプランを重ね合わせて表示してもよい。

ここで、フロアプランとは、図４（ａ）に示すように、当該集積回路を構成する回路ブロック（以下、単にブロックという）の物理的な配置を示した図である。なお、フロアプランのデータは、レイアウト設計データ１３２に含まれており、欠陥検査装置１０は、当該欠陥検査開始前に、設計データベースサーバ３０から当該集積回路についてのレイアウト設計データ１３２を取得しておくものとする。

そこで、欠陥検査装置１０が図４（ｂ）に示すように、前記検出した欠陥の欠陥位置をフロアプランに重ね合わせて表示すると、欠陥検査の担当者は、どの機能ブロックに欠陥が多いか（欠陥密度が高いか）を一目で知ることができる。例えば、図４（ｂ）のように、ＲＡＭブロックの欠陥密度が、他のブロックの欠陥密度に比べ有意差以上に高かった場合には、欠陥検査の担当者は、ＲＡＭブロックの設計、もしくは、ＲＡＭブロックに特有の製造工程に何らかの問題があることを予測することができる。

なお、ステップＳ１２の欠陥位置の表示、または、欠陥位置のフロアプランとの重ね合わせ表示では、欠陥検査の担当者がデータ入出力部１４を介して入力する情報に基づき、拡大、縮小、表示領域の移動などが可能であるとする。

次に、欠陥検査装置１０は、ステップＳ１１の欠陥検査で検出した欠陥の中から、その一部をサンプリングする（ステップＳ１３）。これは、ステップＳ１４以降の高倍率レビュー検査の対象となる欠陥の数を削減することを目的とする。すなわち、高倍率レビュー検査を行おうとすると、欠陥１箇所当たりの検査時間が長くなるので、その対象となる欠陥の数を削減することにより、実用的な時間内で高倍率レビュー検査を実施しようとするものである。

ただし、欠陥のサンプリング（ステップＳ１３）は、必須ではなく、欠陥の数が少ない場合、または、時間に制約がない場合には、ステップＳ１３を省略して、欠陥データ１３１すべてをサンプリング欠陥データ１３３としてもよい。

ステップＳ１１の欠陥検査で検出された欠陥から高倍率レビュー検査の対象となる欠陥をサンプリングする場合、ランダムにサンプリングするのが公平である。そこで、ここでは、欠陥検査装置１０は、欠陥サンプリング部１２４の標準の処理として、欠陥データ１３１からランダムサンプリングして、高倍率レビュー検査の対象となる欠陥を定めるものとする。

ただし、図４（ｂ）のように、あるブロック、例えば、ＲＡＭブロックの欠陥密度が他のブロックよりも明らかに大きい場合には、そのＲＡＭブロックに属する欠陥だけからランダムサンプリングして、高倍率レビュー検査の対象となる欠陥を定めるようにしてもよい。逆に、ＲＡＭブロックに属する欠陥がすでに分かっている場合には、ＲＡＭブロックに属する欠陥を除外した欠陥からランダムサンプリングして、高倍率レビュー検査の対象となる欠陥を定めるようにしてもよい。あるいは、各ブロックの欠陥密度などに応じて、適宜、重みを付け、その重みに応じてランダムサンプリングするようにしてもよい。

なお、以上のようなサンプリングの方法のうち、どのサンプリング方法を選択するかの情報は、欠陥検査の担当者がデータ入出力部１４を介して入力するものとする。

以上のようにしてサンプリングされた欠陥の欠陥データは、サンプリング欠陥データ１３３として、記憶部１３に記憶される。このとき、サンプリング欠陥データ１３３の構成は、図３（ｂ）に示すように、欠陥データ１３１の構成にフロアプランブロック名のフィールドを付加したものとなっている。こうすることによって、その欠陥が、フロアプランのどのブロックに属するものであるかを識別することができる。ただし、フロアプランブロック名のフィールドが付加されず、サンプリング欠陥データ１３３の構成が欠陥データ１３１の構成と同じであっても構わない。

続いて、図２のステップＳ１４以降で行う高倍率レビュー検査について説明する。高倍率レビュー検査では、欠陥の高倍率レビュー画像を取得し、欠陥の状況を詳しく観察できるようにするとともに、その高倍率の欠陥画像をレイアウト設計データ１３２と照合し、欠陥の精密な位置を定める。

なお、ステップＳ１４以降の高倍率レビュー検査で用いる欠陥検査装置１０は、ステップＳ１３までの処理で用いた欠陥検査装置１０と必ずしも同じものである必要はない。例えば、ステップＳ１３までは、欠陥検査装置１０としてＤＦ欠陥検査装置やＢＦ欠陥検査装置を用い、ステップＳ１４以降の高倍率レビュー検査では、レビューＳＥＭ（Scanning Electron Microscope）を用いてもよい。

そこで、欠陥検査装置１０（図１参照）は、サンプリング欠陥データ１３３を参照し、その１つのデータを抽出、つまり、先にステップＳ１３でサンプリングした欠陥の１つを抽出する（ステップＳ１４）。そして、その抽出した欠陥（以下、当該欠陥という）の座標データに基づき、当該欠陥近傍のレビュー画像を取得し、その取得したレビュー画像と、レイアウト設計データ１３２から得られる設計パターン図との対応付けを行う（ステップＳ１５）。これにより、レビュー画像上で特定される当該欠陥の位置を、設計パターン図上でも特定することができるようになる。

なお、レビュー画像と設計パターン図との対応付けに際しては、当該欠陥の周囲のパターンの形状の特徴や近傍の他の欠陥の位置関係などに基づき、適宜、そのレビュー画像に適した倍率を定める。すなわち、当該欠陥の近傍に特徴ある形状のパターンがあり、他の欠陥がないような場合には、低倍率のレビュー画像でも前記位置関係の対応付けが可能である。一方、当該欠陥の近傍に特徴ある形状のパターンがないような場合には、低倍率のレビュー画像を取得した上で、さらに数回高倍率のレビュー画像を取得しなければ、前記位置関係の対応付けができないこともある。

以上により、レビュー画像と設計パターン図との対応付けがされると、欠陥検査装置１０は、当該欠陥について高倍率のレビュー画像を取得し（ステップＳ１６）、その取得したレビュー画像をデータ入出力部１４に表示する。これにより、欠陥検査の担当者は、当該欠陥のより詳しい状況を知ることができる。そこで、このとき、欠陥検査装置１０は、欠陥検査の担当者がデータ入出力部１４を介して入力する情報に基づき、適宜、サンプリング欠陥データ１３３における欠陥カテゴリや欠陥特徴データを補正してもよく、また、新たなデータを格納してもよい。

次に、欠陥検査装置１０は、そのとき得られた高倍率のレビュー画像と設計パターン図とのマッチングを行う（ステップＳ１７）。一般に、欠陥検査装置１０における機械的な位置合わせの場合には、１ｍμ以下の精度を得ることは困難であるが、以上のように、設計パターン図とのマッチングを利用すると、その位置合わせ精度を０．１ｍμ以下にすることもできるようになる。従って、欠陥検査装置１０は、当該欠陥についてより精度の高い位置座標を取得することができる。

そこで、欠陥検査装置１０は、サンプリング欠陥データ１３３における当該欠陥の位置座標のデータを補正する（ステップＳ１８）。

以上で、前記サンプリングした１つの欠陥についての高倍率レビュー検査が終了したことになる。そこで、欠陥検査装置１０は、その高倍率レビュー検査がサンプリングしたすべての欠陥について終了したか否かを判定し（ステップＳ１９）、いまだ終了していなかった場合には（ステップＳ１９でＮｏ）、ステップＳ１４へ戻り、ステップＳ１４以下の処理を繰り返し実行する。また、サンプリングしたすべての欠陥について、高倍率レビュー検査が終了していた場合には（ステップＳ１９でＹｅｓ）、欠陥検査装置１０における欠陥検査処理を終了する。

以上、図２に示したように、欠陥検査装置１０が欠陥検査により欠陥を検出し、その欠陥から一部をサンプリングし、そのサンプリングした欠陥について、より精度の高い位置座標を取得する（サンプリング欠陥データ１３３）と、次には、欠陥分類装置２０が欠陥分類処理を開始する。

欠陥分類装置２０は、欠陥分類処理を開始するに当たって、通信ネットワーク４０を介して、欠陥検査装置１０からサンプリング欠陥データ１３３を取得し、サンプリング欠陥データ２３３として記憶部２３に記憶する。また、欠陥分類装置２０は、通信ネットワーク４０を介して、設計データベースサーバ３０から当該被検査デバイスに実現される集積回路についてのレイアウト設計データ２３２を取得し、記憶部２３に記憶する。

さらに、欠陥分類装置２０は、欠陥分類処理を開始するに当たって、欠陥分類定義データ２３１を作成しておく（欠陥分類定義部２２１の処理）。欠陥分類定義データ２３１は、図３（ｃ）に示すように、欠陥検査対象レイヤ名に対して、領域名とその領域を指定する図形演算関数との組が１組以上定義されて構成される。

ここで、欠陥検査対象レイヤは、通常は、被検査デバイスであるウェーハ（以下、被検査ウェーハという）にその時点で最上層に形成されたレイヤである。例えば、被検査ウェーハが、ＰｏｌｙＳｉ層のゲートおよび配線が形成された直後のウェーハであった場合には、欠陥検査対象レイヤは、ＰｏｌｙＳｉ層となる。ただし、欠陥検査対象レイヤは、必ずしも最上層でなくてもよい。ここでは、例えば、前記ＰｏｌｙＳｉ層のゲートおよび配線を形成し、さらに、その上層に透明な絶縁膜などを形成した後、そのＰｏｌｙＳｉ層の欠陥検査を行うような場合も想定する。

また、領域名とその領域を指定する図形演算関数の組は、前記欠陥検査対象レイヤが形成された被検査ウェーハ上の領域を指示する情報であり、前記欠陥検査対象レイヤの欠陥検査により検出された欠陥を分類する情報である。

このとき、図形演算関数は、レイアウト設計データから得られるマスクパターンのパターン図を対象に所定の演算を施す関数である。その関数としては、例えば、レイヤＡのパターン図とレイヤＢのパターン図とのＡＮＤ（論理積）、ＯＲ（論理和）、ＥＯＲ（排他的論理和）などを演算する関数、レイヤＡのパターン図におけるパターンの幅やパターン間のスペースを求める関数など、多数の関数がある。これらの図形演算関数は、従来の半導体設計では、ＤＲＣ（Design Rule Check）などのＣＡＤ（Computer Aided Design）ツールにおいてしばしば用いられる関数である。

例えば、欠陥検査対象レイヤがＰｏｌｙＳｉ層であった場合、その下層にはＮ型またはＰ型のアクティブ領域が形成される。そこで、欠陥分類定義データ２３１では、図形演算関数により、ＰｏｌｙＳｉ層とＮ型のアクティブ領域上とのＡＮＤ領域、ＰｏｌｙＳｉ層とＰ型のアクティブ領域上とのＡＮＤ領域、非アクティブ領域上であって、ＰｏｌｙＳｉ層の幅が０．１μｍ以下の領域などと、様々な領域を定義することができる。

すなわち、欠陥分類定義データ２３１を用いることにより、当該欠陥検査対象レイヤのパターン図、および、その下層に形成された１つ以上のレイヤのパターン図に依存する領域、つまり、レイアウト設計データに依存する領域を定義することができる。そこで、当該欠陥検査対象レイヤに生じた欠陥を、欠陥分類定義データ２３１で定義された領域のいずれの領域に含まれるかによって分類すれば、欠陥をレイアウトの特徴によって分類したことになる。

なお、以上のような欠陥分類定義データ２３１は、欠陥検査の担当者がデータ入出力部２４を介して入力する情報に基づき生成され、記憶部２３に記憶される。欠陥分類装置２０は、その処理を、欠陥分類定義部２２１により実行し、続いて、図５に示す欠陥分類処理を開始する。

図５に示すように、欠陥分類装置２０の情報処理部２２（以下、単に、欠陥分類装置２０という）は、記憶部２３を参照して、サンプリング欠陥データ２３３の１つを抽出する（ステップＳ２１）。次に、欠陥分類装置２０は、欠陥分類定義データ２３１、レイアウト設計データ２３２を参照して、ステップＳ２１で抽出した欠陥が含まれる欠陥分類領域名を取得する（ステップＳ２２）。ここで、欠陥分類領域名とは、欠陥分類定義データ２３１で定義された領域名である。

欠陥分類装置２０は、その取得した欠陥分類領域名を欠陥分類データ２３４に入れて記憶部２３に格納する（ステップＳ２３）。ここで、欠陥分類データ２３４は、図３（ｄ）に示すように、サンプリング欠陥データ２３３に欠陥分類領域名が付加されたデータである。なお、図３（ｄ）において、欠陥分類データ２３４は、サンプリング欠陥データ２３３があるので、欠陥識別番号および欠陥分類領域名の２つのフィールドだけで構成されても構わない。

次に、欠陥分類装置２０は、サンプリング欠陥データ２３３に含まれるすべてのサンプリング欠陥データについて、ステップＳ２２およびステップＳ２３を処理したか否かを判定する（ステップＳ２４）。その判定の結果、すべてのサンプリング欠陥データについてステップＳ２２およびステップＳ２３を処理していなかったときには（ステップＳ２４でＮｏ）、欠陥分類装置２０は、ステップＳ２１へ戻り、ステップＳ２１以下の処理を再度実行する。

以上、ステップＳ２１〜ステップＳ２４の処理は、情報処理部２２において欠陥分類処理部２２２の処理に相当する。

一方、すべてのサンプリング欠陥データについてステップＳ２２およびステップＳ２３を処理していたときには（ステップＳ２４でＹｅｓ）、欠陥分類装置２０は、欠陥集計部２２３の処理として、記憶部２３に格納された欠陥分類データ２３４を、欠陥分類定義部２２１で定義された欠陥分類領域ごとに分別して集計し（ステップＳ２５）、その欠陥分類領域ごとにその領域の欠陥密度などを算出する。

さらに、欠陥分類装置２０は、その集計した欠陥分類データをデータ入出力部２４に、適宜、表示するとともに（ステップＳ２６）、システマティック欠陥判定部２２４の処理として、前記集計した欠陥分類データに基づき、システマティック欠陥を分別する（ステップＳ２７）。

このとき、欠陥分類装置２０は、ある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合に、その領域の欠陥をシステマティック欠陥と判定する。この場合、他の領域の欠陥密度の平均値（全体領域の欠陥密度の平均値としてもよい）の量の欠陥は、塵埃や異物などランダムに発生する欠陥と推定され、その平均値以上に発生する欠陥は、設計または製造条件に起因する欠陥、すなわち、システマティック欠陥であると推定される。こうしてシステマティック欠陥を分別することができる。

なお、ここでいう有意差は、適宜、定めることができるものとする。例えば、各領域の欠陥密度の平均値プラス・マイナス標準偏差σの範囲に含まれないデータを有意差があるデータとしてもよく、あるいは、各領域の欠陥密度の平均値プラス・マイナス２倍（または、３倍）の標準偏差２σ（３σ）の範囲に含まれないデータを有意差があるデータとしてもよい。

続いて、図６〜図８を参照して、欠陥分類およびその集計の第１の具体例について説明する。ここで、図６は、ＰｏｌｙＳｉショート欠陥の欠陥画像の例を示した図、図７は、欠陥検査対象レイヤがＰｏｌｙＳｉ層であった場合の欠陥分類定義データの例を示した図、図８は、欠陥分類データ集計の第１の例を示した図である。

近年、シリコン基板に不純物を注入したアクティブ領域を分離する技術、すなわち、素子分離技術として、しばしば、ＳＴＩ（Shallow Trench Isolation）が用いられる。素子分離技術としてＳＴＩを用いた場合には、非アクティブ領域であるＳＴＩ領域が形成された後、その表面を平坦化するためにＣＭＰ（Chemical Mechanical Polishing）工程が施される。そのＣＭＰ工程では、アクティブ領域の周縁部が過度に削られて、小さな溝が形成されることがある。その後、ゲート絶縁層が形成され、ＰｏｌｙＳｉ層が形成され、エッチングされて、ＰｏｌｙＳｉゲートおよび配線が形成されるが、そのエッチング工程において、前記小さな溝の部分のＰｏｌｙＳｉ層が充分にエッチングされなかったときには、例えば、２つのＰｏｌｙＳｉゲートがショートする欠陥が生じることがある。

すなわち、そのような欠陥を欠陥検査装置１０で観察した場合は、その欠陥ありレビュー画像では、図６（ａ）に示すように２つのＰｏｌｙＳｉゲートがアクティブ領域の周縁部でショートしているのが観察される。一方、図６（ｂ）に示す欠陥なしレビュー画像では、そのようなショートは観察されない。欠陥検査装置１０では、前記したように、同じ形状パターンを有する２つの画像を比較して、異なる部分があった場合、図６（ｃ）に示すように、その異なる部分を欠陥として抽出し、その座標値を取得する。さらに、その欠陥をＰｏｌｙＳｉショート欠陥のカテゴリに分類することができる場合もある。

このようなＰｏｌｙＳｉショート欠陥は、アクティブ領域の周縁部で生じるという典型的なレイアウト依存性の高い欠陥、つまり、システマティック欠陥である。このような欠陥を分類するには、欠陥分類装置２０は、例えば、図７の例に示すような欠陥分類定義データを用意しておく。

図７では、欠陥を、アクティブ層内部、アクティブ層周縁部、非アクティブ層によって分類している。図７において、Ｌ_Ａは、アクティブ層を表す図形、ａは、ある長さを表す数、Ｌｅｓｓは、図形Ｌ_Ａをその外周から長さａだけ内側へ後退させることを表す関数である。従って、図７において、アクティブ層内部とは、アクティブ層Ｌ_Ａから幅ａの周縁部を除いた部分である。また、アクティブ層周縁部は、アクティブ層Ｌ_Ａからアクティブ層内部を除いた部分である。また、図７において、＾は、反転を意味する関数であり、非アクティブ層は、アクティブ層Ｌ_Ａを反転して得られた図形として定義される。

以上のように欠陥分類定義データ２３１が定義されると、欠陥分類装置２０は、欠陥検査装置１０によって取得された欠陥データ１３１のうち、より精度の高い位置座標が取得されたサンプリング欠陥データ１３３（２３３）について、その欠陥データを、アクティブ層内部の欠陥、アクティブ層周縁部の欠陥、非アクティブ層の欠陥に分類することができる。

そして、その分類した結果である欠陥分類データを集計すると、例えば、図８のようになる。その結果、アクティブ層周縁部の欠陥密度が、他の領域に比べ、有意差以上に大きければ、アクティブ層周縁部には、異物などによりランダムに生じる欠陥以外の欠陥が含まれていることになり、それが前記した原因によるアクティブ層周縁部で生じるレイアウトに依存する欠陥、つまり、システマティック欠陥であることを推定することができる。

このようにして、システマティック欠陥を検出することができたときには、欠陥検査の担当者は、そのシステマティック欠陥がどのようなレイアウトの条件で生じているかを解明することによって、そのシステマティック欠陥を引き起こすレイアウト設計上または製造工程上の原因を解明する手掛かりを得ることができる。そして、その原因を解明することができた場合には、レイアウト設計または製造工程を、適宜、変更することによって、そのシステマティック欠陥を解消することができる。

続いて、欠陥分類およびその集計の第２の具体例として、コンタクトホールの欠陥の例を、図９および図１０を参照して説明する。ここで、図９は、コンタクトホールの欠陥画像の例を示した図、図１０は、欠陥分類データ集計の第２の例を示した図である。

コンタクトホールの欠陥で多いのは、下層の導電層に到達するコンタクトホールが形成されない欠陥である。そのような欠陥を有するコンタクトホールでは、下層の導電層と上層の導電層とを電気的に接続することはできない。そこで、コンタクトホールが形成された直後の被検査ウェーハをＥＢ欠陥検査装置で観察した場合、図９に示すようなレビュー画像が得られる。

そのレビュー画像には、白丸状のコンタクトホールに混じって黒ずんだ丸状（黒丸状）のコンタクトホールが観察される。その黒丸状のコンタクトホールは、コンタクトホールが下層の導電層に到達していない欠陥コンタクトホールである。

一般に、コンタクトホールをＥＢ欠陥検査装置で観察すると、コンタクトホールが下層の導電層に到達していない場合には、照射される電子、つまり、負電荷がそのコンタクトホール部分に溜まり易いので、その部分の電位が下降する。一方、コンタクトホールが下層の導電層に到達している場合には、照射された電子が下層の導電層へ放散されるので、負電荷がコンタクトホール部分に溜まることはなく、従って、その電位が降下することもない。そこで、これらのコンタクトホールを電位コントラスト像として観察すると、コンタクトホールが下層の導電層に到達していない欠陥コンタクトホールは黒ずんで見えることになる。

すなわち、欠陥検査装置１０であるＥＢ欠陥検査装置は、取得したレビュー画像の中から黒ずんで見えるコンタクトホールを抽出することにより、欠陥データ１３１、さらには、サンプリング欠陥データ１３３を取得することができる。そこで、欠陥分類装置２０は、そのサンプリング欠陥データ１３３（２３３）を分類する。この場合、コンタクトホールの欠陥を、そのコンタクトホールの下層の導電層の種別によって分類するのが妥当である。

ここで、被検査ウェーハに実現されるＭＯＳ（Metal Oxide Semiconductor）集積回路が高耐圧ＭＯＳを混載する場合を想定する。その場合には、コンタクトホールの下層の導電層としては、図１０に示すように、低耐圧ＭＯＳ領域として、低耐圧アクティブＮ領域、低耐圧ＰｏｌｙＳｉ Ｎ領域、低耐圧アクティブＰ領域、低耐圧ＰｏｌｙＳｉ Ｐ領域があり、高耐圧ＭＯＳ領域として、高耐圧アクティブＮ領域、高耐圧ＰｏｌｙＳｉ Ｎ領域、高耐圧アクティブＰ領域、高耐圧ＰｏｌｙＳｉ Ｐ領域がある。

そこで、欠陥検査の担当者がこれらの領域定義を欠陥分類定義データ２３１で作成しておけば、欠陥分類装置２０は、コンタクトホール欠陥のサンプリング欠陥データ２３３について欠陥を分類し、集計することができ、例えば、図１０に示すような欠陥分類の集計結果を得ることができる。

図１０によれば、下層の導電層が高耐圧アクティブＮ領域の場合の欠陥密度は、他の場合に比べ明らかに大きい。このようなコンタクトホール欠陥は、下層の導電層が高耐圧アクティブＮ領域である場合に、特に多く発生しているので、レイアウトに依存する欠陥、つまり、システマティック欠陥といえる。そして、この場合には、例えば、高耐圧アクティブＮ領域上のコンタクトホールの大きさを大き目に設計する、あるいは、コンタクトホール形成のためのエッチング時間を長くするなどの対策を施すことにより、コンタクトホールが高耐圧アクティブＮ領域に到達しない欠陥の発生を防止することができる。

以上、本実施形態の半導体欠陥検査システム１によれば、欠陥検査装置１０により、製造過程にある半導体デバイスの欠陥を検出し、その検出した欠陥の少なくとも一部について、レイアウト設計データと位置合わせをした高精度の座標位置を取得する。また、欠陥分類装置２０により、半導体デバイスの表面にレイアウト設計に依存する領域を定義することができ、その領域ごとに位置する欠陥を集計することにより、その領域ごとの欠陥密度を求めることができる。従って、その領域の欠陥密度が、全体の欠陥密度の平均値に近い場合には、異物などによって生じるランダムな欠陥と判定し、その領域の欠陥密度が、全体の欠陥密度の平均値よりも有意差以上に大きい場合には、真にレイアウト設計に依存する欠陥、つまり、システマティック欠陥と判定することができる。

こうして、システマティック欠陥が判定されると、欠陥検査の担当者、半導体デバイスの設計者、製造工程の管理者などは、そのシステマティック欠陥が生じるレイアウト条件を検討することによって、その欠陥が発生する原因を推定することができる。そして、その原因が推定された場合には、その原因を解消すべく、設計の配線幅をあらかじめ大きくしておくなどの設計変更を行ったり、エッチング工程におけるエッチングガスの成分を変えるなどの製造条件を変更したりすることができる。

本発明の実施形態に係る半導体欠陥検査システムの構成の例を示した図。 本発明の実施形態に係る欠陥検査のうち、欠陥検査装置により処理される欠陥検査フローの例を示した図。 本発明の実施形態に係る欠陥検査で用いられる主要データの構成の例を示した図。 被検査デバイスに実現される集積回路のフロアプランの例を示した図。 本発明の実施形態に係る欠陥検査のうち、欠陥分類装置により処理される欠陥分類フローの例を示した図。 ＰｏｌｙＳｉショート欠陥の欠陥画像の例を示した図。 欠陥検査対象レイヤがＰｏｌｙＳｉ層であった場合の欠陥分類定義データの例を示した図。 欠陥分類データ集計の第１の例を示した図。 コンタクトホールの欠陥画像の例を示した図。 欠陥分類データ集計の第２の例を示した図。

符号の説明

１ 半導体欠陥検査システム
１０ 欠陥検査装置
１１ 欠陥レビュー部
１２ 情報処理部
１３ 記憶部
１４ データ入出力部
１５ 通信部
２０ 欠陥分類装置
２２ 情報処理部
２３ 記憶部
２４ データ入出力部
２５ 通信部
３０ 設計データベースサーバ
４０ 通信ネットワーク
１２１ 欠陥データ取得部
１２２ レビュー制御部
１２３ 欠陥画像表示部
１２４ 欠陥サンプリング部
１３１ 欠陥データ
１３２ レイアウト設計データ
１３３ サンプリング欠陥データ
２２１ 欠陥分類定義部
２２２ 欠陥分類処理部
２２３ 欠陥集計部
２２４ システマティック欠陥判定部
２３１ 欠陥分類定義データ
２３２ レイアウト設計データ
２３３ サンプリング欠陥データ
２３４ 欠陥分類データ

Claims (12)

1. 製造過程にある半導体デバイスの欠陥を検出する欠陥検査装置によって検出された欠陥を分類する半導体欠陥分類装置の半導体欠陥分類方法であって、
   前記半導体欠陥分類装置が、
   前記半導体デバイスに形成され、そのとき欠陥検出の対象となっているレイヤ、および、その上層または下層に形成された他のレイヤの少なくとも１つのレイヤに対応する前記半導体デバイスのレイアウト設計データを用いて、前記半導体デバイスの表面に対し、複数の領域を定義する領域定義ステップと、
   前記欠陥検査装置によって検出された欠陥を、その欠陥の位置が前記領域定義ステップで定義された複数の領域のいずれの領域に含まれるかによって分類する欠陥分類ステップと、
   を実行すること
   を特徴とする半導体欠陥分類方法。
2. 前記欠陥分類ステップにおいて分類された欠陥を前記領域定義ステップで定義された領域ごとに集計し、その領域ごとの欠陥密度を求め、前記領域のある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合には、その領域の欠陥をシステマティック欠陥と判定するシステマティック欠陥判定ステップ
   を、さらに、実行すること
   を特徴とする請求項１に記載の半導体欠陥分類方法。
3. 製造過程にある半導体デバイスの欠陥を検出する欠陥検査装置によって検出された欠陥を分類する半導体欠陥分類装置であって、
   前記半導体デバイスに形成され、そのとき欠陥検出の対象となっているレイヤ、および、その上層または下層に形成された他のレイヤの少なくとも１つのレイヤに対応する前記半導体デバイスのレイアウト設計データを用いて、前記半導体デバイスの表面に対し、複数の領域を定義する領域定義手段と、
   前記欠陥検査装置によって検出された欠陥を、その欠陥の位置が前記領域定義手段により定義された複数の領域のいずれの領域に含まれるかによって分類する欠陥分類手段と、
   を備えること
   を特徴とする半導体欠陥分類装置。
4. 前記欠陥分類手段により分類された欠陥を前記領域定義手段によって定義された領域ごとに集計し、その領域ごとの欠陥密度を求め、前記領域のある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合には、その領域の欠陥をシステマティック欠陥と判定するシステマティック欠陥判定手段
   を、さらに、を備えること
   を特徴とする請求項３に記載の半導体欠陥分類装置。
5. 製造過程にある半導体デバイスの欠陥を検出する欠陥検査装置によって検出された欠陥を分類する半導体欠陥分類装置のプログラムであって、
   コンピュータに、
   前記半導体デバイスに形成され、そのとき欠陥検出の対象となっているレイヤ、および、その上層または下層に形成された他のレイヤの少なくとも１つのレイヤに対応する前記半導体デバイスのレイアウト設計データを用いて、前記半導体デバイスの表面に対し、複数の領域を定義する領域定義ステップと、
   前記欠陥検査装置によって検出された欠陥を、その欠陥の位置が前記領域定義ステップで定義された複数の領域のいずれの領域に含まれるかによって分類する欠陥分類ステップと、
   を実行させるためのプログラム。
6. 前記コンピュータに、
   前記欠陥分類ステップにおいて分類された欠陥を前記領域定義ステップで定義された領域ごとに集計し、その領域ごとの欠陥密度を求め、前記領域のある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合には、その領域の欠陥をシステマティック欠陥と判定するシステマティック欠陥判定ステップ
   を、さらに、実行させるための請求項５に記載のプログラム。
7. 製造過程にある半導体デバイスの欠陥を検出する欠陥検査装置と、前記欠陥検査装置によって検出された欠陥を分類する半導体欠陥分類装置とを含んで構成された半導体欠陥検査システムにおける半導体欠陥検査方法であって、
   前記欠陥検査装置が、
   前記検出した欠陥の中から、その一部の欠陥を抽出する欠陥サンプリングステップと、
   前記欠陥サンプリングステップで抽出した欠陥について、その欠陥の近傍のレビュー画像を取得し、そのレビュー画像とそのレビュー画像に対応する前記半導体デバイスのレイアウト設計データとを照合することにより、前記欠陥の位置座標を取得する位置座標取得ステップと、
   を実行し、
   前記半導体欠陥分類装置が、
   前記半導体デバイスに形成され、そのとき欠陥検出の対象となっているレイヤ、および、その上層または下層に形成された他のレイヤの少なくとも１つのレイヤに対応する前記レイアウト設計データを用いて、前記半導体デバイスの表面に対し、複数の領域を定義する領域定義ステップと、
   前記欠陥サンプリングステップで抽出され、前記位置座標取得ステップでその座標位置が取得された欠陥について、その欠陥を、その欠陥の座標位置が前記領域定義ステップで定義された複数の領域のいずれの領域に含まれるかによって、分類する欠陥分類ステップと、
   を実行すること
   を特徴とする半導体欠陥検査方法。
8. 前記欠陥検査装置は、
   前記欠陥サンプリングステップで前記欠陥を抽出するときには、前記半導体デバイスのフロアプランに含まれるブロックごとにあらかじめ定められた抽出頻度に応じて、その欠陥を抽出すること
   を特徴とする請求項７に記載の半導体欠陥検査方法。
9. 前記半導体欠陥分類装置は、
   前記欠陥分類ステップにおいて分類された欠陥を前記領域定義ステップで定義された領域ごとに集計し、その領域ごとの欠陥密度を求め、前記領域のある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合には、その領域の欠陥をシステマティック欠陥と判定するシステマティック欠陥判定ステップ
   を、さらに、を実行すること
   を特徴とする請求項７に記載の半導体欠陥検査方法。
10. 製造過程にある半導体デバイスの欠陥を検出する欠陥検査装置と、前記欠陥検査装置によって検出された欠陥を分類する半導体欠陥分類装置とを含んで構成された半導体欠陥検査システムであって、
    前記欠陥検査装置が、
    前記検出した欠陥の中から、その一部の欠陥を抽出する欠陥サンプリング手段と、
    前記欠陥サンプリング手段で抽出した欠陥について、その欠陥の近傍のレビュー画像を取得し、そのレビュー画像とそのレビュー画像に対応する前記半導体デバイスのレイアウト設計データとを照合することにより、前記欠陥の位置座標を取得する位置座標取得手段と、
    を備え、
    前記半導体欠陥分類装置が、
    前記半導体デバイスに形成され、そのとき欠陥検出の対象となっているレイヤ、および、その上層または下層に形成された他のレイヤの少なくとも１つのレイヤに対応する前記レイアウト設計データを用いて、前記半導体デバイスの表面に対し、複数の領域を定義する領域定義手段と、
    前記欠陥サンプリング手段で抽出され、前記位置座標取得手段でその座標位置が取得されたた欠陥について、その欠陥を、その欠陥の位置が前記領域定義手段で定義された複数の領域のいずれの領域に含まれるかによって、分類する欠陥分類手段と、
    を備えること
    を特徴とする半導体欠陥検査システム。
11. 前記欠陥検査装置は、
    前記欠陥サンプリング手段で前記欠陥を抽出するときには、前記半導体デバイスのフロアプランに含まれるブロックごとにあらかじめ定められた抽出頻度に応じて、その欠陥を抽出すること
    を特徴とする請求項１０に記載の半導体欠陥検査システム。
12. 前記半導体欠陥分類装置は、
    前記欠陥分類手段により分類された欠陥を前記領域定義手段によって定義された領域ごとに集計し、その領域ごとの欠陥密度を求め、前記領域のある領域の欠陥密度が他の領域の欠陥密度の平均値よりも有意差以上に大きい場合には、その領域の欠陥をシステマティック欠陥と判定するシステマティック欠陥判定手段
    を、さらに、を備えること
    を特徴とする請求項１０に記載の半導体欠陥検査システム。

Images