KR20100044902A - 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 - Google Patents
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 Download PDFInfo
- Publication number
- KR20100044902A KR20100044902A KR1020107006100A KR20107006100A KR20100044902A KR 20100044902 A KR20100044902 A KR 20100044902A KR 1020107006100 A KR1020107006100 A KR 1020107006100A KR 20107006100 A KR20107006100 A KR 20107006100A KR 20100044902 A KR20100044902 A KR 20100044902A
- Authority
- KR
- South Korea
- Prior art keywords
- defects
- randomly generated
- actual
- potentially
- group
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 다양한 컴퓨터-구현 방법들이 제공된다. 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 하나의 컴퓨터-구현 방법은 그룹에서의 실제 결함들의 개수를 그룹에서의 랜덤하게 생성된 결함들의 개수와 비교하는 단계를 포함한다. 실제 결함들은 웨이퍼 상에서 검출된다. 그룹에서의 실제 결함들 각각의 위치 그리고 상기 그룹에서의 상기 랜덤하게 생성된 결함들 각각의 위치에 근접한 상기 웨이퍼 상의 설계의 부분이 실질적으로 동일하다. 상기 방법은 또한 상기 비교하는 단계의 결과들에 기초하여 그룹에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하는 단계를 포함한다.
Description
본 발명은 일반적으로 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들에 관한 것이다. 특정한 실시예들은 설계에 의해 그룹핑되는 실제 결함들을 설계에 의해 그룹핑되는 랜덤하게 생성된 결함들과 비교함으로써 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는 것과 관련된다.
후술하는 설명 및 예들은 그것들이 이 섹션에 포함되었다고 하여 종래 기술로서 인정되지 않는다.
집적 회로(IC; integrated circuit) 설계는 전자 설계 자동화(EDA; electronic design automation), 컴퓨터 보조 설계(CAD; computer aided design), 및 다른 IC 설계 소프트웨어와 같은 방법 또는 시스템을 이용하여 발전될 수 있다. 그러한 방법들 및 시스템들은 또한 IC 설계로부터 회로 패턴 데이터베이스를 생성하기 위해 이용될 수 있다. 상기 회로 패턴 데이터베이스는 IC의 다양한 층들에 대한 다수의 레이아웃들을 나타내는 데이터를 포함한다. 그러므로, 상기 회로 패턴 데이터베이스에서의 데이터는 다수의 레티클(reticle)들에 대한 레이아웃들을 결정하는데에 이용될 수 있다. 레티클의 레이아웃은 일반적으로 상기 레티클 상의 패턴으로 피쳐(feature)들을 정의하는 다각형들을 포함한다. 각각의 레티클은 IC의 다양한 층들 중 하나를 제조하는데에 이용된다. 예컨대, IC의 층들은 반도체 기판에서의 접합 패턴, 게이트 유전체 패턴, 게이트 전극 패턴, 레벨 간 유전체에서의 접촉 패턴, 및 금속층 상의 상호접속 패턴을 포함할 수 있다.
논리 및 메모리 장치들과 같은 반도체 장치들을 제조하는 것은 일반적으로, 상기 반도체 장치들의 다수의 레벨들 및 다양한 피쳐들을 형성하기 위해 많은 개수의 반도체 제조 프로세스들을 이용하여 반도체 웨이퍼와 같은 기판을 프로세싱하는 것을 포함한다. 예컨대, 리소그래피는 패턴을 레티클로부터 반도체 웨이퍼 상에 배열되는 레지스트로 이동시키는 것을 수반하는 반도체 제조 프로세스이다. 반도체 제조 프로세스들의 추가적인 예들은 화학-기계 연마(CMP; chemical-mechnical polishing), 에칭, 증착, 및 이온 주입을 포함하지만 이에 한정되지는 않는다. 다수의 반도체 장치들은 단일의 반도체 웨이처 상에서 일 배열로 제조되어, 그 후에 개별 반도체 장치들로 분리될 수 있다.
제조 프로세스에서의 더 높은 수율을 촉진하고 그에 따라 더 높은 이익들을 촉진하도록 웨이퍼들 상의 결함들을 검출하기 위해서, 검사 프로세스들이 반도체 공정 프로세스 동안에 다양한 단계들에서 이용된다. 검사는 항상 IC들과 같은 반도체 장치들을 제조하는 것의 중요한 부분이 되어 왔다. 하지만, 반도체 장치들의 치수가 감소함에 따라, 용인가능한 반도체 장치들의 성공적인 제조에 대해 검사가 보다 중요하게 되었는데 이는 더 작은 결함들이 장치들의 실패를 일으킬 수 있기 때문이다. 예컨대, 반도체 장치들의 치수들이 작아짐에 따라 작아지는 크기의 결함들의 검출이 필수적이게 되었는데, 이는 상대적으로 작은 결함들일지라도 반도체 장치들에서 원하지 않는 변형들을 야기할 수 있기 때문이다.
하지만, 설계 규칙들이 축소됨에 따라, 반도체 제조 프로세스들이 프로세스들의 성능 능력에 대한 한계들에 더 가깝게 동작할 수 있다. 추가로, 설계 규칙들이 축소됨에 따라 더 작은 결함들이 상기 장치의 전자 파라미터들에 영향을 미칠 수 있고, 이는 보다 민감한 검사들을 구동한다. 그러므로, 설계 규칙들이 축소됨에 따라, 검사에 의해 검출되는 잠재적으로 수율 관련 결함들의 집단이 급격하게 증가한다. 그 결과, 점점 더 많은 결함들이 웨이퍼들 상에서 검출될 수 있고, 모든 결함들을 제거하기 위해 프로세서들을 수정하는 것은 어렵고 고가일 수 있다. 그러한 것으로서, 어떠한 결함들이 상기 장치들의 전기적 파라미터들 및 수율에 실제로 영향을 미치는지를 결정하는 것은, 프로세스 제어 방법들로 하여금 그러한 결함들에만 초점을 맞추면서 다른 것들은 주로 무시하도록 할 수 있다. 게다가, 더 작은 설계 규칙들에서, 일부의 경우들에서, 프로세스 유도된 실패들이 조직적이게 되는 경향이 있다. 즉, 프로세스 유도된 실패들은 설계 내에서 여러 번 종종 반복되는 미리 결정된 설계 패턴에서 실패하는 경향이 있다. 추가로, 결함들이 일반적으로 프로세스 및 설계 상호작용과 관련됨에도 불구하고, 프로세스 유도된 실패들은 반드시 약한 설계 및 프로세스 변형들에 기인하지 않는 프로세스 변형의 아티팩트들로부터 생성되는 결함들이다. 조직적인 결함들은 여전히 공간적으로 랜덤한 위치들에 분포될 수 있는 구조적으로 반복되는 결함들이다. 조직적, 전기적 관련 결함들의 제거는 중요한데, 이는 그러한 결함들을 제거하는 것이 수율에 상당한 전체적인 영향을 미칠 수 있기 때문이다.
조직적이고 랜덤한 결함들을 분리하기 위한 하나의 현재 이용되는 방법은 리피터 분석을 이용한다. 조직적이고 랜덤한 결함들을 분리하기 위한 다른 방법은, 설계 클립(clip)들 사이의 유사도에 의해 그룹핑되는 결함들을 기술하는 파레토(Pareto) 차트에 적용되는 사용자-정의된 수평 컷-라인(또는 임계치)에 의존한다. 일반적으로, 조직적 결함들이 결함 카운트에만 기초하여 식별되지는 않음에도 불구하고, 이러한 컷-라인보다 더 많은 다수의 결함들을 포함하는 그룹들은 잠재적인 조직적 결함들로 정의된다. 특히, 잠재적인 조직적 결함들의 검사(review)가 일반적으로 수행된다. 하지만, 그러한 방법들은 다수의 단점들을 갖는다. 예컨대, 그러한 이전에 이용된 방법들은 임계치를 결정하기 위해 사용자 개입 및 판단을 필요로 한다. 추가로, 랜덤 결함 그룹들은 조직적 결함 그룹들의 결함 카운트들보다 종종 더 많은 결함 카운트들을 갖는 것으로 알려져 있다. 그러한 것으로서, 이러한 이전이 이용된 방법들은 랜덤 결함들의 그룹들을 잠재적인 조직적 결함들로서 식별함으로써 부정확한 결과들을 생성할 수 있다. 추가로, 상기 파레토 차트 컷-라인 기반 방법들은 어떠한 결함 빈들이 잠재적으로 조직적인 결함들을 포함하는지를 결정하는데에 효율적이지 않을 수 있는데, 왜냐하면 주어진 웨이퍼 상의 모든 결함들이 랜덤 결함들인 것으로 가정할 경우(즉, 0% 조직적인 가정), 설계 기반 그룹핑의 결과들을 기술하는 파레토 차트에 도시된 결함 카운트들이 상기 웨이퍼 상의 서로 다른 회로 구조들의 상대적 영역만을 기록할 수 있기 때문이다.
따라서, 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법들을 개발하는 것이 바람직할 수 있고, 이는 사용자 개입 및 판단 없이 수행될 수 있으며, 잠재적으로 조직적인 결함들과 잠재적으로 랜덤한 결함들 사이를 차별화하기 위한 현재 사용되는 방법들에 비해 더 높은 정확도를 가질 수 있다.
컴퓨터-구현 방법들의 다양한 실시예들의 이후의 설명은 첨부된 청구항들의 내용을 제한하는 것으로서 어떠한 방식으로도 해석되지 않는다.
일 실시예는 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법에 관한 것이다. 상기 방법은 그룹에서의 실제 결함들의 개수를 그룹에서의 랜덤하게 생성된 결함들의 개수와 비교하는 단계를 포함한다. 실제 결함들은 웨이퍼 상에서 검출된다. 상기 그룹에서의 상기 실제 결함들 각각 그리고 상기 그룹에서의 상기 랜덤하게 생성된 결함들 각각의 위치에 근접하는 상기 웨이퍼 상의 설계(design)의 부분이 실질적으로 동일하다. 상기 방법은 또한 상기 비교의 결과들에 기초하여 상기 그룹에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하는 단계를 포함한다.
일 실시예에서, 상기 비교하는 단계는, 상기 실제 결함들에 대해 생성된 파레토 차트와 상기 랜덤하게 생성된 결함들에 대해 생성된 파레토 차트를 비교하는 단계를 포함한다. 다른 실시예에서, 상기 비교하는 단계는, 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수에 대한 상기 그룹에서의 상기 실제 결함들의 개수의 비율을 결정하는 단계를 포함한다.
일 실시예에서, 상기 설계의 상기 부분은 설계 클립(design clip)에 대응한다. 다른 실시예에서, 상기 방법은 상기 웨이퍼 상에서 검출되는 실제 결함들의 서로 다른 그룹들에 대해 개별적으로 수행된다. 그러한 일 실시예에서, 상기 서로 다른 그룹들 각각에서의 상기 실제 결함들 각각의 위치에 근접하는 상기 웨이퍼 상의 상기 설계의 부분이 실질적으로 동일하다. 다른 실시예에서, 상기 방법은 상기 웨이퍼 상에서 검출되는 실제 결함들의 모든 그룹들에 대해 개별적으로 수행된다. 그러한 일 실시예에서, 상기 모든 그룹들 각각에서의 상기 실제 결함들 각각의 위치에 근접하는 상기 웨이퍼 상의 상기 설계의 부분이 실질적으로 동일하다.
일 실시예에서, 상기 방법은 사용자 개입 없이 수행된다. 일부의 실시예들에서, 상기 실제 결함들은 상기 웨이퍼 상의 층의 검사에 의해 검출되고, 상기 랜덤하게 생성된 결함들은 상기 웨이퍼 상의 상기 층에 대한 검사 레시피(inspection recipe)에 대하여 한번 생성되고, 상기 검사 레시피를 이용하여 다수의 웨이퍼들의 층 상에서 검출되는 결함들에 대한 방법을 수행하기 위해 이용된다.
일 실시예에서, 상기 결정하는 단계는, 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 더 크면 상기 그룹에서의 상기 실제 결함들을 잠재적으로 조직적인 결함들로 결정하는 단계, 및 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 크지 않으면 상기 그룹에서의 상기 실제 결함들을 잠재적으로 랜덤인 결함들로 결정하는 단계를 포함한다.
다른 실시예에서, 상기 결정하는 단계는, 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 통계적으로 더 크면 상기 그룹에서의 상기 실제 결함들을 잠재적으로 조직적인 결함들로 결정하는 단계, 및 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 통계적으로 더 크지 않으면 상기 그룹에서의 상기 실제 결함들을 잠재적으로 랜덤인 결함들로 결정하는 단계를 포함한다.
일 실시예에서, 상기 방법은, 상기 비교하는 단계 이전에, 상기 웨이퍼 상에서 검출되는 상기 실제 결함들의 전체 개수 및 상기 랜덤하게 생성된 결함들의 전체 개수에 기초하여 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수를 상기 그룹에서의 상기 실제 결함들의 개수로 정규화(normalizing)하는 단계를 포함한다.
다른 실시예에서, 상기 방법은 상기 그룹에서의 상기 실제 결함들의 개수를 상이한 그룹에서의 상이한 랜덤하게 생성된 결함들의 개수와 비교하는 단계를 포함한다. 상기 그룹에서의 상기 실제 결함들 각각의 위치 및 상기 상이한 그룹에서의 상기 상이한 랜덤하게 생성된 결함들 각각의 위치에 근접하는 상기 설계의 부분이 실질적으로 동일하다. 상기 랜덤하게 생성된 결함들 및 상기 상이한 랜덤하게 생성된 결함들은 개별적으로 생성된다. 그러한 일부의 실시예들에서, 상기 결정하는 단계는 상기 그룹에서의 상기 실제 결함들의 개수를 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수 및 상기 그룹에서의 상기 상이한 랜덤하게 생성된 결함들의 개수와 비교하는 단계의 결과들에 기초하여 상기 그룹에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는 단계를 포함한다.
상기한 방법의 각 단계들은 본 명세서에서 기술되는 바와 같이 추가로 수행될 수 있다. 추가로, 상기한 방법의 각 실시예들은 본 명세서에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 게다가, 상기 방법들의 각 실시예들은 본 명세서에 기술된 임의의 시스템들에 의해 수행될 수 있다.
다른 실시예는, 실제 결함들의 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는데에 있어서의 이용을 위한 랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법에 관한 것이다. 상기 방법은 웨이퍼의 적어도 부분의 검사된 영역에 대응하는 영역에 걸쳐 서로 다른 위치들에서 결함들의 세트를 랜덤하게 생성하는 단계를 포함한다. 상기 방법은 또한 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 위치들에 근접하는 상기 웨이퍼 상의 설계의 부분이 실질적으로 동일하도록 상기 랜덤하게 생성된 결함들의 세트를 그룹들로 비닝(binning)하는 단계를 포함한다. 추가로, 상기 방법은 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 개수를 결정하는 단계를 포함한다. 상기 그룹들에서의 상기 랜덤하게 생성된 결함들의 개수가 대응하는 그룹들에서의 실제 결함들의 개수들과 비교되어, 상기 대응하는 그룹들에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정할 수 있다.
일 실시예에서, 상기 방법은 랜덤하게 생성된 결함들의 서로 다른 세트에 대한 추가적인 개수들을 결정하기 위해 두 번 이상 수행된다. 그러한 일 실시예에서, 대응하는 그룹들에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위해 상기 개수들 및 상기 추가적인 개수들이 상기 대응하는 그룹들에서의 상기 실제 결함들의 개수들과 비교될 수 있다. 그러한 다른 실시예에서, 상기 방법은 상기 랜덤하게 생성하는 단계를 확인하기 위해 상기 추가적인 개수들을 이용하는 단계를 포함한다.
일 실시예에서, 상기 결함들의 세트를 랜덤하게 생성하는 단계는, 확률적 시뮬레이션을 이용하여 상기 결함들의 세트를 랜덤하게 생성하는 단계를 포함한다. 다른 실시예에서, 상기 결함들의 세트를 랜덤하게 생성하는 단계는, 상기 영역에 걸쳐 그리드(grid)에 배열되는 위치들에서 상기 결함들을 랜덤하게 생성하는 단계를 포함한다. 추가적인 실시예에서, 상기 결함들의 세트를 랜덤하게 생성하는 단계는, 상기 영역에 걸쳐 실질적으로 균일한 분포를 갖는 위치들에서 상기 결함들을 랜덤하게 생성하는 단계를 포함한다. 추가의 실시예에서, 상기 결함들의 세트를 랜덤하게 생성하는 단계는, 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 빈도가 상기 영역에 걸쳐서 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 위치들에 근접한 상기 설계의 상기 부분의 빈도와 대략 동일하도록 수행된다.
일 실시예에서, 상기 웨이퍼의 적어도 상기 부분의 상기 검사된 영역은 상기 웨이퍼 상의 다이의 검사된 영역과 대략 동일하다. 다른 실시예에서, 상기 방법은 상기 랜덤하게 생성된 결함들의 세트에 대한 파레토 차트를 생성하는 단계를 포함한다. 그러한 일 실시예에서, 상기 랜덤하게 생성된 결함들의 개수들은 상기 랜덤하게 생성된 결함들의 세트에 대한 파레토 차트와 상기 실제 결함들에 대한 파레토 차트를 비교함으로써 상기 대응하는 그룹들에서의 상기 실제 결함들의 개수들과 비교될 수 있다.
상기한 방법의 각 단계들은 본 명세서에서 기술되는 바와 같이 추가로 수행될 수 있다. 추가로, 상기한 방법의 각 실시예들은 본 명세서에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 게다가, 상기 방법들의 각 실시예들은 본 명세서에 기술된 임의의 시스템들에 의해 수행될 수 있다.
다른 실시예는 실제 결함들의 대응하는 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는데에 있어서의 이용을 위한 랜덤하게 생성된 결함들의 그룹들의 정규화된 세트를 생성하기 위한 컴퓨터-구현 방법에 관한 것이다. 상기 방법은 웨이퍼의 층 상에서 검출되는 모든 실제 결함들의 전체 개수를 결정하는 단계를 포함한다. 상기 방법은 또한 상기 웨이퍼 상에서 검출되는 모든 상기 실제 결함들의 전체 개수에 기초하여 그룹들에서의 랜덤하게 생성된 결함들의 개수들을 대응하는 그룹들에서의 상기 실제 결함들의 개수들로 정규화하는 단계를 포함한다. 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 위치들에 근접하는 상기 웨이퍼 상의 설계의 부분이 실질적으로 동일하다. 상기 실제 결함들의 상기 대응하는 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위해 상기 그룹들에서의 상기 랜덤하게 생성된 결함들의 상기 정규화된 개수들이 상기 대응하는 그룹들에서의 상기 실제 결함들의 개수들과 비교될 수 있다.
상기한 방법의 각 단계들은 본 명세서에서 기술되는 바와 같이 추가로 수행될 수 있다. 추가로, 상기한 방법의 각 실시예들은 본 명세서에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 게다가, 상기 방법들의 각 실시예들은 본 명세서에 기술된 임의의 시스템들에 의해 수행될 수 있다.
본 발명의 추가적인 장점들이 바람직한 실시예들의 이후의 상세한 설명의 이익 및 첨부된 도면들을 참조하여 본 기술분야에서 통상의 지식을 가진 자에게는 명확하게 될 수 있다:
도 1은 웨이퍼 상에서 검출되는 실제 결함들을 도시하는 다이 누적 결과들의 일 예를 기술하는 다이 맵이다.
도 2는 웨이퍼의 적어도 일 부분의 검사된 영역에 대응하는 영역에 걸쳐 서로 다른 위치들에서의 결함들의 세트를 랜덤하게 생성하는 일 실시예의 결과들의 일 예를 기술하는 다이 맵이다.
도 3은 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 랜덤하게 생성되는 결함들의 세트에 대한 파레토 차트이다.
도 4는 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 웨이퍼 상에서 검출되는 실제 결함들에 대한 파레토 차트이다.
도 5는 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 실제 결함들에 대해 생성된 파레토 차트와 랜덤하게 생성된 결함들에 대해 생성된 파레토 차트를 비교한 결과들을 도시하는 파레토 차트이다.
도 6은 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 실제 결함들에 대해 생성된 파레토 차트와 랜덤하게 생성된 결함들의 서로 다른 두 개의 세트들에 대해 생성된 파레토 차트를 비교한 결과들을 도시하는 파레토 차트이다.
도 7은 본 명세서에 기술된 하나 이상의 컴퓨터-구현 방법들의 하나 이상의 실시예들 및 본 명세서에 기술된 하나 이상의 컴퓨터-구현 방법들을 수행하도록 구성되는 시스템의 일 실시예를 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능한 매체의 일 실시예의 측면도를 도시하는 개략적인 다이어그램이다.
본 발명이 다양한 수정들 및 대안적 형태들에 영향을 받기 쉬운 한편, 그것의 특정한 실시예들이 도면들에서 일 예로서 도시될 수 있고 본 명세서에서 상세하게 기술될 수도 있다. 상기 도면들은 스케일링되지 않을 수 있다. 하지만, 상기 도면들 및 상세한 설명들이 본 발명의 개시된 특정한 형태로 본 발명을 제한하려는 의도가 아니고, 본 발명은 첨부된 청구항들에 의해서 정의되는 바와 같이 본 발명의 범위 및 사상 내에 있는 모든 수정들, 균등물들 및 대안들을 모두 커버하고자 하는 의도이다.
도 1은 웨이퍼 상에서 검출되는 실제 결함들을 도시하는 다이 누적 결과들의 일 예를 기술하는 다이 맵이다.
도 2는 웨이퍼의 적어도 일 부분의 검사된 영역에 대응하는 영역에 걸쳐 서로 다른 위치들에서의 결함들의 세트를 랜덤하게 생성하는 일 실시예의 결과들의 일 예를 기술하는 다이 맵이다.
도 3은 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 랜덤하게 생성되는 결함들의 세트에 대한 파레토 차트이다.
도 4는 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 웨이퍼 상에서 검출되는 실제 결함들에 대한 파레토 차트이다.
도 5는 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 실제 결함들에 대해 생성된 파레토 차트와 랜덤하게 생성된 결함들에 대해 생성된 파레토 차트를 비교한 결과들을 도시하는 파레토 차트이다.
도 6은 본 명세서에서 기술된 실시예들에 따라 구성되고 생성되는, 실제 결함들에 대해 생성된 파레토 차트와 랜덤하게 생성된 결함들의 서로 다른 두 개의 세트들에 대해 생성된 파레토 차트를 비교한 결과들을 도시하는 파레토 차트이다.
도 7은 본 명세서에 기술된 하나 이상의 컴퓨터-구현 방법들의 하나 이상의 실시예들 및 본 명세서에 기술된 하나 이상의 컴퓨터-구현 방법들을 수행하도록 구성되는 시스템의 일 실시예를 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능한 매체의 일 실시예의 측면도를 도시하는 개략적인 다이어그램이다.
본 발명이 다양한 수정들 및 대안적 형태들에 영향을 받기 쉬운 한편, 그것의 특정한 실시예들이 도면들에서 일 예로서 도시될 수 있고 본 명세서에서 상세하게 기술될 수도 있다. 상기 도면들은 스케일링되지 않을 수 있다. 하지만, 상기 도면들 및 상세한 설명들이 본 발명의 개시된 특정한 형태로 본 발명을 제한하려는 의도가 아니고, 본 발명은 첨부된 청구항들에 의해서 정의되는 바와 같이 본 발명의 범위 및 사상 내에 있는 모든 수정들, 균등물들 및 대안들을 모두 커버하고자 하는 의도이다.
본 명세서에서 사용되는 바로서, 용어 "실제 결함들"은 웨이퍼 상에서 검출된 실제 결함들을 지칭한다. 그러므로, 상기 용어 "실제 결함들"은 웨이퍼 상에 존재할 수 있지만 웨이퍼 상에서 검출되지 않은 실제 결함들을 지칭하지 않는다.
본 명세서에 사용되는 바로서, 용어 "웨이퍼"는 일반적으로 반도체 또는 비-반도체 물질로 형성된 기판들을 지칭한다. 그러한 반도체 또는 비-반도체의 예들은 단결정질 실리콘, 갈륨 비소, 및 인듐 인화물을 포함하지만, 이에 한정되지는 않는다. 그러한 기판들은 반도체 제조 설비들에서 공통으로 발견되거나 그리고/또는 프로세싱될 수 있다.
웨이퍼는 기판상에 형성된 하나 이상의 층들을 포함할 수 있다. 예컨대, 그러한 층들은 레지스트, 유전체 물질, 전도성 물질, 및 반전도성 물질을 포함할 수 있지만, 이에 한정되지는 않는다. 그러한 층들의 많은 다양한 타입들이 당업계에 알려져 있고, 본 명세서에서 이용되는 바로서 용어 웨이퍼는 그러한 층들의 모든 타입들을 포함하는 웨이퍼를 포함하는 것으로 의도된다.
웨이퍼 사에 형성되는 하나 이상의 층들은 패터닝되거나 또는 패터닝되지 않을 수 있다. 예컨대, 웨이퍼는 다수의 다이들을 포함할 수 있고, 다이 각각은 반복가능한 패너팅된 피쳐들을 갖는다. 물질들의 그러한 층들을 형성하고 프로세싱하는 것은 궁극적으로 완성된 장치에 이르게 할 수 있다. 집적 회로(IC)들과 같은 많은 다양한 타입들의 장치들이 웨이퍼 상에서 형성될 수 있고, 본 명세서에서 사용되는 바로서 용어 웨이퍼는 당업계에서의 임의의 타입의 장치가 제조되고 있는 웨이퍼를 포함하는 것으로 의도된다.
실시예들이 본 명세서에서 웨이퍼들에 대해 기술됨에도 불구하고, 상기 실시예들이 레티클과 같은 다른 표본에 대해 이용될 수 있으며, 이는 또한 마스크 또는 포토마스트로서 공통으로 지칭될 수 있다. 많은 다양한 타입들의 테티클들이 당업계에 알려지고, 본 명세서에 사용되는 바로서 용어들 "레티클", "마스크", 및 "포토마스크"는 당업계에 공지된 모든 타입들의 레티클들을 포함하는 것으로 의도된다.
이제 도면들로 돌아와서, 도면들이 스케일로 도시되지 않음이 주목된다. 특히, 도면들의 일부의 엘리먼트들의 스케일은 그 엘리먼트들의 특징들을 강조하기 위해 매우 과장되었다. 또한, 상기 도면들이 동일한 스케일로 도시되지 않음이 주목된다. 유사하게 구성될 수 있는 하나 이상의 도면에 도시된 엘리먼트들은 동일한 참조 번호들을 이용해 표시되었다.
일반적으로, 본 명세서에 기술된 실시예들은 잠재적으로 조직적인 결함들 및 잠재적으로 랜덤한 결함들 사이의 차별화(differentiating)와 관련된다. "잠재적으로 조직적인 결함들"은 랜덤 결함들과 대조적으로 조직적인 결함들을 포함할 것 같은 결함들(또는 빈)의 그룹에서의 실제 결함들로서 본 명세서에서 정의된다(상기 그룹이 조직적인 결함들을 포함하는지 여부가 하나 이상의 다른 방법들(예컨대, 결함 조사)을 이용하여 좀더 명확하게 확인되거나 또는 결정될 수 있음에도 불구하고). "잠재적으로 랜덤한 결함들"은 조직적인 결함들과 대조적으로 랜덤한 결함들을 포함할 것 같은 그룹(또는 빈)에서의 실제 결함들로서 본 명세서에서 정의된다(상기 그룹이 랜덤한 결함들을 포함하는지 여부가 하나 이상의 다른 방법들(예컨대, 결함 조사)을 이용하여 좀더 명확한 방식으로 확인되거나 또는 결정될 수 있음에도 불구하고).
일 실시예는, 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는데에 이용을 위한 랜덤하게 생성된 결합들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법에 관한 것이다. 상기 실제 결함들은 웨이퍼 상에서 검출되는 결함들이다. 특히, 상기 결함들이 본 명세서에서 추가로 기술되는 바와 같이 설계에 기초하여 그룹핑될 수 있도록 상기 실제 결함들이 패터닝된 웨이퍼 상에서 검출될 수 있다. 본 명세서에서 추가로 기술되는 바와 같이, 실제 결함들의 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위해 랜덤하게 생성된 결함들의 그룹들의 세트가 이용될 수 있다. 특히, 본 명세서에서 추가로 기술되는 바와 같이, 랜덤하게 생성된 결함들의 그룹들의 세트는, 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 방법들의 실시예들에서 이용될 수 있다.
상기 방법은 웨이퍼의 적어도 일 부분의 검사된 영역에 대응하는 영역에 걸쳐 서로 다른 위치들에서 결함들의 세트를 랜덤하게 생성하는 단계를 포함한다. 예컨대, 결함들의 세트는 상기 웨이퍼의 검사된 부분을 나타내는 설계 상에서(즉, 다이의 검사된 영역 x 검사된 다이의 개수) 랜덤하게 생성될 수 있다. 이러한 방식으로, 랜덤하게 생성된 결함들은 검출된 결함들과 실질적으로 동일한 결함 밀도로 생성될 수 있다. 일 실시예에서, 결함들의 세트를 랜덤하게 생성하는 단계는 확률적인 시뮬레이션(예컨대, 결정적인 것과 반대로, 일부의 방식에서 비결정적인 시뮬레이션)을 이용하여 결함들의 세트를 랜덤하게 생성하는 단계를 포함한다. 예컨대, 상기 랜덤하게 생성되는 결함들은 임의의 적절한 확률적 시뮬레이션 방법, 시스템, 알고리즘, 기술 등(예컨대, 몬테 카를로(Monte Carlo) 시뮬레이션)을 이용해 시뮬레이팅될 수 있다. 이러한 방식으로, 랜덤하게 생성되는 결함들의 세트는 정확하게 랜덤하게 생성된 결함들을 포함할 수 있다.
다른 실시예에서, 결함들의 세트를 랜덤하게 생성하는 단계는 상기 영역에 걸쳐 그리드(grid)에서 배열되는 위치들에서 상기 결함들을 랜덤하게 생성하는 단계를 포함한다. 예컨대, 상기 결함들은 상기 영역에 걸쳐 정규 그리드로 지향될 수 있다. 특히, 결함들의 세트를 랜덤하게 생성하는 단계는 상기 영역에 걸쳐 실질적으로 균일한 분포를 갖는 위치들에서 상기 결함들을 랜덤하게 생성하는 단계를 포함한다(정규 그리그로 지향되는 랜덤하게 생성된 결함들은 또한 상기 영역에 걸쳐 실질적으로 균일한 분포를 가질 수 있음). 일부의 그러한 실시예들에서, 결함들의 세트를 랜덤하게 생성하는 단계는, 상기 랜덤하게 생성된 결함들이 상기 영역들에 걸쳐 실질적으로 일정하게 분포되도록 검사 결과들로부터 웨이퍼 상의 층의 검사에 의해 검출되는 실제 결함들을 제거하는 단계, 및 상기 실제 결함들을 랜덤하게 생성된 결함들로 대체하는 단계를 포함할 수 있다. 상기 검사 결과들은 KLARF와 같은 임의의 적절한 검사 결과들을 포함할 수 있고, 상기 랜덤하게 생성되는 결함들의 세트는 유사한 파일 포맷으로 상이한 파일(예컨대, 상이한 KLARF)에 저장될 수 있다. 그러므로, 생성된 파일은 본질적으로 상기 웨이퍼의 층 상의 랜덤 결함들에 대한 어떠한 결과들이 되어야할 것 같은 스냅샷일 수 있다.
결함들의 세트를 랜덤하게 생성하기 위해 이용될 수 있는 웨피어 상의 층의 검사에 의해 생성되는 검사 결과들의 일 예가 도 1에 도시된다. 특히, 도 1은 웨이퍼의 65 nm 폴리실리콘 층을 검사함으로써 생성되는 다이 누적 결과들의 다이 맵(10)을 도시한다. 특히, 다이 맵(10)은 다이 적층에 의해 서로 중첩되는 폴리실리콘 층 상의 다수의 다이들에서 검출되는 실제 결함들(12)의 위치들을 도시한다. 다이 적층 결과들은 임의의 적절한 방식으로 생성될 수 있다. 상기 다이 맵(10)에 대한 KLARF는 10,000개의 결함들을 포함한다. 다이 맵(10)에 대한 KLARF는, 랜덤하게 생성된 결함들이 상기 영역에 걸쳐 실질적으로 일정하게 분포되도록 다이 맵(1)으로부터 상기 검사에 의해 검출되는 실제 결함들을 제거하고 상기 실제 결함들을 랜덤하게 생성된 결함들로 대체함으로써 랜덤하게 생성된 결함들에 대한 다른 KLARF를 생성하는데에 이용되었다. 특히, 다이 맵(10)은 상기 영역에 걸쳐 랜덤하게 생성된 결함들(16)의 위치를 도시하는 도 2에 도시된 다이 맵(14)을 생성하는데에 이용되었다. 랜덤하게 생성되는 결함들(16)은 상기 웨이퍼의 층 상의 다이의 영역에 걸쳐 100 결함 x 100 결함 그리드(또는 2-차원 어레이)에 배열되는 10,000개의 결함들을 포함한다.
KLARF들 모두에서의 결함들이 본 명세서에서 추가로 기술되는 바와 같은 설계에 기초하여 비닝(bin)될 수 있고, 실제 결함들의 각 그룹이 잠재적으로 조직적인 결함들 또는 잠재적으로 랜덤인 결함들을 포함하는지를 결정하기 위해 본 명세서에서 추가로 기술되는 바와 같이 대응하는 그룹들에서의 실제의 그리고 랜덤하게 생성된 결함들의 개수들이 비교될 수 있다. 이러한 방식으로, 실제 결함들 및 랜덤하게 생성된 결함들에 대한 설계 기반 그룹핑의 결과들이 실제 결함들의 그룹들이 잠재적으로 조직적인 결함들 또는 잠재적으로 랜덤인 결함들을 포함하는지를 결정하기 위해 그룹별로 그룹상에 비교될 수 있다.
추가의 실시예에서, 각 그룹들에서의 램덤하게 생성된 결함들의 빈도가 상기 영역에 걸쳐 각 그룹들에서의 랜덤하게 생성된 결함들의 위치들에 가까운 상기 설계의 부분의 빈도와 거의 동일하도록, 상기 결함들의 세트를 랜덤하게 생성하는 단계가 수행된다. 예컨대, 상기 랜덤하게 생성된 결함들이 상기 설계 이내의 특정한 구조들에 대한 랜덤 결함들의 예측된 빈도와 대략 동일한 빈도를 갖도록 상기 결함들이 랜덤하게 생성될 수 있다. 랜덤 결함이 웨이퍼마다 매우 변화할 수 있음에도 불구하고, 특정한 구조들이 상기 설계에서 좀더 빈번하게 나타날수록 상기 구조들에서 더 많은 랜덤 결함들이 일반적으로 검출될 것이다. 이러한 방식으로, 더 높은 빈도로 웨이퍼에 걸쳐 나타내는 상기 설계의 부분들에 대해, 보다 많은 결함들이 랜덤하게 생성될 수 있고, 따라서 상기 설계의 다른 부분들에서의 웨이퍼 상에서 검출될 수 있는 랜덤 결함들의 개수에 보다 가까워질 수 있다. 그러한 것으로서, 랜덤하게 생성된 결함들은 웨이퍼에 걸친 설계 클립들의 분포와 같이 웨이퍼에 걸쳐 실질적으로 동일한 분포를 보일 수 있고, 따라서 상기 웨이퍼 상에서 실제 검출될 수 있는 랜덤 결함들의 분포에 보다 가까워질 수 있다.
일부의 실시예들에서, 상기 웨이퍼의 적어도 부분들의 검사된 영역은 상기 웨이퍼 상의 다이의 검사된 영역에 대략 동일하다. 이러한 방식으로, 랜덤하게 생성된 결함들은 상기 전체 웨이퍼의 검사된 영역에 대응하는 영역에 걸쳐서 서로 다른 위치들에서 생성될 필요는 없다. 대신에, 상기 랜덤하게 생성된 결함들이 상기 웨이퍼의 전체 검사된 영역의 부분에 대해서만(예커대, 상기 웨이퍼 상의 다이의 검사된 영역) 생성될 수 있고, 상기 웨이퍼의 전체 검사된 영역에 걸쳐서 검출된 실제 결함들의 전체 개수, 랜덤하게 생성된 결함들이 생성된 전체 검사된 영역의 부분, 및 상기 웨이퍼의 전체 검사된 영역에 기초하여 각 그룹들에서의 랜덤하게 생성된 결함들의 개수들이 본 명세서에 추가로 기술되는 바와 같이 정규화될 수 있다. 추가로, 상기 웨이퍼에 걸쳐 결함들을 랜덤하게 생성하는 대신에, 결함들의 세트가 다이의 검사된 영역에 걸쳐 랜덤하게 생성될 수 있다(상기 웨이퍼에 걸쳐 시뮬레이팅하고 그 후에 결함들을 적층하는 것과 균등함). 게다가, 상기 랜덤하게 생성된 결함 카운트들은 본 명세서에 추가로 기술되는 바와 같이 검출된 결함 카운트를 매칭하도록 정규화될 수 있다.
상기 방법은 또한 각 그룹들에서의 랜덤하게 생성된 결함들의 웨이퍼 근접 위치들 상의 설계의 부분이 실질적으로 동일하도록, 랜덤하게 생성된 결함들의 세트를 그룹들로 비닝(bin)하는 단계를 포함한다. 이러한 방식으로, 랜덤하게 생성된 결함들의 각 그룹들은 상기 설계의 서로 다른 부분에 대응하고, 각 그룹에서의 상기 랜덤하게 생성된 결함들은 상기 설계의 실질적으로 동일한 부분에 근접하여 위치한다. 그러한 것으로서, 랜덤하게 생성된 결함들이 설계(예컨대, 설계 클립)에 기초하여 그룹들로 분할될 수 있다. 설계에 기초하여 상기 랜덤하게 생성된 결함들의 세트를 그룹들로 비닝하는 단계는, 공동 소유되는 2007년 6월 5일자 공개된 미국특허출원공개번호 제2007/0156379호의 Kulkarni 등에 의한 미국특허출원번호 제11/561,735호 및 2007년 12월 13일자 공개된 미국특허출원공개번호 제2007/0288219호의 Zafar 등에 의한 제11/561,659호에 기술된 바와 같이 수행될 수 있으며, 상기 두 개의 특허는 2006년 11월 20일자로 출원되고 그것들은 본 명세서에 전체가 기술된 것처럼 본 명세서에 참조로서 편입된다. 본 명세서에 기술되는 실시예들은 이러한 특허 출원들에 기술된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
상기 방법은 각 그룹들에서의 랜덤하게 생성된 결함들의 개수를 결정하는 단계를 더 포함한다. 그룹들에서의 랜덤하게 생성된 결함들의 개수들이 대응하는 그룹들에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위해 실제 결함들의 개수들과 비교될 수 있다. 그룹들에서의 상기 랜덤하게 생성된 결함들의 개수들(예컨대, 결함 카운트들)이 임의의 적절한 방식으로 결정될 수 있다. 상기 그룹들에서 랜덤하게 생성된 결함들의 개수들이 본 명세서에 기술된 임의의 실시예에 따라 대응하는 그룹들에서의 실제 결함들의 개수들과 비교될 수 있다. 추가로, 그룹들에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는 것이 본 명세서에 기술된 임의의 실시예에 따른 비교의 결과들에 기초하여 수행될 수 있다.
일 실시예에서, 상기 방법은 랜덤하게 생성된 결함들의 세트에 대한 파레토 차트를 생성하는 단계를 포함한다. 이러한 "랜덤 파레토 차트"는 본 명세서에 기술된 임의의 랜덤하게 생성된 결함들(예컨대, 실제 랜덤하게 생성된 결함들 또는 영역에 걸쳐 정규 그리드로 지향되는 결함들)을 이용하여 구성될 수 있다. 예컨대, 랜덤하게 생성된 결함들의 세트가 본 명세서에 추가로 기술되는 바와 같이 설계(예컨대, 설계 클립)에 기초하여 서로 다른 그룹들로 비닝될 수 있고, 파레토 차트가 상기 비닝의 결과들을 이용해 랜덤하게 생성된 결함들의 세트에 대해 생성될 수 있다. 그러한 것으로서, 상기 그룹들 중 임의의 하나에서의 모든 결함들이 상기 설계의 동일한(또는 실질적으로 동일한) 부분과 근접하여 위치할 것이다. 그러므로, 랜덤하게 생성된 결함들에 대한 상기 파레토 차트는 서로 다른 그룹들로 비닝되는 결함들의 개수들을 보일 것이고, 그룹들 각각은 상기 설계의 서로 다른 부분들에 대응한다.
그러한 파레토 차트의 일 실시예가 도 3에 도시된다. 특히, 도 3에 도시된 바와 같이, 랜덤하게 생성된 결함들에 대해 생성되는 파레토 차트는 x축을 따라 GDS 패턴 그룹 ID를 나타내고 y축을 따라 결함 카운트를 나타낸다. 그러한 것으로서, 상기 파레토 차트는 서로 다른 그룹들로 각각 비닝되는 결함들의 개수를 그래프로 도시하고, 그룹들 각각은 상기 GDS 패턴의 서로 다른 부분에 대응한다. 이러한 방식으로, 랜덤하게 생성된 결함들의 세트에 대한 파레토 차트를 실제 결함들에 대한 파레토 차트와 비교함으로써, 랜덤하게 생성된 결함들의 개수들 및 대응하는 그룹들에서의 실제 결함들의 개수들이 본 명세서에 추가로 기술되는 바와 같이 비교될 수 있다. 특히, 상기 파레토 차트들을 이용하여, 상기 랜덤하게 생성된 결함들, 및 동일한 GDS 패턴 그룹 ID를 가지고 그 결과 대응하는 그룹들인 그룹들에서의 실제 결함들의 개수들이 비교될 수 있다.
제한된 샘플로부터 전체 랜덤 분포의 보다 통계적으로 상당한 근사치를 제공하기 위해서, 결함들의 세트를 랜덤하게 생성하는 다수의 실행(run)들이 수행될 수 있다. 예컨대, 일 실시예에서, 랜덤하게 생성된 결함들의 서로 다른 세트에 대한 추가적인 개수들을 결정하기 위해서 상기 방법이 두 번 이상 수행된다. 랜덤하게 생성된 결함들의 서로 다른 세트들이 개별적으로 랜덤하게 생성될 수 있도록, 상기 방법이 두 번 이상 수행될 수 있다. 상기 랜덤하게 생성된 결함들의 서로 다른 세트들 각각은 동일한 또는 상이한 방식들로 랜덤하게 생성될 수 있다(예컨대, 본 명세서에 기술된 임의의 실시예들에 따라). 랜덤하게 생성된 결함들의 서로 다른 세트에 대한 추가적인 개수들이 본 명세서에 기술된 임의의 실시예에 따라 결정될 수 있다. 대응하는 그룹들에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위해서, 상기 개수들 및 추가적인 개수들이 대응하는 그룹들에서의 실제 결함들의 개수들과 비교될 수 있다. 상기 그룹들에서의 랜덤하게 생성된 결함들의 서로 다른 세트들에 대한 개수들이 본 명세서에 기술된 임의의 실시예에 따라 대응하는 그룹들에서의 실제 결함들의 개수들과 비교될 수 있다. 추가로, 대응하는 그룹들에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는 것은, 본 명세서에 기술된 임의의 실시예에 따라 랜덤하게 생성된 결함들의 서로 다른 세트들에 대한 개수들과의 비교에 기초하여 수행될 수 있다. 그러한 일부의 실시예들에서, 상기 방법은 각 빈의 카운트에 대한 신뢰 구간(confidence interval)을 결정하기 위해서 랜덤하게 생성된 결함들의 다수의 세트들로부터의 결과들을 통계적으로 결합하는 단계를 포함할 수 있다. 이러한 신뢰 구간은 주어진 빈이 잠재적으로 조직적인 확률을 할당하기 위해서 이용될 수 있거나 또는 임계치를 설정하는데에 이용될 수 있다(예컨대, 카운트가 신뢰 구간이 나타낼 것보다 90% 더 크면 잠재적으로 조직적인 것으로서의 빈). 이러한 방식으로, 상기 랜덤하게 생성하는 단계는 상기 랜덤하게 생성된 집단이 실제 집단을 나타내는 신뢰를 향상시키기 위해 통계적으로 반복될 수 있다.
다른 실시예에서, 랜덤하게 생성된 결함들의 서로 다른 세트에 대한 추가적인 개수들을 결정하기 위해 상기 방법이 두 번 이상 수행되고, 상기 방법은 상기 랜덤하게 생성하는 단계(랜덤하게 생성된 결함들의 제1 세트가 생성됨)를 확인하기 위해 상기 추가적인 개수들을 이용하는 것을 포함한다. 예컨대, 랜덤하게 생성된 결함들(그리고 랜덤 파레토 차트)의 세트가 랜덤화 프로세스의 안정성을 확인하기 위해 여러 번 생성될 수 있다. 특히, 랜덤하게 생성된 결함들의 서로 다른 세트들이 개별적으로 랜덤하게 생성되도록, 상기 방법이 두 번 이상 수행될 수 있다. 이러한 실시예에서, 랜덤하게 생성된 결함들의 서로 다른 세트들 각각이 바람직하게 동일한 방식으로 생성된다(예컨대, 본 명세서에 기술된 임의의 실시예에 따라). 상기 랜덤하게 생성된 결함들의 서로 다른 세트에 대한 추가적인 개수들이 본 명세서에 기술된 임의의 실시예에 따라 결정될 수 있다. 랜덤하게 생성하는 단계를 확인하는 것은 랜덤하게 생성된 결함들의 서로 다른 세트들에 대한 개수들을 비교하는 것을 포함할 수 있다. 그룹들에서의 랜덤하게 생성된 결함들의 서로 다른 세트들에 대한 개수들은 본 명세서에 기술된 임의의 실시예에 따라 그룹 대 그룹 기반으로 비교될 수 있다. 추가로, 랜덤하게 생성하는 단계를 확인하는 것은 랜덤하게 생성된 결함들의 서로 다른 세트들에 대한 개수들이 통계적으로 동일한 것으로 고려되는데에 충분하게 유사한지 여부를 결정하는 것을 포함할 수 있다. 상기 개수들이 통계적으로 동일한 것으로 고려되는데에 충분하게 유사한지를 결정하는 것은 임의의 적절한 방식으로 수행될 수 있다.
상기한 방법의 실시예들은 본 명세서에 기술된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다. 추가로, 상기한 방법의 실시예들은 본 명세서에 기술된 임의의 시스템에 의해 수행될 수 있다.
다른 실시예는, 실제 결함들의 대응하는 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는데에 있어서의 이용을 위해 랜덤하게 생성된 결함들의 그룹들의 정규화된 세트를 생성하기 위한 컴퓨터-구현 방법에 관한 것이다. 상기 방법은 웨이퍼의 층 상에서 검출되는 모든 실제 결함들의 전체 개수를 결정하는 것을 포함한다. 전체 개수에 포함되는 실제 결함들은 바람직하게 방해 결함(nuisance defect)들을 포함하지 않는다. 특히, 바람직하게, 방해 결함들은 전체 개수를 결정하기 이전에 임의의 적절한 방식으로 검사 결과로부터 제거된다. 실제 결함들은 패터닝된 웨이퍼의 층 상에서 검출되는 결함들을 포함할 수 있다. 추가로, 상기 방법은 본 명세서에 추가로 기술되는 바와 같이 상기 웨이퍼의 층 상에서 실제 결함들을 검출하는 단계를 포함하거나 또는 포함하지 않을 수 있다. 게다가, 상기 방법은 상기 검사 결과들로부터 상기 방해 결함들을 제거하는 단계를 포함하거나 또는 포함하지 않을 수 있다(예컨대, 상기 웨이퍼가 다른 방법에 의해 검사되면, 그 방법은 상기 검사 결과들로부터 상기 방해 결함들을 제거하는 단계를 포함할 수 있고, 그러므로 상기 방해 결함들은 본 명세서에 기술된 방법들에 의해서 상기 검사 결과들로부터 제거될 필요가 없을 것임). 상기 층 상에서 검출되는 모든 실제 결함들의 전체 개수를 결정하는 것은 임의의 적절한 방식으로 수행될 수 있다.
상기 방법은 또한 상기 웨이퍼 상에서 검출된 모든 실제 결함들의 전체 개수에 기초하여 그룹들에서의 랜덤하게 생성된 결함들의 개수들을 대응하는 그룹들에서의 실제 결함들의 개수들로 정규화(normalizing)하는 단계를 포함한다. 각 그룹들에서의 랜덤하게 생성된 결함들의 웨이퍼 근접 위치들 상에서의 설계의 부분이 실질적으로 동일하다. 그러므로, 랜덤하게 생성된 결함들이 설계(예컨대, 설계 클립)에 의해 그룹핑되고, 각 그룹들에서의 랜덤하게 생성된 결함들의 개수가 상기 웨이퍼 상에서 검출된 실제 결함들의 전체 개수에 기초하여 정규화될 수 있다. 각 그룹들에서의 랜덤하게 생성된 결함들의 개수를 정규화하는 단계는 임의의 적절한 방식으로 수행될 수 있다(예컨대, 모든 그룹들에서의 랜덤하게 생성된 결함들의 전체 개수가 상기 웨이퍼 상에서 검출된 실제 결함들의 전체 개수와 실질적으로 동일하도록, 각 그룹에서의 랜덤하게 생성된 결함들의 개수를 몇몇 인자로 곱하는 단계).
상기 웨이퍼 상에서 검출된 실제 결함들의 전체 개수가 웨이퍼에 걸쳐 급격하게 변화할 수 있다(예컨대, 웨이퍼들을 제조하는데에 이용되는 하나 이상의 프로세스들에서의 변화들 때문에 그리고/또는 웨이퍼들 자체에서의 변화들 때문에). 그러한 것으로서, 각 그룹들에서의 랜덤하게 생성된 결함들의 개수를 정규화하는 단계는, 잠재적으로 조직적인 결함들이 본 명세서에 추가로 기술되는 바와 같이 잠재적으로 랜덤인 결함들과 차별화될 수 있는 정확도를 증가시킬 수 있다. 추가로, 임의의 주어진 웨이퍼 상에서 검출되는 실제 결함들의 전체 개수에 기초하여 각 그룹들에서의 랜덤하게 생성된 결함들의 개수를 정규화하는 것은 랜덤하게 생성된 결함들의 세트의 효용을 증가시킨다(예컨대, 랜덤하게 생성된 결함들의 하나의 세트가 서로 다른 웨이퍼들의 실제 결함도에 무관하에 상대적으로 높은 정확도를 갖는 다수의 웨이퍼들에 대해서 이용될 수 있음). 추가로, 각 그룹들에서의 랜덤하게 생성된 결함들의 개수를 결함 밀도로 정규화하는 것은, 데이터가 동일한 장치에 대해서 검사 레시피(recipe)로부터 검사 레시피로 비교되는 것을 가능하게 한다. 그러한 정규화는 특히 모니터링에 바람직하다.
실제 결함들의 대응하는 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위해서, 상기 그룹들에서의 랜덤하게 생성된 결함들의 정규화된 개수들이 대응하는 그룹들에서의 실제 결함들의 개수들과 비교될 수 있다. 상기 그룹들에서의 랜덤하게 생성된 결함들의 정규화된 개수들이 본 명세서에 기술된 임의의 실시예에 따라 대응하는 그룹들에서의 실제 결함들의 개수들과 비교될 수 있다. 본 명세서에 기술된 임의의 실시예에 따라 상기 실제 결함들의 대응하는 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위해 그러한 비교들의 결과들이 이용될 수 있다.
상기한 방법의 실시예가 본 명세서에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 추가로, 상기한 방법의 실시예는 본 명세서에 기술된 임의의 시스템에 의해서 수행될 수 있다.
추가적인 실시예는 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법에 관한 것이다. 실제 결함들은 웨이퍼 상에서 검출된다. 특히, 실제 결함들이 본 명세서에 추가로 기술되는 바와 같이 설계에 기초하여 그룹핑될 수 있도록 상기 실제 결함들이 패터닝된 웨이퍼 상에서 검출될 수 있다. 본 명세서에 기술된 방법들은 상기 웨이퍼 상의 실제 결함들을 검출하는 단계를 포함하거나 또는 포함하지 않을 수 있다. 예컨대, 본 명세서에 기술된 방법들은 임의의 적절한 방법, 시스템, 및/또는 기술을 이용하여 상기 웨이퍼를 검사하는 단계를 포함할 수 있다(예컨대, 광을 이용해 웨이퍼를 스캐닝하고, 스캐닝 동안에 상기 웨이퍼로부터 분산된 광을 검출하며, 상기 검출된 광에 응답하는 출력을 이용하여 웨이퍼 상의 결함들을 검출함으로써). 대안적으로, 본 명세서에 기술된 상기 방법들은 다른 시스템(예컨대, 검사 시스템), 다른 방법(예컨대, 웨이퍼 상의 결함들을 검출하기 위해 수행되는 방법), 저장 매체(예컨대, 팹(fab) 데이터베이스) 등으로부터 검사 결과들을 획득하는 단계를 포함할 수 있다.
대응하는 그룹에서의 랜덤하게 생성된 결함들 각각과 그룹에서의 실제 결함들 각각의 위치에 근접한 웨이퍼 상의 설계의 부분이 실질적으로 동일하다. 특히, 실제 결함들 및 랜덤하게 생성된 결함들은 각 결함들의 위치들에 근접한 설계의 부분에 기초하여 본 명세서에 추가로 기술되는 바와 같이 그룹들로 비닝될 수 있다. 이러한 방식으로, 그룹에서의 결함들의 위치들에 근접한 설계의 부분이 실질적으로 동일할 수 있다. 추가로, 실제 결함들의 서로 다른 그룹들은 상기 설계의 서로 다른 부분들에 대응하고, 랜덤하게 생성된 결함들의 서로 다른 그룹들은 상기 설계의 서로 다른 부분들에 대응한다.
일 실시예에서, 상기 설계의 부분은 설계 클립에 대응한다. 본 명세서에서 이용되는 바로서 용어 "클립(clip)"은 설계 레이아웃의 상대적으로 작은 부분을 지칭한다. 예컨대, 용어 "클립"은 결함 주변의 설계에서의 영역으로서 일반적으로 정의될 수 있고 결함의 이웃으로서 고려될 수 있다. 추가로, 다각형들은 상기 클립 내의 패턴을 정의하지만, 상기 다각형들은 상기 클립 이상으로 부분적으로 확장될 수 있다. 그러므로, 각 그룹들은 상기 설계의 서로 다른 부분에 대응할 수 있고, 상기 설계의 대응하는 부분들은 상기 설계에서의 서로 다른 구조들을 포함할 수 있다. 그러한 것으로서, 실제 결함들이 설계 클립에 기초하여 그룹들로 분리될 수 있고, 상기 랜덤하게 생성된 결함들이 설계 클립에 기초하여 그룹들로 분리될 수 있다. 이러한 방식으로, 동일한 설계 클립에 대응하는 그룹들로 분리되는 실제의 그리고 랜덤하게 생성된 결함들의 개수들이 본 명세서에 추가로 기술되는 바와 같이 비교될 수 있다. 동일한 방식으로, 실제의 그리고 랜덤하게 생성된 결함들이 결함들의 패치(patch) 이미지들을 이용하여 설계에 기초하여 그룹들로 분리될 수 있다. 상기 패치 이미지들은 임의의 적절한 방식으로 획득될 수 있고 임의의 적절한 그러한 이미지들을 포함할 수 있다. 상기 실제의 그리고 랜덤하게 생성된 결함들은 본 명세서에 전체로서 기술되는 바와 같이 참조에 의해 편입되는 Kulkarni 등 및 Zafar 등에 의한 앞서 언급한 특허 출원들에서 기술된 바와 같은 설계(그리고 설계 클립 및/또는 패치 이미지들)에 기초하여 그룹들로 분리될 수 있다.
일부의 실시예들에서, 본 명세서에 추가로 기술되는 비교 단계 이전에, 상기 방법은 웨이퍼 상에서 검출되는 실제 결함들의 전체 개수 및 랜덤하게 생성된 결함들의 전체 개수에 기초하여 그룹에서의 랜덤하게 생성된 결함들의 개수를 그룹에서의 실제 결함들의 개수로 정규화하는 단계를 포함한다. 예컨대, 랜덤하게 생성된 결함들과 실제 결함들 사이의 전체 결함 카운트에서의 차이들을 보상하기 위해 랜덤 파레트 차트가 상기 실제 결함들에 대해 생성된 파레트 차트로 정규화된 이후에, 본 명세서에 추가로 기술된 비교들이 수행될 수 있다. 그룹에서의 랜덤하게 생성된 결함들의 개수가 본 명세서에 기술된 임의의 실시예에 따라 대응하는 그룹에서의 실제 결함들의 개수로 정규화될 수 있다.
상기 방법은 그룹에서의 실제 결함들의 개수를 그룹에서의 랜덤하게 생성된 결함들의 개수와 비교하는 단계를 포함한다. 이러한 방식으로, 상기 방법은 실제 결함 샘플을 랜덤 결함 샘플과 비교하는 단계를 포함할 수 있다. 추가로, 일 그룹에서의 실제 결함들의 개수가 대응하는 그룹에서의 랜덤하게 생성된 결함들의 개수와 비교된다. 특히, 서로 대응하는 실제 결함들 및 랜덤하게 생성된 결함들의 그룹들은, 상기 설계의 동일한(또는 실질적으로 동일한) 부분에 근접하여 위치하는 결함들을 포함하는 그룹들을 포함할 수 있다. 이러한 방식으로, 상기 설계의 일 부분에 근접하여 위치하는 실제 결함들의 개수가 상기 설계의 동일한(또는 실질적으로 동일한) 부분에 근접하여 위치하는 랜덤하게 생성된 결함들의 개수와 비교될 수 있다. 그러한 것으로서, 실제 결함들 및 랜덤하게 생성된 결함들의 개수들이 그룹 기반으로 따라서 설계 기반으로 비교될 수 있다. 대응하는 그룹들에서의 실제 결함들 및 랜덤하게 생성된 결함들의 개수들을 비교하는 단계가 본 명세서에 기술된 임의의 실시예에 따라 그룹 기반으로 수행될 수 있다.
일 실시예에서, 상기 비교하는 단계는 실제 결함들에 대해 생성된 파레토 차트를 랜덤하게 생성된 결함들에 대해 생성된 파레토 차트와 비교하는 단계를 포함한다. 이러한 방식으로, 상기 비교하는 단계는 패턴 그룹에 걸친 랜덤하게 생성된 결함들의 분포를 패턴 그룹에 걸친 실제 결함들의 분포와 비교하는 단계를 포함할 수 있다. 특히, 상기 방법은 실제 검출된 결함들에 대해 생성된 설계 클립 파레토 차트(실제 파레토 차트)를 랜덤하게 생성된 결함들에 대해 생성된 설계 클립 파레토 차트(랜덤 파레토 차트)와 비교하는 단계를 포함할 수 있다.
본 명세서에 기술된 실시예들에 따라 실제 결함들에 대해 생성된 파레토 차트의 일 예가 도 4에 도시된다. 특히, 도 4에 도시된 바와 같이, 실제 결함들에 대해 생성된 파레토 차트는 x축을 따라 GDS 패턴 그룹 ID를 나타내고 y축을 따라 결함 카운트를 나타낸다. 그러한 것으로서, 파레토 차트는 서로 다른 그룹들 각각으로 비닝되는 실제 결함들의 개수를 그래픽으로 도시하고, 그룹들 각각은 상기 GDS 패턴의 서로 다른 부분에 대응한다. 그러므로, 상기 파레토 차트는 웨이퍼 상에서 검출되는 실제 결함들에 대해 수행되는 설계 기반 그룹핑의 결과들을 도시한다.
이러한 방식으로, 실제 결함들에 대한 파레토 차트를 랜덤하게 생성된 결함들에 대한 파레토 차트와 비교함으로써, 그룹들에서의 실제 결함들의 개수들이 본 명세서에 추가로 기술되는 바와 같이 대응하는 그룹들에서의 랜덤하게 생성된 결함들의 개수들과 비교될 수 있다. 예컨대, 실제 결함들 및 랜덤하게 생성된 결함들의 대응하는 그룹들은 동일한 GDS 패턴 그룹 ID를 갖는 그룹들일 수 있다. 그러므로, 동일한 GDS 패턴 그룹 ID를 갖는 실제 결함들 및 랜덤하게 생성된 결함들의 그룹들이 실제 결함들의 임의의 그룹들이 잠재적으로 조직적인 결함들인지를 결정하기 위해서 서로 비교될 수 있다.
도 5는 실제 결함들에 대해 생성된 파레토 차트와 랜덤하게 생성된 결함들에 대해 생성된 파레토 차트의 비교의 결과들의 일 실시예를 도시한다. 특히, 도 5에 도시된 바와 같이, 대응하는 그룹들에서의 실제 결함들 및 랜덤하게 생성된 결함들의 개수의 비교를 위해 생성된 파레토 차트는, x 축을 따라 GDS 패턴 그룹 ID를 나타내고, y 축을 따라 실제 결함들 및 랜덤하게 생성된 결함들 모두에 대한 결함 카운트를 나타낸다. 그러한 것으로서, 도 5에 도시된 파레토 차트는 서로 다른 그룹들로 비닝되는 실제 결함들 및 랜덤하게 생성된 결함들의 개수들을 그래픽으로 도시하고, 각 그룹은 상기 GDS 패턴의 서로 다른 부분에 대응한다.
이러한 방식으로, 도 5에 도시된 파레토 차트는 서로 다른 그룹들에서의 실제 결함들의 개수들을 대응하는 그룹들에서의 랜덤하게 생성된 결함들의 개수들과 어떻게 비교하는지를 보여준다. 이러한 방식으로, 본 명세서에 추가로 기술되는 바와 같이 실제 결함들의 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지 결정하기 위해 도 5에 도시된 파레토 차트에 의해 기술되는 비교의 결과들이 이용될 수 있다. 특히, 그룹들(2, 3, 4 및 10)로 비닝되는 실제 결함들이 도 5의 파레토 차트에 도시된 비교 결과에 기초하여 잠재적으로 조직적인 결함들인 것으로 결정됨에 반해, 그룹들(0, 5, 7 및 9)로 비닝되는 실제 결함들은 도 5의 파레토 차트에 도시되는 비교 결과들에 기초하여 잠재적으로 랜덤인 결함들인 것으로 결정된다.
다른 실시예에서, 상기 비교하는 단계는 상기 그룹에서의 실제 결함들의 개수와 상기 그룹에서의 랜덤하게 생성된 결함들의 개수의 비율을 결정하는 단계를 포함한다. 상기 그룹에서의 실제 결함들의 개수와 상기 그룹에서의 랜덤하게 생성된 결함들의 개수의 비율은 임의의 적절한 방식으로 결정될 수 있다. 추가로, 상기 비율은 상대적인 비율일 수 있고, 이는 또한 임의의 적절한 방식으로 결정될 수 있다. 이러한 방식으로, 상기 설계의 동일한(또는 실질적으로 동일한) 부분에 대응하는 그룹들에서의 실제 결함들의 개수와 랜덤하게 생성된 결함들의 개수의 비율이 결정될 수 있고, 이는 상기 설계의 동일한(또는 실질적으로 동일한) 부분에 대응하는 실제 결함들과 랜덤하게 생성된 결함들의 개수들 간의 차이들의 정도를 제공한다. 그러므로, 본 명세서에서 추가로 기술되는 바와 같이 실제 결함들의 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위해서 상기 비율이 이용될 수 있다.
상기 방법은 상기 비교하는 단계의 결과들에 기초하여 그룹에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는 단계를 또한 포함한다. 예컨대, 그룹에서의 실제 결함들의 개수와 대응하는 그룹에서의 랜덤하게 생성된 결함들의 개수 사이에 상당한 차이가 존재하면, 상기 그룹에서의 실제 결함들은 잠재적으로 조직적인 결함들인 것으로 결정될 수 있다. 상당한 차이는 통계적으로 정의될 수 있다(예컨대, 상당한 차이는 통계적으로 상당한 차이일 수 있음). 예컨대, 실제 그리고 랜덤하게 생성된 결함들의 대부분의 모든 대응하는 그룹들은 서로 다른 개수의 실제 결함들 및 랜덤하게 생성된 결함들을 포함할 수 있다(예컨대, 웨이퍼들 상에서 수행되는 프로세스들에서의 자연적 가변성 때문에 그리고/또는 웨이퍼들 자체에서의 자연적 가변성 때문에). 그러므로, 상기 방법은 대응하는 그룹들에서의 실제 결함들과 랜덤하게 생성된 결함들의 개수들 간의 차이가 통계적으로 상당한 차이들인지를 결정하는 단계를 포함할 수 있고, 이는 임의의 적절한 방식으로 수행될 수 있다.
다른 예에서, 상기한 바와 같이 결정될 수 있는, 그룹에서의 실제 결함들의 개수와 그룹에서의 랜덤하게 생성된 결함들의 개수의 비율이 그룹에서의 실제 결함들이 조직적인 결함들일 것 같은지를 결정하는데에 이용될 수 있다. 예컨대, 그룹에서의 실제 결함들의 개수와 그룹에서의 랜덤하게 생성된 결함들의 개수의 비율이 1 또는 통계적으로 1에 근접하면, 그룹에서의 실제 결함들은 잠재적으로 랜덤인 결함들인 것으로 결정될 수 있다. 하지만, 그룹에서의 잠재적으로 생성된 결함들의 개수에 대한 그룹에서의 실제 결함들의 개수의 비율이 통계적으로 1보다 크면, 그룹에서의 실제 결함들은 잠재적으로 조직적인 결함들인 것으로 결정될 수 있는데, 이는 조직적 결함 그룹들이 랜덤하게 생성된 결함 카운트에 대한 상대적으로 더 높은 비율의 실제 결함 카운트를 갖는 결함 그룹들이기 때문이다. 상기 비율이 통계적으로 1보다 큰지를 결정하는 단계는 임의의 적절한 방식으로 수행될 수 있다.
상기 비율을 결정하는데에 이용되는 상기 그룹에서의 랜덤하게 생성된 결함들의 개수는 상기 그룹에서의 랜덤하게 생성된 결함들의 정규화된 개수일 수 있는데, 이는 상기 랜덤하게 생성된 결함들이 다이에 기초하여 생성될 수 있는 한편 그룹에서의 실제 결함들의 개수는 웨이퍼-기반(예컨대, 웨이퍼에 걸쳐 검출된 실제 결함들의 개수에 기초하여) 또는 검사 계획-기반(예컨대, 웨이퍼 상에서 검사된 영역에 기초하여)일 것이기 때문이다. 그러므로, 정규화는 랜덤하게 생성된 결함들이 생성되고 실제 결함들이 검출되는 서로 다른 영역들을 보상할 수 있고, 그에 따라 실제 결함들이 조직적 결함들일 것 같은지의 결정의 정확도를 증가시킨다.
정규화가 본 명세서에 추가로 기술되는 바와 같이 수행될 수 있다. 분명하게, 상기 비율을 결정하는 데에 이용되는 상기 그룹에서의 랜덤하게 생성된 결함들의 개수가 정규화된 개수이면, 그러한 정규화는 상기 비율을 결정하기 이전에 수행될 것이다. 그러한 정규화는 본 명세서에 기술된 임의의 다른 비교들 이전에 또한 수행될 수 있다. 본 명세서에 추가로 기술되는 바와 같이, 결함들의 전체 개수가 상이할 수 있기 때문에, 정규화가 수행될 수 있다. 예컨대, 1의 비율(또는 실행들 간에(from run to run) 임의의 고정된 개수)은, 랜덤하게 생성된 결함들과 실제 결함들이 대략 동일한 개수가 아니면 잠재적으로 조직적인 결함들을 식별하기 위해 이용될 수 있다. 랜덤하게 생성된 결함들의 집단은 실제 결함들의 집단과 실질적으로 동일한 카운트를 갖도록 생성될 수 있거나 또는 랜덤하게 생성된 결함들의 미리 결정된 집단은 실제 결함들로 정규화될 수 있다. 이것으로 바라보는 다른 방법은 우리가 그들을 서로 비교할 수 있도록 각 집단들에 대한 전체 집단 카운트들에 기초해 빈들이 정규화되는 것이다.
일 실시예에서, 상기 결정하는 단계는, 그룹에서의 실제 결함들의 개수가 그룹에서의 랜덤하게 생성된 결함들의 개수보다 더 크면 상기 그룹에서의 실제 결함들이 잠재적으로 조직적인 결함들인 것으로 결정하는 단계, 및 그룹에서의 실제 결함들의 개수가 그룹에서의 랜덤하게 생성된 결함들의 개수보다 더 크지 않으면 상기 그룹에서의 실제 결함들을 잠재적으로 랜덤인 결함들인 것으로 결정하는 단계를 포함한다. 예컨대, 실제 파레토 차트에서의 설계 클립 그룹의 발생이 랜덤 파레토 차트에서의 대응하는 설계 클립 그룹보다 상당히 더 크면, 실제 결함들의 설계 클립 그룹이 잠재적으로 조직적인 것으로서 비닝될 수 있다. 그러한 결정에서 비교되는 개수들은 절대 결함 카운트 또는 상대 결함 카운트를 포함할 수 있다. 잠재적으로 조직적인 결함들은 그러한 방식으로 식별될 수 있는데, 이는 조직적 결함들이 우연히 단독으로 야기되는 결함들보다 좀더 빈번하게 발생하는 경향이 있기 때문이다. 그러므로, 임의의 그룹에서의 실제 결함들의 개수가 대응하는 그룹에서의 랜덤하게 생성된 결함들의 개수보다 더 상당히 더 크면, 그 그룹에서의 실제 결함들은 조직적인 결함들일 가능성이 높고, 그러한 것으로서 본 명세서에 기술된 실시예들에 의해 결정될 수 있다. 추가로, 그러한 실시예들은 두 그룹들에서의 결함들 밀도들을 매칭(또는 정규화)하는 단계를 포함할 수 있고, 이는 본 명세서에 추가로 기술되는 바와 같이 수행될 수 있다. 두 그룹들, 즉 그룹 a 및 그룹 b이 존재하고, 그룹 b에서의 결함들의 개수가 작으면(예컨대, 낮은 캡쳐 레이트 때문에), 그룹 a에서의 결함들의 개수가 그것이 잠재적으로 랜덤일지라도 그것을 잠재적으로 조직적인 것으로 만드는데에 충분히 높기 때문에, 그러한 매칭 또는 정규화가 유리할 수 있다.
다른 실시예에서, 그룹에서의 실제 결함들의 개수가 결합에서의 랜덤하게 생성된 결함들의 개수보다 통계적으로 더 크면 상기 그룹에서의 실제 결함들이 잠재적으로 조직적인 결함들인 것으로 결정하는 단계, 및 그룹에서의 실제 결함들의 개수가 그룹에서의 랜덤하게 생성된 결함들의 개수보다 통계적으로 더 크지 않으면 상기 그룹에서의 실제 결함들을 잠재적으로 랜덤인 결함들인 것으로 결정하는 단계를 포함한다. 이러한 방식으로, 상기 방법은 잠재적으로 랜덤인 결함들 및 잠재적으로 조직적인 결함들 사이를 통계적으로 차별화하는 단계를 포함할 수 있다. 그러한 것으로서, 상기 방법은 웨이퍼 상의 설계의 패턴들에서의 경계(marginality)들을 통계적으로 식별하는 단계를 포함할 수 있다. 특히, 상기 방법은 조직적 결함 빈들을 결함들의 랜덤 분포와 비교함으로써 상기 조직적 결함 빈들을 식별하기 위해 통계적인 경계들을 이용하는 단계를 포함할 수 있다. 예컨대, 상기 방법은 그룹에서의 실제 결함들 및 대응하는 그룹에서의 랜덤하게 생성된 결함들 사이의 상당한 차이가 존재하는지를 결정하기 위해 상기 비교의 결과들의 통계적인 테스트를 수행하는 단계를 포함할 수 있다. 상당한 차이가 존재하면, 그룹에서의 실제 결함들은 잠재적으로 조직적인 결함들인 것으로 결정될 수 있다. 그러한 결정에서 비교되는 개수들은 절대 결함 카운트 또는 상대 결함 카운트를 포함할 수 있다.
일 실시예에서, 상기 방법은 웨이퍼 상에서 검출되는 실제 결함들의 서로 다른 그룹들에 대해 개별적으로 수행되고, 서로 다른 그룹들 각각에서의 실제 결함들 각각의 위치에 근접하는 웨이퍼 상의 설계의 부분이 실질적으로 동일하다. 예컨대, 실제의 그리고 랜덤한 파레토 차트는 본 명세서에 추가로 기술되는 바와 같이 비교될 수 있고, 실제 그리고 랜덤 파레토 차트들이 설계 기반 그룹들(예컨대, 설계 클립 그룹들)로 분리된 결함들을 포함하기 때문에 각 그룹들에서의 실제 결함들이 상기 파레토 차트들을 포함함으로써 조직적 결함들 또는 랜덤 결함들을 포함할 것과 같이 개별적으로 비닝될 수 있다. 적절한 조직적 설계 클립 그룹들이 본 명세서에 추가로 기술되는 바와 같이 상기 파레토 차트들의 비교의 결과들을 이용해 식별될 수 있다.
다른 실시예에서, 웨이퍼 상에서 검출되는 실제 결함들의 모든 그룹들에 대해 개별적으로 상기 방법이 수행되고, 모든 그룹들 각각에서의 실제 결함들 각각의 위치에 근접한 웨이퍼 상의 설계의 부분이 실질적으로 동일하다. 이러한 방식으로, 상기 방법은 잠재적으로 조직적인 결함들이 실제 결함들에 대해 생성된 파레토 차트 상에서 어디에서든 발생하는지를 결정할 수 있다. 추가로, 상기 방법은 실제 파레토 차트상에서 어디에서든 발생하는 잠재적으로 조직적인 결함들을 실질적으로 정확하게 식별할 수 있다. 예컨대, 파레토 차트는 설계에 기초하여 비닝된 수천 개의 서로 다른 그룹들을 포함할 수 있지만, 본 명세서에 기술되는 실시예들은 수천 개의 서로 다른 그룹들 각각이 유사하게 조직적 또는 랜덤 결함들을 포함하는지를 쉽게, 빠르게, 그리고 실질적으로 정확하게 결정할 수 있다. 이러한 방식으로, 상기 방법은 모든 그룹들이 테스트될 수 있기 때문에 파레토 차트의 어디에서(또는 파레토 차트에서의 어떠한 그룹들에서) 잠재적으로 조직적인 결함들을 찾을지를 알아야 할 필요가 없다.
상기 방법은 또한 웨이퍼 상의 서로 다른 영역들에 대해 개별적으로 수행될 수 있다.
추가의 실시예에서, 상기 방법은 그룹에서의 실제 결함들의 개수를 상이한 그룹에서의 상이한 랜덤하게 생성된 결함들의 개수와 비교하는 단계를 포함한다. 그룹에서의 실제 결함들 각각의 위치 및 상이한 그룹에서의 상이한 랜덤하게 생성된 결합들 각각의 위치에 근접한 설계의 부분이 실질적으로 동일하다. 랜덤하게 생성된 결함들 및 상이한 랜덤하게 생성된 결함들은 개별적으로 생성된다. 그러한 일 실시예에서, 상기 결정하는 단계는, 그룹에서의 실제 결함들의 개수를 그룹에서의 랜덤하게 생성된 결함들의 개수 및 그룹에서의 상이한 랜덤하게 생성된 결함들의 개수와 비교하는 단계의 결과들에 기초하여 그룹에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는 단계를 포함한다.
이러한 방식으로, 상기 방법은 실제 결함들의 그룹이 잠재적으로 조직적인 결함들 또는 잠재적으로 랜덤인 결함들을 포함하는지를 결정하기 위해 실제 결함들 중 하나의 그룹과 별도로 랜덤하게 생성된 결함들 중 다수의 그룹들을 비교하는 단계를 포함할 수 있다. 그러한 비교들은 본 명세서에 기술된 임의의 실시예에 따라 수행될 수 있다. 예컨대, 그러한 비교들은 파레토 차트들을 이용해 수행될 수 있다. 실제 결함들에 대해 생성된 파레토 차트를 랜덤하게 생성된 결함들의 서로 다른 두 개의 세트들에 대해 생성된 두 개의 파레토 차트들과 비교한 결과들을 도시한 파레토 차트의 일 실시예가 도 6에 도시된다. 특히, 도 6에 도시된 바와 같이, 실제 결함들의 개수들 및 별도로 랜덤하게 생성된 결함들의 두 개의 서로 다른 세트들의 비교에 대해 생성된 파레토 차트는, x축을 따라 GDS 패턴 그룹 ID를 나타내고, y축을 따라 실제 결함들 및 랜덤하게 생성된 결함들의 서로 다른 세트들에 대한 결함 카운트를 나타낸다. 그러한 것으로서, 상기 파레토 차트는 서로 다른 그룹들로 비닝되는 개별적으로 랜덤하게 생성된 결함들 및 실제 결함들의 개수를 그래프로 도시하고, 그 각각은 GDS 패턴의 서로 다른 부분에 대응한다. 이러한 방식으로, 도 6에 도시된 파레토 차트는 서로 다른 그룹들에서의 실제 결함들의 얼마나 많은 개수가 대응하는 그룹들에서의 개별적으로 랜덤하게 생성된 결함들의 개수와 비교하는지를 보여준다.
그러므로, 도 6에 도시된 파레토 차트에 의해 기술되는 비교의 결과들이 본 명세서에 추가로 기술되는 바와 같이 실제 결함들의 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는데에 이용될 수 있다. 특히, 그룹들(2, 3, 4 및 10)로 비닝되는 실제 결함들은 도 6의 파레토 차트에 도시된 비교 결과들에 기초하여 잠재적으로 조직적인 결함들인 것으로 결정될 수 있음에 반해, 그룹들(0, 5, 7 및 9)로 비닝되는 실제 결함들은 도 6의 파레토 차트에 도시된 비교 결과들에 기초하여 잠재적으로 랜덤인 결함들인 것으로 결정될 수 있다. 동일한 ID를 갖는 도 5 및 도 6의 파레토 차트에서의 그룹들은 설계의 동일한 부분에 대응한다. 그러므로, 도 6에 도시된 결과들은 도 5에 도시된 결과들을 확인하고, 따라서 웨이퍼 상에서 검출되는 잠재적으로 조직적인 그리고 잠재적으로 랜덤인 결함들 사이를 구별하기 위한 랜덤하게 생성된 결함들의 하나의 세트의 이용의 타당성을 확인한다. 추가로, 상기한 바와 같이 서로 다른 그룹들에서의 실제 결함들의 개수들이 대응하는 그룹들에서의 랜덤하게 생성된 결함들의 서로 다른 세트들의 개수들과 비교될 수 있음에도 불구하고, 랜덤하게 생성된 결함들의 서로 다른 세트들에 대한 데이터가 결함될 수 있고 그 후에 통계를 향상시키기 위해 서로 다른 그룹들에서의 실제 결함들의 개수들과 비교될 수 있다.
일부의 실시예들에서, 실제 결함들이 웨이퍼 상의 층의 검사에 의해 검출되고, 랜덤하게 생성된 결함들이 웨이퍼 상의 층에 대한 검사 레시피를 위해 한번 생성되고(그리고 그룹핑되고) 검사 레시피를 이용해 다수의 웨이퍼들의 층 상에서 검출되는 결함들을 위한 방법을 수행하는데에 이용된다. 예컨대, 랜덤 파레토 차트는 레시피를 위해 한번 생성될 수 있고, 검사가 검사 레시피를 이용해 임의의 웨이퍼의 층에 대해 수행되는 각 시간에 비교를 위해 저장되고 이용될 수 있다. 검사가 임의의 웨이퍼의 층에 대해 수행되는 각 시간에 수행되는 비교는 본 명세서에 기술되는 임의의 실시예에 따라 수행될 수 있다(예컨대, 랜덤하게 생성된 결함들의 정규화와 같은 단계들을 포함함). 이러한 방식으로, 검사 레시피를 이용해 웨이퍼가 검사되고 실제 결함 설계 클립 파레토 차트가 생성되는 각 시간에 상기 방법이 구현될 수 있다. 상기 랜덤 파레토 차트는 본 명세서에 기술되는 바와 같이 생성될 수 있고 본 명세서에 기술되는 바와 같이 이용될 수 있다.
다른 실시예에서, 상기 방법은 사용자 개입 없이 수행된다. 사용자 개입이 필요하지 않기 때문에, 상기 방법은 자동화될 수 있다. 이러한 방식으로, 상기 방법은 자동으로 수행될 수 있다. 그러한 것으로서, 상기 방법은 설계(예컨대, 설계 클립)에 의해 그룹핑된 결함들의 주어진 집합(collection)이 사실상 잠재적으로 조직적 또는 잠재적으로 랜덤인지를 결정하기 위한 자동화된 방법을 제공한다.
본 명세서에 기술된 실시예들은 다수의 상이한 방식들에서 이용될 수 있다. 예컨대, 설계 기반 비닝을 이용한 모니터링 및 조직적 발견은, 결함 카운트가 이용될 때에 잠재적으로 조직적인 민들과 잠재적으로 랜덤인 빈들 사이를 구별하는데에 매우 좋지 않다. 하나의 제안된 방법은 어떠한 빈들이 잠재적으로 조직적인지를 결정하기 위해 시뮬레이팅된 랜덤 결함 설계 기반 그룹핑(DBG; defect based grouping) 빈 분포를 이용하는 단계를 포함한다. 이 방법은 빈들 사이의 일정한 캡쳐 레이트들을 가정하고, 이는 실질적으로 가정을 제한할 수 있다. 그러므로, 빈들을 우선순위를 매기고 컷-라인들을 결정하기 위한 더 좋은 방법들이 바람직하다. 이상적으로, 그러한 방법들은 빈들에 걸친 레이트 차이들을 캡쳐하는데에 민감하지 않다.
하지만, 본 명세서에 기술된 실시예들은 조직적 발견을 위해 이용될 수 있다. 그러한 일 실시예에서, 잠재적으로 조직적인 결함들을 포함하는 것으로 결정된 빈들은 가장 조직적일 것 같은 것부터 가장 조직적이지 않을 것 같은 순으로 우선순위가 매겨질 수 있다. 예컨대, DGB 그룹들이 본 명세서에서 추가로 기술되는 비율에 의해 우선순위가 매겨질 수 있다. 그러한 일 예에서, 상기 파레토 차트가 비율 대 카운트에 기초하여 다시-그려질 수 있다. 상기 비율이 더 높을수록, 그룹이 잠재적으로 조직적일 가능성이 더 높다. 그 후에 빈들이 우선순위의 순서대로 조사될 수 있다(조직적 결함들을 가장 많이 포함할 것 같은 것부터 조직적 결함들을 가장 적게 포함할 것 같은 순으로).
다른 예에서, 본 명세서에 기술된 실시예들이 모니터링을 위해 이용될 수 있다. 특히, 본 명세세에 기술된 실시예들이 잠재적으로 랜덤인 결함들과는 개별적으로 잠재적으로 조직적인 결함들을 모니터링하기 위해 이용될 수 있다. 적어도 하나의 빈의 전체 또는 이내의 조직적 카운트가 너무 높으면, 공학 분석을 위한 로트(lot)를 유지하는데에 결과들이 이용될 수 있다(예컨대, 조직적 발견 이용 경우).
다른 예에서, 본 명세서에 기술된 방법들이 설계 기반 분류(DBC; defect based classification) 이용 경우에서 이용될 수 있다. DBC는 상기 참조에 의해서 편입되는 Kulkarni 등 및 Zafar 등에 의한 특허 출원들에서 기술되는 바와 같이 수행될 수 있다. 예컨대, 상당한 개수의 랜덤 결함들을 갖는 웨이퍼 로트가 DBC 빈들, 특히 웨이퍼에 걸쳐 상대적으로 높은 영역을 갖는 빈들에서의 카운트를 증가시킬 것이다. 모든 DBC 빈들의 결함 카운트들이 랜덤 컴포넌트에 기인한 것을 제외하고 비례하게 증가할 것 같지 않기 때문에, 전체 결함 집단이 랜덤 결함들에 대한 최적 적합을 결정하기 위해 검사될 수 있다. 그 후에, 관심 패턴(POI; pattern of interest) 크기에 기초하여, 결함 밀도 빈이 결정될 수 있고 이러한 랜덤 결함 밀도와 비교될 수 있다. DBC 빈 카운트가 그 후에 랜덤 분포에 기초해 수정될 수 있다.
추가로, POI 또는 POI의 세트가 조직적 결함들을 갖지 않은 것으로 알려지면, 상기 POI 또는 POI의 세트에서 검출되는 결함들이 랜덤 결함 밀도를 측정하기 위해 대행(surrogate) 또는 대리(proxy)로서 이용될 수 있다. 그 후에, 상기 랜덤 밀도가 DBC 빈들로부터 차감될 수 있고 DBC 빈들을 우선순위 매기는데에 이용될 수 있다.
일부의 그러한 예들에서, 잠재적으로 랜덤인 결함 빈들로부터 잠재적으로 조직적인 결함 빈들을 분리시키는 것은 가장 공통의 DBG 빈들 당 균등 영역을 결정하기 위한 셋업(setup)을 포함할 수 있다. 가장 공통인 DBG 빈들 당 균등 영역을 결정하는 단계는, 레시피 생성의 시간에서, 검사된 영역에서의 랜덤한 결함들을 미리 정의된 결함 밀도로 떨어뜨리는 단계, DBG를 수행하는 단계, 상대적으로 낮은 카운트 빈들을 제거하는 단계(이러한 패턴들 상에 조직적인 신호가 존재하면 그들은 분별하기 용이할 것임), 및 상기 카운트와 상기 미리 정의된 결함 밀도에 기초하여 그 빈에 대한 균등 영역을 결정하는 단계를 포함할 수 있다. 예컨대, 빈 1에 대한 등가 영역(EA1)은 (빈 1 카운트)/(결함 밀도)로서 결정될 수 있다. 등가 영역 정보 및 "시드" 클립들은 상기 레시피와 함께 저장될 수 있다.
셋업은 또한 랜덤 결함들을 모니터링하기 위한 DBC 빈을 선택하는 단계를 포함할 수 있다. 예컨대, 어떠한 조직적 결함들도 갖지 않을 것 같은 패턴 또는 관심 패턴들(예컨대, 빈 클립 또는 단순 패턴들)이 선택될 수 있다. 이러한 DBC 빈들이 랜덤 결함들을 모니터링하는데에 이용될 수 있다. 상기 패턴의 유효 영역이 시뮬레이팅된 데이터로부터 결정될 수 있다. 예컨대, 상기 패턴에 커버 확장 경계 박스(EBB; extending bounding box)로의 경계를 더한 영역이 결정될 수 있다. 설계 예가 랜덤 모니터링에 대해 표시될 수 있고, 유효 영역(EAr)이 DBC 설계 예들과 함께 저장될 수 있다.
잠재적으로 랜덤인 결함 빈들로부터 잠재적으로 조직적인 결함 빈들을 분리시키는 단계는 WPP 동안에 랜덤 결함 밀도를 추정하기 위해 DBC를 이용하는 단계를 또한 포함할 수 있다. 예컨대, 랜덤 결함 밀도를 추정하기 위해 DBC를 이용하는 단계는, 이러한 빈 및 영역에 대한 검사 결함 카운트로부터 랜덤 결함 밀도를 추정하는 단계를 포함할 수 있다. 랜덤 결함 이탈(excursion)이 존재하면, 그것은 모니터에 의해 검출될 것이다. 랜덤 결함 밀도 DDr = (검사 Binr 카운트)/(EAr)을 추정하기 위해 모니터 카운트가 이용될 수 있다. 추가로, 다수의 모니터들이 평균될 수 있다.
잠재적으로 랜덤인 결함 빈들로부터 잠재적으로 조직적인 결함 빈들을 분리시키는 것은 또한 DBC 빈 카운트를 수정하는 단계를 포함할 수 있다. 예컨대, 랜덤 결함 이탈이 존재하면, 그것은 모니터에 의해 검출될 것이다. 그러한 것으로서, 상기 랜덤 결함 밀도를 결정하는데에 모니터 카운트가 이용될 수 있다. 각각의 DBC 빈에 대해, 상기 카운트가 POI 영역에 EBB(예컨대, DDn = (Binn 카운트)/(EAn))를 더한 것에 기초하여 결함 빈도로 변환될 수 있다. 각각의 DBC 빈에 대해, 추정된 랜덤 결함 밀도가 모니터링을 위한 실제 조직적 카운트(예컨대, (Binn 카운트)sys = (DDn-DDr)*(EAn))를 추정하기 위해 차감될 수 있다. 0보다 더 큰 조직적 빈 카운트들이 잠재적으로 조직적이다. 조직적 빈 카운트가 높을수록, 빈이 조직적 이슈를 가질 가능성이 높다.
잠재적으로 랜덤인 결함 빈들로부터 잠재적으로 조직적인 결함 빈들을 분리시키는 단계는 DBC 빈 카운트를 수정하는 단계를 더 포함할 수 있다. 예컨대, 각 DBC 빈에 대해, 상기 카운트가 등가 영역을 이용해 결함 밀도로 변환될 수 있다(예컨대, DDn = (Binn 카운트)/(EAn)). 추정된 랜덤 결함 밀도(EBB에 기초한 영역)가 그 후에 차감될 수 있다. 그 결과는 아마도 조직적 결함 카운트(예컨대, (Binn 카운트)sys = (DDn - DDr)*(EAn))이다. 약 0보다 더 큰 조직적 빈 카운트들이 잠재적으로 조직적이다. 조직적 빈 카운트가 높을수록, 빈이 조직적 이슈들을 가질 가능성이 높다.
그러한 방법들의 하나의 중요한 장점은 DBC 모니터를 이용함으로써 랜덤 결함 분포의 캡쳐 레이트가 또한 모니터링될 수 있다는 것과 그것이 모니터 상에서 실제 랜덤인 것으로 가정함으로써 우리가 이러한 랜덤 결함들을 정확하게 차감할 수 있다는 것이다. 특히, 랜덤 결함 수정은 측정된 랜덤 결함 캡쳐 레이트에 기초한다. 랜덤 결함 캡쳐 레이트가 일정하다고 가정하는 것이 캡쳐 레이트가 그룹들 사이에서 일정하다고 가정하는 것보다 훨씬 더 좋다. 캡쳐 레이트는 패턴 밀도에 의해서 더욱 변화할 수 있다. 그룹들이 평균적으로 서로 다른 패턴 밀도들을 가지기 때문에, 몇몇 고유 에러들이 여전히 존재할 수 있다. 다양한 패턴 밀도들에 미치는 DBC 빈들이 모니터링되고 빈들이 삽입된 DDr을 이용해 수정되면, 보상하는 것이 가능할 것이다. 게다가, 자동-조직적 임계치가 랜덤 모니터 카운트에 기초하여 유리하게 동적이다.
일 실시예에서, 상기 방법의 결과들(예컨대, 비닝된 잠재적으로 조직적인 결함들)이 분석을 위해 이용될 수 있다. 상기 분석은 임의의 적절한 분석을 포함할 수 있다(예컨대, 프로세스 및/또는 웨이퍼의 분석).
본 명세서에 기술된 모든 방법들은 방법 실시예들의 하나 이상의 단계들의 결과들을 저장 매체에 저장하는 단계를 포함할 수 있다. 상기 결과들은 본 명세서에 기술된 임의의 결과를 포함할 수 있고 당업계에 공지된 임의의 방식으로 저장될 수 있다. 상기 저장 매체는 본 명세서에 기술된 임의의 저장 매체 또는 당업계에 공지된 임의의 다른 적절한 저장 매체를 포함할 수 있다. 결과들이 저장된 이후에, 상기 결과들이 저장 매체에서 액세스될 수 있고 본 명세서에 기술된 임의의 방법 또는 시스템 실시예들에 의해 이용될 수 있으며 사용자로의 디스플레이를 위해 포매팅될 수 있고 다른 소프트웨어 모듈, 방법, 또는 시스템 등에 의해 이용될 수 있다. 예컨대, 상기한 방법이 랜덤하게 생성된 결함들의 그룹들의 세트를 생성한 이후에, 상기 방법은 랜덤하게 생성된 결함들의 그룹들의 세트에 대한 정보를 저장 매체에 저장하는 단계를 포함할 수 있다. 추가로, 웨이퍼의 층 상에서 검출되는 잠재적으로 조직적인 결함들 및 잠재적으로 랜덤인 결함들 사이를 구별하기 위해 검사 시스템이 상기 결과들(예컨대, 랜덤하게 생성된 결함들의 세트에 대한 파레토 차트)을 이용할 수 있도록, 본 명세서에 기술된 결과들 또는 출력이 검사 시스템에 의해서 저장되고 액세스될 수 있다. 추가로, 상기 결과들은 "영구적으로", "반-영구적으로", 또는 일부의 시간 기간 동안 일시적으로 저장될 수 있다. 예컨대, 상기 저장 매체는 랜덤 액세스 메모리(RAM)일 수 있고, 상기 결과들은 상기 저장 매체에 반드시 무한하게 지속되지 않아도 된다.
상기한 방법의 각 실시예들은 본 명세서에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 추가로, 상기 방법의 각 실시예들은 본 명세서에 기술된 임의의 다른 시스템들에 의해 수행될 수 있다.
본 명세서에 기술된 실시예들은, 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 다른 방법들에 비해 다수의 장점들을 제공한다. 예컨대, 본 명세서에 기술된 실시예들을 이용하여 잠재적으로 조직적인 결함들과 잠재적으로 랜덤한 결함들을 식별하는 것이 사용자 개입 또는 판단 없이도 수행될 수 있다. 특히, 어떠한 사용자 개입도 필요하지 않아서 전체 프로세스가 유리하게 자동화될 수 있다(어떠한 결함들이 실제로 조직적이거나 그리고/또는 랜덤 결함들인지를 결정하기 위해 사용자가 잠재적으로 조직적인 그리고 잠재적으로 랜덤인 것으로 식별된 결함들을 검사할 수 있음에도 불구하고). 추가로, 본 명세서에 기술된 실시예들은 잠재적으로 조직적인 결함들 및 잠재적으로 랜덤인 결함들 사이를 차별화하기 위한 현재 이용되는 방법들에 비해 더 높은 정확도를 갖는다. 게다가, 상기 방법들은 잠재적으로 조직적인 결함들이 실제 결함 파레토 차트 상에서 어디에서든지 발생할지를 보다 정확하게 결정할 수 있다. 그러므로, 본 명세서에 기술된 실시예들은 잠재적으로 조직적인 결함들의 식별을 위한 정확도 및 자동화를 제공할 수 있다.
다른 실시예는, 본 명세서에서 기술된 하나 이상의 컴퓨터-구현 방법들을 수행하기 위해 컴퓨터 시스템 상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능한 매체에 관한 것이다. 그러한 컴퓨터 판독가능한 매체의 일 실시예가 도 7에 도시된다. 특히, 컴퓨터-판독가능한 매체(18)는 본 명세서에서 기술된 하나 이상의 컴퓨터-구현 방법들을 수행하기 위한 컴퓨터 시스템(22) 상에서 실행가능한 프로그램 명령들(20)을 포함한다. 추가로, 프로그램 명령들에 의해 컴퓨터 시스템 상에서 실행가능한 컴퓨터-구현 방법은 본 명세서에 기술된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
본 명세서에 기술된 것들과 같은 방법들을 구현하는 프로그램 명령들(20)이 컴퓨터-판독가능한 매체(18)를 통해 전달되거나 또는 거기에 저장될 수 있다. 상기 컴퓨터-판독가능한 매체는 와이어, 케이블, 또는 무선 전송 링크와 같은 전송 매체일 수 있다. 상기 컴퓨터-판독가능한 매체는 또한 판독-전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 또는 자기 테이프와 같은 저장 매체일 수 있다.
컴퓨터 시스템(22)은, 개인용 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 컴퓨터, 또는 당업계에 공지된 임의의 다른 장치를 포함하는 다양한 형태들을 가질 수 있다. 일반적으로, 용어 "컴퓨터 시스템"은 메모리 매체로부터의 명령들을 실행하는, 하나 이상의 프로세서들을 갖는 임의의 장치를 포괄하는 것으로서 폭넓게 정의될 수 있다.
추가적인 실시예는 본 명세서에 기술된 하나 이상의 실시예들을 수행하도록 구성되는 시스템에 관한 것이다. 본 시스템은 웨이퍼 상의 실제 결함들을 검출하도록 구성되는 검사 시스템을 포함할 수 있다. 그러한 시스템의 일 실시예가 도 7에 도시된다. 예컨대, 도 7에 도시된 바와 같이, 본 시스템은 검사 시스템(24)을 포함한다. 검사 시스템(24)은 웨이퍼(26) 상의 실제 결함들을 검출하도록 구성된다.
일 실시예에서, 검사 시스템(24)은 광원(28)을 포함한다. 광원(28)은 당업계에 공지된 임의의 적절한 광원을 포함할 수 있다. 광원(28)은 광이 빔 스플리터(30)로 향하게 하도록 구성될 수 있다. 빔 스플리터(30)는 광원(28)으로부터의 광이 실질적으로 보통의 입사각으로 웨이퍼(26)로 향하게 하도록 구성될 수 있다. 빔 스플리터(30)는 당업계에 공지된 임의의 적절한 광학 컴포넌트를 포함할 수 있다.
웨이퍼(26)로부터 반사된 광은 빔 스플리터(30)를 통과해 검출기(32)로 향할 수 있다. 검출기(32)는 당업계에 공지된 임의의 적절한 검출기를 포함할 수 있다. 검출기(32)에 의해 생성된 출력은 웨이퍼(26) 상의 실제 결함들을 검출하는데에 이용될 수 있다. 예컨대, 컴퓨터 시스템(34)은 상기 검출기에 의해 생성된 출력을 이용하여 웨이퍼(26) 상의 실제 결함들을 검출하도록 구성될 수 있다. 상기 컴퓨터 시스템은 웨이퍼 상의 실제 결함들을 검출하기 위해 당업계에 공지된 임의의 방법 및/또는 알고리즘을 이용할 수 있다. 컴퓨터 시스템이 검출기에 의해 생성되는 출력을 수신할 수 있도록 상기 컴퓨터 시스템이 임의의 적절한 방식으로 상기 검출기에 결합될 수 있다(예컨대, 도 7에 도시된 점선에 의해 표시되는 하나 이상의 전송 매체에 의해, 이는 당업계에 공지된 임의의 적절한 전송 매체를 포함할 수 있음). 추가로, 상기 검사 시스템이 두 개 이상의 검출기(미도시)를 포함하면, 상기 컴퓨터 시스템은 상기한 바와 같이 각 검출기에 결합될 수 있다. 컴퓨터 시스템(34)은 본 명세서에 기술되는 바와 같이 추가로 구성될 수 있다. 검사 동안에, 웨이퍼(26)가 스테이지(36) 상에 배치될 수 있다. 스테이지(36)는 당업계에 공지된 임의의 적절한 기계적인 그리고/또는 로봇의 어셈블리를 포함할 수 있다. 도 7에 도시된 검사 시스템은 또한 당업계에 공지된 임의의 다른 적절한 컴포넌트들(미도시)을 포함할 수 있다.
도 7에 도시된 바와 같이, 검사 시스템은 웨이퍼로부터 정반사되는(specularly reflected) 광을 검출하도록 구성된다. 이러한 방식으로, 도 7에 도시된 검사 시스템은 BF 검사 시스템으로서 구성된다. 하지만, 상기 검사 시스템은 암시야(DF; dark field) 검사 시스템, 에지 콘트라스트(EC; edge contrast) 검사 시스템, 어펴쳐 모드 검사 시스템, 또는 당업계에 공지된 임의의 다른 광학 검사 시스템으로서 구성되는 검사 시스템에 의해 대체될 수 있다. 추가로, 상기 검사 시스템은 하나 이상의 검사 모드들을 수행하도록 구성될 수 있다. 예컨대, 도 7에 도시된 검사 시스템은, 광이 웨이퍼로 지향되는 입사각 및/또는 광이 웨이퍼로부터 수집되는 각을 변경함으로써 DF 검사를 수행하도록 구성될 수 있다. 다른 예에서, 검사 시스템이 EC 모드 검사 및/또는 검사의 어펴쳐 모드를 수행할 수 있게 어펴쳐와 같은 하나 이상의 광학 컴포넌트들(미도시)이 조명 경로 및 수집 경로에 위치할 수 있도록, 도 7에 도시된 검사 시스템이 구성될 수 있다.
본 명세서에 기술된 시스템 실시예들에 포함될 수 있는 검사 시스템의 일 구성을 일반적으로 기술하기 위해 도 7이 본 명세서에 제공됨이 주목된다. 명확하게, 상업적 검사 시스템을 설계할 때에 보통 수행되는 것으로서 검사 시스템의 성능을 최적화하기 위해 본 명세서에 기술된 검사 시스템 구성이 변경될 수 있다. 추가로, 본 명세서에 기술된 시스템들은 KLA-Tencor, San Jose, California로부터 상업적으로 이용가능한 Puma 9000 및 9100 시리즈들의 도구들과 같은 현존하는 검사 시스템을 이용해 구현될 수 있다(예컨대, 본 명세서에 기술된 기능성을 현존하는 검사 시스템에 부가함으로써). 몇몇 그러한 시스템들에 대해, 본 명세서에 기술된 방법들이 시스템의 선택적인 기능성으로서 제공될 수 있다(예컨대, 시스템의 다른 기능성에 더하여). 대안적으로, 본 명세서에 기술되는 시스템은 완전하게 새로운 시스템을 제공하기 위해 "처음부터(from scratch)" 설계될 수 있다.
다른 실시예에서, 도 7에 도시된 광학 검사 시스템이 전자 빔 검사 시스템에 의해 대체될 수 있다. 도 7의 시스템에 포함될 수 있는 상업적으로 이용가능한 전자 빔 검사 시스템들의 예들은 KLA-Tencor로부터의 eS25, eS30, 및 eS31 시스템들을 포함한다.
컴퓨터 시스템(22) 및/또는 컴퓨터 시스템(34)은 본 명세서에 기술된 하나 이상의 컴퓨터-구현 방법 실시예들을 수행하도록 구성될 수 있다(예컨대, 컴퓨터 시스템(34)에 의해 생성되는 검사 결과들을 이용하여). 상기 검사 시스템을 포함하는 시스템의 실시예들에서, 컴퓨터 시스템(22)은 당업계에 공지된 임의의 방식으로 상기 검사 시스템에 결합될 수 있다. 예컨대, 컴퓨터 시스템이 컴퓨터 시스템(34)에 의해 생성된 검사의 결과들을 수신할 수 있도록, 컴퓨터 시스템(22)이 검사 시스템(24)의 컴퓨터 시스템(34)에 결합될 수 있다. 추가로, 컴퓨터 시스템(22)은 이미지 데이터 및 신호들과 같은 검출기 또는 컴퓨터 시스템(34)의 임의의 다른 출력을 수신할 수 있다.
상기한 컴퓨터 시스템(22)은 프로세스, 검사, 방법론, 조사, 또는 다른 도구의 부분을 형성하지 않는 독립형(stand-alone) 시스템으로서 구성될 수 있다. 그러한 일 실시예에서, 컴퓨터 시스템(22)은 "유선" 및/또는 "무선" 부분들을 포함할 수 있는 전송 매체에 의해서 다른 시스템들로부터 데이터 또는 정보(예컨대, 검사 시스템으로부터의 검사 결과들)를 수신 및/또는 획득하도록 구성될 수 있다. 이러한 방식으로, 전송 매체는 컴퓨터 시스템과 다른 시스템 간의 데이터 링크로서 역할할 수 있다. 추가로, 컴퓨터 시스템(22)은 전송 매체를 통해 다른 시스템으로 데이터를 전송할 수 있다. 그러한 데이터는 예컨대 컴퓨터 시스템에 의해 결정되는 추가적인 웨이퍼들의 층의 검사에 대해 이용될 검사 시스템의 하나 이상의 파라미터들을 포함할 수 있다. 대안적으로, 컴퓨터 시스템(22)은 검사 시스템의 일부를 형성할 수 있다. 그러한 일부의 실시예들에서, 상기 시스템은 도 7에 도시된 컴퓨터 시스템들 중 오직 하나만을 포함할 수 있고, 이는 본 명세서에 기술된 하나 이상의 실시예들 및 결함 검출을 수행하도록 구성된다.
도 7에 도시된 시스템의 실시예들이 본 명세서에 기술되는 바와 같이 추가로 구성될 수 있다. 추가로, 상기 시스템은 본 명세서에 기술된 방법 실시예(들)의 임의의 단계(들)를 수행하도록 구성될 수 있다.
본 발명의 다양한 양상들의 추가적인 수정들 및 대안적 실시예들이 이러한 설명의 관점에서 당업자에게 명백할 수 있다. 예컨대, 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들이 제공된다. 따라서, 이러한 설명은 오직 예시적인 것으로만 해석되어야 하고, 당업자를 가르치기 위한 목적을 위해 본 발명을 실시하는 일반적인 방식이다. 본 명세서에 도시되고 기술되는 본 발명의 형태들이 현재에 바람직한 실시예들로서 취해져야 하는 것이 이해되어야 한다. 엘리먼트들 및 물질들이 본 명세서에 기술되고 설명된 것들로 대체될 수 있고, 부분들 및 프로세스들이 역전될 수 있으며, 본 발명의 이러한 설명의 이익을 가진 이후에 당업자에게 명백할 바와 같이 본 발명의 특정한 특징들이 독립적으로 이용될 수 있다. 다음의 청구항들에서 기술되는 바와 같이 본 발명의 사상 및 범위를 벗어남이 없이, 본 명세서에 기술된 엘리먼트들에서 변화들이 만들어질 수 있다.
Claims (22)
- 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법으로서,
그룹에서의 실제 결함들의 개수를 그룹에서의 랜덤하게 생성된 결함들의 개수와 비교하는 단계 ― 상기 실제 결함들은 웨이퍼 상에서 검출되고, 상기 그룹에서의 상기 실제 결함들 각각 그리고 상기 그룹에서의 상기 랜덤하게 생성된 결함들 각각의 위치에 근접하는 상기 웨이퍼 상의 설계(design)의 부분이 실질적으로 동일함 ―; 및
상기 비교의 결과들에 기초하여 상기 그룹에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하는 단계를 포함하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 비교하는 단계는, 상기 실제 결함들에 대해 생성된 파레토 차트(Pareto chart)와 상기 랜덤하게 생성된 결함들에 대해 생성된 파레토 차트를 비교하는 단계를 포함하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 비교하는 단계는, 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수에 대한 상기 그룹에서의 상기 실제 결함들의 개수의 비율을 결정하는 단계를 포함하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 설계의 상기 부분은 설계 클립(design clip)에 대응하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 방법은 상기 웨이퍼 상에서 검출되는 실제 결함들의 상이한 그룹들에 대해 개별적으로 수행되고, 상기 상이한 그룹들 각각에서의 상기 실제 결함들 각각의 위치에 근접하는 상기 웨이퍼 상의 상기 설계의 부분이 실질적으로 동일한,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 방법은 상기 웨이퍼 상에서 검출되는 실제 결함들의 모든 그룹들에 대해 개별적으로 수행되고, 상기 모든 그룹들 각각에서의 상기 실제 결함들 각각의 위치에 근접하는 상기 웨이퍼 상의 상기 설계의 부분이 실질적으로 동일한,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 방법은 사용자 개입 없이 수행되는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 실제 결함들은 상기 웨이퍼 상의 층(layer)의 검사에 의해 검출되고, 상기 랜덤하게 생성된 결함들은 상기 웨이퍼 상의 상기 층에 대한 검사 레시피(inspection recipe)에 대하여 한번 생성되고, 상기 검사 레시피를 이용하여 다수의 웨이퍼들의 층 상에서 검출되는 결함들에 대한 방법을 수행하기 위해 이용되는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 결정하는 단계는, 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 더 크면 상기 그룹에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들이라고 결정하는 단계, 및 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 크지 않으면 상기 그룹에서의 상기 실제 결함들이 잠재적으로 랜덤인 결함들이라고 결정하는 단계를 포함하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 결정하는 단계는, 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 통계적으로 더 크면 상기 그룹에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들이라고 결정하는 단계, 및 상기 그룹에서의 상기 실제 결함들의 개수가 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수보다 통계적으로 더 크지 않으면 상기 그룹에서의 상기 실제 결함들이 잠재적으로 랜덤인 결함들이라고 결정하는 단계를 포함하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 방법은, 상기 비교하는 단계 이전에, 상기 웨이퍼 상에서 검출되는 상기 실제 결함들의 전체 개수 및 상기 랜덤하게 생성된 결함들의 전체 개수에 기초하여 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수를 상기 그룹에서의 상기 실제 결함들의 개수로 정규화(normalizing)하는 단계를 더 포함하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 제1항에 있어서,
상기 그룹에서의 상기 실제 결함들의 개수를 상이한 그룹에서의 상이한 랜덤하게 생성된 결함들의 개수와 비교하는 단계를 더 포함하고, 상기 그룹에서의 상기 실제 결함들 각각의 위치 및 상기 상이한 그룹에서의 상기 상이한 랜덤하게 생성된 결함들 각각의 위치에 근접하는 상기 설계의 부분이 실질적으로 동일하며, 상기 랜덤하게 생성된 결함들 및 상기 상이한 랜덤하게 생성된 결함들은 개별적으로 생성되고, 상기 결정하는 단계는 상기 그룹에서의 상기 실제 결함들의 개수를 상기 그룹에서의 상기 랜덤하게 생성된 결함들의 개수 및 상기 그룹에서의 상기 상이한 랜덤하게 생성된 결함들의 개수와 비교하는 단계의 결과들에 기초하여 상기 그룹에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는 단계를 포함하는,
실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위한 컴퓨터-구현 방법. - 실제 결함들의 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는데에 있어서의 이용을 위한 랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법으로서,
웨이퍼의 적어도 일 부분의 검사된 영역에 대응하는 영역에 걸쳐 상이한 위치들에서 결함들의 세트를 랜덤하게 생성하는 단계;
그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 위치들에 근접하는 상기 웨이퍼 상의 설계의 부분이 실질적으로 동일하도록 상기 랜덤하게 생성된 결함들의 세트를 상기 그룹들로 비닝(binning)하는 단계; 및
상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 개수를 결정하는 단계 ― 대응하는 그룹들에서의 상기 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위해, 상기 그룹들에서의 상기 랜덤하게 생성된 결함들의 개수가 상기 대응하는 그룹들에서의 실제 결함들의 개수들과 비교될 수 있음 ― 를 포함하는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 방법은 랜덤하게 생성된 결함들의 상이한 세트에 대한 추가적인 개수들을 결정하기 위해 두 번 이상 수행되고, 상기 대응하는 그룹들에서의 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위해 상기 개수들 및 상기 추가적인 개수들이 상기 대응하는 그룹들에서의 상기 실제 결함들의 개수들과 비교될 수 있는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 방법은 랜덤하게 생성된 결함들의 상이한 세트에 대한 추가적인 개수들을 결정하기 위해 두 번 이상 수행되고, 상기 방법은 상기 랜덤하게 생성하는 단계를 확인(validate)하기 위해 상기 추가적인 개수들을 이용하는 단계를 더 포함하는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 결함들의 세트를 랜덤하게 생성하는 단계는, 확률적 시뮬레이션을 이용하여 상기 결함들의 세트를 랜덤하게 생성하는 단계를 포함하는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 결함들의 세트를 랜덤하게 생성하는 단계는, 상기 영역에 걸쳐 그리드(grid)에 배열되는 위치들에서 상기 결함들을 랜덤하게 생성하는 단계를 포함하는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 결함들의 세트를 랜덤하게 생성하는 단계는, 상기 영역에 걸쳐 실질적으로 균일한 분포를 갖는 위치들에서 상기 결함들을 랜덤하게 생성하는 단계를 포함하는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 결함들의 세트를 랜덤하게 생성하는 단계는, 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 빈도가 상기 영역에 걸쳐서 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 위치들에 근접한 상기 설계의 상기 부분의 빈도와 대략 동일하도록 수행되는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 웨이퍼의 적어도 상기 일 부분의 상기 검사된 영역은 상기 웨이퍼 상의 다이의 검사된 영역과 대략 동일한,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 제13항에 있어서,
상기 랜덤하게 생성된 결함들의 세트에 대한 파레토 차트를 생성하는 단계를 더 포함하고, 상기 랜덤하게 생성된 결함들의 개수들은 상기 랜덤하게 생성된 결함들의 세트에 대한 파레토 차트와 상기 실제 결함들에 대한 파레토 차트를 비교함으로써 상기 대응하는 그룹들에서의 상기 실제 결함들의 개수들과 비교될 수 있는,
랜덤하게 생성된 결함들의 그룹들의 세트를 생성하기 위한 컴퓨터-구현 방법. - 실제 결함들의 대응하는 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하는데에 있어서의 이용을 위한 랜덤하게 생성된 결함들의 그룹들의 정규화된 세트를 생성하기 위한 컴퓨터-구현 방법으로서,
웨이퍼의 층 상에서 검출되는 모든 실제 결함들의 전체 개수를 결정하는 단계; 및
상기 웨이퍼 상에서 검출되는 모든 상기 실제 결함들의 전체 개수에 기초하여 그룹들에서의 랜덤하게 생성된 결함들의 개수들을 대응하는 그룹들에서의 상기 실제 결함들의 개수들로 정규화하는 단계 ― 상기 그룹들 각각에서의 상기 랜덤하게 생성된 결함들의 위치들에 근접하는 상기 웨이퍼 상의 설계의 부분이 실질적으로 동일하고, 상기 실제 결함들의 상기 대응하는 그룹들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤한 결함들인지를 결정하기 위해 상기 그룹들에서의 상기 랜덤하게 생성된 결함들의 상기 정규화된 개수들이 상기 대응하는 그룹들에서의 상기 실제 결함들의 개수들과 비교될 수 있음 ― 를 포함하는,
랜덤하게 생성된 결함들의 그룹들의 정규화된 세트를 생성하기 위한 컴퓨터-구현 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95682307P | 2007-08-20 | 2007-08-20 | |
| US60/956,823 | 2007-08-20 | ||
| PCT/US2008/073706 WO2009026358A1 (en) | 2007-08-20 | 2008-08-20 | Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100044902A true KR20100044902A (ko) | 2010-04-30 |
| KR101448971B1 KR101448971B1 (ko) | 2014-10-13 |
Family
ID=40378614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107006100A KR101448971B1 (ko) | 2007-08-20 | 2008-08-20 | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7975245B2 (ko) |
| JP (1) | JP5425779B2 (ko) |
| KR (1) | KR101448971B1 (ko) |
| CN (1) | CN101785009B (ko) |
| TW (1) | TWI469235B (ko) |
| WO (1) | WO2009026358A1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140069290A (ko) * | 2011-09-27 | 2014-06-09 | 케이엘에이-텐코 코포레이션 | 고처리량 박막 특성화 및 결함 검출 |
| KR20170018402A (ko) * | 2014-06-13 | 2017-02-17 | 케이엘에이-텐코 코포레이션 | 인라인 프로세스 제어 툴 및 방법을 위한 포괄적 설계 지침의 추출 |
| KR20180020360A (ko) * | 2016-08-17 | 2018-02-28 | 삼성전자주식회사 | 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법 |
| KR20180093090A (ko) * | 2012-01-18 | 2018-08-20 | 케이엘에이-텐코 코포레이션 | 비트 불량 및 가상 검사를 이용한 웨이퍼 검사 공정의 생성 |
| KR20190004000A (ko) * | 2016-06-01 | 2019-01-10 | 케이엘에이-텐코 코포레이션 | 반도체 애플리케이션을 위한 신경망 및 순방향 물리적 모델을 포함하는 방법 및 시스템 |
| KR20200050427A (ko) * | 2018-10-31 | 2020-05-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 시스템적 물리적 고장 분석(ｐｆａ) 결함 위치 결정을 위한 시스템 및 방법 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| JP5427609B2 (ja) | 2006-12-19 | 2014-02-26 | ケーエルエー−テンカー・コーポレーション | 検査レシピ作成システムおよびその方法 |
| WO2008086282A2 (en) * | 2007-01-05 | 2008-07-17 | Kla-Tencor Corporation | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
| CN102027475A (zh) * | 2008-02-21 | 2011-04-20 | 明导公司 | 通过对扫描诊断结果的统计学分析确定成品率突发异常的原因 |
| US8139844B2 (en) * | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
| KR101841897B1 (ko) | 2008-07-28 | 2018-03-23 | 케이엘에이-텐코어 코오포레이션 | 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들 |
| JP2010133929A (ja) * | 2008-10-28 | 2010-06-17 | Toshiba Corp | 欠陥解析装置，および欠陥解析方法 |
| US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
| US8112241B2 (en) * | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
| TWI400652B (zh) * | 2009-06-11 | 2013-07-01 | Insyde Software Corp | Dual operating system parallel processing methods, recording media and computer program products |
| US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
| US8594963B2 (en) * | 2010-09-01 | 2013-11-26 | Macronix International Co., Ltd. | In-line inspection yield prediction system |
| JP2012155179A (ja) * | 2011-01-27 | 2012-08-16 | Toshiba Corp | 欠陥検査支援装置、欠陥検査支援方法 |
| US8656323B2 (en) * | 2011-02-22 | 2014-02-18 | Kla-Tencor Corporation | Based device risk assessment |
| US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
| US8930782B2 (en) * | 2011-05-16 | 2015-01-06 | Mentor Graphics Corporation | Root cause distribution determination based on layout aware scan diagnosis results |
| US8669523B2 (en) * | 2011-05-25 | 2014-03-11 | Kla-Tencor Corporation | Contour-based defect detection using an inspection apparatus |
| US20120316855A1 (en) * | 2011-06-08 | 2012-12-13 | Kla-Tencor Corporation | Using Three-Dimensional Representations for Defect-Related Applications |
| US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| US8718353B2 (en) * | 2012-03-08 | 2014-05-06 | Kla-Tencor Corporation | Reticle defect inspection with systematic defect filter |
| US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
| US9057965B2 (en) * | 2012-12-03 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of generating a set of defect candidates for wafer |
| US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
| US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
| US9202763B2 (en) | 2013-01-16 | 2015-12-01 | Kabushiki Kaisha Toshiba | Defect pattern evaluation method, defect pattern evaluation apparatus, and recording media |
| KR102019534B1 (ko) | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
| US9865512B2 (en) * | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
| US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
| US9142014B2 (en) * | 2013-05-30 | 2015-09-22 | Dmo Systems Limited | System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering |
| CN103279409A (zh) * | 2013-06-03 | 2013-09-04 | 上海华力微电子有限公司 | 比特失效模式统计方法及装置 |
| US9292652B2 (en) * | 2014-05-06 | 2016-03-22 | International Business Machines Corporation | Generic design rule checking (DRC) test case extraction |
| US9767548B2 (en) | 2015-04-24 | 2017-09-19 | Kla-Tencor Corp. | Outlier detection on pattern of interest image populations |
| CN107688527B (zh) * | 2016-08-05 | 2020-08-07 | 华为技术有限公司 | 缺陷显示方法及装置 |
| US10190991B2 (en) * | 2016-11-03 | 2019-01-29 | Applied Materials Israel Ltd. | Method for adaptive sampling in examining an object and system thereof |
| US10133838B2 (en) * | 2017-01-30 | 2018-11-20 | Dongfang Jingyuan Electron Limited | Guided defect detection of integrated circuits |
| US10262408B2 (en) * | 2017-04-12 | 2019-04-16 | Kla-Tencor Corporation | System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer |
| US10620135B2 (en) | 2017-07-19 | 2020-04-14 | Kla-Tencor Corp. | Identifying a source of nuisance defects on a wafer |
| US10460434B2 (en) | 2017-08-22 | 2019-10-29 | Applied Materials Israel Ltd. | Method of defect detection and system thereof |
| US10818001B2 (en) | 2018-09-07 | 2020-10-27 | Kla-Tencor Corporation | Using stochastic failure metrics in semiconductor manufacturing |
| US11475556B2 (en) * | 2019-05-30 | 2022-10-18 | Bruker Nano, Inc. | Method and apparatus for rapidly classifying defects in subcomponents of manufactured component |
Family Cites Families (311)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3495269A (en) | 1966-12-19 | 1970-02-10 | Xerox Corp | Electrographic recording method and apparatus with inert gaseous discharge ionization and acceleration gaps |
| US3496352A (en) | 1967-06-05 | 1970-02-17 | Xerox Corp | Self-cleaning corona generating apparatus |
| US3909602A (en) | 1973-09-27 | 1975-09-30 | California Inst Of Techn | Automatic visual inspection system for microelectronics |
| US4015203A (en) | 1975-12-31 | 1977-03-29 | International Business Machines Corporation | Contactless LSI junction leakage testing method |
| US4347001A (en) | 1978-04-03 | 1982-08-31 | Kla Instruments Corporation | Automatic photomask inspection system and apparatus |
| US4247203A (en) | 1978-04-03 | 1981-01-27 | Kla Instrument Corporation | Automatic photomask inspection system and apparatus |
| FR2473789A1 (fr) | 1980-01-09 | 1981-07-17 | Ibm France | Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques. |
| US4378159A (en) | 1981-03-30 | 1983-03-29 | Tencor Instruments | Scanning contaminant and defect detector |
| US4448532A (en) | 1981-03-31 | 1984-05-15 | Kla Instruments Corporation | Automatic photomask inspection method and system |
| US4926489A (en) | 1983-03-11 | 1990-05-15 | Kla Instruments Corporation | Reticle inspection system |
| US4579455A (en) | 1983-05-09 | 1986-04-01 | Kla Instruments Corporation | Photomask inspection apparatus and method with improved defect detection |
| US4532650A (en) | 1983-05-12 | 1985-07-30 | Kla Instruments Corporation | Photomask inspection apparatus and method using corner comparator defect detection algorithm |
| US4555798A (en) | 1983-06-20 | 1985-11-26 | Kla Instruments Corporation | Automatic system and method for inspecting hole quality |
| US4578810A (en) | 1983-08-08 | 1986-03-25 | Itek Corporation | System for printed circuit board defect detection |
| JPS6062122A (ja) | 1983-09-16 | 1985-04-10 | Fujitsu Ltd | マスクパターンの露光方法 |
| US4599558A (en) | 1983-12-14 | 1986-07-08 | Ibm | Photovoltaic imaging for large area semiconductors |
| US4595289A (en) | 1984-01-25 | 1986-06-17 | At&T Bell Laboratories | Inspection system utilizing dark-field illumination |
| JPS60263807A (ja) | 1984-06-12 | 1985-12-27 | Dainippon Screen Mfg Co Ltd | プリント配線板のパタ−ン欠陥検査装置 |
| US4633504A (en) | 1984-06-28 | 1986-12-30 | Kla Instruments Corporation | Automatic photomask inspection system having image enhancement means |
| US4817123A (en) | 1984-09-21 | 1989-03-28 | Picker International | Digital radiography detector resolution improvement |
| US4734721A (en) | 1985-10-04 | 1988-03-29 | Markem Corporation | Electrostatic printer utilizing dehumidified air |
| US4641967A (en) | 1985-10-11 | 1987-02-10 | Tencor Instruments | Particle position correlator and correlation method for a surface scanner |
| US4928313A (en) | 1985-10-25 | 1990-05-22 | Synthetic Vision Systems, Inc. | Method and system for automatically visually inspecting an article |
| US5046109A (en) | 1986-03-12 | 1991-09-03 | Nikon Corporation | Pattern inspection apparatus |
| US4814829A (en) | 1986-06-12 | 1989-03-21 | Canon Kabushiki Kaisha | Projection exposure apparatus |
| US4805123B1 (en) | 1986-07-14 | 1998-10-13 | Kla Instr Corp | Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems |
| US4758094A (en) | 1987-05-15 | 1988-07-19 | Kla Instruments Corp. | Process and apparatus for in-situ qualification of master patterns used in patterning systems |
| US4766324A (en) | 1987-08-07 | 1988-08-23 | Tencor Instruments | Particle detection method including comparison between sequential scans |
| US4812756A (en) | 1987-08-26 | 1989-03-14 | International Business Machines Corporation | Contactless technique for semicondutor wafer testing |
| US4845558A (en) | 1987-12-03 | 1989-07-04 | Kla Instruments Corporation | Method and apparatus for detecting defects in repeated microminiature patterns |
| US4877326A (en) | 1988-02-19 | 1989-10-31 | Kla Instruments Corporation | Method and apparatus for optical inspection of substrates |
| US5054097A (en) | 1988-11-23 | 1991-10-01 | Schlumberger Technologies, Inc. | Methods and apparatus for alignment of images |
| US5155336A (en) | 1990-01-19 | 1992-10-13 | Applied Materials, Inc. | Rapid thermal heating apparatus and method |
| US5124927A (en) | 1990-03-02 | 1992-06-23 | International Business Machines Corp. | Latent-image control of lithography tools |
| JP3707172B2 (ja) | 1996-01-24 | 2005-10-19 | 富士ゼロックス株式会社 | 画像読取装置 |
| US5189481A (en) | 1991-07-26 | 1993-02-23 | Tencor Instruments | Particle detector for rough surfaces |
| DE69208413T2 (de) | 1991-08-22 | 1996-11-14 | Kla Instr Corp | Gerät zur automatischen Prüfung von Photomaske |
| US5563702A (en) | 1991-08-22 | 1996-10-08 | Kla Instruments Corporation | Automated photomask inspection apparatus and method |
| ATE255902T1 (de) | 1992-03-09 | 2003-12-15 | San Diego Regional Cancer Ct | Ein anti-idiotypischer antikörper und seine verwendung in der diagnose und therapie von hiv- verwandten krankheiten |
| US6205259B1 (en) | 1992-04-09 | 2001-03-20 | Olympus Optical Co., Ltd. | Image processing apparatus |
| JP2667940B2 (ja) | 1992-04-27 | 1997-10-27 | 三菱電機株式会社 | マスク検査方法およびマスク検出装置 |
| JP3730263B2 (ja) | 1992-05-27 | 2005-12-21 | ケーエルエー・インストルメンツ・コーポレーション | 荷電粒子ビームを用いた自動基板検査の装置及び方法 |
| JP3212389B2 (ja) | 1992-10-26 | 2001-09-25 | 株式会社キリンテクノシステム | 固体上の異物検査方法 |
| KR100300618B1 (ko) | 1992-12-25 | 2001-11-22 | 오노 시게오 | 노광방법,노광장치,및그장치를사용하는디바이스제조방법 |
| US5448053A (en) | 1993-03-01 | 1995-09-05 | Rhoads; Geoffrey B. | Method and apparatus for wide field distortion-compensated imaging |
| US5355212A (en) | 1993-07-19 | 1994-10-11 | Tencor Instruments | Process for inspecting patterned wafers |
| US5453844A (en) | 1993-07-21 | 1995-09-26 | The University Of Rochester | Image data coding and compression system utilizing controlled blurring |
| US5497381A (en) * | 1993-10-15 | 1996-03-05 | Analog Devices, Inc. | Bitstream defect analysis method for integrated circuits |
| US5544256A (en) | 1993-10-22 | 1996-08-06 | International Business Machines Corporation | Automated defect classification system |
| US5500607A (en) | 1993-12-22 | 1996-03-19 | International Business Machines Corporation | Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer |
| US5553168A (en) | 1994-01-21 | 1996-09-03 | Texas Instruments Incorporated | System and method for recognizing visual indicia |
| US5696835A (en) | 1994-01-21 | 1997-12-09 | Texas Instruments Incorporated | Apparatus and method for aligning and measuring misregistration |
| US5572608A (en) | 1994-08-24 | 1996-11-05 | International Business Machines Corporation | Sinc filter in linear lumen space for scanner |
| US5608538A (en) | 1994-08-24 | 1997-03-04 | International Business Machines Corporation | Scan line queuing for high performance image correction |
| US5528153A (en) | 1994-11-07 | 1996-06-18 | Texas Instruments Incorporated | Method for non-destructive, non-contact measurement of dielectric constant of thin films |
| US6014461A (en) | 1994-11-30 | 2000-01-11 | Texas Instruments Incorporated | Apparatus and method for automatic knowlege-based object identification |
| US5694478A (en) | 1994-12-15 | 1997-12-02 | Minnesota Mining And Manufacturing Company | Method and apparatus for detecting and identifying microbial colonies |
| US5948972A (en) | 1994-12-22 | 1999-09-07 | Kla-Tencor Corporation | Dual stage instrument for scanning a specimen |
| CA2139182A1 (en) | 1994-12-28 | 1996-06-29 | Paul Chevrette | Method and system for fast microscanning |
| US5661408A (en) | 1995-03-01 | 1997-08-26 | Qc Solutions, Inc. | Real-time in-line testing of semiconductor wafers |
| US5991699A (en) | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
| TW341664B (en) | 1995-05-12 | 1998-10-01 | Ibm | Photovoltaic oxide charge measurement probe technique |
| US5644223A (en) | 1995-05-12 | 1997-07-01 | International Business Machines Corporation | Uniform density charge deposit source |
| US5485091A (en) | 1995-05-12 | 1996-01-16 | International Business Machines Corporation | Contactless electrical thin oxide measurements |
| US6288780B1 (en) | 1995-06-06 | 2001-09-11 | Kla-Tencor Technologies Corp. | High throughput brightfield/darkfield wafer inspection system using advanced optical techniques |
| US5594247A (en) | 1995-07-07 | 1997-01-14 | Keithley Instruments, Inc. | Apparatus and method for depositing charge on a semiconductor wafer |
| US5773989A (en) | 1995-07-14 | 1998-06-30 | University Of South Florida | Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer |
| US5621519A (en) | 1995-07-31 | 1997-04-15 | Neopath, Inc. | Imaging system transfer function control method and apparatus |
| US5619548A (en) | 1995-08-11 | 1997-04-08 | Oryx Instruments And Materials Corp. | X-ray thickness gauge |
| WO1997013370A1 (en) | 1995-10-02 | 1997-04-10 | Kla Instruments Corporation | Alignment correction prior to image sampling in inspection systems |
| US5754678A (en) | 1996-01-17 | 1998-05-19 | Photon Dynamics, Inc. | Substrate inspection apparatus and method |
| JPH09320505A (ja) | 1996-03-29 | 1997-12-12 | Hitachi Ltd | 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン |
| US5673208A (en) | 1996-04-11 | 1997-09-30 | Micron Technology, Inc. | Focus spot detection method and system |
| US5917332A (en) * | 1996-05-09 | 1999-06-29 | Advanced Micro Devices, Inc. | Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer |
| US5742658A (en) | 1996-05-23 | 1998-04-21 | Advanced Micro Devices, Inc. | Apparatus and method for determining the elemental compositions and relative locations of particles on the surface of a semiconductor wafer |
| US6246787B1 (en) | 1996-05-31 | 2001-06-12 | Texas Instruments Incorporated | System and method for knowledgebase generation and management |
| US6091846A (en) | 1996-05-31 | 2000-07-18 | Texas Instruments Incorporated | Method and system for anomaly detection |
| US6205239B1 (en) | 1996-05-31 | 2001-03-20 | Texas Instruments Incorporated | System and method for circuit repair |
| US6292582B1 (en) | 1996-05-31 | 2001-09-18 | Lin Youling | Method and system for identifying defects in a semiconductor |
| US5822218A (en) * | 1996-08-27 | 1998-10-13 | Clemson University | Systems, methods and computer program products for prediction of defect-related failures in integrated circuits |
| US5767693A (en) | 1996-09-04 | 1998-06-16 | Smithley Instruments, Inc. | Method and apparatus for measurement of mobile charges with a corona screen gun |
| US6076465A (en) | 1996-09-20 | 2000-06-20 | Kla-Tencor Corporation | System and method for determining reticle defect printability |
| KR100200734B1 (ko) | 1996-10-10 | 1999-06-15 | 윤종용 | 에어리얼 이미지 측정 장치 및 방법 |
| US5866806A (en) | 1996-10-11 | 1999-02-02 | Kla-Tencor Corporation | System for locating a feature of a surface |
| US5928389A (en) | 1996-10-21 | 1999-07-27 | Applied Materials, Inc. | Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool |
| US6259960B1 (en) | 1996-11-01 | 2001-07-10 | Joel Ltd. | Part-inspecting system |
| US5852232A (en) | 1997-01-02 | 1998-12-22 | Kla-Tencor Corporation | Acoustic sensor as proximity detector |
| US5955661A (en) | 1997-01-06 | 1999-09-21 | Kla-Tencor Corporation | Optical profilometer combined with stylus probe measurement device |
| US5795685A (en) | 1997-01-14 | 1998-08-18 | International Business Machines Corporation | Simple repair method for phase shifting masks |
| US5889593A (en) | 1997-02-26 | 1999-03-30 | Kla Instruments Corporation | Optical system and method for angle-dependent reflection or transmission measurement |
| US5980187A (en) | 1997-04-16 | 1999-11-09 | Kla-Tencor Corporation | Mechanism for transporting semiconductor-process masks |
| US6121783A (en) | 1997-04-22 | 2000-09-19 | Horner; Gregory S. | Method and apparatus for establishing electrical contact between a wafer and a chuck |
| US6097196A (en) | 1997-04-23 | 2000-08-01 | Verkuil; Roger L. | Non-contact tunnelling field measurement for a semiconductor oxide layer |
| US6078738A (en) | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
| KR100308811B1 (ko) | 1997-05-10 | 2001-12-15 | 박종섭 | Gps를이용한시간및주파수발생장치의시간오차개선방법 |
| US6201999B1 (en) | 1997-06-09 | 2001-03-13 | Applied Materials, Inc. | Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool |
| US6011404A (en) | 1997-07-03 | 2000-01-04 | Lucent Technologies Inc. | System and method for determining near--surface lifetimes and the tunneling field of a dielectric in a semiconductor |
| US6072320A (en) | 1997-07-30 | 2000-06-06 | Verkuil; Roger L. | Product wafer junction leakage measurement using light and eddy current |
| US6104206A (en) | 1997-08-05 | 2000-08-15 | Verkuil; Roger L. | Product wafer junction leakage measurement using corona and a kelvin probe |
| US5834941A (en) | 1997-08-11 | 1998-11-10 | Keithley Instruments, Inc. | Mobile charge measurement using corona charge and ultraviolet light |
| US6191605B1 (en) | 1997-08-18 | 2001-02-20 | Tom G. Miller | Contactless method for measuring total charge of an insulating layer on a substrate using corona charge |
| US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US6578188B1 (en) | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
| US7107571B2 (en) | 1997-09-17 | 2006-09-12 | Synopsys, Inc. | Visual analysis and verification system using advanced tools |
| US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| US5965306A (en) | 1997-10-15 | 1999-10-12 | International Business Machines Corporation | Method of determining the printability of photomask defects |
| US5874733A (en) | 1997-10-16 | 1999-02-23 | Raytheon Company | Convergent beam scanner linearizing method and apparatus |
| US6097887A (en) | 1997-10-27 | 2000-08-01 | Kla-Tencor Corporation | Software system and method for graphically building customized recipe flowcharts |
| US6233719B1 (en) | 1997-10-27 | 2001-05-15 | Kla-Tencor Corporation | System and method for analyzing semiconductor production data |
| US6104835A (en) | 1997-11-14 | 2000-08-15 | Kla-Tencor Corporation | Automatic knowledge database generation for classifying objects and systems therefor |
| JPH11162832A (ja) | 1997-11-25 | 1999-06-18 | Nikon Corp | 走査露光方法及び走査型露光装置 |
| US5999003A (en) * | 1997-12-12 | 1999-12-07 | Advanced Micro Devices, Inc. | Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification |
| US6614520B1 (en) | 1997-12-18 | 2003-09-02 | Kla-Tencor Corporation | Method for inspecting a reticle |
| US6060709A (en) | 1997-12-31 | 2000-05-09 | Verkuil; Roger L. | Apparatus and method for depositing uniform charge on a thin oxide semiconductor wafer |
| US6122017A (en) | 1998-01-22 | 2000-09-19 | Hewlett-Packard Company | Method for providing motion-compensated multi-field enhancement of still images from video |
| US6175645B1 (en) | 1998-01-22 | 2001-01-16 | Applied Materials, Inc. | Optical inspection method and apparatus |
| US6171737B1 (en) | 1998-02-03 | 2001-01-09 | Advanced Micro Devices, Inc. | Low cost application of oxide test wafer for defect monitor in photolithography process |
| US6091845A (en) | 1998-02-24 | 2000-07-18 | Micron Technology, Inc. | Inspection technique of photomask |
| US5932377A (en) | 1998-02-24 | 1999-08-03 | International Business Machines Corporation | Exact transmission balanced alternating phase-shifting mask for photolithography |
| US6091257A (en) | 1998-02-26 | 2000-07-18 | Verkuil; Roger L. | Vacuum activated backside contact |
| US6282309B1 (en) | 1998-05-29 | 2001-08-28 | Kla-Tencor Corporation | Enhanced sensitivity automated photomask inspection system |
| US6137570A (en) | 1998-06-30 | 2000-10-24 | Kla-Tencor Corporation | System and method for analyzing topological features on a surface |
| JP2000089148A (ja) | 1998-07-13 | 2000-03-31 | Canon Inc | 光走査装置及びそれを用いた画像形成装置 |
| US6324298B1 (en) | 1998-07-15 | 2001-11-27 | August Technology Corp. | Automated wafer defect inspection system and a process of performing such inspection |
| US6266437B1 (en) | 1998-09-04 | 2001-07-24 | Sandia Corporation | Sequential detection of web defects |
| US6466314B1 (en) | 1998-09-17 | 2002-10-15 | Applied Materials, Inc. | Reticle design inspection system |
| US6040912A (en) | 1998-09-30 | 2000-03-21 | Advanced Micro Devices, Inc. | Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device |
| US6122046A (en) | 1998-10-02 | 2000-09-19 | Applied Materials, Inc. | Dual resolution combined laser spot scanning and area imaging inspection |
| US6535628B2 (en) | 1998-10-15 | 2003-03-18 | Applied Materials, Inc. | Detection of wafer fragments in a wafer processing apparatus |
| US6393602B1 (en) * | 1998-10-21 | 2002-05-21 | Texas Instruments Incorporated | Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers |
| JP3860347B2 (ja) | 1998-10-30 | 2006-12-20 | 富士通株式会社 | リンク処理装置 |
| US6248486B1 (en) | 1998-11-23 | 2001-06-19 | U.S. Philips Corporation | Method of detecting aberrations of an optical imaging system |
| US6476913B1 (en) | 1998-11-30 | 2002-11-05 | Hitachi, Ltd. | Inspection method, apparatus and system for circuit pattern |
| US6529621B1 (en) | 1998-12-17 | 2003-03-04 | Kla-Tencor | Mechanisms for making and inspecting reticles |
| US6539106B1 (en) | 1999-01-08 | 2003-03-25 | Applied Materials, Inc. | Feature-based defect detection |
| US6373975B1 (en) | 1999-01-25 | 2002-04-16 | International Business Machines Corporation | Error checking of simulated printed images with process window effects included |
| US7106895B1 (en) | 1999-05-05 | 2006-09-12 | Kla-Tencor | Method and apparatus for inspecting reticles implementing parallel processing |
| AU3676500A (en) | 1999-05-07 | 2000-11-21 | Nikon Corporation | Aligner, microdevice, photomask, exposure method, and method of manufacturing device |
| KR20020011416A (ko) | 1999-05-18 | 2002-02-08 | 조셉 제이. 스위니 | 마스트와 비교함으로써 물체의 검사를 수행하는 방법 및장치 |
| US6526164B1 (en) | 1999-05-27 | 2003-02-25 | International Business Machines Corporation | Intelligent photomask disposition |
| US6922482B1 (en) | 1999-06-15 | 2005-07-26 | Applied Materials, Inc. | Hybrid invariant adaptive automatic defect classification |
| US6407373B1 (en) | 1999-06-15 | 2002-06-18 | Applied Materials, Inc. | Apparatus and method for reviewing defects on an object |
| EP1065567A3 (en) | 1999-06-29 | 2001-05-16 | Applied Materials, Inc. | Integrated critical dimension control |
| WO2001003380A1 (fr) | 1999-07-02 | 2001-01-11 | Fujitsu Limited | Dispositif d'attribution de services |
| US6776692B1 (en) | 1999-07-09 | 2004-08-17 | Applied Materials Inc. | Closed-loop control of wafer polishing in a chemical mechanical polishing system |
| US6466895B1 (en) | 1999-07-16 | 2002-10-15 | Applied Materials, Inc. | Defect reference system automatic pattern classification |
| US6248485B1 (en) | 1999-07-19 | 2001-06-19 | Lucent Technologies Inc. | Method for controlling a process for patterning a feature in a photoresist |
| US6466315B1 (en) | 1999-09-03 | 2002-10-15 | Applied Materials, Inc. | Method and system for reticle inspection by photolithography simulation |
| US20020144230A1 (en) | 1999-09-22 | 2002-10-03 | Dupont Photomasks, Inc. | System and method for correcting design rule violations in a mask layout file |
| US6268093B1 (en) | 1999-10-13 | 2001-07-31 | Applied Materials, Inc. | Method for reticle inspection using aerial imaging |
| FR2801673B1 (fr) | 1999-11-26 | 2001-12-28 | Pechiney Aluminium | Procede de mesure du degre et de l'homogeneite de calcination des alumines |
| US7190292B2 (en) | 1999-11-29 | 2007-03-13 | Bizjak Karl M | Input level adjust system and method |
| US6738954B1 (en) * | 1999-12-08 | 2004-05-18 | International Business Machines Corporation | Method for prediction random defect yields of integrated circuits with accuracy and computation time controls |
| US6771806B1 (en) | 1999-12-14 | 2004-08-03 | Kla-Tencor | Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices |
| US6445199B1 (en) | 1999-12-14 | 2002-09-03 | Kla-Tencor Corporation | Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures |
| US6701004B1 (en) | 1999-12-22 | 2004-03-02 | Intel Corporation | Detecting defects on photomasks |
| US6778695B1 (en) | 1999-12-23 | 2004-08-17 | Franklin M. Schellenberg | Design-based reticle defect prioritization |
| US7120285B1 (en) | 2000-02-29 | 2006-10-10 | Advanced Micro Devices, Inc. | Method for evaluation of reticle image using aerial image simulator |
| US6451690B1 (en) | 2000-03-13 | 2002-09-17 | Matsushita Electronics Corporation | Method of forming electrode structure and method of fabricating semiconductor device |
| US6482557B1 (en) | 2000-03-24 | 2002-11-19 | Dupont Photomasks, Inc. | Method and apparatus for evaluating the runability of a photomask inspection tool |
| US6569691B1 (en) | 2000-03-29 | 2003-05-27 | Semiconductor Diagnostics, Inc. | Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer |
| WO2001086698A2 (en) | 2000-05-10 | 2001-11-15 | Kla-Tencor, Inc. | Method and system for detecting metal contamination on a semiconductor wafer |
| US6425113B1 (en) | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
| US7135676B2 (en) | 2000-06-27 | 2006-11-14 | Ebara Corporation | Inspection system by charged particle beam and method of manufacturing devices using the system |
| US6636301B1 (en) | 2000-08-10 | 2003-10-21 | Kla-Tencor Corporation | Multiple beam inspection apparatus and method |
| US6634018B2 (en) | 2000-08-24 | 2003-10-14 | Texas Instruments Incorporated | Optical proximity correction |
| JP2002071575A (ja) | 2000-09-04 | 2002-03-08 | Matsushita Electric Ind Co Ltd | 欠陥検査解析方法および欠陥検査解析システム |
| TW513772B (en) | 2000-09-05 | 2002-12-11 | Komatsu Denshi Kinzoku Kk | Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface |
| DE10044257A1 (de) | 2000-09-07 | 2002-04-11 | Infineon Technologies Ag | Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme |
| US6513151B1 (en) | 2000-09-14 | 2003-01-28 | Advanced Micro Devices, Inc. | Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation |
| WO2002037526A1 (fr) | 2000-11-02 | 2002-05-10 | Ebara Corporation | Appareil a faisceau electronique et procede de fabrication d'un dispositif a semi-conducteur comprenant ledit appareil |
| US6857116B1 (en) | 2000-11-15 | 2005-02-15 | Reshape, Inc. | Optimization of abutted-pin hierarchical physical design |
| US6753954B2 (en) | 2000-12-06 | 2004-06-22 | Asml Masktools B.V. | Method and apparatus for detecting aberrations in a projection lens utilized for projection optics |
| US6602728B1 (en) | 2001-01-05 | 2003-08-05 | International Business Machines Corporation | Method for generating a proximity model based on proximity rules |
| US6597193B2 (en) | 2001-01-26 | 2003-07-22 | Semiconductor Diagnostics, Inc. | Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current |
| US6680621B2 (en) | 2001-01-26 | 2004-01-20 | Semiconductor Diagnostics, Inc. | Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current |
| JP3998577B2 (ja) * | 2001-03-12 | 2007-10-31 | ピー・デイ・エフ ソリユーシヨンズ インコーポレイテツド | 特徴付けビヒクル及びその設計方法、欠陥を識別する方法並びに欠陥サイズ分布を求める方法 |
| US6873720B2 (en) | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
| JP3973372B2 (ja) | 2001-03-23 | 2007-09-12 | 株式会社日立製作所 | 荷電粒子線を用いた基板検査装置および基板検査方法 |
| US6605478B2 (en) | 2001-03-30 | 2003-08-12 | Appleid Materials, Inc, | Kill index analysis for automatic defect classification in semiconductor wafers |
| US6665065B1 (en) | 2001-04-09 | 2003-12-16 | Advanced Micro Devices, Inc. | Defect detection in pellicized reticles via exposure at short wavelengths |
| JP4038356B2 (ja) | 2001-04-10 | 2008-01-23 | 株式会社日立製作所 | 欠陥データ解析方法及びその装置並びにレビューシステム |
| JP4266082B2 (ja) | 2001-04-26 | 2009-05-20 | 株式会社東芝 | 露光用マスクパターンの検査方法 |
| JP4199939B2 (ja) | 2001-04-27 | 2008-12-24 | 株式会社日立製作所 | 半導体検査システム |
| JP2002353099A (ja) | 2001-05-22 | 2002-12-06 | Canon Inc | 位置検出方法及び装置及び露光装置及びデバイス製造方法 |
| US20020186878A1 (en) | 2001-06-07 | 2002-12-12 | Hoon Tan Seow | System and method for multiple image analysis |
| JP3551163B2 (ja) | 2001-06-08 | 2004-08-04 | 三菱住友シリコン株式会社 | 欠陥検査方法及び欠陥検査装置 |
| US6779159B2 (en) * | 2001-06-08 | 2004-08-17 | Sumitomo Mitsubishi Silicon Corporation | Defect inspection method and defect inspection apparatus |
| US6581193B1 (en) | 2001-06-13 | 2003-06-17 | Kla-Tencor | Apparatus and methods for modeling process effects and imaging effects in scanning electron microscopy |
| US7382447B2 (en) | 2001-06-26 | 2008-06-03 | Kla-Tencor Technologies Corporation | Method for determining lithographic focus and exposure |
| US20030014146A1 (en) | 2001-07-12 | 2003-01-16 | Kabushiki Kaisha Toshiba | Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method |
| US6593748B1 (en) | 2001-07-12 | 2003-07-15 | Advanced Micro Devices, Inc. | Process integration of electrical thickness measurement of gate oxide and tunnel oxides by corona discharge technique |
| JP2003031477A (ja) | 2001-07-17 | 2003-01-31 | Hitachi Ltd | 半導体装置の製造方法およびシステム |
| JP4122735B2 (ja) | 2001-07-24 | 2008-07-23 | 株式会社日立製作所 | 半導体デバイスの検査方法および検査条件設定方法 |
| US7030997B2 (en) | 2001-09-11 | 2006-04-18 | The Regents Of The University Of California | Characterizing aberrations in an imaging lens and applications to visual testing and integrated circuit mask analysis |
| CN1968413B (zh) | 2001-09-12 | 2012-05-30 | 松下电器产业株式会社 | 图像解码方法 |
| JP3870052B2 (ja) | 2001-09-20 | 2007-01-17 | 株式会社日立製作所 | 半導体装置の製造方法及び欠陥検査データ処理方法 |
| JP3955450B2 (ja) | 2001-09-27 | 2007-08-08 | 株式会社ルネサステクノロジ | 試料検査方法 |
| US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
| WO2003036549A1 (en) | 2001-10-25 | 2003-05-01 | Kla-Tencor Technologies Corporation | Apparatus and methods for managing reliability of semiconductor devices |
| US6751519B1 (en) | 2001-10-25 | 2004-06-15 | Kla-Tencor Technologies Corporation | Methods and systems for predicting IC chip yield |
| US6948141B1 (en) | 2001-10-25 | 2005-09-20 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| US6918101B1 (en) | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| US6734696B2 (en) | 2001-11-01 | 2004-05-11 | Kla-Tencor Technologies Corp. | Non-contact hysteresis measurements of insulating films |
| JP2003151483A (ja) | 2001-11-19 | 2003-05-23 | Hitachi Ltd | 荷電粒子線を用いた回路パターン用基板検査装置および基板検査方法 |
| US6886153B1 (en) | 2001-12-21 | 2005-04-26 | Kla-Tencor Corporation | Design driven inspection or measurement for semiconductor using recipe |
| US6789032B2 (en) | 2001-12-26 | 2004-09-07 | International Business Machines Corporation | Method of statistical binning for reliability selection |
| US6658640B2 (en) | 2001-12-26 | 2003-12-02 | Numerical Technologies, Inc. | Simulation-based feed forward process control |
| US6906305B2 (en) | 2002-01-08 | 2005-06-14 | Brion Technologies, Inc. | System and method for aerial image sensing |
| US7236847B2 (en) | 2002-01-16 | 2007-06-26 | Kla-Tencor Technologies Corp. | Systems and methods for closed loop defect reduction |
| US6691052B1 (en) | 2002-01-30 | 2004-02-10 | Kla-Tencor Corporation | Apparatus and methods for generating an inspection reference pattern |
| JP3629244B2 (ja) | 2002-02-19 | 2005-03-16 | 本多エレクトロン株式会社 | ウエーハ用検査装置 |
| US7257247B2 (en) | 2002-02-21 | 2007-08-14 | International Business Machines Corporation | Mask defect analysis system |
| US20030223639A1 (en) | 2002-03-05 | 2003-12-04 | Vladimir Shlain | Calibration and recognition of materials in technical images using specific and non-specific features |
| US20030192015A1 (en) | 2002-04-04 | 2003-10-09 | Numerical Technologies, Inc. | Method and apparatus to facilitate test pattern design for model calibration and proximity correction |
| US6966047B1 (en) | 2002-04-09 | 2005-11-15 | Kla-Tencor Technologies Corporation | Capturing designer intent in reticle inspection |
| US6642066B1 (en) | 2002-05-15 | 2003-11-04 | Advanced Micro Devices, Inc. | Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer |
| US7393755B2 (en) | 2002-06-07 | 2008-07-01 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
| US7363099B2 (en) | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
| US7152215B2 (en) | 2002-06-07 | 2006-12-19 | Praesagus, Inc. | Dummy fill for integrated circuits |
| US6828542B2 (en) | 2002-06-07 | 2004-12-07 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
| US20030229875A1 (en) | 2002-06-07 | 2003-12-11 | Smith Taber H. | Use of models in integrated circuit fabrication |
| US7124386B2 (en) | 2002-06-07 | 2006-10-17 | Praesagus, Inc. | Dummy fill for integrated circuits |
| AU2003274370A1 (en) | 2002-06-07 | 2003-12-22 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
| JP2004031709A (ja) | 2002-06-27 | 2004-01-29 | Seiko Instruments Inc | ウエハレス測長レシピ生成装置 |
| US6777676B1 (en) | 2002-07-05 | 2004-08-17 | Kla-Tencor Technologies Corporation | Non-destructive root cause analysis on blocked contact or via |
| JP4073265B2 (ja) | 2002-07-09 | 2008-04-09 | 富士通株式会社 | 検査装置及び検査方法 |
| US7012438B1 (en) | 2002-07-10 | 2006-03-14 | Kla-Tencor Technologies Corp. | Methods and systems for determining a property of an insulating film |
| JP2006502422A (ja) | 2002-07-12 | 2006-01-19 | ケイデンス デザイン システムズ インコーポレイテッド | コンテクスト特定型のマスク検査のための方法及びシステム |
| EP1543451A4 (en) | 2002-07-12 | 2010-11-17 | Cadence Design Systems Inc | PROCESS AND SYSTEM FOR CONTEX-SPECIFIC MASK WRITING |
| US6902855B2 (en) | 2002-07-15 | 2005-06-07 | Kla-Tencor Technologies | Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns |
| WO2004008244A2 (en) | 2002-07-15 | 2004-01-22 | Kla-Tencor Technologies Corp. | Defect inspection methods that include acquiring aerial images of a reticle for different lithographic process variables |
| US6775818B2 (en) | 2002-08-20 | 2004-08-10 | Lsi Logic Corporation | Device parameter and gate performance simulation based on wafer image prediction |
| US6784446B1 (en) | 2002-08-29 | 2004-08-31 | Advanced Micro Devices, Inc. | Reticle defect printability verification by resist latent image comparison |
| US20040049722A1 (en) | 2002-09-09 | 2004-03-11 | Kabushiki Kaisha Toshiba | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device |
| US7043071B2 (en) | 2002-09-13 | 2006-05-09 | Synopsys, Inc. | Soft defect printability simulation and analysis for masks |
| KR100474571B1 (ko) | 2002-09-23 | 2005-03-10 | 삼성전자주식회사 | 웨이퍼의 패턴 검사용 기준 이미지 설정 방법과 이 설정방법을 이용한 패턴 검사 방법 및 장치 |
| US7061625B1 (en) | 2002-09-27 | 2006-06-13 | Kla-Tencor Technologies Corporation | Method and apparatus using interferometric metrology for high aspect ratio inspection |
| US7379175B1 (en) | 2002-10-15 | 2008-05-27 | Kla-Tencor Technologies Corp. | Methods and systems for reticle inspection and defect review using aerial imaging |
| US7027143B1 (en) | 2002-10-15 | 2006-04-11 | Kla-Tencor Technologies Corp. | Methods and systems for inspecting reticles using aerial imaging at off-stepper wavelengths |
| US7123356B1 (en) | 2002-10-15 | 2006-10-17 | Kla-Tencor Technologies Corp. | Methods and systems for inspecting reticles using aerial imaging and die-to-database detection |
| US6807503B2 (en) | 2002-11-04 | 2004-10-19 | Brion Technologies, Inc. | Method and apparatus for monitoring integrated circuit fabrication |
| US7386839B1 (en) | 2002-11-06 | 2008-06-10 | Valery Golender | System and method for troubleshooting software configuration problems using application tracing |
| US7457736B2 (en) | 2002-11-21 | 2008-11-25 | Synopsys, Inc. | Automated creation of metrology recipes |
| EP1570510A2 (en) * | 2002-12-11 | 2005-09-07 | PDF Solutions, Inc. | Fast localization of electrical failures on an integrated circuit system and method |
| WO2004055472A2 (en) | 2002-12-13 | 2004-07-01 | Smith Bruce W | Method for aberration detection and measurement |
| US6882745B2 (en) | 2002-12-19 | 2005-04-19 | Freescale Semiconductor, Inc. | Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data |
| US7162071B2 (en) | 2002-12-20 | 2007-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Progressive self-learning defect review and classification method |
| US6718526B1 (en) | 2003-02-07 | 2004-04-06 | Kla-Tencor Corporation | Spatial signature analysis |
| US7030966B2 (en) | 2003-02-11 | 2006-04-18 | Asml Netherlands B.V. | Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations |
| US7756320B2 (en) * | 2003-03-12 | 2010-07-13 | Hitachi High-Technologies Corporation | Defect classification using a logical equation for high stage classification |
| JP3699960B2 (ja) | 2003-03-14 | 2005-09-28 | 株式会社東芝 | 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 |
| US7053355B2 (en) | 2003-03-18 | 2006-05-30 | Brion Technologies, Inc. | System and method for lithography process monitoring and control |
| US7508973B2 (en) | 2003-03-28 | 2009-03-24 | Hitachi High-Technologies Corporation | Method of inspecting defects |
| US6859746B1 (en) | 2003-05-01 | 2005-02-22 | Advanced Micro Devices, Inc. | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same |
| US7739064B1 (en) | 2003-05-09 | 2010-06-15 | Kla-Tencor Corporation | Inline clustered defect reduction |
| JP2004340652A (ja) | 2003-05-14 | 2004-12-02 | Hitachi Ltd | 欠陥検査装置および陽電子線応用装置 |
| US6777147B1 (en) | 2003-05-21 | 2004-08-17 | International Business Machines Corporation | Method for evaluating the effects of multiple exposure processes in lithography |
| US7346470B2 (en) | 2003-06-10 | 2008-03-18 | International Business Machines Corporation | System for identification of defects on circuits or other arrayed products |
| US9002497B2 (en) | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| US7135344B2 (en) | 2003-07-11 | 2006-11-14 | Applied Materials, Israel, Ltd. | Design-based monitoring |
| US6988045B2 (en) | 2003-08-04 | 2006-01-17 | Advanced Micro Devices, Inc. | Dynamic metrology sampling methods, and system for performing same |
| US7003758B2 (en) | 2003-10-07 | 2006-02-21 | Brion Technologies, Inc. | System and method for lithography simulation |
| US7103484B1 (en) | 2003-10-31 | 2006-09-05 | Kla-Tencor Technologies Corp. | Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films |
| JP2005183907A (ja) | 2003-11-26 | 2005-07-07 | Matsushita Electric Ind Co Ltd | パターン解析方法及びパターン解析装置 |
| JP4351522B2 (ja) | 2003-11-28 | 2009-10-28 | 株式会社日立ハイテクノロジーズ | パターン欠陥検査装置およびパターン欠陥検査方法 |
| US8151220B2 (en) | 2003-12-04 | 2012-04-03 | Kla-Tencor Technologies Corp. | Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data |
| KR101056142B1 (ko) | 2004-01-29 | 2011-08-10 | 케이엘에이-텐코 코포레이션 | 레티클 설계 데이터의 결함을 검출하기 위한 컴퓨터로구현되는 방법 |
| JP4426871B2 (ja) | 2004-02-25 | 2010-03-03 | エスアイアイ・ナノテクノロジー株式会社 | Ｆｉｂ／ｓｅｍ複合装置の画像ノイズ除去 |
| US7194709B2 (en) | 2004-03-05 | 2007-03-20 | Keith John Brankner | Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies |
| US7171334B2 (en) | 2004-06-01 | 2007-01-30 | Brion Technologies, Inc. | Method and apparatus for synchronizing data acquisition of a monitored IC fabrication process |
| JP4347751B2 (ja) | 2004-06-07 | 2009-10-21 | 株式会社アドバンテスト | 不良解析システム及び不良箇所表示方法 |
| US7207017B1 (en) | 2004-06-10 | 2007-04-17 | Advanced Micro Devices, Inc. | Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results |
| CN101027693B (zh) | 2004-08-09 | 2010-05-12 | 伯拉考国际股份公司 | 基于多个掩码的用于医学成像的像对准方法及设备 |
| US7310796B2 (en) | 2004-08-27 | 2007-12-18 | Applied Materials, Israel, Ltd. | System and method for simulating an aerial image |
| TW200622275A (en) * | 2004-09-06 | 2006-07-01 | Mentor Graphics Corp | Integrated circuit yield and quality analysis methods and systems |
| JP4904034B2 (ja) | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
| US7142992B1 (en) | 2004-09-30 | 2006-11-28 | Kla-Tencor Technologies Corp. | Flexible hybrid defect classification for semiconductor manufacturing |
| KR20070104331A (ko) | 2004-10-12 | 2007-10-25 | 케이엘에이-텐코 테크놀로지스 코퍼레이션 | 표본 상의 결함들을 분류하기 위한 컴퓨터-구현 방법 및시스템 |
| US7729529B2 (en) | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
| US7386418B2 (en) * | 2004-12-13 | 2008-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Yield analysis method |
| JP2006200972A (ja) | 2005-01-19 | 2006-08-03 | Tokyo Seimitsu Co Ltd | 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置 |
| US7475382B2 (en) | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
| US7804993B2 (en) | 2005-02-28 | 2010-09-28 | Applied Materials South East Asia Pte. Ltd. | Method and apparatus for detecting defects in wafers including alignment of the wafer images so as to induce the same smear in all images |
| US7813541B2 (en) | 2005-02-28 | 2010-10-12 | Applied Materials South East Asia Pte. Ltd. | Method and apparatus for detecting defects in wafers |
| US7496880B2 (en) | 2005-03-17 | 2009-02-24 | Synopsys, Inc. | Method and apparatus for assessing the quality of a process model |
| US7760347B2 (en) * | 2005-05-13 | 2010-07-20 | Applied Materials, Inc. | Design-based method for grouping systematic defects in lithography pattern writing system |
| US7760929B2 (en) * | 2005-05-13 | 2010-07-20 | Applied Materials, Inc. | Grouping systematic defects with feedback from electrical inspection |
| US7444615B2 (en) | 2005-05-31 | 2008-10-28 | Invarium, Inc. | Calibration on wafer sweet spots |
| US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
| US7564017B2 (en) | 2005-06-03 | 2009-07-21 | Brion Technologies, Inc. | System and method for characterizing aerial image quality in a lithography system |
| US7501215B2 (en) | 2005-06-28 | 2009-03-10 | Asml Netherlands B.V. | Device manufacturing method and a calibration substrate |
| US20070002322A1 (en) | 2005-06-30 | 2007-01-04 | Yan Borodovsky | Image inspection method |
| US7769225B2 (en) | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
| US7488933B2 (en) | 2005-08-05 | 2009-02-10 | Brion Technologies, Inc. | Method for lithography model calibration |
| EP1920369A2 (en) | 2005-08-08 | 2008-05-14 | Brion Technologies, Inc. | System and method for creating a focus-exposure model of a lithography process |
| US7749666B2 (en) | 2005-08-09 | 2010-07-06 | Asml Netherlands B.V. | System and method for measuring and analyzing lithographic parameters and determining optimal process corrections |
| KR100909474B1 (ko) | 2005-08-10 | 2009-07-28 | 삼성전자주식회사 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
| JP4203498B2 (ja) | 2005-09-22 | 2009-01-07 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | 画像補正装置、パターン検査装置、画像補正方法、及び、パターン欠陥検査方法 |
| US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| US7570800B2 (en) | 2005-12-14 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for binning defects detected on a specimen |
| US7801353B2 (en) | 2006-02-01 | 2010-09-21 | Applied Materials Israel, Ltd. | Method for defect detection using computer aided design data |
| EP1982160A4 (en) | 2006-02-09 | 2016-02-17 | Kla Tencor Tech Corp | METHOD AND SYSTEMS FOR DETERMINING A WAFER FEATURE |
| US8102408B2 (en) | 2006-06-29 | 2012-01-24 | Kla-Tencor Technologies Corp. | Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs |
| US7904845B2 (en) * | 2006-12-06 | 2011-03-08 | Kla-Tencor Corp. | Determining locations on a wafer to be reviewed during defect review |
| JP5427609B2 (ja) * | 2006-12-19 | 2014-02-26 | ケーエルエー−テンカー・コーポレーション | 検査レシピ作成システムおよびその方法 |
| WO2008086282A2 (en) | 2007-01-05 | 2008-07-17 | Kla-Tencor Corporation | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
| US7962864B2 (en) * | 2007-05-24 | 2011-06-14 | Applied Materials, Inc. | Stage yield prediction |
| JP5068591B2 (ja) * | 2007-06-29 | 2012-11-07 | 株式会社日立ハイテクノロジーズ | 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム |
-
2008
- 2008-08-20 KR KR1020107006100A patent/KR101448971B1/ko active IP Right Grant
- 2008-08-20 CN CN2008801035763A patent/CN101785009B/zh active Active
- 2008-08-20 US US12/195,024 patent/US7975245B2/en active Active
- 2008-08-20 TW TW97131870A patent/TWI469235B/zh active
- 2008-08-20 WO PCT/US2008/073706 patent/WO2009026358A1/en active Application Filing
- 2008-08-20 JP JP2010521995A patent/JP5425779B2/ja active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140069290A (ko) * | 2011-09-27 | 2014-06-09 | 케이엘에이-텐코 코포레이션 | 고처리량 박막 특성화 및 결함 검출 |
| KR20180093090A (ko) * | 2012-01-18 | 2018-08-20 | 케이엘에이-텐코 코포레이션 | 비트 불량 및 가상 검사를 이용한 웨이퍼 검사 공정의 생성 |
| KR20170018402A (ko) * | 2014-06-13 | 2017-02-17 | 케이엘에이-텐코 코포레이션 | 인라인 프로세스 제어 툴 및 방법을 위한 포괄적 설계 지침의 추출 |
| KR20190004000A (ko) * | 2016-06-01 | 2019-01-10 | 케이엘에이-텐코 코포레이션 | 반도체 애플리케이션을 위한 신경망 및 순방향 물리적 모델을 포함하는 방법 및 시스템 |
| KR20180020360A (ko) * | 2016-08-17 | 2018-02-28 | 삼성전자주식회사 | 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법 |
| KR20200050427A (ko) * | 2018-10-31 | 2020-05-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 시스템적 물리적 고장 분석(ｐｆａ) 결함 위치 결정을 위한 시스템 및 방법 |
| US11600505B2 (en) | 2018-10-31 | 2023-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for systematic physical failure analysis (PFA) fault localization |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI469235B (zh) | 2015-01-11 |
| CN101785009A (zh) | 2010-07-21 |
| WO2009026358A1 (en) | 2009-02-26 |
| JP2010537199A (ja) | 2010-12-02 |
| US7975245B2 (en) | 2011-07-05 |
| CN101785009B (zh) | 2012-10-10 |
| JP5425779B2 (ja) | 2014-02-26 |
| US20090055783A1 (en) | 2009-02-26 |
| KR101448971B1 (ko) | 2014-10-13 |
| TW200915461A (en) | 2009-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101448971B1 (ko) | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 | |
| KR101381309B1 (ko) | 계측 샘플링 계획을 생성하기 위한 컴퓨터-구현 방법들, 캐리어 매체들 및 시스템들 | |
| US10223492B1 (en) | Based device risk assessment | |
| US9201022B2 (en) | Extraction of systematic defects | |
| US8194968B2 (en) | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions | |
| US7904845B2 (en) | Determining locations on a wafer to be reviewed during defect review | |
| KR101600209B1 (ko) | 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 | |
| JP5405453B2 (ja) | 設計データ領域での検査データの位置を決める方法と装置 | |
| US8755045B2 (en) | Detecting method for forming semiconductor device | |
| KR20120125273A (ko) | 검사 유도 오버레이 메트롤러지 | |
| TW201725381A (zh) | 於樣品上判定所關注圖案之一或多個特性 | |
| Le Denmat et al. | Tracking of design related defects hidden in the random defectivity in a production environment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170926 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180919 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 6 |