KR100716552B1 - 다이 어태치 방법 - Google Patents

다이 어태치 방법 Download PDF

Info

Publication number
KR100716552B1
KR100716552B1 KR1020060010713A KR20060010713A KR100716552B1 KR 100716552 B1 KR100716552 B1 KR 100716552B1 KR 1020060010713 A KR1020060010713 A KR 1020060010713A KR 20060010713 A KR20060010713 A KR 20060010713A KR 100716552 B1 KR100716552 B1 KR 100716552B1
Authority
KR
South Korea
Prior art keywords
wafer
die
die attach
semiconductor
expansion
Prior art date
Application number
KR1020060010713A
Other languages
English (en)
Inventor
김대영
오정민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060010713A priority Critical patent/KR100716552B1/ko
Priority to US11/552,416 priority patent/US7582542B2/en
Application granted granted Critical
Publication of KR100716552B1 publication Critical patent/KR100716552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼로부터 다이 픽업 에러의 발생을 개선한 다이 어태치 방법에 관한 것이다. 칩 패턴 인식에 의한 레퍼런스 다이 검색 방식이나 X축과 Y축의 반도체 다이 수 카운팅에 의한 로우/칼럼 칩 카운팅 방식으로 픽업되는 첫 번째 다이를 검색하여 전기적 특성 검사에서 얻어진 웨이퍼 맵 데이터와 매칭(matching)시키는 종래의 다이 어태치 방법은 수율 손실이나 첫 번째 다이 검색 오류 등이 발생되는 문제가 있었다. 본 발명은 테이프 확장 후 웨이퍼 에지 형상을 인식하여 그 반지름을 산출하고 웨이퍼 맵 데이터의 반지름과의 차이만큼 웨이퍼 맵 데이터의 반도체 다이 위치를 보상하여 반도체 다이의 픽업이 이루어지는 다이 어태치 방법을 제공한다. 본 발명에 의하면, 미러 다이로 인한 수율 손실이 발생되지 않고, 칩 카운팅 에러가 발생되지 않는다. 더욱이, 테이프 마운트 공정과 소잉 공정 및 다이 어태치 공정에서의 오차에 영향을 받지 않아 다이 어태치 공정에서 반도체 다이의 픽업 에러를 근본적으로 방지할 수 있다.
반도체, 다이, 다이 어태치, 픽업, 웨이퍼

Description

다이 어태치 방법{Die Attach Method}
도 1은 레퍼런스 다이 검색 방식을 적용한 종래의 다이 어태치 방법에 사용되는 웨이퍼를 나타낸 평면도,
도 2a와 도 2b는 도 1의 "A"부분과 "B"부분에 대한 확대도,
도 3은 로우/칼럼 칩 카운팅 방식을 적용한 종래의 다이 어태치 방법에 사용되는 웨이퍼의 일부분을 나타낸 평면도,
도 4는 본 발명의 실시예에 따른 다이 어태치 방법을 보여주는 블록도,
도 5와 도 6은 본 발명에 따른 다이 어태치 방법에서 테이프 확장 전과 후를 나타낸 평면도,
도 7은 본 발명에 따른 다이 어태치 방법에서 테이프 확장 후 첫 번째 다이의 좌표 산출 원리를 나타낸 참고도, 및
도 8은 전기적 특성 검사에서 제공되는 웨이퍼 맵 데이터의 일부를 나타낸 참고도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110; 웨이퍼
111; 반도체 다이
111a; 픽업 첫 번째 다이
121; 웨이퍼 캐리어 테이프
본 발명은 다이 어태치 방법에 관한 것으로서, 더욱 상세하게는 전기적 특성 검사에서 제공되는 웨이퍼 맵 데이터와 웨이퍼 캐리어 테이프 확장 후 웨이퍼에서의 픽업 첫 번째 반도체 다이의 매칭(matching) 오류를 개선시킨 다이 어태치 방법에 관한 것이다.
웨이퍼 가공(Wafer Fabrication) 공정을 거쳐 집적회로 형성이 완료된 웨이퍼는 전기적 특성 검사(Electrical Die Sorting Test)를 거쳐 양호 다이(good die)와 불량 다이(reject die)로 선별된다. 그리고 소잉 공정을 거쳐 웨이퍼에서 개별 반도체 다이로 분리된 양호 다이는 패키지 조립 공정(package assembly process)을 거쳐 반도체 칩 패키지로 제조된다.
일반적으로 전기적 특성 검사가 완료된 웨이퍼는 불량 다이에 대한 잉킹(inking)이 이루어진다. 그러나 최근에 전기적 특성 검사가 완료된 웨이퍼는 잉킹이 되지 않은 잉크레스 웨이퍼(inkless wafer) 상태로 다이 어태치 공정에 제공된다. 다이 어태치 공정에서 양호 다이와 불량 다이의 판별은 전기적 특성 검사 정보를 포함하는 웨이퍼 맵 데이터에 의해 이루어진다. 이와 같은 방법은 불량 다이에 대한 잉킹 공정이나, 그 잉킹 마크를 판독하기 위한 공정이 생략될 수 있다는 장점이 있다.
잉크레스 웨이퍼에 의한 다이 어태치 공정에서는 잉크레스 웨이퍼와 전기적 특성 검사 결과를 포함하는 웨이퍼 맵 데이터를 매칭(matching)시키는 과정이 필요하다. 이와 같은 과정은 웨이퍼 맵 데이터 상에서의 최초 픽업되는 반도체 다이를 실제 잉크레스 웨이퍼에서 검색함으로써 이루어진다. 웨이퍼 맵 상에서의 첫 번째 픽업 반도체 다이를 실제 웨이퍼의 첫 번째 픽업 반도체 다이와 매칭(matching) 시킴으로써 웨이퍼 맵 정보에 의해 다이 어태치가 이루어지는 것이다. 이러한 측면에서 웨이퍼에서 첫 번째 픽업 다이를 검색하는 것은 매우 중요한 작업이다. 첫 번째 다이가 잘 못 선정될 경우 웨이퍼 맵 정보와 일치가 되지 않아 반도체 다이 손실이 발생되고 정상적인 다이 어태치가 이루어지지 않는다.
종래의 다이 어태치 방법으로서는 픽업 첫 번째 다이를 검색하기 위하여 레퍼런스 다이 검색(reference die search) 방식이나, 로우/칼럼 칩 카운팅(low/column chip counting) 방식을 채택한 다이 어태치 방법이 잘 알려져 있다.
도 1은 레퍼런스 다이 검색 방식을 적용한 종래의 다이 어태치 방법에 사용되는 웨이퍼를 나타낸 평면도이고, 도 2a와 도 2b는 도 1의 "A"부분과 "B"부분에 대한 확대도이다.
도 1과 도 2a 및 2b를 참조하면, 레퍼런스 다이 검색 방식은 픽업 첫 번째 다이(11a)의 검색을 위하여 웨이퍼 가공 공정에서 미리 웨이퍼(10)의 2 또는 3군데 에지 부분에 집적회로 형성이 되지 않은 미러 반도체 다이(mirror semiconductor die; 13)를 형성하고, 이 부분에 대한 칩 패턴(P1, P2) 인식을 통하여 미러 반도체 다이(13)를 인식함으로써 첫 번째 반도체 다이(11a)를 검색하는 방식이다.
그러나 이와 같이 미러 반도체 다이가 존재하는 경우 미러 반도체 다이로 인한 웨이퍼 가공 공정의 수율 손실이 발생한다. 특히 소형 반도체 다이를 포함하는 웨이퍼의 경우 수율 손실이 크다. 또한, 이 방식을 적용할 때 3㎜ 이하인 소형 반도체 다이의 경우 다이 어태치 과정에서의 테이프 확장에 따른 중앙 대 에지 영역간의 확장 비율 차이에 의해 픽업 첫 번째 다이의 검색 오류를 발생시킬 수 있다.
도 3은 로우/칼럼 칩 카운팅 방식을 적용한 종래의 다이 어태치 방법에 사용되는 웨이퍼의 일부분을 나타낸 평면도이다.
도 3을 참조하면, 로우/칼럼 카운팅 방식은 미러 반도체 다이가 없는 웨이퍼에 적용되는 방식으로서, 실제 다이 어태치 설비 상에서 웨이퍼(30)의 칩 패턴을 인식하여 산출된 반도체 다이(31)의 개수와 웨이퍼 맵 상에서 로우/칼럼의 다이 개수를 매칭하여 첫 번째 다이(31a)를 검색한다.
그러나 이와 같은 로우/칼럼 카운팅 방식을 적용하는 다이 어태치 방법은 양호 칩 영역 밖에 칩 패턴을 가진 반도체 다이(35)가 존재하는 경우 칩 카운트 에러가 발생할 수 있다. 이에 따라 로우/칼럼에서의 반도체 다이 개수와 웨이퍼 맵 상에서의 반도체 다이 수가 일치되지 않음으로써 적용이 불가능한 경우가 발생된다는 문제점이 있다.
더욱이, 종래의 다이 어태치 방법은 전기적 특성 검사에서 제공되는 웨이퍼 맵 데이터와 웨이퍼 캐리어 테이프 확장 후 픽업 첫 번째 다이의 매칭 과정에서 테이프 마운트 공정이나 웨이퍼 소잉 공정에서 발생될 수 있는 위치 변화가 고려되지 않는다. 이에 따라 픽업 첫 번째 다이 검색 오류가 발생될 수 있다.
본 발명의 목적은 전술한 바와 같이 다이 어태치 공정에서의 픽업 첫 번째 다이 검색에 따른 문제점을 해결하기 위한 것으로서, 다이 어태치 공정에서 픽업 첫 번째 다이의 검색 오류를 근본적으로 방지하는 다이 어태치 방법을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위하여 본 발명은, 웨이퍼 캐리어 테이프 상에 부착되어 종횡으로 정렬 및 분리된 복수의 반도체 다이가 고정 지지되는 웨이퍼에서 반도체 다이를 픽업하여 리드프레임 또는 기판에 실장하는 다이 어태치 방법으로서, ⒜웨이퍼 캐리어 테이프를 잡아늘여 반도체 다이 간격을 증가시키는 테이프 확장(tape expanding) 단계, ⒝웨이퍼 캐리어 테이프 확장 후 웨이퍼의 중심점과 반지름을 측정하는 단계, ⒞웨이퍼 캐리어 테이프 확장 전과 후의 웨이퍼의 반지름에 대한 차이 값을 확장 전 웨이퍼의 픽업 첫 번째 다이 좌표값에 가산하여 확장된 웨이퍼의 픽업 첫 번째 다이의 좌표값을 산출하는 단계 및 ⒟ 전술한 ⒞단계에서 산출된 위치의 픽업 첫 번째 다이부터 순차적으로 픽업하여 다이 어태치 하는 단계를 포함하는 다이 어태치 방법을 제공한다. 여기서, 웨이퍼는 잉크리스 웨이퍼일 수 있다.
본 발명에 따른 다이 어태치 방법에서 ⒝단계는 웨이퍼 캐리어 테이프가 확장된 상태에서 적어도 3부분 이상의 웨이퍼 에지에 대한 형상을 인식하는 단계와, 인식된 웨이퍼 에지 형상으로부터 얻어지는 웨이퍼 에지의 좌표값으로 웨이퍼 중심 점과 그 중심점으로부터 웨이퍼 에지까지의 거리를 산출하는 단계를 포함하는 것이 바람직하다.
본 발명에 따른 다이 어태치 방법에서 웨이퍼 캐리어 테이프 확장 전 웨이퍼의 반지름과 중심점 및 반지름은 ⒜단계 전에 진행되는 전기적 특성 검사 단계에서 제공되는 웨이퍼 맵 데이터가 적용될 수 있다.
본 발명에 따른 다이 어태치 방법에서 ⒞단계는 ⒝단계에서 얻어진 중심점의 위치를 기준으로 웨이퍼 캐리어 확장 전 웨이퍼 중심점의 위치를 보상하여 웨이퍼 캐리어 테이프 확장 후 반도체 다이의 위치 좌표를 산출하는 단계를 포함하는 것이 바람직하다.
본 발명에 따른 다이 어태치 방법에서 ⒞단계 후에 웨이퍼간 픽업 첫 번째 다이 산포를 계산 및 비교하는 단계를 포함하는 것이 바람직하다. 여기서, 이전에 작업이 이루어진 웨이퍼의 픽업 첫 번째 다이 대비 작업 진행 중인 웨이퍼의 픽업 첫 번째 다이 산포 비율은 30% 이상인 경우 공정 진행을 중단하는 단계를 포함하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 다이 어태치 방법의 실시예를 상세하게 설명하고자 한다.
실시예
도 4는 본 발명의 실시예에 따른 다이 어태치 방법을 보여주는 블록도이고, 도 5와 도 6은 본 발명에 따른 다이 어태치 방법에서 테이프 확장 전과 후를 나타낸 평면도이다.
도 4를 참조하면, 먼저 테이프 확장 단계가 진행된다(211). 웨이퍼 가공 공정 후 전기적 특성 검사 및 소잉 공정을 거쳐 도 5에서와 같이 웨이퍼(110)는 웨이퍼 캐리어 테이프(121) 상에 종횡으로 정렬 및 분리된 복수의 반도체 다이(111)가 고정 지지되는 상태가 된다. 이 웨이퍼(110)에 대하여 도 6에서와 같이 웨이퍼(110)에 부착된 웨이퍼 캐리어 테이프(121)를 외측으로 잡아늘여 확장시킴으로써 각각의 반도체 다이(111)의 간격을 증가시킨다. 이에 의해 반도체 다이(111)의 분리가 용이하게 이루어질 수 있게 된다. 여기서, 웨이퍼(110)는 전기적 특성 검사 후에 양호와 불량 상태가 잉킹되지 않은 잉크리스 웨이퍼이다. 전기적 특성 검사에서 웨이퍼 맵 데이터가 제공되는 웨이퍼라면 잉킹 여부에 상관 없이 적용 가능하다.
다음으로 웨이퍼 에지 형상 인식 단계가 진행된다(212). 비전 카메라 등의 영상 감지 수단을 사용하여 적어도 3부분의 웨이퍼 에지 형상을 인식한다. 웨이퍼 에지 형상의 인식에 의해 적어도 웨이퍼 에지 3부분에서 웨이퍼 에지의 좌표값을 구한다. 이는 영상 감지 수단을 운용하는 프로그램에 의해 얻어질 수 있다.
도 7은 본 발명에 따른 다이 어태치 방법에서 테이프 확장 후 첫 번째 다이의 좌표 산출 원리를 나타낸 참고도이고, 도 8은 전기적 특성 검사에서 제공되는 웨이퍼 맵 데이터의 일부를 나타낸 참고도이다.
도 7을 더 참조하면, 이어서, 테이프 확장 후 웨이퍼(110)의 반지름을 산출한다(213). 웨이퍼 에지 3지점의 좌표값을 알면 웨이퍼(110)의 중심점과 반지름을 쉽게 얻을 수 있다. 이는 일반적으로 삼각형의 세 꼭지점 좌표를 알 경우 그 삼각 형에 대한 외접원의 중심과 반지름의 계산이 가능하기 때문이다. 이는 컴퓨터에서 운영되는 프로그램에 의해 자동으로 이루어질 수 있다.
계속해서 테이프 확장 전 웨이퍼 반지름 R1과 테이프 확장 후 웨이퍼 반지름 R2의 차이를 산출하고, 그 차이 값 R2-R1을 가산하여 확장 후 픽업 첫 번째 다이(111a)의 좌표(X3,Y3)를 포함한 웨이퍼(110)에서의 각 반도체 다이(111)에 대한 좌표값이 산출된다(214).
테이프 확장 전 웨이퍼 반지름 R1과 중심점 좌표(X1,Y1)는 전기적 특성 검사 단계에서의 웨이퍼 맵 데이터로부터 제공된다. 통상 전기적 특성 검사 공정 후에 제공되는 웨이퍼 맵 데이터에는 도 8에서와 같이 픽업 첫 번째 다이 위치 정보와 웨이퍼 중심점 좌표 및 웨이퍼 직경에 관한 정보가 함께 포함되어 있다. 확장 전 웨이퍼 반지름 R1과 확장 후 웨이퍼 반지름 R2에 대한 차이값 R2-R1을 확장 전 웨이퍼(110a)의 픽업 첫 번째 다이 좌표 값(X2,Y2)에 더하여 확장된 웨이퍼(110b)의 픽업 첫 번째 다이(111a)의 좌표가 산출된다.
여기서, 반지름의 차이 R2-R1에 더하여 확장 전의 웨이퍼 중심점 좌표와 확장 후 웨이퍼 중심점 좌표의 변동이 있을 경우 그 중심점 위치 변동 값이 테이프 확장 후 반도체 다이의 위치 보상 값으로 산출되고, 확장된 웨이퍼의 각 반도체 다이의 위치 정보에 반영될 수 있다. 또한, 확장 과정에서 달라질 수 있는 다이 간격이 웨이퍼 중심점으로부터의 거리별 보상 비율을 적용하여 반도체 다이의 위치 정보가 산출될 수 있다.
다음으로 웨이퍼간 픽업 첫 번째 다이의 산포 비율 즉 위치 변화 정도를 비교 및 계산하는 단계를 진행한다(215). 이전 다이 어태치 작업된 웨이퍼에서 픽업 첫 번째 다이에 대한 산출된 좌표값과 현재 작업 진행중인 웨이퍼에서 픽업 첫 번째 다이에 대한 산출된 좌표값을 비교하고 좌표값의 변화 비율을 계산한다. 좌표값의 변화 비율이 특정 비율 이상인 경우 공정 진행을 중단(217)하고 그 이하일 경우 다이 어태치 단계(216)를 진행한다. 다이 어태치는 픽업 첫 번째 다이부터 순차적으로 진행된다. 테이프 확장 과정에서의 보상값을 감안하여 다이 픽업이 이루어지기 때문에 다이 픽업 에러는 발생되지 않는다.
여기서, 이전 다이 어태치 작업된 웨이퍼에서 픽업 첫 번째 다이의 산출된 좌표값 대비 현재 다이 어태치 작업중인 웨이퍼에서 산출된 픽업 첫 번째 다이의 좌표값 변화 비율이 30%를 벗어나는 경우 정상적인 다이 픽업이 이루어지기 어려우므로 공정 진행을 중단한다(217). 다이 어태치 설비의 동작 오류의 확인이 요구된다. 웨이퍼 1런(run)은 통상 25매의 웨이퍼를 포함한다. 새로운 웨이퍼에 대한 다이 어태치 작업이 진행될 때마다 픽업 첫 번째 다이의 산포 비율을 확인함으로서 다이 어태치의 신뢰성이 보장될 수 있다.
전술한 실시예에서와 같이, 본 발명에 따른 다이 어태치 방법은 웨이퍼 캐리어 테이프 확장 후 웨이퍼 에지 부분 형상을 인식하여 얻어지는 반지름의 차이를 기초로 하여 웨이퍼 캐리어 테이프 확장 전과 후의 실질적인 반도체 다이에 대한 위치 보상값을 산출한다. 그리고 그 보상값을 가산하여 전기적 특성 검사에서 제공되는 웨이퍼 맵 정보에 매칭시켜 반도체 다이의 픽업 및 어태치가 이루어진다. 웨이퍼 에지 형상 인식에 의하여 위치 보상이 이루어지기 때문에 레퍼런스 다이 검사 방식에서와 같은 미러 다이는 필요하지 않으며, 로우/칼럼 칩 카운팅 방식에서의 카운팅 에러 발생이 배제된다. 웨이퍼 캐리어 테이프가 확장된 상태에서 반도체 다이의 위치 보상이 이루어지기 때문에 테이프 마운트 공정과 소잉 공정 및 다이 어 태치 공정에서의 오차에 영향을 받지 않는다.
한편, 본 발명에 따른 다이 픽업 방법은 전술한 실시예에 한정되는 것은 아니다. 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 이는 본 발명이 속하는 기술분야에 종사하는 자라면 쉽게 알 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 다이 어태치 방법에 의하면, 미러 다이로 인한 수율 손실이 발생되지 않는다. 또한 소형 다이인 경우 확장 비율 차이에 의한 픽업 첫 번째 다이 검색 오류가 발생되지 않는다. 그리고 칩 카운트 에러 발생과 같은 문제가 발생되지 않는다.
더욱이, 테이프 마운트 공정과 소잉 공정 및 다이 어태치 공정에서의 오차에 영향을 받지 않기 때문에 다이 어태치 공정에서 최초 반도체 다이 검색 오류를 근본적으로 방지할 수 있다.

Claims (7)

  1. 웨이퍼 캐리어 테이프 상에 부착되어 종횡으로 정렬 및 분리된 복수의 반도체 다이가 고정 지지되는 웨이퍼에서 반도체 다이를 픽업하여 리드프레임 또는 기판에 실장하는 다이 어태치 방법으로서,
    ⒜웨이퍼 캐리어 테이프를 잡아늘여 반도체 다이 간격을 증가시키는 테이프 확장(tape expanding) 단계;
    ⒝웨이퍼 캐리어 테이프 확장 후 웨이퍼의 중심점과 반지름을 측정하는 단계;
    ⒞웨이퍼 캐리어 테이프 확장 전과 후의 웨이퍼의 반지름에 대한 차이 값을 확장 전 웨이퍼의 픽업 첫 번째 다이 좌표값에 가산하여 확장된 웨이퍼의 픽업 첫 번째 다이의 좌표값을 산출하는 단계; 및
    ⒟상기 ⒞단계에서 산출된 위치의 픽업 첫 번째 다이부터 순차적으로 픽업하여 다이 어태치 하는 단계;
    를 포함하는 것을 특징으로 하는 다이 어태치 방법.
  2. 제1 항에 있어서,
    상기 ⒝단계는 웨이퍼 캐리어 테이프가 확장된 상태에서 적어도 3부분 이상의 웨이퍼 에지에 대한 형상을 인식하는 단계와, 인식된 웨이퍼 에지 형상으로부터 얻어지는 웨이퍼 에지의 좌표값으로 웨이퍼 중심점과 그 중심점으로부터 웨이퍼 에 지까지의 거리를 산출하는 단계를 포함하는 것을 특징으로 하는 다이 어태치 방법.
  3. 제1 항에 있어서,
    웨이퍼 캐리어 테이프 확장 전 웨이퍼의 반지름과 중심점 및 반지름은 ⒜단계 전에 진행되는 전기적 특성 검사 단계에서 제공되는 웨이퍼 맵 데이터인 것을 특징으로 하는 다이 어태치 방법.
  4. 제1 항에 있어서,
    상기 ⒞단계는 상기 ⒝단계에서 얻어진 중심점의 위치를 기준으로 웨이퍼 캐리어 확장 전 웨이퍼 중심점의 위치를 보상하여 웨이퍼 캐리어 테이프 확장 후 반도체 다이의 위치 좌표를 산출하는 단계를 포함하는 것을 특징으로 하는 다이 어태치 방법.
  5. 제1 항에 있어서,
    상기 ⒞단계 후에 이전 다이 어태치 작업된 웨이퍼에서 픽업 첫 번째 다이의 산출된 좌표값과 상기 ⒞단계에서 산출된 픽업 첫 번째 다이의 좌표값을 비교하여 좌표값 변화 비율을 계산하는 단계를 더 포함하는 것을 특징으로 하는 다이 어태치 방법.
  6. 제5 항에 있어서,
    상기 좌표값 변화 비율을 계산하는 단계에서 상기 좌표값 변화 비율이 30%이상인 경우 공정 진행을 중단하는 단계를 더 포함하는 것을 특징으로 하는 다이 어태치 방법.
  7. 제1 항에 있어서,
    상기 웨이퍼는 잉크리스 웨이퍼인 것을 특징으로 하는 다이 어태치 방법.
KR1020060010713A 2006-02-03 2006-02-03 다이 어태치 방법 KR100716552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060010713A KR100716552B1 (ko) 2006-02-03 2006-02-03 다이 어태치 방법
US11/552,416 US7582542B2 (en) 2006-02-03 2006-10-24 Die attaching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010713A KR100716552B1 (ko) 2006-02-03 2006-02-03 다이 어태치 방법

Publications (1)

Publication Number Publication Date
KR100716552B1 true KR100716552B1 (ko) 2007-05-09

Family

ID=38270284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010713A KR100716552B1 (ko) 2006-02-03 2006-02-03 다이 어태치 방법

Country Status (2)

Country Link
US (1) US7582542B2 (ko)
KR (1) KR100716552B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954913B1 (ko) * 2007-11-29 2010-04-27 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
KR20160052198A (ko) * 2014-11-04 2016-05-12 세메스 주식회사 다이들의 위치 정보를 획득하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053195B2 (ja) * 2012-04-27 2016-12-27 富士機械製造株式会社 ダイ実装システムのウエハマップ管理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228442B1 (ko) 1995-10-23 1999-11-01 후지야마 겐지 웨이퍼의 다이 픽업 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634487B2 (ja) * 1996-02-09 2005-03-30 キヤノン株式会社 位置合せ方法、位置合せ装置、および露光装置
US6156625A (en) * 1998-03-07 2000-12-05 Texas Instruments Incorporated Partial semiconductor wafer processing using wafermap display
TW511146B (en) * 2000-05-31 2002-11-21 Nikon Corp Evaluation method, position detection method, exposure method and device manufacturing method, and exposure apparatus
US6937916B2 (en) * 2003-05-28 2005-08-30 Texas Instruments Incorporated Automatic recognition of locator die in partial wafermap process
TW200504809A (en) * 2003-06-12 2005-02-01 Matrics Inc Method and system for high volume transfer of dies to substrates
DE10349847B3 (de) * 2003-10-25 2005-05-25 Mühlbauer Ag Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile
US7345254B2 (en) * 2003-12-09 2008-03-18 Asm Assembly Automation Ltd. Die sorting apparatus and method
US7364983B2 (en) * 2005-05-04 2008-04-29 Avery Dennison Corporation Method and apparatus for creating RFID devices
US7353077B2 (en) * 2005-07-29 2008-04-01 Taiwan Semiconductor Manufacturing Company Methods for optimizing die placement
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228442B1 (ko) 1995-10-23 1999-11-01 후지야마 겐지 웨이퍼의 다이 픽업 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954913B1 (ko) * 2007-11-29 2010-04-27 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
US7732226B2 (en) 2007-11-29 2010-06-08 Dongbu Hitek Co., Ltd. Method of manufacturing flash memory device
KR20160052198A (ko) * 2014-11-04 2016-05-12 세메스 주식회사 다이들의 위치 정보를 획득하는 방법
KR102189285B1 (ko) 2014-11-04 2020-12-09 세메스 주식회사 다이들의 위치 정보를 획득하는 방법

Also Published As

Publication number Publication date
US7582542B2 (en) 2009-09-01
US20070184564A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US5691570A (en) Integrated circuits having patterns of mirror images and packages incorporating the same
US7583833B2 (en) Method and apparatus for manufacturing data indexing
US20080188017A1 (en) Method of sorting dies using discrimination region
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US6756796B2 (en) Method of search and identify reference die
US6686224B2 (en) Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate
KR100716552B1 (ko) 다이 어태치 방법
US8100317B2 (en) Method of teaching eyepoints for wire bonding and related semiconductor processing operations
KR20030007214A (ko) 반도체장치 및 이의 와이어본딩방법
CN101765910B (zh) 半导体元件的选取方法、半导体器件及其制造方法
US20030072481A1 (en) Method for evaluating anomalies in a semiconductor manufacturing process
CN115642098A (zh) 芯片安装定位方法、装置、设备及可读存储介质
US20050098779A1 (en) Production process for producing semiconductor devices, semiconductor devices produced thereby, and test system for carrying out yield-rate test in production of such semiconductor devices
JP2808996B2 (ja) 半導体装置の製造方法
JPH09306873A (ja) ウェーハの分割システム
US7254759B2 (en) Methods and systems for semiconductor defect detection
US6440757B1 (en) Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency
JPS6247142A (ja) 半導体装置のマ−キング法
US11449984B2 (en) Method and system for diagnosing a semiconductor wafer
KR101157151B1 (ko) 반도체 패키지 공정용 웨이퍼 매핑방법
CN100388453C (zh) 半导体缺陷侦测方法与系统
EP1022767A1 (en) Method for mounting semiconductor chips
CN112730248A (zh) 一种防止芯片测试图形偏移的方法及系统
JP6544123B2 (ja) 検出方法、検出装置及び検出プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee