CN1866492B - 识别用于拾放设备的参考集成电路的系统和方法 - Google Patents

识别用于拾放设备的参考集成电路的系统和方法 Download PDF

Info

Publication number
CN1866492B
CN1866492B CN2006100716869A CN200610071686A CN1866492B CN 1866492 B CN1866492 B CN 1866492B CN 2006100716869 A CN2006100716869 A CN 2006100716869A CN 200610071686 A CN200610071686 A CN 200610071686A CN 1866492 B CN1866492 B CN 1866492B
Authority
CN
China
Prior art keywords
chip
wafer
integrated circuit
pattern
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100716869A
Other languages
English (en)
Other versions
CN1866492A (zh
Inventor
琼-露易斯·夏奥德奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of CN1866492A publication Critical patent/CN1866492A/zh
Application granted granted Critical
Publication of CN1866492B publication Critical patent/CN1866492B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种用于将集成电路芯片拾放设备对准于承载这些电路的晶片的原点的方法和系统，包括在所述晶片上光学搜索在集成电路的制造过程中形成于参考芯片上的至少一个参考图案，所述参考图案不同于其它芯片的可光学识别的图案。

Description

识别用于拾放设备的参考集成电路的系统和方法
技术领域
本发明一般地涉及电子电路，特别是涉及在从晶片锯切之后，通过所谓的拾放设备(pick-and-place equipment)自动地拾取集成电路，以便组装在另一电路中或者封装中的操作。
本发明更专门地涉及识别集成电路晶片中的参考芯片，以便预置用于在锯切之后自动拾取和放置所述芯片的设备。
背景技术
从半导体或绝缘晶片制造作为无源或有源部件的集成电子电路通常在电路批量中进行，上述电路批量在同一晶片上可以是相同的或者可以是不相同的。一旦所述电路已经被制成，通常对它们进行测试，例如，借助于探头测试板来检测可能的失效电路。然后对这样的失效电路加以标识，以便在锯下来之后不被拾放设备从晶片中选出。
图1以方框图的形式十分简略地表示用于从晶片P(例如，半导体晶片)制造集成电路IC的系统的一个实例。
一般来说，在同一晶片P上批量制造集成电路的工艺在第一制造工位1(由方框FE“前端”表示)中进行，在其中，集成电路被形成于晶片之上并且被测试。
标识可能的失效电路的第一种已知方法包括在这些电路上淀积墨滴(上墨)，以实现由与拾放设备有关的光学设备对它们的后继识别。
适用本发明的第二种已知技术包括记录包含失效(或者反过来说，有效)电路在晶片中的坐标(通常为直角坐标系)的文件，以实现后继对它们的跟踪。
在这样一种情况下，包含好的和/或坏的晶片的坐标的文件与晶片P同时被传送到由方框2表示的另一个生产工位(BE或“后端”)，在其中，在把晶片放置在粘性承载圆盘或薄膜上之后，晶片被锯切(方框3，锯切)。然后，由拾放设备(未示出)对在这个步骤中得到的已锯开的晶片P进行处理，上述拾放设备具有用于从已传送的坐标文件导出的映射(方框5，映射)来选择正确的集成电路IC的元件(方框4，选择)。不同的已测试晶片的映射连同晶片的标识符一起，以数字文件的形式在晶片制造工位和装配工位被存储，例如通过一个中心服务器(未示出)来传送它们。
图2和图3借助于集成电路晶片P的示意平面图、失效或有效电路的坐标的表格T，分别表示适用本发明的类型的拾放电路的操作。存储在表格T中的不同集成电路的坐标X和Y对应于图2的有效集成电路IC，或者对应于在图2中用叉表示的失效集成电路DIC。由于本发明涉及无墨电路，所以，这样的失效电路和正确电路在视觉上没有被区分。
为了实现拾放设备相对于晶片的初始对准，通常选择一个参考芯片(R，图2)，拾放设备将根据文件坐标搜索上述参考芯片，允许在与所述晶片有关的文件中所包含的坐标的后继处理。这个参考芯片使得能够确认所述设备的参考系中的映射的原点位置。
例如，利用晶片中心的近似计算，以便根据从文件中读取的坐标，将所述设备(更具体地说，是它的视觉或光学传感器)对准于参考芯片R。然后，通过连续叠代来搜索与所述坐标相对应的芯片中的位置(通常是一个角)。从原理上来说，一旦知道了参考芯片在所述设备的参考系中的位置，则所述文件的其余部分将变为可解释的。通常借助于晶片芯片的行扫描，从粘性承载圆盘拾取有效芯片，失效芯片则留在圆盘上。
例如，在美国专利第6,380,000号和第6,756,796号中，描述了这种类型的已知方法和系统。
对于具有相对大的尺寸的芯片，这样一种方案是可以接受的，但是随着芯片尺寸减小而变得不令人满意。确实，晶片锯切时通常由于承载不同芯片的膜的伸缩性而产生膨胀。这种膨胀被添加到对准公差将产生一种危险，即，近似对准将选择一个错误的参考芯片(邻近参考芯片的芯片)。在出现这种类型的错误的情况下，坐标文件的使用将变得不正确。
已经提出，使用晶片的两个不同位置上的两个参考芯片来纠正可能的定位公差。
这样一种解决方案的缺点在于，如果拾放设备(例如，意外地)停止工作，如果这些参考芯片之一已经被拾取用于装配，则在重新启动时，不可能恢复参考。
可以设想记录参考芯片的坐标，但是把它们留在承载薄膜上，并且不拾取它们用于装配。其缺点是，如果出现在参考位置上的芯片为正确，则每块晶片将损失两个芯片。还有，最后拾取这些芯片，由于在扫描过程中需要一次回扫，所以对设备的效率将产生负面影响。而且，对于同一晶片承载不同尺寸和目的的若干芯片的情况，上述方法不能解决所述问题。
DE-A-10219346和JP-A-63136542公开了这样的工艺，其中，在制成之后，芯片被加上标记。
EP-A-1424723公开了一种在制造过程中产生几何图案的芯片标记方法，这种方法需要一个后制造步骤，让所述图案变为可用光学方法识别。
发明内容
本发明的一个方面就是克服在从晶片锯下芯片之后，用于组装集成电路芯片的方法和系统所存在的所有或某些缺点。
本发明的另一个方面瞄准于解决将由拾放设备处理的晶片上的原点位置的对准问题。
本发明的又一个方面还瞄准于提供一种不会导致有效芯片的损失的解决方案。
本发明的再一个方面还瞄准于提供一种与提供所述芯片的批量生产步骤兼容的解决方案。
本发明的还一个方面还瞄准于提供一种与传统的拾放设备兼容的解决方案。
根据本发明的一个方面，提供一种用于将集成电路芯片拾放设备对准于承载这些电路的晶片的原点位置的方法，其中，在所述晶片上光学搜索在集成电路的制造过程中在参考芯片上形成的至少一种参考图案，所述参考图案不同于其它芯片上的光学可识别图案，并且包括在晶片的钝化层或者在最后金属化层中可光学识别的几何图案。
根据本发明的这个方面，几个参考芯片分布于晶片中。
本发明的另一个方面提供一种借助于视觉识别的拾放设备的集成电路装配系统。
本发明的又一个方面提供一种包含至少一个参考芯片的集成电路晶片，所述参考芯片包括至少一种可光学识别的图案，上述可光学识别图案不同于在晶片中形成的其它芯片的图案，并通过晶片的最后金属层或者通过钝化层的不同掩膜形成。
下面将结合附图，在特定的各实施例的非限制性的说明中，详细地讨论本发明的特征和优点。
附图说明
图1，如上所述，以方框图的形式示意性表示用于制造适用本发明的实施例的类型的集成电路的系统；
图2，如上所述，是传统集成电路晶片的示意平面图；
图3，如上所述，示意性表示含有失效或有效集成电路的坐标的文件的结构；
图4是根据本发明的实施例的集成电路晶片的十分示意性平面图；
图4A更详细地表示图4，图解根据本发明的实施例的参考芯片的图案的实例；以及
图5以示意截面图的形式图解根据本发明的实施例的参考芯片的图案的形成方法。
具体实施方式
在不同的附图中，相同的元件被分配以相同的参考数字。为了简明起见，只有那些对理解本发明有用的步骤和元件才在附图中加以表示并且将在下面进行说明。特别是，由本发明处理的、在任何晶片(半导体、绝缘体等)上的无源和/或有源集成电路的制造尚未详细讨论，本发明兼容于所有传统的晶片。还有，基于视觉识别和借助于坐标文件的处理的拾放设备尚未详细讨论，本发明再次兼容于已知的设备。
本发明的一个实施例的特征就是在晶片承载的集成电路中，提供一个或多个含有兼容于视觉识别的图案的参考芯片，它们不同于在晶片上制造的集成电路的图案。本发明的一个实施例提供至少两个特定参考芯片，它们具有可以被拾放设备识别的一种或多种图案。
图4是根据本发明的一个实施例的晶片P′的十分简略的平面图。如上所述，晶片P′包括有效和失效集成电路芯片IC和DIC。根据这个实施例，在晶片P′上提供含有特殊图案的两个参考芯片RC，上述特殊图案不同于电路IC的可视识别图案。
图4A表示取自图4的作为实例的芯片RC的放大图。该图表示可以由传统拾放设备自动进行视觉识别的不同图案，这些图案不同于可能在集成电路上的那些图案。例如，可以提供几种由两个垂直的不透明图案11所环绕的若干直线平行不透明图案10。例如，还可以提供环绕着图案10和11的图案12，可能它本身又被一个或多个直线图案13所环绕。只要这些图案单独地和/或组合地可以被拾放设备识别为不同于集成电路芯片IC的图案，就可以设想不透明图案的不同组合。根据本说明书给出的功能指示，这样的图案的选择处于本领域的技术人员的能力范围之内。
根据本发明的一个优选实施例，参考芯片RC的位置被记录在文件(FILE，图1)中，与此同时记录使得能够识别晶片P′的数以及通过它们各自的坐标的有效或失效芯片的映射。
一旦被制成和测试，所述晶片被常规地传送到安装或锯切和组装工位(2，图1)。类似地，含有该晶片的各芯片的映射的文件被常规地传送到通常是很远的这个工位。
在组件安装侧，通过实施类似于通常的从晶片中心和这些参考芯片的已记录近似位置的搜索算法的算法，由拾放设备来搜索各参考芯片。然而，这里不存在把参考芯片以外的芯片当作基础的危险。对于近似定位指向另一芯片IC或DIC的情形来说，所述设备检测到缺少参考图案，并且开始环绕这个其它芯片的螺旋形搜索，以便找到所述参考芯片。
本发明的实施例的优点在于，不管芯片的尺寸如何，都可以正确地使用在表示集成电路晶片的映射的文件中记录的坐标。
本发明的实施例的另一个优点在于，如果在处理过程中拾放设备停止工作，则由于用作参考的(各)晶片已经保留在粘膜上，所以可再次找到所述参考芯片。
通过优选地使用几种参考芯片，可以纠正例如由不同尺寸的集成电路包含在同一晶片上的事实引起的、承载各芯片的膜的不均匀膨胀。
在几种类型的芯片包含在同一晶片中的那些应用中，在实施本发明的实施例的过程中，两个参考芯片已经足够，而在传统情况下，如果在不同尺寸的芯片被处理之前就进行组装，则曾经被用作参考位置的芯片存在丢失的危险。
如果由拾放设备所执行的视觉识别仅涉及集成电路芯片的一部分，则由本发明提供的特殊图案必须不同于这个检查区中的正确芯片的图案。
根据本发明的一个优选实施例，借助于特殊的钝化掩膜来形成参考芯片的可光学识别图案。钝化掩膜的选择与这样一个事实有关，即，通常，在用于集成电路制造的不同掩膜中，该掩膜是最廉价的掩膜。
图5十分简略地以截面图的形式表示借助于这样一种钝化掩膜来形成图案的方法。例如，在晶片P上形成不同部件(未示出)之后，在最后的金属化层上整板淀积钝化层21，在金属化层中尤其已经形成了芯片连接导电焊盘22。这样的焊盘至少在对应于集成电路芯片的区域中形成，不管它们是有效IC或失效DIC，并且在参考芯片RC(相同的掩膜)的相应区域中形成。为了简单起见，没有示出晶片P中的芯片的其它踪迹和层次。
借助于第一传统掩膜，在焊盘22上面形成开口23以恢复芯片触点。当承载芯片RC的区域暴露时，叠加第二特殊掩膜，以便完全掩盖参考芯片中的这些区域，由此实现参考芯片RC和正常芯片IC之间的光学区分。
根据一个简化的实施例，使用单个掩膜，它所包括的所述芯片图案之一(通常，同一掩膜复制若干芯片)表示所述特定参考芯片。然而，本实施例被保留用于可允许通过光刻曝光的芯片损失的情形。
根据另一个可替代的实施例，在最后的金属化层中提供图案区分。所使用的钝化掩膜在整个晶片中保持相同，并且由金属层来提供参考芯片和普通芯片之间的区别。
当然，对本领域的技术人员来说，对本发明的实施例的各种变动、修改和改进将容易地作出。特别是，基于以上给出的功能描述的本发明的实施例的实际实施处于本领域的技术人员的能力范围之内。还有，虽然已经就直线几何图案的实例描述了本发明的实施例，但是可以设想任何类型的图案，只要它们是不可能在有效芯片上被复制的图案或图案组合。这些图案的选择最好被执行以便与集成电路的若干范围兼容。可替代地，根据所制造的晶片的类型，可以使用几种类型的参考图案。在这种情况下，例如，在传送含有芯片坐标的文件的同时，以数字文件的形式将这些图案传送到装配工位。
这样的变动、修改和改进试图成为此项公开内容的一部分，并且试图处于本发明的精神实质和范围以内。因此，以上的说明仅借助于实例，并且不试图成为限制性的。本发明仅受到在下列权利要求书及其等价物中所规定的限制。

Claims (2)

1.一种用于将集成电路(IC)芯片拾放设备对准于承载这些电路的晶片(P′)的原点位置的方法，其中，在所述晶片上光学搜索在集成电路制造过程中形成于参考芯片(RC)上的至少一个参考图案，所述参考图案不同于其它芯片上的可光学识别图案，并且其中，所述参考芯片(RC)包括可在所述晶片的钝化层或者在最后金属化层中光学识别的几何图案(10，11，12，13)。
2.如权利要求1所述的方法，其中，几个参考芯片(RC)分布于晶片(P′)中。
CN2006100716869A 2005-03-29 2006-03-28 识别用于拾放设备的参考集成电路的系统和方法 Expired - Fee Related CN1866492B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0550793A FR2884045A1 (fr) 2005-03-29 2005-03-29 Identification d'un circuit integre de reference pour equipement de prise et pose
FR05/50793 2005-03-29

Publications (2)

Publication Number Publication Date
CN1866492A CN1866492A (zh) 2006-11-22
CN1866492B true CN1866492B (zh) 2011-05-11

Family

ID=34955119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100716869A Expired - Fee Related CN1866492B (zh) 2005-03-29 2006-03-28 识别用于拾放设备的参考集成电路的系统和方法

Country Status (4)

Country Link
US (1) US7629186B2 (zh)
EP (1) EP1708250A3 (zh)
CN (1) CN1866492B (zh)
FR (1) FR2884045A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166351A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置
CN101689527A (zh) 2007-07-12 2010-03-31 Nxp股份有限公司 晶片上的集成电路以及制造集成电路的方法
US9620456B2 (en) * 2007-07-12 2017-04-11 Nxp B.V. Integrated circuits on a wafer and methods for manufacturing integrated circuits
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CH706426B1 (de) * 2012-04-24 2016-03-15 Esec Ag Verfahren für die Vorbereitung und/oder Überwachung der Montage von Halbleiterchips und Montageautomat für Halbleiterchips.
US9003644B2 (en) 2012-10-15 2015-04-14 Stmicroelectronics Pte Ltd PNP apparatus and PNP tool head with direct bonding pressure pick-up tip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123911A (zh) * 1994-07-14 1996-06-05 现代电子产业株式会社 检测晶片缺陷的方法
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
US6756796B2 (en) * 2002-08-09 2004-06-29 Texas Instruments Incorporated Method of search and identify reference die

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067561B2 (ja) * 1986-11-27 1994-01-26 東京エレクトロン株式会社 半導体ウエハチツプの位置合わせ方法
JP2711669B2 (ja) * 1988-02-26 1998-02-10 三菱電機株式会社 半導体装置およびその製造方法
FR2783971B1 (fr) * 1998-09-30 2002-08-23 St Microelectronics Sa Circuit semi-conducteur comprenant des motifs en surface et procede de reglage d'un outil par rapport a cette surface
US6429090B1 (en) * 1999-03-03 2002-08-06 Nikon Corporation Fiducial mark bodies for charged-particle-beam (CPB) microlithography, methods for making same, and CPB microlithography apparatus comprising same
US7053495B2 (en) * 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
DE10219346B4 (de) * 2002-04-30 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zum Abbilden und Zuordnen von Eigenschaften von einer Mehrzahl auf einem Wafer angeordneter Funktionschips und Wafer mit einer Mehrzahl von Funktionschips und Referenzchips
US7150811B2 (en) * 2002-11-26 2006-12-19 Pei Company Ion beam for target recovery

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123911A (zh) * 1994-07-14 1996-06-05 现代电子产业株式会社 检测晶片缺陷的方法
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
US6756796B2 (en) * 2002-08-09 2004-06-29 Texas Instruments Incorporated Method of search and identify reference die

Also Published As

Publication number Publication date
FR2884045A1 (fr) 2006-10-06
CN1866492A (zh) 2006-11-22
EP1708250A2 (fr) 2006-10-04
EP1708250A3 (fr) 2011-08-24
US20060219943A1 (en) 2006-10-05
US7629186B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
CN1866492B (zh) 识别用于拾放设备的参考集成电路的系统和方法
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
JP2001144197A (ja) 半導体装置、半導体装置の製造方法及び試験方法
JPS61111561A (ja) 半導体装置
KR20140018854A (ko) 에지 피쳐를 지닌 적층형 반도체 칩과 그 제조 및 처리 방법
CN101111936A (zh) 具有识别码的半导体芯片，该芯片的制造方法和半导体芯片管理系统
CN111123075B (zh) 封装器件的失效分析方法
US6421456B1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
JP3263871B2 (ja) 基板および基板の位置合わせ方法
US10935574B2 (en) Probe card assembly
CN101689541B (zh) 晶片上的集成电路和制造集成电路的方法
US10109590B2 (en) Indexing of electronic devices distributed on different chips
US8264092B2 (en) Integrated circuits on a wafer and method of producing integrated circuits
CN101765910B (zh) 半导体元件的选取方法、半导体器件及其制造方法
JP4271939B2 (ja) プロセス制御モジュールを有する半導体ウェハ
US7265567B2 (en) First die indicator for integrated circuit wafer
KR102620433B1 (ko) 웨이퍼 맵의 형성 방법
KR100379084B1 (ko) 반도체패키지제조방법
WO2008069212A1 (ja) 半導体ウェハおよびこれを用いた半導体装置の製造方法
JP2979682B2 (ja) マップを利用した半導体装置の組立方法
KR910007389B1 (ko) 얼라이먼트 타켓(Alignment Target) 제조방법
EP2306517B1 (en) Indexing of electronic devices using marks distributed on two coupled chips
JPH05110239A (ja) プリント配線基板
KR20020065047A (ko) 웨이퍼의 절삭 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20140328