JP3263871B2 - 基板および基板の位置合わせ方法 - Google Patents

基板および基板の位置合わせ方法

Info

Publication number
JP3263871B2
JP3263871B2 JP11100393A JP11100393A JP3263871B2 JP 3263871 B2 JP3263871 B2 JP 3263871B2 JP 11100393 A JP11100393 A JP 11100393A JP 11100393 A JP11100393 A JP 11100393A JP 3263871 B2 JP3263871 B2 JP 3263871B2
Authority
JP
Japan
Prior art keywords
substrate
small
alignment mark
alignment
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11100393A
Other languages
English (en)
Other versions
JPH06302925A (ja
Inventor
睦禎 伊藤
克也 小菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11100393A priority Critical patent/JP3263871B2/ja
Publication of JPH06302925A publication Critical patent/JPH06302925A/ja
Application granted granted Critical
Publication of JP3263871B2 publication Critical patent/JP3263871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Image Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Image Analysis (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、位置あわせを行うため
のアライメントマークが設けられた基板と、その基板の
位置合わせ方法に関するものである。
【0002】
【従来の技術】半導体装置等の電子部品を実装するプリ
ント配線板等の基板には、その基板の位置合わせを行う
ためのアライメントマークが設けられている。図3は、
従来の基板を説明する図であり、(a)は平面図、
(b)はアライメントマークの拡大図である。この基板
1は、複数の長穴14にて区分けされる複数の小基板1
3(図では4つ)が設けられたもので、各長穴14の間
に設けられた吊り部12により、各小基板13が外周部
分11の内側に保持されている。基板1の外周部分11
には少なくとも2つのアライメントマーク10が設けら
れており、これらのアライメントマーク10の中心位置
が、基板1上に設定された設定座標Oと成っている。
【0003】このような基板1の位置合わせを行うに
は、基板1を図示しない可動基台(X−Y−θステージ
等)に搭載して、その上方からCCDカメラ等を用いて
基板1上のアライメントマーク10の画像を読み取る。
この読み取り画像を例えば2値化することにより、アラ
イメントマーク10を認識してその位置を求める。アラ
イメントマーク10の認識を行うには、予めアライメン
トマーク10の形状(例えば、円形)をコンピュータ等
の記憶装置に記憶しておき、2値化画像とのパターンマ
ッチングを行うようにすればよい。このようにして、基
板1の外周部分11に設けられた少なくとも2つのアラ
イメントマーク10の位置を求めることにより、基準に
対する基板1のずれ量を算出し、可動基台を移動してそ
のずれ量を補正する。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな基板とそれに用いるアライメントマークには、次の
ような問題がある。すなわち、温度等の変化により基板
が伸縮して歪みが生じた場合、アライメントマークが基
板の外周部分に設けられているために歪みによる影響を
受けやすく、これが位置合わせの誤差の原因となってい
る。しかも、複数の小基板を有する、いわゆる多数個取
りの基板においては、このようなアライメントマークを
用いても、個々の小基板に対する位置合わせ精度が不十
分となる。つまり、外周部分に設けられたアライメント
マークでは、基板の全体的な位置ずれを補正できても、
個々の小基板にそれぞれ生じている位置ずれまでは補正
できない。
【0005】また、外周部分に孤立して設けられたアラ
イメントマークは、基板の形成工程における研磨処理を
行う際、その端部に変形が生じやすく、アライメントマ
ークの2値化画像に基づく認識精度の低下を招いてい
る。図4は、このような場合の画像認識を説明する図で
あり、(a)は断面図、(b)は2値化画像である。図
4(a)に示すように、基板1上のアライメントマーク
10の端部が、研磨処理等により欠けてしまった場合、
このアライメントマーク10の画像を上方から取り込ん
で2値化画像を得ると、図4(b)に示すようになる。
【0006】すなわち、アライメントマーク10の欠け
た部分が2値化画像で現れにくく、この2値化画像から
アライメントマーク10の中心位置を算出しても正確な
値は期待できない。また、欠けが大きい場合には、パタ
ーンマッチングによるアライメントマーク10の形状認
識が行えなくなる恐れがある。これらのことが、電子部
品等の高密度実装を行う場合の問題となっている。よっ
て本発明は、個々の小基板に対する位置合わせが正確に
行える基板とそれに用いるアライメントマークを提供す
ることを目的とする。
【0007】
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたものである。すなわち、外
周部分よりも内側に設けられた複数の長穴にて小基板が
区分けされ、各長穴の間に設けられた吊り部を介して小
基板が保持されており、位置合わせ用のアライメントマ
ークがその表面に設けられた基板において、そのアライ
メントマークを吊り部に設けるようにする。さらに、外
周部分よりも内側に設けられた複数の長穴にて区分けさ
れる小基板と、この複数の長穴における各々の間に設け
られ、小基板を保持するための吊り部と、この吊り部に
設けられるアライメントマークとを備える基板の位置合
わせ方法においては、この小基板の四隅の吊り部に設け
られたアライメントマークを用いて小基板における位置
合わせを行う。
【0008】
【作用】アライメントマークを長穴の間に設けられた吊
り部に設けることにより、個々の小基板に対する位置合
わせを行うことができるようになる。すなわち、各小基
板の外側の最も近い部分にアライメントマークが配置さ
れることで、各小基板それぞれの位置合わせ精度が向上
することになる。また、アライメントマークが示す座標
を中心としてその周囲に複数の小マークを配置し、1つ
のアライメントマークを構成することにより、研磨処理
による欠けの影響が小さくなり、パターンマッチングに
よる認識誤差を少なくすることができる。
【0009】
【実施例】以下に、本発明の基板とそれに用いるアライ
メントマークの実施例を図に基づいて説明する。図1
は、本発明の基板とそれに用いるアライメントマークを
説明する図で、(a)は基板の平面図、(b)はアライ
メントマークの拡大図である。図1(a)に示すよう
に、本発明の基板1は、外周部分11の内側に設けられ
た複数の長穴14により複数の小基板13が区分けされ
たものであり、各長穴14の間に設けられる吊り部12
を介して複数の小基板13が外周部分11に接続されて
いる。この基板1は、最終的に各吊り部12を切断して
切り離すことで複数の小基板13に分割する、いわゆる
多数個取りと呼ばれるものである。
【0010】例えば、4つの小基板13を有する基板1
においては、外周部分11の内側に沿って設けられた8
つの吊り部12と、中央部分に設けられた1つの吊り部
12とを介して各小基板13がそれぞれ接続されてい
る。この各吊り部12には、位置合わせを行うためのア
ライメントマーク10がそれぞれ設けられている。吊り
部12は、先に述べたように最終的に切断されてしまう
部分であるため、ここにアライメントマーク10が設け
られていても小基板13の有効面積を縮小してしまうこ
とはない。
【0011】しかも、吊り部12は各小基板13の外側
で最も近い部分であるため、ここに設けられたアライメ
ントマーク10により位置合わせを行うことで、各小基
板13それぞれに対する位置ずれを補正できることにな
る。例えば、図に示す基板1の左下の小基板(A)に対
する位置合わせを行う場合には、この小基板(A)を保
持している四隅の吊り部12に設けられたアライメント
マーク10のうち、少なくとも2つ以上を用いることに
より小基板(A)の位置ずれを算出してそれを補正す
る。
【0012】このように、各小基板13を保持する吊り
部12に設けられたアライメントマーク10を用いるこ
とにより、例えば基板1に歪みが生じている場合であっ
ても、個々の小基板13に対する正確な位置ずれを算出
できるため、それぞれ小基板13に対して精度良く位置
決めが行える。
【0013】次に、本発明のアライメントマーク10に
ついて説明する。すなわち、このアライメントマーク1
0は、図1(b)に示すように、予め基板1に設けられ
た設定座標Oを中心として、その周囲に複数(図では4
つ)の小マーク10aを配置したものである。これらの
複数の小マーク10aは、図3(b)に示す従来のアラ
イメントマーク10よりも小さいものであり、例えば従
来のアライメントマーク10が直径1mm程度である場
合には、本発明の小マーク10aの直径を0.15mm
程度の微小なものにする。
【0014】このように、一つのアライメントマーク1
0を複数の小マーク10aにより構成することで、一つ
の小マーク10aの孤立化を防ぐことができ、研磨処理
等の影響を受けにくくすることができる。このアライメ
ントマーク10を用いて位置合わせを行うには、図2に
示すように、先ず、複数の小マーク10aの上方からの
画像を得て、各小マーク10aの中心座標O’を算出す
る。
【0015】例えば、図に示すような4つの小マーク1
0aから構成されるアライメントマーク10の場合に
は、算出した各中心座標O’を四角形(例えば、正方
形)の隅部の座標とみなし、これらの値から四角形の中
心の座標を求めてそれを設定座標Oの値とする。先に述
べたように、一つの小マーク10aが受ける研磨処理の
影響が小さいことから、各小マーク10aの2値化画像
に基づいて算出する中心座標O’の誤差は小さいものと
なり、その結果、設定座標Oの値も誤差の小さいものと
なる。
【0016】特に、アライメントマーク10自体が他の
配線パターン(図示せず)から離れた位置に孤立して設
けられていても、小マーク10a自体が孤立することが
なく、例えば、研磨用のブラシによる端部の欠けが少な
くなる。すなわち、アライメントマーク10の一方向か
ら研磨処理用のブラシによる処理を施した場合には、ブ
ラシが最初に接する小マーク10aの端部に接触するだ
けで、他の小マーク10aの端部にはブラシが接触しに
くくなってその影響を免れることができる。
【0017】また、このような複数の小マーク10aか
ら構成したアライメントマーク10を、図1(a)に示
す基板1の吊り部12に設けてもよい。これにより、各
小基板13に対する位置合わせ精度をより向上させるこ
とができるようになる。なお、本実施例において説明し
た小マーク10aの個数は4個に限定されるものではな
く、設定座標Oが中心となるように複数の小マーク10
aを配置すればよい。また、小マーク10aの形状も図
示するような円形に限定されるものではない。さらに、
本実施例では小基板13が4つ設けられた基板1を例と
して説明したが、本発明はこれ以外の個数の小基板13
が設けられた基板1であっても同様である。
【0018】
【発明の効果】以上説明したように、本発明の基板とそ
れに用いるアライメントマークによれば次のような効果
がある。すなわち、吊り部にアライメントマークを設け
た基板を用いることにより、各小基板の有効面積を損な
うことなく、しかも、基板に歪みが生じている場合であ
っても個々の小基板に対する位置ずれ補正を精度良く行
うことが可能となる。また、アライメントマークが複数
の小マークから構成されているため、小マークが孤立す
ることがなくなり、研磨処理による端部の変形が少なく
なる。このため、より正確な2値化画像を得ることがで
き、精度良く指定座標を算出することが可能となる。こ
れらの基板とアライメントマークを用いることで、個々
の小基板に対する位置合わせを正確に行うことができる
ようになり、電子部品等の高密度実装が可能となる。
【図面の簡単な説明】
【図1】本発明の基板とそれに用いるアライメントマー
クを説明する図で、(a)は基板の平面図、(b)はア
ライメントマークの拡大図である。
【図2】座標の求め方を説明する図である。
【図3】従来の基板とそれに用いるアライメントマーク
を説明する図で、(a)は基板の平面図、(b)はアラ
イメントマークの拡大図である。
【図4】従来の画像認識を説明する図で、(a)は断面
図、(b)は2値化画像を示したものである。
【符号の説明】
1 基板 10 アライメントマーク 10a 小マーク 11 外周部分 12 吊り部 13 小基板 14 長穴
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/02 G06T 7/00 H05K 13/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 外周部分よりも内側に設けられた複数の
    長穴にて区分けされる小基板と、 前記各長穴の間に設けられ、前記小基板を保持するため
    の吊り部と、 表面に設けられた位置合わせ用のアライメントマークと
    から成る基板において、 前記アライメントマークが前記吊り部に設けられている
    ことを特徴とする基板。
  2. 【請求項2】 外周部分よりも内側に設けられた複数の
    長穴にて区分けされる小基板と、前記複数の長穴におけ
    る各々の間に設けられ、前記小基板を保持するための吊
    り部と、前記吊り部に設けられるアライメントマークと
    を備える基板の位置合わせ方法において、 前記小基板の四隅の吊り部に設けられたアライメントマ
    ークを用いて前記小基板における位置合わせを行う こと
    を特徴とする基板の位置合わせ方法。
JP11100393A 1993-04-13 1993-04-13 基板および基板の位置合わせ方法 Expired - Fee Related JP3263871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11100393A JP3263871B2 (ja) 1993-04-13 1993-04-13 基板および基板の位置合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11100393A JP3263871B2 (ja) 1993-04-13 1993-04-13 基板および基板の位置合わせ方法

Publications (2)

Publication Number Publication Date
JPH06302925A JPH06302925A (ja) 1994-10-28
JP3263871B2 true JP3263871B2 (ja) 2002-03-11

Family

ID=14549940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11100393A Expired - Fee Related JP3263871B2 (ja) 1993-04-13 1993-04-13 基板および基板の位置合わせ方法

Country Status (1)

Country Link
JP (1) JP3263871B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012622B1 (ja) * 1998-11-17 2000-02-28 富山日本電気株式会社 プリント配線板の製造方法
JP4792660B2 (ja) * 2000-12-25 2011-10-12 パナソニック電工株式会社 回路基板の製造方法
JP2002204041A (ja) * 2000-12-27 2002-07-19 Alps Electric Co Ltd 電気部品の取付位置検出構造
JP4706107B2 (ja) * 2001-01-24 2011-06-22 ソニー株式会社 実装方法及び実装機能を実行させるためのプログラムを記録したコンピュータ読み取り可能なプログラム格納媒体
JP2006100733A (ja) * 2004-09-30 2006-04-13 Nippon Mektron Ltd フレキシブル基板
JP4522226B2 (ja) * 2004-10-27 2010-08-11 京セラ株式会社 電子部品素子の実装方法及び電子装置の製造方法
JP4934981B2 (ja) * 2005-03-29 2012-05-23 大日本印刷株式会社 メタルマスク、メタルマスク位置アラインメント方法及び装置
JP4951960B2 (ja) * 2005-12-22 2012-06-13 大日本印刷株式会社 メタルマスク、メタルマスク位置アラインメント方法及び装置
JP2008058797A (ja) * 2006-09-01 2008-03-13 Fujifilm Corp 描画装置及び描画方法
JP4702238B2 (ja) * 2006-09-19 2011-06-15 住友電装株式会社 プリント基板
JP4975664B2 (ja) * 2008-03-18 2012-07-11 日本特殊陶業株式会社 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品
CN105407655A (zh) * 2015-12-14 2016-03-16 武汉奥泽电子有限公司 Pcb拼板设计方法

Also Published As

Publication number Publication date
JPH06302925A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
JP3263871B2 (ja) 基板および基板の位置合わせ方法
US6938227B2 (en) System and method for modifying electronic design data
KR940000910B1 (ko) 반도체 칩의 얼라인먼트 방법 및 레이저 리페이어용 타겟이 형성된 반도체 칩
US6365841B1 (en) Printed circuit board with resist coating defining reference marks
US7502231B2 (en) Thin printed circuit board for manufacturing chip scale package
US7629186B2 (en) System and method for identification of a reference integrated circuit for a pick-and-place equipment
JP4837971B2 (ja) 半導体装置の製造方法
CN101277592B (zh) 布线基板的制造方法
US20120140193A1 (en) Dynamic wafer alignment method in exposure scanner system
CA2313551A1 (en) Wafer integrated rigid support ring
US20060220217A1 (en) High precision connector member and manufacturing method thereof
CN1750740B (zh) 印刷电路衬底的部件安装方法
US20120308788A1 (en) Overlay mark set and method for positioning two different layout patterns
JPH05335438A (ja) リードレスチップキャリア
JP2004022631A (ja) 半導体装置およびパターン配置方法
JPH07336000A (ja) プリント配線基板
JPH0687472B2 (ja) フィルムキャリアテープ
KR100388298B1 (ko) 반도체패키지용 섭스트레이트
JPH0563390A (ja) 回路基板認識マ−クの配置方法
JPH06204308A (ja) 半導体ウエハの特殊パターン位置認識方法
JPH08250825A (ja) 印刷配線板の位置基準マーク
JP2001105387A (ja) Vカット加工方法及びvカット装置
JPH0219976B2 (ja)
JPH1074240A (ja) 文字位置検出方法
JP2550781B2 (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees