JP4975664B2 - 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 - Google Patents

多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 Download PDF

Info

Publication number
JP4975664B2
JP4975664B2 JP2008070490A JP2008070490A JP4975664B2 JP 4975664 B2 JP4975664 B2 JP 4975664B2 JP 2008070490 A JP2008070490 A JP 2008070490A JP 2008070490 A JP2008070490 A JP 2008070490A JP 4975664 B2 JP4975664 B2 JP 4975664B2
Authority
JP
Japan
Prior art keywords
wiring board
product
holes
wiring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008070490A
Other languages
English (en)
Other versions
JP2009224732A (ja
Inventor
元信 倉橋
琢也 半戸
一 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008070490A priority Critical patent/JP4975664B2/ja
Publication of JP2009224732A publication Critical patent/JP2009224732A/ja
Application granted granted Critical
Publication of JP4975664B2 publication Critical patent/JP4975664B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子が接続可能な複数の外部端子を有する配線基板を平面方向に沿って縦横に複数配列してなる多数個取り配線基板において、前記複数の外部端子上にはんだボールを搭載する多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するICチップ搭載用配線基板においては、コア基板の表面及び裏面に、樹脂層間絶縁層と導体層とを交互に積層したビルドアップ層が形成される。そして、配線基板における一方のビルドアップ層にICチップを接続するための端子パッドがアレイ状に形成され、他方のビルドアップ層にはマザーボードに接続するための端子パッドがアレイ状に形成されている。
ICチップ搭載用配線基板は、中間製品の段階では、複数個のものが縦横に一体化された大判(多数個取り配線基板)の状態で製造され、ビルドアップ層を形成するための導電層形成工程や各種めっき工程等は全ての中間製品について一括して行われる。図9に示されるように、多数個取り配線基板200には、配線基板の製品となるべき部分が縦横に複数配置された製品領域210と、製品領域210の周囲に設けられた捨て耳領域211(製品にならない領域)とが存在している。この多数個取り配線基板200を分割し、配線基板の個片を複数個同時に得ることにより、配線基板を効率よく製造している。
また一般に、ICチップ搭載用配線基板は、フリップチップ接続面にある各端子パッド上にはんだバンプが設けられた状態で出荷される。より詳しくは、多数個取り配線基板の状態でビルドアップ層を形成した後、その配線基板にボール搭載工程が実施される。このボール搭載工程では、はんだボール搭載装置を用いて、多数個取り配線基板の上面にはんだボール整列用マスクを配置し、その整列用マスクに設けられた各透孔にはんだボールを収納することにより、各端子パッド上にはんだボールが搭載される。その後、はんだボールを所定の温度に加熱してリフローすることにより、各端子パッド上にはんだバンプが形成される。
因みに、特許文献1には、BGA(ボール・グリッド・アレイ)タイプのチップの電極にはんだボールを搭載するためのはんだボール搭載装置が開示されている。
特開2001−358450号公報
ところで、図9に示すように、多数個取り配線基板200の捨て耳領域211には、ビルドアップ層の形成工程等で使用する貫通孔215(露光用の位置決め孔、基板固定用のガイド孔など)が形成されている。そして、はんだボール搭載装置において、はんだボール整列用マスクは、多数個取り配線基板200の捨て耳領域211に設けられた各貫通孔215を介して真空吸着されることにより、配線基板200の上面に固定される。なお、多数個取り配線基板200の捨て耳領域211には、ビルドアップ層の形成用の貫通孔215以外に、真空吸着専用の貫通孔が設けられる場合もある。
ところが、前記多数個取り配線基板200において、ビルドアップ層が形成される製品領域210と、その周囲の捨て耳領域211とでは厚さが異なり段差がある。また、捨て耳領域211に形成されている各貫通孔215は、異なる用途で使用される貫通孔であるため、それらサイズは均一でなく、形成される位置もバラバラで等間隔には形成されていない。このため、はんだボール整列用マスク全体を均等に真空吸着することができない。また、製品領域210には真空吸着のための貫通孔が形成されていないため、はんだボール整列用マスクが部分的に浮いてしまう。その結果、各端子パッド上にはんだボールを適切に搭載することがでず、ボール搭載の歩留まりが悪化する。
本発明は上記の課題に鑑みてなされたものであり、その目的は、基板上に配置されるはんだボール整列用マスクを均一に真空吸着することができ、ボール搭載の歩留まりを向上することができる多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品を提供することにある。
そして上記課題を解決するための手段(手段1)としては、製品領域とその製品領域の周囲に設けられる捨て耳領域とを備え、前記製品領域内に、配線基板が平面方向に沿って縦横に複数配列された多数個取り配線基板の製造方法において、前記捨て耳領域に設けられた位置決め用孔を利用して、層間絶縁層及び導体層を積層した構造を有しかつ半導体素子が接続可能な複数の外部端子を有する配線積層部を前記製品領域に形成する配線積層部形成工程と、前記製品領域内において均等な密度となるように複数の貫通孔を分散させた状態で設ける貫通孔配設工程と、前記捨て耳領域を切断除去して前記製品領域のみとする切断除去工程と、前記配線積層部形成工程、前記貫通孔配設工程及び前記切断除去工程の後、前記多数個取り配線基板をはんだボール搭載装置にセットし、この状態で前記複数の外部端子に対応した位置に複数の透孔を有するはんだボール整列用マスクを前記複数の貫通孔を介して真空吸着することにより、前記多数個取り配線基板上に前記マスクを固定し、前記複数の外部端子上にはんだボールを搭載するボール搭載工程とを含むことを特徴とする多数個取り配線基板の製造方法がある。
従って、手段1の多数個取り配線基板の製造方法によると、配線積層部形成工程において、多数個取り配線基板の製品領域に配線積層部が形成された後、貫通孔配設工程において、その製品領域内に均等な密度となるように複数の貫通孔が分散された状態で設けられる。その後、切断除去工程において、製品領域の周囲に設けられる捨て耳領域が切断除去されることにより、製品領域のみの配線基板とされる。この配線基板は、従来の配線基板のように製品領域と捨て耳領域との厚さに起因する段差がなく、ほぼ均一な厚さとなる。そして、ボール搭載工程では、製品領域のみの多数個取り配線基板がはんだボール搭載装置にセットされ、均等な密度となるように設けられた複数の貫通孔を介してはんだボール整列用マスクが真空吸着される。このようにすれば、はんだボール整列用マスク全体を均等に真空吸着して確実に固定することができ、その整列用マスクが部分的に浮いてしまうといった問題を回避することができる。その結果、複数の外部端子上にはんだボールを確実に整列させて搭載することができ、ボール搭載の歩留まりを向上させることができる。また、製品領域のみの配線基板がボール搭載装置にセットされているため、捨て耳領域がある従来の配線基板と比較して基板サイズが小さくなり、はんだボール搭載装置の小型化が可能となる。
前記複数の貫通孔は、前記製品領域を切断して複数の配線基板にするときの切断予定線上に設けられることが好ましい。多数個取り配線基板の切断予定線は、製品領域における配線積層部の導体層が形成されていない位置であって等間隔に設定されている。このため、切断予定線上に貫通孔を形成することにより、配線基板の機能を損ねることなく、かつ、均等な密度となるように複数の貫通孔を分散させることができる。
前記複数の貫通孔は、前記製品領域の外形線上にも設けられることが好ましい。このようにすれば、製品領域を分割して個々の配線基板にしたとき、各配線基板を全て同一形状とすることができる。
前記複数の貫通孔は、前記製品領域を切断して複数の配線基板にするときの切断予定線同士が交差する点上に設けられていてもよい。このように、切断予定線同士の交差点に貫通孔を形成することにより、配線基板の機能を損ねることなく、かつ、均等な密度となるように複数の貫通孔を分散させることができる。
前記複数の貫通孔は、前期捨て耳領域の位置決め用孔よりも径が小さいことが好ましい。このように貫通孔の径を小さくすれば、製品領域においてより多くの貫通孔を分散して設けることが可能となり、はんだボール整列用マスクをより均等に真空吸着することができる。
前記複数の貫通孔は、前記切断工程を経て半円状の凹部とすることにより、前記配線基板を位置決めするための部品位置決め用凹部として利用されることが好ましい。このようにすれば、配線基板において、部品位置決め用凹部を別途設ける必要がなくなり、配線基板の製造コストを抑えることができる。
前記配線基板は、4つの辺を有する矩形状であり、対向する2つの辺に前記部品位置決め用凹部を有していることが好ましい。この場合、2つの部品位置決め用凹部を利用して配線基板の位置決めを確実に行うことができる。
また、上記課題を解決するための別の手段(手段2)としては、配線基板の製品となるべき部分が平面方向に沿って縦横に複数配列された製品領域を有する一方、その製品領域の周囲に捨て耳領域を有しない多数個取り配線基板の中間製品であって、層間絶縁層及び導体層を積層した構造を有しかつ半導体素子が接続可能な複数の外部端子を有する配線積層部を備え、はんだボール整列用マスクを真空吸着するための複数の貫通孔が、前記製品領域内において均等な密度となるように分散させた状態で設けられていることを特徴とする多数個取り配線基板の中間製品がある。
従って、手段2の多数個取り配線基板の中間製品によると、製品領域の周囲に捨て耳領域を有していないので、従来の配線基板のように製品領域と捨て耳領域との厚さに起因する段差がなくなり、ほぼ均一な厚さとなる。また、製品領域内において均等な密度となるように分散させた状態で複数の貫通孔が設けられているので、各貫通孔を介してはんだボール整列用マスク全体を均等に真空吸着することができる。よって、多数個取り配線基板の中間製品を用いれば、その上面にはんだボール整列用マスクを確実に固定することができ、はんだボール整列用マスクが部分的に浮いてしまうといった問題を回避することができる。その結果、複数の外部端子上にはんだボールを確実に搭載することができ、ボール搭載の歩留まりを向上させることができる。
前記配線基板としては、樹脂材料またはセラミック材料などを主体として構成されたコア基板上に前記配線積層部を形成した多層配線基板を挙げることができる。前記樹脂材料を主体として構成されたコア基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド・トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。また、セラミック材料を主体として構成されたコア基板の具体例としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などのセラミック材料からなる基板などがある。
前記配線基板を構成する配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を積層した構造を有している。なお、配線積層部は、前記コア基板のコア主面上及びコア裏面上のいずれか一方にのみ形成されていてもよいし、前記コア主面上及び前記コア裏面上の両方に形成されていてもよいが、前記コア主面上及び前記コア裏面上の両方に形成されることが好ましい。このように構成すれば、コア主面上に形成された配線積層部とコア裏面上に形成された配線積層部との両方に電気回路を形成できるため、配線基板のよりいっそうの高機能化を図ることができる。
前記導体層は、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって、コア基板上や層間絶縁層上にパターン形成される。導体層の形成に用いられる金属材料の例としては、銅、銅合金、ニッケル、ニッケル合金、スズ、スズ合金などが挙げられる。
層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
前記はんだボールをなす金属としては、搭載される半導体素子の接続端子等の材質等に応じて適宜選択すればよいが、90Pb−10Sn、95Pb−5Sn、40Pb−60SnなどのPb−Sn系ハンダ、Sn−Sb系ハンダ、Sn−Ag系ハンダ、Sn−Ag−Cu系ハンダ、Au−Ge系ハンダ、Au−Sn系ハンダなどのハンダが挙げられる。なお、前記はんだボールは、半導体素子の接続端子に接続するためのものであり、その直径が100μm以下であることが好ましい。
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
図1は、本実施の形態の多数個取り配線基板100を示す平面図である。
この多数個取り配線基板100は、略正方形状の板材であって、上面及び下面を有している。多数個取り配線基板100には、略正方形状をした複数の配線基板領域101(配線基板10の製品となるべき部分)が平面方向に沿って縦横に複数配列されている。図1にて描かれた一点鎖線は切断予定線103である。この切断予定線103上において多数個取り配線基板100を分割することにより、複数の配線基板10が同時に得られるようになっている。個々の配線基板領域101においてその上面の中央部は半導体素子搭載部23であって、その部分には複数のはんだバンプ45がアレイ状に設けられている。
また、多数個取り配線基板100において、切断予定線103上であって各配線基板領域101の各辺となる位置には、複数の貫通孔105が均等な間隔で形成されている。各貫通孔105は、後述するボール搭載工程において、はんだボール整列用マスクを吸着するために用いられる。なお、各貫通孔105は、直径が3mm程度のサイズを有する。
さらに、多数個取り配線基板100には、その外形線(図1では左辺及び右辺)において貫通孔105と対応する位置に半円状の凹部107が形成されている。この半円状の凹部107を設けることにより、多数個取り配線基板100の分割時に個々の配線基板10が同一形状となる。具体的には、配線基板10は、4つの辺を有する矩形状であり、対向する2つの辺に半円状の凹部107がそれぞれ形成されている。そして、これら凹部107は、配線基板10を位置決めするための部品位置決め用凹部として利用される。
図2は、配線基板10の断面図である。図2に示されるように、配線基板10は、ガラスエポキシからなる略矩形板状のコア基板11と、コア基板11の上面12上に形成されるビルドアップ層31(配線積層部)と、コア基板11の下面13上に形成されるビルドアップ層32とからなる。コア基板11における複数箇所にはビア導体16が形成されている。かかるビア導体16は、コア基板11の上面12側と下面13側とを接続導通している。また、コア基板11の上面12及び下面13には、銅からなる導体層41がパターン形成されており、各導体層41は、ビア導体16に電気的に接続されている。
コア基板11の上面12上に形成されたビルドアップ層31は、エポキシ樹脂からなる2層の樹脂絶縁層33,35(いわゆる層間絶縁層)と、銅からなる導体層42とを交互に積層した構造を有している。第2層の樹脂絶縁層35の表面上における複数箇所には、端子パッド44(外部端子)がアレイ状に形成されている。また、樹脂絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、半導体素子であるICチップ21の面接続端子22に電気的に接続される。なお、ビルドアップ層31において、各端子パッド44及び各はんだバンプ45が形成される領域が、半導体素子搭載部23となる。また、樹脂絶縁層33,35内には、それぞれビア導体43が設けられている。これらのビア導体43は、導体層41,42と端子パッド44とを相互に電気的に接続している。
コア基板11の下面13上に形成されたビルドアップ層32は、上述したビルドアップ層31とほぼ同じ構造を有している。即ち、ビルドアップ層32は、エポキシ樹脂からなる2層の樹脂絶縁層34,36と、導体層42とを交互に積層した構造を有している。第2層の樹脂絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部50が形成されている。そして、各BGA用パッド48は、その表面上に配置されるはんだバンプ49によってマザーボード(図示略)との電気的に接続される。これによって、配線基板10がマザーボード上に実装される。
本実施の形態の多数個取り配線基板100は例えば以下の手順で作製される。
まず、両面に銅箔が貼付された銅張積層板を準備する。次に、銅張積層板に対してドリル機を用いて孔あけ加工を行い、ビア導体16を形成するための貫通孔を所定位置にあらかじめ形成しておく。そして、銅張積層板の全面に対して無電解銅めっきを施し、各貫通孔の内部を銅めっきで埋めることでビア導体16を形成する。さらに、銅張積層板の両面の銅箔のエッチングを行って導体層41を例えばサブトラクティブ法によってパターニングして、コア基板11を得る。
図3に示されるように、コア基板11には、製品領域110及び捨て耳領域111が設けられている。製品領域110は、コア基板11の略中央部において平面視矩形状に設けられている。捨て耳領域111は、製品領域110の周囲(つまり基板外周部)において平面視矩形枠状に設けられている。また、コア基板11における捨て耳領域111には、位置決め用孔115等が複数設けられており、各位置決め用孔115等を利用して配線積層部形成工程が実施される。なお、各位置決め用孔115は、例えば6mm程度の直径を有する。
配線積層部形成工程では、従来周知のビルドアップ法に基づいて、コア基板11の上面12の上にビルドアップ層31を形成するとともに、コア基板11の下面13の上にビルドアップ層32を形成する。詳述すると、まずコア基板11の上面12及び下面13にシート状の熱硬化性エポキシ樹脂をラミネートし、レーザー加工機により、ビア導体43が形成されるべき位置に盲孔を有する第1層の樹脂絶縁層33,34を形成する。なお、シート状の熱硬化性エポキシ樹脂をラミネートする代わりに、液状の熱硬化性エポキシ樹脂を塗布することにより、樹脂絶縁層33,34を形成してもよい。次に、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、前記盲孔の内部にビア導体43を形成するとともに、樹脂絶縁層33,34上に導体層42を形成する。
そして、第1層の樹脂絶縁層33,34上にシート状の熱硬化性エポキシ樹脂をラミネートし、レーザー加工機により、ビア導体43が形成されるべき位置に盲孔を有する第2層の樹脂絶縁層35,36を形成する。なお、シート状の熱硬化性エポキシ樹脂をラミネートする代わりに、液状の熱硬化性エポキシ樹脂を塗布することにより、樹脂絶縁層35,36を形成してもよい。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部にビア導体43を形成するとともに、樹脂絶縁層35上に端子パッド44を形成し、樹脂絶縁層36上にBGA用パッド48を形成する。
次に、第2層の樹脂絶縁層35,36上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト37,38を形成する。その後、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部46,50をパターニングする。その結果、コア基板11の上面12及び下面13にビルドアップ層31,32が形成される。
続く貫通孔配設工程では、ビルドアップ層31,32を形成したコア基板11に、ドリル機を用いて孔あけ加工を行い、図4に示されるように、コア基板11の製品領域110内に複数の貫通孔105を形成する。各貫通孔105は、製品領域110の外形線上を含めた切断予定線103上に設けられている。より詳しくは、各貫通孔105は、配線基板領域101の幅に合わせた均等な間隔で形成され、製品領域110内において均等な密度となるよう分散させた状態で設けられている。
そして、貫通孔配設工程の実施後、切断除去工程を行い、製品領域110の外側にある捨て耳領域111を切断除去して製品領域110のみの基板とする。この基板は、はんだボールを搭載する前の多数個取り配線基板100の中間製品120である(図5参照)。
次いで、多数個取り配線基板100の中間製品120を図6及び図7に示すはんだボール搭載装置130にセットし、ボール搭載工程を実施する。はんだボール搭載装置130は、中間製品120を固定するための固定ステージ132を備える。固定ステージ132の上面には、基板サイズに合わせた基板セット部134(凹部)が形成されている。基板セット部134には基板外縁部に当接して支える段差が形成され、この基板セット部134に中間製品120がセットされる。そして、その中間製品120の基板上にはんだボール整列用マスク136が配置される。その整列用マスク136には、各配線基板領域101の所定位置(半導体素子搭載部23における複数の端子パッド44に対応した位置)において、例えば100μm以下の直径を有するはんだボール138をアレイ状に整列させるための複数の透孔140が形成されている。
また、固定ステージ132において、基板セット部134の下方には吸引室142が設けられ、吸引室142は排気ダクト144を介して真空ポンプ146に接続されている。この真空ポンプ146が駆動されることにより吸引室142が負圧状態となる。この結果、中間製品120に形成された貫通孔105を通してはんだボール整列用マスク136が吸引され、その整列用マスク136が移動しないように固定される。はんだボール整列用マスク136の固定後、図示しないはんだボール供給部から整列用マスク136上にはんだボール138が供給され、はんだボール138が各透孔140に収納される。これにより、中間製品120の各配線基板領域101において、半導体素子搭載部23の各端子パッド44上にはんだボール138が搭載される。この後、はんだボール138を所定の温度に加熱してリフローすることにより、各端子パッド44上にはんだバンプ45が形成される。
以上の工程を経て、図1に示すような多数個取り配線基板100が完成する。さらに、基板分割工程を実施して多数個取り配線基板100を分割することにより、複数個の配線基板10が同時に得られる。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態では、はんだボール搭載装置130にセットされる多数個取り配線基板100の中間製品120は、製品領域110のみの基板であるため、従来の配線基板200のように製品領域210と捨て耳領域211との厚さに起因する段差がなく、ほぼ均一な厚さである。また、中間製品120には、製品領域110内に均等な密度となるように複数の貫通孔105が分散された状態で設けられている。従って、中間製品120の複数の貫通孔105を介してその上面に配置されたはんだボール整列用マスク136を均等に真空吸着して確実に固定することができる。このため、はんだボール整列用マスク136が部分的に浮いてしまうといった問題を回避することができる。その結果、複数の端子パッド44上にはんだボール138を確実に整列させて搭載することができ、ボール搭載の歩留まりを向上させることができる。
(2)本実施の形態の場合、製品領域110のみの中間製品120がはんだボール搭載装置130にセットされているため、捨て耳領域211がある従来の配線基板200と比較して基板サイズが小さくなり、はんだボール搭載装置130の小型化が可能となる。
(3)本実施の形態の多数個取り配線基板100では、製品領域110を切断して複数の配線基板10にするときの切断予定線103上に複数の貫通孔105が設けられている。このように、切断予定線103上に各貫通孔105を形成することにより、配線基板10の機能を損ねることなく、かつ、均等な密度となるように複数の貫通孔105を分散させることができる。また、各貫通孔105は、捨て耳領域111の位置決め用孔115よりも径が小さいので、製品領域110においてより多くの貫通孔105を分散して設けることが可能となる。
(4)本実施の形態において、複数の貫通孔105は、製品領域110の外形線上にも設けられるので、製品領域110を分割して個々の配線基板10にしたとき、各配線基板10を全て同一形状とすることができる。
(5)本実施の形態の場合、多数個取り配線基板100を分割して得られる配線基板10は、4つの辺を有する矩形状であり、対向する2つの辺に部品位置決め用凹部107を有している。この場合、2つの部品位置決め用凹部107を利用して配線基板10の位置決めを確実に行うことができる。また、真空吸着用の貫通孔105が切断工程を経て半円状の凹部107とされ、その凹部107が部品位置決め用凹部として利用されるので、部品位置決め用凹部を別途設ける必要がなくなり、配線基板10の製造コストを抑えることができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態の多数個取り配線基板100では、複数の貫通孔105は、切断予定線103上であって、配線基板10の対向する2つの辺となる位置に形成されるものであったが、これに限定されるものではない。例えば、図8に示す多数個取り配線基板100Aのように、切断予定線103同士が交差する点上に貫通孔105をそれぞれ形成してもよい。このようにしても、製品領域110内において均等な密度となるよう分散させた状態で複数の貫通孔105を設けることができ、各貫通孔105を介してボール整列用マスク136を均一に真空吸着することができる。なお、各貫通孔105は切断予定線103上に設ける必要はなく、例えば、ビルドアップ層31,32における導体層41等に重ならない位置であれば、切断予定線103からずれた位置に形成してもよい。
・上記実施の形態では、多数個取り配線基板100,100Aに形成される貫通孔105の形状は円形であるが、この形状に限定するものではなく、例えば、四角や三角などの多角形状の貫通孔であってもよい。ただし、上記実施の形態のように、円形の貫通孔105を設ける場合には、ボール整列用マスク136をより均一に吸着することが可能となる。また、各貫通孔105が円形であれば、ドリル加工等によって容易に形成することができる。
・上記実施の形態では、配線基板10のパッケージ形態はBGA(ボールグリッドアレイ)であるが、BGAのみに限定されず、例えばPGA(ピングリッドアレイ)やLGA(ランドグリッドアレイ)等であってもよい。
・上記実施の形態における配線基板10は、樹脂材料からなるオーガニックタイプの配線基板であるが、セラミック材料からなる配線基板に本発明を適用してもよい。
次に、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)配線基板の製品となるべき部分が平面方向に沿って縦横に複数配列された製品領域を有する一方、その製品領域の周囲に捨て耳領域を有しない多数個取り配線基板の中間製品であって、樹脂材料を主体として形成されるコア基板と、前記コア基板上に設けられ、層間絶縁層及び導体層を積層した構造を有しかつ半導体素子が接続可能な複数の外部端子を有する配線積層部とを備え、はんだボール整列用マスクを真空吸着するための複数の貫通孔が、前記製品領域内において均等な密度となるように分散させた状態で設けられていることを特徴とする多数個取り配線基板の中間製品。
(2)上記1において、前記はんだボール整列用マスクを用いて前記外部端子上に配列されるはんだボールの直径は100μm以下であることを特徴とする多数個取り配線基板の中間製品。
(3)製品領域とその製品領域の周囲に設けられる捨て耳領域とを備え、前記製品領域内に、半導体素子を搭載するための配線基板が平面方向に沿って縦横に複数配列された多数個取り配線基板の製造方法において、前記捨て耳領域に設けられた位置決め用孔を利用して、層間絶縁層及び導体層を積層した構造を有しかつ前記半導体素子が接続可能な複数の外部端子を有する配線積層部を前記製品領域に形成する配線積層部形成工程と、前記位置決め用孔よりも径が小さな貫通孔を前記製品領域内において均等な密度となるように分散させた状態で複数設ける貫通孔配設工程と、前記捨て耳領域を切断除去して前記製品領域のみとする切断除去工程と、前記配線積層部形成工程、前記貫通孔配設工程及び前記切断除去工程の後、前記多数個取り配線基板をはんだボール搭載装置にセットし、この状態で前記複数の外部端子に対応した位置に複数の透孔を有するはんだボール整列用マスクを前記複数の貫通孔を介して真空吸着することにより、前記多数個取り配線基板上に前記マスクを固定し、前記複数の外部端子上にはんだボールを整列させて搭載するボール搭載工程とを含むことを特徴とする多数個取り配線基板の製造方法。
本実施の形態の多数個取り配線基板を示す平面図。 本実施の形態の配線基板を示す断面図。 コア基板における製品領域と捨て耳領域とを説明するための平面図。 ビルドアップ層を積層したコア基板における貫通孔の形成位置を説明するための平面図。 多数個取り配線基板の中間製品を示す平面図。 はんだボール搭載装置を示す断面図。 はんだボール搭載装置を示す平面図。 別の実施の形態の多数個取り配線基板を示す平面図。 従来の多数個取り配線基板を示す平面図。
符号の説明
10…配線基板
21…半導体素子としてのICチップ
31…配線積層部としてのビルドアップ層
33,35…層間絶縁層としての樹脂絶縁層
42…導体層
44…外部端子としての端子パッド
100,100A…多数個取り配線基板
103…切断予定線
105…貫通孔
107…凹部
110…製品領域
111…捨て耳領域
115…位置決め用孔
120…中間製品
130…はんだボール搭載装置
136…はんだボール整列用マスク
138…はんだボール
140…透孔

Claims (7)

  1. 製品領域とその製品領域の周囲に設けられる捨て耳領域とを備え、前記製品領域内に、配線基板が平面方向に沿って縦横に複数配列された多数個取り配線基板の製造方法において、
    前記捨て耳領域に設けられた位置決め用孔を利用して、層間絶縁層及び導体層を積層した構造を有しかつ半導体素子が接続可能な複数の外部端子を有する配線積層部を前記製品領域に形成する配線積層部形成工程と、
    前記製品領域内において均等な密度となるように複数の貫通孔を分散させた状態で設ける貫通孔配設工程と、
    前記捨て耳領域を切断除去して前記製品領域のみとする切断除去工程と、
    前記配線積層部形成工程、前記貫通孔配設工程及び前記切断除去工程の後、前記多数個取り配線基板をはんだボール搭載装置にセットし、この状態で前記複数の外部端子に対応した位置に複数の透孔を有するはんだボール整列用マスクを前記複数の貫通孔を介して真空吸着することにより、前記多数個取り配線基板上に前記マスクを固定し、前記複数の外部端子上にはんだボールを搭載するボール搭載工程と
    を含むことを特徴とする多数個取り配線基板の製造方法。
  2. 前記複数の貫通孔は、前記製品領域を切断して複数の配線基板にするときの切断予定線上に設けられることを特徴とする請求項1に記載の多数個取り配線基板の製造方法。
  3. 前記複数の貫通孔は、前記製品領域の外形線上にも設けられることを特徴とする請求項2に記載の多数個取り配線基板の製造方法。
  4. 前記複数の貫通孔は、前記製品領域を切断して複数の配線基板にするときの切断予定線同士が交差する点上に設けられることを特徴とする請求項1に記載の多数個取り配線基板の製造方法。
  5. 前記複数の貫通孔は、前記切断工程を経て半円状の凹部とすることにより、前記配線基板を位置決めするための部品位置決め用凹部として利用されることを特徴とする請求項1乃至3のいずれか1項に記載の多数個取り配線基板の製造方法。
  6. 前記配線基板は、4つの辺を有する矩形状であり、対向する2つの辺に前記部品位置決め用凹部を有していることを特徴とする請求項5に記載の多数個取り配線基板の製造方法。
  7. 配線基板の製品となるべき部分が平面方向に沿って縦横に複数配列された製品領域を有する一方、その製品領域の周囲に捨て耳領域を有しない多数個取り配線基板の中間製品であって、
    層間絶縁層及び導体層を積層した構造を有しかつ半導体素子が接続可能な複数の外部端子を有する配線積層部を備え、はんだボール整列用マスクを真空吸着するための複数の貫通孔が、前記製品領域内において均等な密度となるように分散させた状態で設けられていることを特徴とする多数個取り配線基板の中間製品。
JP2008070490A 2008-03-18 2008-03-18 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 Expired - Fee Related JP4975664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008070490A JP4975664B2 (ja) 2008-03-18 2008-03-18 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070490A JP4975664B2 (ja) 2008-03-18 2008-03-18 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品

Publications (2)

Publication Number Publication Date
JP2009224732A JP2009224732A (ja) 2009-10-01
JP4975664B2 true JP4975664B2 (ja) 2012-07-11

Family

ID=41241178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070490A Expired - Fee Related JP4975664B2 (ja) 2008-03-18 2008-03-18 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品

Country Status (1)

Country Link
JP (1) JP4975664B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484109B2 (ja) * 2019-09-17 2024-05-16 株式会社プロテリアル 窒化珪素セラミックス焼結基板の製造方法及び回路基板の製造方法
JP2021048328A (ja) * 2019-09-19 2021-03-25 日立金属株式会社 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59997A (ja) * 1982-06-28 1984-01-06 株式会社日立製作所 セラミツク基板製造方法
JP3263871B2 (ja) * 1993-04-13 2002-03-11 ソニー株式会社 基板および基板の位置合わせ方法
JPH10173299A (ja) * 1996-12-09 1998-06-26 Calsonic Corp プリント配線基板
JP4467125B2 (ja) * 2000-02-25 2010-05-26 イビデン株式会社 多層プリント配線板の製造方法
JP2004055991A (ja) * 2002-07-23 2004-02-19 Ngk Spark Plug Co Ltd 配線基板
JP2006173483A (ja) * 2004-12-17 2006-06-29 Fuji Photo Film Co Ltd セラミック集合基板、セラミック基板及びセラミック集合基板の製造方法
JP4655269B2 (ja) * 2005-04-19 2011-03-23 日立金属株式会社 導電性ボールの搭載方法および搭載装置

Also Published As

Publication number Publication date
JP2009224732A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US9763332B2 (en) Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure
US9148952B2 (en) Wiring board
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
TW201405720A (zh) 具有一體化結構組件的多層電子支撐結構
JP2009246358A (ja) 多層配線基板
US20140146500A1 (en) Multi-piece substrate
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP2009239224A (ja) 多層配線基板
JP2009246357A (ja) 多層配線基板、及びその製造方法
KR20140086824A (ko) 배선 기판의 제조 방법
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
JP2009290080A (ja) 多層配線基板の中間製品、多層配線基板の製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP4975664B2 (ja) 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品
CN103889169B (zh) 封装基板及其制作方法
JP5385699B2 (ja) 積層配線基板の製造方法
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2006156435A (ja) 配線基板の製造方法
JP5479551B2 (ja) 配線基板の製造方法
JP2007258544A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees