JP4792660B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP4792660B2
JP4792660B2 JP2001159098A JP2001159098A JP4792660B2 JP 4792660 B2 JP4792660 B2 JP 4792660B2 JP 2001159098 A JP2001159098 A JP 2001159098A JP 2001159098 A JP2001159098 A JP 2001159098A JP 4792660 B2 JP4792660 B2 JP 4792660B2
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
circuit
reference mark
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001159098A
Other languages
English (en)
Other versions
JP2002261425A (ja
Inventor
光司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2001159098A priority Critical patent/JP4792660B2/ja
Publication of JP2002261425A publication Critical patent/JP2002261425A/ja
Application granted granted Critical
Publication of JP4792660B2 publication Critical patent/JP4792660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、サブトラクティブ法等にて導体回路のライン間の隙間が小さいファインパターンを形成する場合であってもライン間の絶縁性を確保してライン間のショートサーキットの発生を防止することができる回路基板の製造方法に関するものである。
【0002】
【従来の技術】
近年、プリント配線板等の回路基板は導体パターンのファイン化が進んでおり、ライン幅/スペース幅=50μm/50μmの仕様を有する導体パターンが要求されるようになってきている。また電子機器の軽薄小型化への要求により、今後も更なる導体パターンのファイン化が求められるようになると考えられている。このような導体パターンのファイン化のためには、様々な方法が提案されているが、その基本的な考えは従来から行なわれているサブトラクティブ法やアディティブ法等に基づくものである。
【0003】
このうち、サブトラクティブ法では、絶縁層に積層して形成された銅箔等からなる導体層にエッチング処理を施すことにより導体回路を形成するものである。
【0004】
【発明が解決しようとする課題】
しかし、サブトラクティブ法の場合のようにエッチングによる導体の除去によって、残存する導体部2により導体回路1を形成する場合には、エッチング処理の過程における導体の除去は導体層の外層側から行なわれるため、導体層の外層側における導体の除去量よりも導体層の内層側における導体の除去量が少なくなり、導体回路1を構成する導体部2は内層側にいくほど導体の残存量が多くなって、図1(a)(b)に示すように導体部2の断面形状は内層側に行くほど外側方に広がる台形状に形成される。このため、ライン幅が50μm程度となるファインパターンでは隣り合って形成される導体部2間の間隔が狭くなるために、隣り合う導体部2間に亘って導体が残存するおそれがあり、導体部2間が導通してショートサーキットが発生するおそれがあった。また導体部2同士が分離されていても導体部2間の間隔があまりにも狭くなりすぎて導体部2間に絶縁破壊が発生し、やはりショートサーキットが発生するおそれがあった。
【0005】
本発明は上記の点に鑑みてなされたものであり、基板上の導体をエッチング除去することにより残存する導体部によって導体回路を形成することにより回路基板を作製するにあたり、ファインパターンの導体回路を形成する場合であっても導体回路を構成する導体部間における導体の残存を防止して導体部間の電気的絶縁性を確保することができる回路基板の製造方法を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
本発明の請求項1に係る回路基板の製造方法は、絶縁層3に導体層を積層して得られる基板6の導体層に対してエッチングを施すことにより導体回路1を形成した後、導体回路1を構成する全ての導体部2間の隙間において絶縁層3の表面に向けてレーザ光を照射して導体部2間に残存する導体を除去することを特徴とするものである。
【0008】
また請求項の発明は、請求項1において、導体回路1の形成時に、導体回路1に対して所定の位置に配置される基準マーク5を絶縁層3の表面に形成し、レーザ光の照射位置を基準マーク5の形成位置を基準にして決定することを特徴とするものである。
【0009】
また請求項の発明は、請求項において、基準マーク5を絶縁層3の表面の外縁における導体回路1が形成されていない領域に形成することを特徴とするものである。
【0010】
また請求項の発明は、請求項又はにおいて、絶縁層3の表面側に複数の領域を設定して各領域にそれぞれ導体回路1を形成すると共に基準マーク5を複数個形成し、各導体回路1の導体部2間の隙間において絶縁層3の表面に向けてレーザ光を照射する際に、その導体回路1が形成されている領域と最も近い位置に形成された基準マーク5の形成位置を基準にしてレーザ光の照射位置を決定することを特徴とするものである。
【0017】
また請求項の発明は、請求項1乃至のいずれかにおいて、絶縁層の表面に向けて照射するレーザ光として炭酸ガスレーザ又はYAGレーザを用いることを特徴とするものである。
【0018】
また請求項の発明は、レーザ光の照射条件を、導体が残存していない絶縁層3の表面にレーザ光を照射した場合に絶縁層3に絶縁層3の厚みの10〜50%の深さを有する凹部が形成される条件とすることを特徴とするものである。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態を、図1,2を示して説明する。
【0020】
基板6としては、適宜の数の絶縁層と導体層とが交互に積層するように形成された積層板を用いることができる。絶縁層は基材にエポキシ樹脂組成物等の熱硬化性樹脂組成物を含浸して得られるプリプレグの硬化物や、熱硬化性樹脂組成物をシート状に成形した樹脂シートの硬化物、あるいは液状の熱硬化性樹脂組成物の塗膜を硬化した硬化物等といった、適宜の層状の樹脂硬化物にて形成することができる。また導体層は金属箔や金属めっき層等にて形成することができるものである。
【0021】
このような基板6としては両面銅張り積層板等のような、一層の絶縁層の表面に導体層を形成したものを用いることができるが、複数の絶縁層と導体層とを交互に積層すると共に最外層に導体層を形成した多層板を用いることもできる。多層板を用いる場合には、内層の導体層には多層板の成形過程において必要に応じてアディティブ法やサブトラクティブ法等の適宜の回路形成方法によって、導体回路1が形成される。
【0022】
この基板6は、金属箔等からなる最外層の導体層が内層側の絶縁層3に積層するように形成されているものであり、この基板6の最外層の導体層に、テンティング法やパターン半田法等のサブトラクティブ法にて導体回路1を形成するものである。具体的な導体回路1の形成工程を挙げると、まず基板6の外面に形成された導体層の外面に、導体回路1として残存させる部分を覆うようにエッチングレジスト層を形成する。このエッチングレジスト層は、紫外線硬化性のドライフィルムを貼着したり、あるいは紫外線硬化性の液状樹脂組成物を塗布した後、導体パターン部分が透明となったネガパターンが形成されたマスクフィルムを介して露光硬化し、未露光部分を現像除去することにより形成することができる。ここで紫外線硬化性のドライフィルムや液状樹脂組成物は、不飽和ポリエステル、適宜の不飽和モノマー、光重合開始剤等からなる感光性樹脂組成物や、ウレタン(メタ)アクリレートオリゴマー、水溶性セルロース樹脂、光重合開始剤、(メタ)アクリレートモノマー等からなる感光性樹脂組成物から形成することができ、このとき現像液としては、1%Na2CO3水溶液等の弱アルカリ溶液を用いることができる。
【0023】
次いで、基板6をエッチング液中に浸漬し、導体層におけるエッチングレジスト層に覆われていない部分の導体を除去する。エッチング液としては塩化第二銅等を含むエッチング液を用いることができる。次に、エッチングレジスト層を3%NaOH溶液等の強アルカリ溶液で処理するなどして除去する。
【0024】
このようにすると、基板6上には導体層のうちの残存する導体部2によって構成される導体回路1が、絶縁層3の表面に積層するように形成される。
【0025】
上記のようにして導体回路1を形成するにあたり、好ましくは絶縁層3の表面に導体回路1と同時に、導体回路1に対する所定の位置に基準マーク5を形成する。この場合はマスクフィルムとして、導体パターン部分だけでなく基準マーク5の形状の部分も透明に形成されたものを用いるものであり、このときマスクフィルムには導体パターン状の透明部分に対して基準マーク5状の透明部分を所定の位置に形成しておく。このようにすると、基板6上にエッチングレジスト層を形成した際にエッチングレジスト層が導体回路1の形成位置だけでなく基準マーク5の形成位置にも形成され、エッチング処理時において導体層のうちの残存する導体部2によって導体回路1と共に基準マーク5が形成されるものであり、このとき基準マーク5は導体回路1に対する所定の位置に形成される。ここで、基準マーク5は絶縁層3の表面の外縁における導体回路1が形成されていない領域に形成することが好ましく、このように本来導体回路1の形成には利用されない領域である絶縁層3の表面の外縁に基準マーク5を形成すると、導体回路1の形成領域を犠牲にすることなく基準マーク5の形成位置を容易に確保することができる。基準マーク5は適宜の形状に形成することができるが、例えば図2(b)に示すように輪状の図形と十字状の図形とを中心を共有するように組み合わせた形状の基準マーク5を形成することができる。
【0026】
このようにして基板6にエッチング処理により導体回路1を形成することにより、回路基板を得る場合、エッチング処理の過程における導体の除去は導体層の外層側から行なわれるため、導体層の外層側における導体の除去量よりも導体層の内層側における導体の除去量が少なくなり、導体回路1を構成する導体部2は内層側にいくほど導体の残存量が多くなって、導体部2の断面形状は内層側に行くほど外側方に広がる台形状に形成される。このため隣り合って形成される導体部2間の間隔が狭い場合には、導体部2の上面間の間隔が設計通りの間隔に形成されるとしても、導体層の内層側においては隣り合う導体部2間に亘って導体が残存することにより導体部2間が導通してショートサーキットが発生するおそれがあり、また導体部2同士が分離されていても導体部2間の間隔があまりにも狭くなりすぎて導体部2間に絶縁破壊が発生し、やはりショートサーキットが発生するおそれがある。
【0027】
導体の残存による欠陥の具体的な様子を図4に示す。図中の8aは導体部2の線幅が設計よりも幅広となってしまっているものであり、8bは導体がひげ状に残存して隣り合う導体部2間の間隔が狭くなっているものであり、また8cは隣り合う導体部2間に亘って導体が残存しているものである。
【0028】
本発明ではこのような本来絶縁性が確保されるべき導体部2間の隙間において、絶縁層3の表面に向けてレーザ光を照射することにより、導体部2間に残存する導体を除去するものである。
【0029】
レーザ光の照射は導体回路1における全ての導体部2間の隙間において行なっても良いが、導体部2間の間隔が大きい箇所においては導体の残存による絶縁不良が発生するおそれはないため、導体部2間の間隔が50μm以下となる導体部2間の間隔が狭い箇所においてレーザ光の照射を行なうようにすると、不要なレーザ光の照射を行なわないようにすることができる。
【0030】
図1に、導体回路1を構成する導体部2同士の間にレーザ光を照射する様子を示す。図1(a)(b)はエッチング処理を施して形成された直後の導体回路1における隣り合う導体部2同士の様子を示すものであり、導体部2は内層側ほど外側方に広がるように形成され、絶縁層3の表面においては各導体部2同士の隙間が狭すぎる部分や、隣合う導体部2間に亘って導体が残存して導体部2同士が導通されている部分が存在する。このように形成された導体回路1の導体部2間において、図1(c)(d)に示すように、絶縁層3の表面に向けてレーザ光を照射する。図中のLで示す矢印は、レーザ光の照射位置及び照射方向を示す。図1(d)中の網掛けの領域Rはレーザ光が照射される領域Rを示すものであり、このようにレーザ光は、外層側における導体部2間の隙間か、この隙間における、隙間よりも幅狭の領域Rに照射される。このようにレーザ光を照射することにより、図1(e)(f)に示すように導体部2間に残存する導体を除去して、導体部2同士を間隔をあけて完全に分離し、導体部2間の電気的絶縁性を確保するものである。
【0031】
このように導体部2間に残存する導体をレーザ光にて除去するにあたっては、レーザ光の照射条件として、表面に導体が残存していない絶縁層3の表面に向けてレーザ光を照射した場合に絶縁層3の表層部分が除去されて絶縁層3の厚みの10〜50%の範囲の寸法の深さを有する凹部が形成されるような条件で、レーザ光を照射するようにすることが好ましい。導体部2間に残存する導体の厚みは極く薄いために、このような条件でレーザ光を照射することにより導体部2間に残存する導体は充分に除去されるものであり、レーザ光の照射条件が、絶縁層3にその厚みの10%未満の深さの凹部が形成されるような条件である場合には導体部2間に残存する導体を除去しきれなくなるおそれがある。またレーザ光の照射条件が絶縁層3にその厚みの50%を超える深さの凹部が形成される条件である場合にはレーザ光の照射によって絶縁層3の厚みが薄くなりすぎる箇所が形成されて層間の絶縁性を確保することが困難となり、またレーザ光の照射作業において絶縁層3に照射されるレーザ光の強度に不用意にムラが生じた場合には絶縁層3の内層に配置されている導体層が露出してしまうおそれがある。
【0032】
このような条件にて導体部2間にレーザ光を照射すると、通常は図1(e)(f)に示すようにレーザを照射した部分において絶縁層3の表層部分をも同時に除去されて、導体部2間の隙間において絶縁層3に深さが絶縁層3の厚みの50%以下である凹部4が形成される。
【0033】
上記のような処理におけるレーザ光の具体的な照射条件は、基板6に使用されている導体層や絶縁層3の材質、寸法等に応じて適宜設定されるものであり、炭酸ガスレーザやYAGレーザ等の適宜のレーザ光を、適宜の条件にて照射することができる。特に導体層を銅箔等の銅製の導体にて形成する場合には炭酸ガスレーザを用いることが好ましく、この場合にはレーザ光の照射により導体部2間の導体を容易に除去することができる。
【0034】
また、上記のようなレーザ光による処理を行なうにあたっては、レーザ光の照射位置は基準マーク5を基準にして決定することが好ましい。すなわち、既述のように絶縁層3に積層するようにして導体回路1と共に基準マーク5を形成した場合に、基板6をCCDカメラ等から構成される画像の読取装置20を備えた光学パターン検査装置内に配置し、この基板6の表面を画像検出器で撮像することにより基準マーク5を検知して、従来周知の画像処理技術によって基準マーク5の配置位置を導出し、この基準マーク5の配置位置に基づいて導体部2間の隙間の位置を導出して、この導体部2間の隙間において絶縁層3の表面に向けてレーザ光を照射するように処理を行なうものである。ここで、既述のように基準マーク5は導体回路1に対して所定の位置に形成されるため、基準マーク5の配置位置を導出した際には、基準マーク5と導体回路1との設計上の位置関係に基づいて、導体回路1における導体部2間の隙間の位置を正確に導出することができるものである。
【0035】
ところで、基板6に対して導体回路1を形成する場合には、一つの基板6に複数の領域7を設定し、各領域7ごとに導体回路1を形成して多面取りで導体回路1を形成する場合がある。このような場合には、図2(a)に示すように、基準マーク5は絶縁層3の表面の外縁における導体回路1が形成されていない領域に複数個形成するようにし、基準マーク5の配置位置に基づいてレーザ光の照射位置を決定する場合には各導体回路1が形成されている領域7ごとに、その領域7から最も近い位置に形成されている基準マーク5を選択して、この基準マーク5の配置位置を基準としてその領域7におけるレーザ光の照射位置を決定することが好ましい。すなわち図示の例では、導体回路1が形成される領域7におけるレーザ光の照射位置を、この領域7の中心と基準マーク5の中心との間の距離が最も近くなるような基準マーク5を基準にして決定するものである。このようにすると、一つの基板6における複数の領域7にそれぞれ導体回路1を形成する場合であっても、本来導体回路1の形成には利用されない領域である絶縁層3の表面の外縁に基準マーク5を形成して、導体回路1の形成領域を犠牲にすることなく基準マーク5の形成位置を容易に確保することができるものであり、更には、各領域7の導体回路1におけるレーザ光の照射位置は、その領域7に最も近い位置に配置された基準マーク5の配置位置を基準とすることによって、より正確に決定することができるものである。
【0036】
また、基板6表面の画像を読み取り、画像処理技術によって欠陥の形成位置を導出し、この欠陥の形成位置にレーザ光を照射して欠陥の除去を行うこともできる。このようにすると、レーザ光の照射は導体部2間の隙間のうち欠陥が形成されている部分のみに行えばよくなり、レーザ光の照射量を最小限に抑制して作業効率が向上すると共に、導体の残存を確実に除去することができる。このような例を図5,6に示す。
【0037】
ステージ10上には、検査対象となる基板6が、位置決めして配置される。ステージ10に対する基板6の位置決めは、例えば基板6の所定箇所に形成された位置決め穴に、ステージ10の所定箇所に形成された位置決めピン33を挿通させることにより行われる。ステージ10は、制御系51を介した中央演算装置(MPU)50からの制御を受けて動作するステージ駆動系52により、水平二軸方向(XY方向)に移動され、それに伴って基板6は読取装置20にスキャンされて、画像データが読み取られる。駆動系52は、ステージ10を水平な一方向(X方向)に移動させるシリンダ52aと、この方向と直交する水平な他方向(Y方向)に移動させるシリンダ52bとから構成される。
【0038】
読取装置20はCCDラインセンサ等から構成されるものであり、画素ごとに基板6のパターンを読み取る。このとき基板6に形成された導体回路1のパターンと共に、基準マーク5のパターンも読み取る。
【0039】
読み取られた画像データは、2値化回路21に送られれて、一定の閾値を基準にして2値化処理され、2値化された画像データはパターン検査回路30に入力される。
【0040】
パターン検査回路30はMPU50からの制御を受けて、2値化処理された画像データにアドレスを割り振り、あらかじめ準備された基準プリント基板について得られたイメージ信号とを比較照合し、それらが相互に異なる部分を欠陥として特定する(パターン比較チェック)。ここで、画像データのアドレスは、制御系51において、ステージ駆動系52による基板6のXY方向移動と、読取装置20にて順次読み取られる画像データとを対応させて、生成される。このパターン比較チェックにより、導体部2間の導体の残存や抜け等を欠陥として検出する。基準プリント基板としては、検査対象となる基板6と同一種類で、かつあらかじめ良品であると判定されたプリント基板が用いられる。また、併せて、基板6上のパターンPの特徴、例えば線幅やパターン角度、連続性などを抽出し、それらが設計上の値から逸脱しているかどうかを判定し(デザインルールチェック)、導体回路1の断線、欠け、ショート等を欠陥として検出する。
【0041】
この2値化された画像データと、欠陥の検出結果は、MPU50に与えられ、MPU50はこの欠陥検出結果のデータをメモリ53に格納する。この格納された一組のデータには、特定の識別番号と対応付けられる。この識別番号は、基板6の検出順に自動的にMPU50にて割り振ったり、基板6に識別番号をマーキングしておいて、このマーキングを上記のような画像処理過程において検出すると共に検出された識別番号を割り振ったり、あるいは作業者がキーボード70を操作することにより割り振ったりすることができる。
【0042】
欠陥が検出された基板6は、レーザ加工装置82に搬送される。レーザ加工装置82には、CCDカメラ等から構成される画像検出器と、レーザ光照射装置とが備えられている。ここでまず作業者は基板6の識別番号をキーボード70にてMPU50に入力する。MPU50はこの入力された識別番号に対応する導体回路1と基準マーク5の画像データ及び欠陥の検出結果を呼び出す。次いで、基板6は基準マーク5の配置位置が画像検出器により撮像されて、上記と同様のパターン比較チェックにより基準マーク5の正確な位置が検出される。MPU50は、検出された基準マーク5の位置と、MPU50にて呼び出された基板6の導体回路1と基準マーク5の画像データ及び欠陥の検出結果とを照会することにより、基板6上における欠陥の位置を導出し、画像検出器を制御して基板6上の欠陥位置を撮像する。モニタ60は、MPU50からの指令を受けて、この撮像された欠陥位置の画像を表示する。作業者はこの画像の表示を目視することにより、欠陥の様子を確認する。
【0043】
確認された欠陥が、導体回路1の回路幅が大きいものであったり、導体部2間の導体のひげ状や突起状の残存や、導体部2間に亘る導体の残存などといった、導体部2間の導体の残存である場合には、作業者はこの欠陥部分の修正を行う指令をキーボード70にてMPU50に入力し、MPU50はレーザ照射装置を制御して欠陥の位置にレーザ光を照射し、残存する導体を除去する。
【0044】
このような欠陥の確認とレーザ光の照射による欠陥の除去とを繰り返すことにより、導体部2間の導体の残存による欠陥を修正するものである。
【0045】
上記の例では、レーザ加工装置82は光学パターン検査装置とは別に設けられて、光学パターン検査装置による光学パターン検査を受けて基板6がレーザ加工装置82に移載されて欠陥の修正が行われるようになっており、このためレーザ加工装置82にて基板6の欠陥の修正を行う間に、他の基板6の光学パターン検査を行うことができ、作業効率が高いものである。
【0046】
また光学パターン検査装置にレーザ光照射装置と欠陥確認用の画像検出器とを備えさせることにより、光学パターン検査装置内において欠陥の除去を行うこともできる。この場合は、欠陥の修正動作において、基準マーク5の識別による欠陥位置の導出の動作が不要となり、制御動作を簡略化させることができ、また欠陥の確認と欠陥の修正との間に基板6の移載が行われないことからレーザ光の照射位置の位置精度が向上するものである。
【0047】
具体的には、欠陥が検出された基板6は、ステージ10上に配置された状態のまま保持される。MPU50は欠陥検出動作においてメモリに格納した導体回路1の画像データ及び欠陥の検出結果を呼び出す。MPU50は、この呼び出された検出結果に基づいて、画像検出器を制御して基板6上の欠陥位置を撮像する。
モニタ60は、MPU50からの指令を受けて、この撮像された欠陥位置の画像を表示する。作業者はこの画像の表示を目視することにより、欠陥の様子を確認する。
【0048】
確認された欠陥が、導体部2の回路幅が大きいものであったり、導体部2間の導体のひげ状や突起状の残存や、導体部2間に亘る導体の残存である場合には、作業者はこの欠陥部分の修正を行う指令をキーボード70にてMPU50に入力し、MPU50はレーザ照射装置を制御して欠陥の位置にレーザ光を照射し、残存する導体を除去する。このような欠陥の確認とレーザ光の照射による欠陥の除去とを繰り返すことにより、導体部2間の導体の残存による欠陥を修正するものである。
【0049】
上記のようにして、レーザ光の照射を、光学パターン検査によって検出された導体部2間の導体の残存箇所において行う場合には、図7に示すように、レーザ光の照射は、導体の残存箇所を含む直径10mm以内の領域9における、設計上の導体部2間の隙間に行うことが好ましい。このようにすると、レーザ光の照射量を抑制すると共に、残存する導体を確実に除去することができる。またこのレーザ光が照射される領域9は、直径2mm以上であることが好ましく、このようにすると確実に除去することができるものである。
【0050】
【実施例】
以下、本発明を実施例によって詳述する。
【0051】
(実施例1)
基板6としては、厚み18μmの銅箔からなる四層の導体層と、厚み0.2mmのガラス基材エポキシ樹脂プリプレグの硬化物からなる三層の絶縁層3とが交互に積層成形された四層板を用いた。ここで、基板6の各導体層には予め回路形成は施さなかった。
【0052】
この基板6の一面側の表層の導体層の表面にドライフィルム(旭化成製の「AQ3033)を貼着し、ネガフィルムを介してドライフィルムを露光した後、現像液(1%炭酸ナトリウム水溶液)にて処理することにより未硬化部分を現像除去して、エッチングレジスト層を形成した。
【0053】
この基板6を、45℃のエッチング液(塩化第二銅水溶液)中に浸漬してエッチング処理を行なった後、剥離液(2%水酸化ナトリウム水溶液)にて処理することによりエッチングレジスト層を除去して、銅箔の残存部分によって導体回路1と基準マーク5を形成した。
【0054】
ここで、導体回路1を構成する導体部2は、図3に示すように、並行並列な複数の配線2aと、これらの配線2aと直交するようにして各配線2aの一端部を連結する連結用の配線2bと、連結用の配線2bの中程から引き出された引き出し用の配線2cとを有する二組の櫛型パターンとして形成し、引き出し用の配線2cの端部には測定用の円形状のランド2dを形成した。またこの二組の櫛型パターンは各櫛型パターンの並行並列な配線が噛み合うように形成し、各櫛型パターンの配線が間隔をあけて交互に配列するようにした。
【0055】
また、各櫛型パターンにおける各配線2a〜2cの幅を50μmとし、更に交互に配列する並行並列な配線2は長さを50mm、隣り合う配線2a間の幅を50μmに形成した。
【0056】
また、基準マーク5は各櫛形パターンのランド2dの外側方に、ランド2dから10mm離れた位置に、それぞれ形成した。基準マーク5は図2(b)に示す形状のものを形成し、その直径は1.0mmとした。
【0057】
次いで、基板6の表面をCCDカメラにて撮像して、画像処理技術を用いて基準マーク5の配置位置を導出し、この基準マーク5の配置位置を基準として、導体回路1における、交互に配列する並行並列な配線2a間の隙間の位置を導出した。そしてこの配線2a間の隙間において、炭酸ガスレーザ光を絶縁層3に向けて照射した。レーザ照射は、スポット径50μm、パルス幅10μs、エネルギー出力1.5mJの条件にて行ない、これにより配線2a間の隙間の幅50μmの領域にレーザ光を照射した。
【0058】
このとき、配線2a間においては、平均深さが絶縁層3の厚みの10%の寸法を有する凹部4が形成された。
【0059】
(実施例2)
炭酸ガスレーザ光のレーザ照射条件をスポット径50μm、パルス幅10μs、エネルギー出力4mJとした以外は、実施例1と同様の操作を行なった。
【0060】
このとき、配線2a間においては、平均深さが絶縁層3の厚みの30%の寸法を有する凹部4が形成された。
【0061】
(実施例3)
炭酸ガスレーザ光のレーザ照射条件をスポット径50μm、パルス幅10μs、エネルギー出力7mJとした以外は、実施例1と同様の操作を行なった。このとき配線2a間においては、平均深さが絶縁層3の厚みの50%の寸法を有する凹部4が形成された。
【0062】
(実施例4)
炭酸ガスレーザ光のレーザ照射条件をスポット径50μm、パルス幅10μs、エネルギー出力0.7mJとした以外は、実施例1と同様の操作を行なった。
【0063】
このとき、配線2a間においては、平均深さが絶縁層3の厚みの5%の寸法を有する凹部4が形成された。
【0064】
(実施例5)
炭酸ガスレーザ光のレーザ照射条件をスポット径50μm、パルス幅10μs、エネルギー出力11mJとした以外は、実施例1と同様の操作を行なった。
【0065】
このとき、配線2a間においては、平均深さが絶縁層3の厚みの80%の寸法を有する凹部4が形成された。
【0066】
(実施例6)
レーザ光の照射位置を、基準マーク5に基づいて決定せず、基板の端面の位置を基準にして決定した。それ以外は、実施例2と同様の操作を行なった。
【0067】
(比較例1)
炭酸ガスレーザ光の照射を行なわなかった以外は、実施例1と同様の操作を行なった。
【0068】
(参考例1)
導体回路1の各櫛型パターンにおける各配線2a〜2cの幅を100μmとし、更に交互に配列する並行並列な配線2a間の幅を100μmに形成し、炭酸ガスレーザ光の照射を行なわなかった以外は、実施例1と同様の操作を行なった。
【0069】
(参考例2)
導体回路1の各櫛型パターンにおける各配線2a〜2cの幅を75μmとし、更に交互に配列する並行並列な配線2a間の幅を75μmに形成し、炭酸ガスレーザ光の照射を行なわなかった以外は、実施例1と同様の操作を行なった。
【0070】
(評価試験)
上記のようにして得られた評価用の回路基板における、一対の櫛型パターンの各ランド2dにテスターの測定端子を当接して、ランド2d間の電気抵抗値を測定した。この測定は、各実施例及び比較例につき、それぞれ50個のサンプルについて行なった。そして、ランド2d間の電気抵抗値が3Ω以下である場合にショートサーキットが発生しているものと判断することにより、一対の櫛型パターン間のショートサーキットの有無を評価し、総サンプル数に対するショートサーキットが発生したサンプル数の割合を百分率にて導出した。
【0071】
この結果を表1に示す。
【0072】
【表1】
Figure 0004792660
【0073】
この結果から明らかなように、参考例1や参考例2のように配線間の隙間の幅が50μmを超えている場合にはレーザ光の照射を行なわなくてもショートサーキットは発生しなかったが、配線間の隙間の間隔が50μmとなると、レーザ光の照射を行なわなければ、比較例1のように30%ものショートサーキットが発生した。
【0074】
それに対して、配線間にレーザ光の照射を行なった各実施例では、ショートサーキットの発生が抑制された。またレーザ光の照射条件を同一とした実施例2と実施例6では、基準マーク5を基準としてレーザ光の照射位置を決定した実施例2の方がよりショートサーキットの発生が抑制されて、ショートサーキットの発生が確認されなくなった。
【0075】
また、基準マーク5を基準としてレーザ光の照射位置を決定した実施例1〜5のうち、絶縁層3の厚みの10%以上の寸法の平均深さを有する凹部4が形成される条件でレーザ光の照射を行なった実施例1〜3,5では、ショートサーキットの発生が確認されなかった。但し、絶縁層3の厚みの80%の平均深さを有する凹部4が形成された実施例5では、凹部4の底面において内層の導体層が露出してしまったものがあり、層間の絶縁性を充分に確保するためには、実施例1〜3のように絶縁層3の厚みの50%以下の平均深さを有する凹部4が形成されるようにすることが好ましい。
【0076】
【発明の効果】
上記のように本発明の請求項1に係る回路基板の製造方法は、絶縁層に導体層を積層して得られる基板の導体層に対してエッチングを施すことにより導体回路を形成した後、導体回路を構成する全ての導体部間の隙間において絶縁層の表面に向けてレーザ光を照射して導体部間に残存する導体を除去するため、導体部間の電気的絶縁性を確保することができ、隙間を狭く形成して導体回路をファインパターンとして形成する場合であってもショートサーキットの発生を抑制することができるものである。
【0078】
また請求項の発明は、請求項1において、導体回路の形成時に、導体回路に対して所定の位置に配置される基準マークを絶縁層の表面に形成し、レーザ光の照射位置を基準マークの形成位置を基準にして決定するため、レーザ光の照射位置を正確に決定することができ、導体部間の電気的絶縁性を更に高い信頼性で確保することができるものである。
【0079】
また請求項の発明は、請求項において、基準マークを絶縁層の表面の外縁における導体回路が形成されていない領域に形成するため、導体回路の形成領域を犠牲にすることなく基準マークの形成位置を容易に確保することができるものである。
【0080】
また請求項の発明は、請求項又はにおいて、絶縁層の表面側に複数の領域を設定して各領域にそれぞれ導体回路を形成すると共に基準マークを複数個形成し、各導体回路の導体部間の隙間において絶縁層の表面に向けてレーザ光を照射する際に、その導体回路が形成されている領域と最も近い位置に形成された基準マークの形成位置を基準にしてレーザ光の照射位置を決定するため、一つの基板における複数の領域にそれぞれ導体回路を形成する場合であっても、各領域の導体回路におけるレーザ光の照射位置は、その領域に最も近い位置に配置された基準マークの配置位置を基準とすることによって、より正確に決定することができるものである。
【0087】
また請求項の発明は、請求項1乃至のいずれかにおいて、絶縁層の表面に向けて照射するレーザ光として炭酸ガスレーザ又はYAGレーザを用いるため、レーザ光の照射により導体を容易に除去することができるものである。
【0088】
また請求項の発明は、レーザ光の照射条件を、導体が残存していない絶縁層の表面にレーザ光を照射した場合に絶縁層に絶縁層の厚みの10〜50%の深さを有する凹部が形成される条件とするため、レーザ光を照射することにより導体部間に残存する導体は充分に除去することができると共に、絶縁層があまりにも薄くなることを防止して層間の絶縁性を確実に確保することができるものであり、更にレーザ光の照射作業において絶縁層に照射されるレーザ光の強度に不用意にムラが生じた場合でも絶縁層の内層に配置されている導体層が露出してしまうことを防ぐことができるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例を示すものであり、(a)(c)(e)は各工程の断面図、(b)(d)(f)は(a)(c)(e)の各平面図である。
【図2】基板の複数の領域に導体回路を形成すると共に複数の基準マークを形成した様子を示す概略図であり、(a)は平面図、(b)は基準マークを示す平面図である。
【図3】実施例において形成した評価用の導体回路のパターンを示す平面図である。
【図4】導体回路に形成される結果の様子を示す平面図である。
【図5】本発明の実施の形態の他例において適用される装置構成を示すブロック図である。
【図6】同上の実施の形態における光学パターン検査装置の構成を示す概略図である。
【図7】(a)(b)は、同上の実施の形態におけるレーザ照射領域を説明するための概略図である。
【符号の説明】
1 導体回路
2 導体部
3 絶縁層
6 基板
9 領域
20 読取装置
82 レーザ加工装置

Claims (5)

  1. 絶縁層に導体層を積層して得られる基板の導体層に対してエッチングを施すことにより導体回路を形成した後、導体回路を構成する全ての導体部間の隙間において絶縁層の表面に向けてレーザ光を、導体が残存していない絶縁層の表面にレーザ光を照射した場合に絶縁層に絶縁層の厚みの10〜50%の深さを有する凹部が形成される条件で照射して導体部間に残存する導体を除去することを特徴とする回路基板の製造方法。
  2. 導体回路の形成時に、導体回路に対して所定の位置に配置される基準マークを絶縁層の表面に形成し、レーザ光の照射位置を基準マークの形成位置を基準にして決定することを特徴とする請求項1に記載の回路基板の製造方法。
  3. 基準マークを絶縁層の表面の外縁における導体回路が形成されていない領域に形成することを特徴とする請求項2に記載の回路基板の製造方法。
  4. 絶縁層の表面側に複数の領域を設定して各領域にそれぞれ導体回路を形成すると共に基準マークを複数個形成し、各導体回路の導体部間の隙間において絶縁層の表面に向けてレーザ光を照射する際に、その導体回路が形成されている領域と最も近い位置に形成された基準マークの形成位置を基準にしてレーザ光の照射位置を決定することを特徴とする請求項2又は3記載の回路基板の製造方法。
  5. 絶縁層の表面に向けて照射するレーザ光として炭酸ガスレーザ又はYAGレーザを用いることを特徴とする請求項1乃至4のいずれかに記載の回路基板の製造方法。
JP2001159098A 2000-12-25 2001-05-28 回路基板の製造方法 Expired - Lifetime JP4792660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001159098A JP4792660B2 (ja) 2000-12-25 2001-05-28 回路基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-393665 2000-12-25
JP2000393665 2000-12-25
JP2000393665 2000-12-25
JP2001159098A JP4792660B2 (ja) 2000-12-25 2001-05-28 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002261425A JP2002261425A (ja) 2002-09-13
JP4792660B2 true JP4792660B2 (ja) 2011-10-12

Family

ID=26606581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159098A Expired - Lifetime JP4792660B2 (ja) 2000-12-25 2001-05-28 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4792660B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822332B2 (en) 2002-09-23 2004-11-23 International Business Machines Corporation Fine line circuitization
US7271099B2 (en) * 2005-06-06 2007-09-18 Ffei Limited Forming a conductive pattern on a substrate
US8290239B2 (en) 2005-10-21 2012-10-16 Orbotech Ltd. Automatic repair of electric circuits
JP2008172273A (ja) * 2008-03-24 2008-07-24 Matsushita Electric Works Ltd 回路基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241197A (ja) * 1988-03-23 1989-09-26 Oki Electric Ind Co Ltd 基板の短絡修正装置
JPH023299A (ja) * 1988-06-18 1990-01-08 Teru Kyushu Kk レーザーリペア装置
JPH04348058A (ja) * 1991-05-24 1992-12-03 Fujitsu Ltd ガラス繊維入り有機基板
JPH05299817A (ja) * 1992-04-20 1993-11-12 Fujitsu Ltd プリント基板修正装置
JP3101421B2 (ja) * 1992-05-29 2000-10-23 富士通株式会社 整形金属パターンの製造方法
JPH05343833A (ja) * 1992-06-10 1993-12-24 Fujitsu Ltd 配線パターン切断装置
JP3263871B2 (ja) * 1993-04-13 2002-03-11 ソニー株式会社 基板および基板の位置合わせ方法
JP3399590B2 (ja) * 1993-08-04 2003-04-21 富士通株式会社 配線の切断装置
JP3789163B2 (ja) * 1996-05-13 2006-06-21 Ntn株式会社 連続パターンの欠陥修正方法および欠陥修正装置

Also Published As

Publication number Publication date
JP2002261425A (ja) 2002-09-13

Similar Documents

Publication Publication Date Title
JP4939583B2 (ja) 回路付きサスペンション基板集合体シートおよびその製造方法
TWI396474B (zh) 多層配線基板的製造方法
US5773764A (en) Printed circuit board panel
JP5794502B2 (ja) 印刷配線板の製造方法
CN111299842B (zh) 高精度激光雕刻阻焊层的方法
JP2008277732A (ja) 印刷回路基板及びその製造方法
KR20090011333A (ko) 인쇄회로기판의 제조 방법 및 장치
JP4792660B2 (ja) 回路基板の製造方法
KR100758207B1 (ko) 반자동 피씨비 다기능 검사장치
JP3268184B2 (ja) プリント配線基板製造装置
KR101572089B1 (ko) 인쇄회로기판 검사방법
JP2006303074A (ja) プリント配線板の製造装置並びに製造方法
US8404410B2 (en) Method of aligning photomask with base material and method of manufacturing printed circuit board
JP4085925B2 (ja) プリント基板の製造方法
JP2011103374A (ja) レーザ加工装置
KR20050055991A (ko) 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
JP2006080216A (ja) 基板の品質評価方法および検査装置
JP2008181998A (ja) ビルドアップ基板とその製造方法および検査方法
CN113923870B (zh) 线路板的制备方法
JP4901077B2 (ja) 加工上の基準点の位置決定方法およびレーザ加工機
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP5200575B2 (ja) 回路基板、回路基板の検査方法および回路基板の製造方法
CN115776774A (zh) 多层电路板及其制造方法和制造系统以及其盲孔成形方法
KR20040046194A (ko) 회로기판의 패턴검사구조
KR20000041057A (ko) 인쇄회로기판의 불량검출방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R151 Written notification of patent or utility model registration

Ref document number: 4792660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

EXPY Cancellation because of completion of term