KR910007389B1 - 얼라이먼트 타켓(Alignment Target) 제조방법 - Google Patents

Abstract

내용 없음.

Description

얼라이먼트 타켓(Alignment Target) 제조방법

제1도는 웨이퍼상에 다수의 칩이 형성된 도면.

제2도는 종래기술로 칩을사진 촬영할 때 A레티클과 B레티클 사이에서 스페핑 에라가 발생되어도 칩 3의 좌표설정이 오정렬되는 것을 나타낸 도면.

제3도는 본 발명에 의해 칩을 사진촬영할 때 A레티클과 B레티클 사이에서 스테핑 에라가 발생되어도 칩 3의 좌표설정에는 지정이 없는 것을 나타낸 도면.

제4도는 본 발명의 제1실시예로써 얼라이먼트 타켓을 +자 모형으로 형성한 도면.

제5도는 얼라이먼트 타켓의 "L" 및 "+"자 모형에 레이저 빔을 주사할때의 순서를 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 칩(chip) 2 : 절단선

3 : 얼라이먼트 타켓

본 발명은 고집적 반도체 소자의 제조공정시 칩내에 형성된 배선 또는 소자의 수리에 필요한 얼라이먼트 타켓(Alignment Target) 제조방법에 관한 것으로, 특히 얼라이먼트 타켓을 칩내부에 형성하여 스테퍼(stepper)장비로 레티클(reticle)의 단위로 칩을 사진촬영할 때 발생하는 에라(error)를 무시할 수 있는 얼라이먼트 타켓 제조방법에 관한 것이다.

일반적으로, 반도체 칩에 소자의 집적시켜서 어떤 회로를 구성할 때 불량소자가 발생할 것을 대비하여 여분의 소자를 만들어 놓는다. 이 여분의 소자는 집적되어 회로를 구성한 소자에서 잘못만 들어지거나, 고장이나 파괴가 발생되면 고장난 소자를 삭제하고 이 여분의 소자를 대치하여 반도체 칩을 재생시키는데, 예를들어 칩에 들어있는 100만개의 셀중에 1개가 불량함으로 칩전체가 다 쓸모없게 되는 큰 손실을 방지할 수 있도록 불량셀을 수리 (Repair)할 수 있는 칩설계를 해야 한다.

종래에는 불량셀을 정확하게 찾아내어 수리하도록 칩과 칩사이에 얼라이먼트 타켓을 형성하여 불량셀의 수리할 부분을 찾기 위해 스테퍼 장비를 사용하여 칩을 사진 촬영하는데, 스테퍼를 찍을 수 있는 칩은2-3개 단위로 설정하여 하나의 레티클을 형성한다. 제2도의 "A"레티클에서 나타낸 바와 같이 2개의 칩과 하부에 있는 전단선까지를 한번에 찍을 수 있고, 그 다음에는 "B"레티클을 찍을 수 있게, A레티클에서 B레티클로 이동할 때 스테퍼 장비의 스테핑 에라 △L이 발생하게 된다. 따라서 스테퍼로 기판의 "B"레티클을 찍을 때 실제 기판의 레티클과 스테퍼 장비에서 인식하는 위치와는 차이가 발생하여 수리해야 되는 셀 또는 위치와는 다른 부분에서 레이저빔이 주사되어 다른 소자에 손상을 줌으로써 다른 소자까지 못쓰게 되는 문제점이 발생하였다.

따라서, 본 발명은 상기 문제점을 극복하기 위하여 얼라이먼트 타켓트를 칩내부에 형성하여 칩과 칩사이의 절단성 상에서 스테핑 에러가 발생하여도 칩의 위치를 결정을 하는 얼라이먼트 타켓은 칩내부에 있으므로 불량 셀의 위치를 찾아내는 좌표에는 아무런 지장을 초래하지 않도록 얼라이먼트 타켓 제조방법을 제공하는데 그 목적이 있다.

본 발명에 의하면, 불량셀을 찾아내어 수리하여야 될 경우, 한 개의 칩의 위치를 설정하기 위한 얼라이먼트 타켓이 4곳에 형성되어 있어야 하며, 이 얼라이먼트 타켓에 스테퍼 장비로 빛을 주사하여 그 반사파를 감지하므로 칩의 위치를 정확하게 찾아낼수 있어 고장난 부위를 수리할 수 있는데 상기의 얼라이먼트 타켓을 칩내부에 두게 되면 2-3개의 칩이 하나의 레티클을 형성하여 스테퍼로 사진을 찍게 되면 여전히 레티클과 레티클사이에 스테핑 에라가 발생하지만 칩의 위치를 설정하는 얼라이먼트 타켓은 칩내부에 있으므로, 스테핑 에라와 전혀 관계가 없이 수리하고자 하는 부분을 정확하게 수리할 수 있다.

이하, 첨부된 도면을 참고하여 상세히 설명하기로 한다.

제1도는 실리콘 기판상에 형성된 반도체 칩의 일부를 나타낸 도면으로써, 스테퍼 장비로 사진을 찍을 때 "A" 및 " "B" 부분의 2개의 칩이 하나의 레티클이 형성되는 것을 나타낸다.

제2도는 제1도의 "A"와"B"를 스테퍼 장비로 순서적으로 사진찍을 때 스테핑 에라(Stepping Error)△L이 형성된 것을 보여주는 도면으로써, 칩 2의 상하에 얼라이먼트 타켓 a, b, c, d가 형성되어 4개의 얼라이먼트 타켓트에 의해 칩의 좌표(x, y)가 형성됨을 알 수있고, 두번째 레티클 상부에 있는 칩 3의 수리할 소자를 찾기 위해 얼라이먼트 타켓 c, d, e, f를 사용하여 칩의 좌표(x, y)를 설정할 경우 스테퍼 장비에서 스테핑 에라를 포함하여 칩의 좌표를 결정하므로 칩의 원래 위치와는 차이가 발생되어 수리하고자 하는 셀의 위치가 틀려져 정확한 위치 파악이 힘든상태를 나타낸 것이다.

제3도는 본 발명의 기술에 의해 칩 내부에 얼라이먼트 타켓을 형성하여, "A'레티클과 "B"레티클사이에서 여전히 스테핑 에라△L가 발생하지만, 칩 2는 내부에 형성된 얼라이먼트 타켓 g, h, i, j에 의해 칩의 좌표가 형성되고, 또한 칩3역시 내부에 얼라이먼트 타켓 k, l, m, n이 형성되어 외부의 절단선에서 발생된 스테핑 에라에 관계없이 이 칩의 좌표가 칩 2와 같이 정상적으로 형성됨을 보여준다.

제4도는 본 발명의 기술에 의해 칩내부에 얼라이먼트 타켓을 "+"자 모형으로 형성한 제 1실시예도로써 "L"자 모형의 얼라이먼트 타켓이 표면이 불량하여 정확한 좌표를 찾지 못할 때 하부의 "ㄱ"자 모형에서 좌표를 찾을 수 있도록 한 형태다.

제5도는 "ㄴ"자 모형의 얼라이먼트 타켓은 가로(a'), 세로(b')방향으로 레이저 빔을 주사하여 정확한 좌표를 찾아내는데, 이때 표면상태가 불량한 경우 정확한 위치를 파악할 수 없게 된다. 따라서 "+"자 모형의 얼라이먼트 타컷은 "ㄴ"자의 가로(a'), 세로(b')방향으로 레이저 빔을 주사했을 때 얼라이먼트 타켓의 위치를 정확하게 찾지 못하는 경우 다시 하부의"ㄱ"자의 가로 (c''), 세로(d') 방향으로 레이저 빔을 다시한번 더 주사하여 얼라이먼트 타켓의 위치를 정확하게 찾을 수 있도록 형성하였다.

상기한 바와 같이 본 발명에 의한 기술은 칩에 형성된 불량한 셀이나 회로를 수리할 때 발생하는 스테핑 에라와 관계없이 수리하고자하는 칩의 좌표를 정확하게 찾아내어 레이저빔에 의한 정확한 수리를 하여 반도체 제조의 수율을 높일 수 있는 큰 효과가 있다.

Claims (3)

1. 셀이 고집적되어 형성된 칩내의 불량셀이나 불량회로를 수리하기 위해 사용되는 얼라이먼트 타켓의 제조방법에 있어서, 다수의 칩이 하나의 레티클을 제각기 형성하도록 얼라이먼트 타켓을 개개의 단일 칩내부에 소정의 개수로 형성하여 스테핑 공정을 행함으로써, 각각의 레티클과 레티클사이에 발생하는 스테핑 에러와 무관하게 상기 얼라이먼트 타켓에 의해 칩의 위치를 설정하는 것을 특징으로 하는 얼라이먼트 타켓 제조방법.
2. 제1항에 있어서, 얼라이먼트 타켓을 "ㄴ"자 모형으로 형성하여 스테핑 공정을 수행하는 것을 특징으로 하는 얼라이먼트 타켓 제조방법.
3. 제1 또는 2항에 있어서, 얼라이먼트 타켓을 "+"자 모형으로 형성하여 스테핑 공정을 수행하는 것을 포함하는 것을 특징으로 하는 얼라이먼트 타켓 제조방법.

Images