JPS59134825A - 半導体装置およびそのための半導体ウエ−ハ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置とそれを構成する半導体ウェーハ
に関し、特に、半導体装置の各製造工程におけるマスク
合せの改良に関するものである。

半導体ウェーハ上に配置されてなる半導体装置は、その
製造工程において、複数枚の製造用マスク（以下、マス
クという）を用い、半導体領域。

配線等からなる半導体素子を形成している。前記製造工
程においては、各製造工程に用いるマスクの相互間の位
置合せ〔以下、マスク合せ（ｍａｓｋａｌｉｇｎｍｅｎ
ｔ　）という〕が必要であり、その精度の良否によって
半導体装置の信頼性を大きく左右していた。このために
、マスク合せは高精度が要求されている。

従来のマスク合せは、バーニア（ｖｅｒｎｉｅｒ）ハタ
ーン方法トマニュアル（ｍａｎｕａｌ）パターン方法が
一般的な方法として用いられている。

バーニアパターン方法とは、半導体ウェーハ上または半
導体チップ１の所定の位置に、半導体装置の第１袈造工
程の一マスク（以下、第１マスクという）によって所定
の半導体素子部の形成と同時に目盛状の８１！１パター
ンを″Ａ′″間隙で形成し、該第１パターンにその一部
が重なるように°゛Ｂ”。

間隙の目盛状の第２パターンを有する第２製造工程のマ
スク（以下、第２マスクという）を配置する。この前記
第１．第２パターンの相互の関係によっ−て、第１マヌ
クに対する第２マスクのマスク合せを行うものである。

マニュアルパターン方法とは、半導体ウェーハ上または
半導体テップ上の所定の位置に、半導体装置の第１製造
工程の第１マスクによって所定の半導体素子部の形成と
同時に例えば方形状の第１パターンを形成し、その方形
状の第１パターン内に入るように、かつ、第１パターン
より小さな方形状第２パターンを有する第２製造工程の
第２マスクを配置する。この前記第１．第２パターンの
相互の関係によって、第１マスクに対する第２マスクの
マスク合せを行うも、のである。

前述のバーニアパターン方法においては、複数本の加工
寸法に依存しない線状の目盛からなる第１、第２パター
ンが両マスクにあり、この第１゜第２パターンの相互関
係から精度のよいマスク合ぜをすることができる。しか
しながら、第１．第２パターンを形成するのに要する面
積が比較的太き（、半導体装置の集積度が向上するとと
もに該半導体装置に前記第１．第２パターンのスベーヌ
を設けることに限界があるという欠点があった。

さらに、第１．第２パターンの線状の複数本の目盛によ
ってマスク合せを判断するために、作業性が悪く、生産
ラインには適していないという欠点があった。

また、前述のマニュアルパターン方法においては、第１
マヌクの第１パターン内に第２マスクの第２パターンが
入ることによってマスク合せの合否を判断している。こ
の第１．第２パターンの寸法差は、マスク合せ最大許容
誤差寸法をもとに決められている。このマニュアルパタ
ーン方法は、単純なパターンを用いるためにマスク合せ
を容易・　　に行うことができ、生産ラインに広く採用
されている。しかしながら、・両パターンの加工寸法に
バラツキが生じやすく、マスク合せの合否の判断の信頼
性は低い。従って、半導体装置の精度を低下させるとい
う欠点があった。

本発明の目的は、前記欠点を除去し、半導体装置の各製
造工程におけるマスク合せを容易にし、カッ、マスク合
せの信頼性を向上することにある。

以下、−実施レリとともに、本発明の詳細な説明する。

第１図囚および第２図囚は、本発明の一実施例を説明す
るための各製造工程における半導体ウェーハの概要図で
あり、−第１図（Ｂ）および第２図（Ｂ）は、第１図囚
および第２図囚の要部平面図である。

ナオ、全図において、同様の機能を有するものは同一記
号を付け、そのくり返しの説明は省略する。

第１図囚において、１はシリコン単結晶からなる半導体
ウェーハであり、その上部には半導体装置となる半導体
チップ部２が複数個配置されている。３は半導体チップ
部２間に設けられたスクライブエリアであり、後の工程
によって半導体チップを構成するときに切断すべき部分
である。Ａは前記スクライブエリア３の所定の位置に第
１製造工程の第１マスクによって設けられた第１パター
ンである。マスク合せのパターンをスクライブエリア３
に設けることによって、パターンスペース。

汚染等による制約を受けることはない。第１パターン４
Ａの構成は、第１図ＣＢ＋に示すようになっている。第
１パターン４Ａは半導体チップ部２に形成する半導体素
子の例えば配線形成工程などの工程と同時に形成すれは
よい。５Ａ、５Ｂ、５Ｃ。

５Ｄおよび６は第１パターン４Ａを構成するパターンで
あり１例えば多結晶シリコン、アルミニウム（Ａ＃）な
どからなっている。５Ａ、５Ｂは縦方向のマスク合せチ
ェックをするための一対の縦方向パターンであり、５Ｃ
，５Ｄは横方向のマスり合せチェックをするための一対
の横方向パターンである。６は第１パターン４への中心
位置にある十字状パターンであり、他のパターンとの中
心位置を合せるも′のである。これら第１パターン４Ａ
を構成するそれぞれ−のパターンは、パターンの誤差を
低減するためにパターンの面積を小さくし、その加工寸
法に依存しない線状によって構成されている。

第２図囚は、第１図囚に示す第１マスクによって形成さ
れた第１パターン４Ａ上に、第２製造工程の第２マスク
によっで第２パターン４Ｂを配置したときを示すもので
ある。

第２図（Ｂ）におい雪、７Ａ・、７Ｂ、７Ｃ，７Ｄおよ
び８は、第２製造工程の第２マスクによって設けられた
第２バターシ４Ｂを構成するパターンである。７Ａ、７
Ｂは第１パターン４Ａと縦方向のマスク合せチェックを
するための第２パターン４Ｂの一対の縦方向パターンで
あり、第１パターン４Ａの縦方向パターン５Ａ、５Ｂよ
りも最大許容誤差寸法ｔだけ小さくなっている。７Ｃ，
７Ｄは第１パターン４Ａと横方向のマスク合せチェック
をするための第２パターン４Ｂの一対の横方向パターン
であり、第１パターン４．Ａの横方向パターン５Ｃ。

５Ｄよりも最大許容誤差寸法ｔだげ小さくなっている。

８は第１パターン４Ａと第２パターン４Ｂの中心位置を
合せるための中心合せパターンであり、第２パターン４
Ｂの中心部に設けられている。

これら第２パターン４Ｂの各パターンは、第１パターン
４Ａとの位置関係を明確にするために、その中央部分を
除去し、下部に位置する第１バクーン４Ａが見れるよう
になっている。また、第１パターン４Ａと第２パターン
４Ｂを明確にするために相方のパターン寸法を変化させ
である。

次に１本実施例を用いたマスク合せ方法を第１図（Ｂ）
および第２図（Ｂ）を用いて説明する。

第１図（Ｂ）に示すように、第１製造工程の第１マスク
による第１パターン４Ａを半導体ウェーハ１のスクライ
プエリアの所定の位置に形成する。この後に、第２図（
Ｂ）に示すように、第１パターン４Ａの十字状パターン
６と第２パターン４Ｂの中心合せパターン８が一致する
ように、第２製造工程の第２マスクによる第２パターン
４Ｂを配置する。

これによって、第１パターン４Ａ内に第２パターン４Ｂ
が最大許容誤差寸法内でｋる。この場合には、第２パタ
ーン４Ｂは最大許容誤差寸法差大きな第１バクーン４Ａ
内に入っているので、第１マスクと第２マスクとのマス
ク合せは合格である。

また、第１パターン４Ａの縦方向パターン５Ａ。

５Ｂまたは横方向パターン５Ｃ，５Ｄの少なくともどれ
か１つのパターンの中心部よりも、第２パターン４Ｂの
各パターンの中心線が突出した〔２分の１最大許容誤差
寸法（ｔ／２）を超える〕場合は、第１マスクと第２マ
スクは最大許容誤差寸法を満していないのでそれらのマ
スク合せは不合格となる。

第３図囚、（Ｂ）は５本発明の他の実施例を説明するた
めの概要図である。第３図面は、半導体ウェーハ１の概
要図であり、第３図（Ｂ）は、第３図面の要部平面図で
ある。本実施例は、前記一実施例に示した第１製造工程
の第１マスクと第２５Ｊ！造工程の第２マスクとのマス
ク合せの第１パターン４Ａ。

第２パターン４Ｂを、半導体チップ部２の所定の場所に
設けた場合を示すもＯである。

なお１本発明は、前記実施例に限定されることな（、そ
の要旨を変更しない範囲において種々変更し得ることは
勿論である。例えば、前記実施例のそれぞれのパターン
は、多結晶シリコン、アルミニウムを用いて形成したが
、半導体装置の所定の製造工程における拡散層、絶縁膜
等をパターンに用いてもよい。

以上説明したように、本発明によれば、第１製造工程の
マスク合せのための第１パターンと第２製造工程のマス
ク合せのための第２パターンが力ロ工寸法に依存しない
線状のパターンによって設け、かつ、第１パターンと第
２パターンとにそれらのマスク合せにおける最大許容誤
差寸法差を設けることによって、半導体装置の製造工程
における７２り合せ精度を向上し、かつ、マスク合せを
容易にすることができる。従って、マスク合せの信頼性
を向上することができる。

また、半導体装置の製品検査の１つであるその製造工程
におけるマスク合せ精度検査においても、本発明によっ
て設けられたマスク合せパターンを用いることによっ１
７７２合せ精度を容易に判断できる。従って、マスク合
せ精度検査における作業能率と信頼性を向上することが
できる。

【図面の簡単な説明】

第１図囚、（Ｂ）および第２図囚、（Ｂ）は、本発明の
一実施しリな説明するための図、 第３図囚、（Ｂ）は、本発明の他の実施列を説明するた
めの図である。 図中、ｌ・・半導体ウェーハ、２・・・半導体チップ部
、３・・・スクライプエリア、４Ａ・・・第１パターン
、４Ｂ・・・第２パターン、５Ａ、５Ｂ・・・第１パタ
ーンの縦方向パターン、５Ｃ，，５Ｄ・・・第１パター
ンの横方向パターン、６・・・十字状パターン、７Ａ、
７Ｂ・・・第２パターンの縦方向パターン、７Ｃ，７Ｄ
・・・第２パターンの横方向パターン、８・・・中心合
せパターンである。 代理人　弁理士　　高　橋　明　夫Ｍ

Claims (1)

1. 【特許請求の範囲】 １、半導体装置に、その第１製造工程によって設けられ
   たマスク合せをするための加工寸法誤差が少ない第１パ
   ターンと、該第１パターンの上部に第２製造工程によっ
   て設けられたマスク合せをするための加工寸法誤差が少
   なく、がっ、第１パターンに対してマスク合せの許容誤
   差寸法分の大きさを有する第２パターンとを備えたこと
   を特徴とする半導体装置。 ２、半導体装置を構成する半導体ウェーハに、前記半導
   体装置の第１製造工程によって設げられたマスク合せを
   するための加工寸法誤差の少ない第１パターンと、該第
   １パターンの上部に第２製造工程によって設けられたマ
   スク合せをするための加工寸法誤差が少なく、がっ、第
   １パターンに対してマスク合せの許容誤差寸法分の大き
   さを有する第２パターンとを備えたことを特徴とする半
   導体ウェーハ。 ３、特許請求の範囲第２項記載の半導体ウェーハにおい
   て、前記第１パターンおよび第２“パターンをスクライ
   プエリアに設けたことを特徴とする特許請求の範囲第２
   項記載の半導体ウェーハ。