KR100372659B1 - 반도체칩구제용레이저리페어키 - Google Patents

반도체칩구제용레이저리페어키 Download PDF

Info

Publication number
KR100372659B1
KR100372659B1 KR1019950069584A KR19950069584A KR100372659B1 KR 100372659 B1 KR100372659 B1 KR 100372659B1 KR 1019950069584 A KR1019950069584 A KR 1019950069584A KR 19950069584 A KR19950069584 A KR 19950069584A KR 100372659 B1 KR100372659 B1 KR 100372659B1
Authority
KR
South Korea
Prior art keywords
feature
axis
laser repair
semiconductor chip
repair key
Prior art date
Application number
KR1019950069584A
Other languages
English (en)
Other versions
KR970053788A (ko
Inventor
박병옥
김동열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950069584A priority Critical patent/KR100372659B1/ko
Publication of KR970053788A publication Critical patent/KR970053788A/ko
Application granted granted Critical
Publication of KR100372659B1 publication Critical patent/KR100372659B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩의 불량 셀 발생시 이를 구제하기 위하여 불량 셀을 끊고 스페어 셀로 연결시키는 퓨즈의 링크를 제거하는 작업에서 정확한 위치의 퓨즈 링크를 찾기 위하여 전체적인 다이의 위치를 파악하는 레이저 빔 스캔 작업의 기준이 되는 레이저 리페어 키에 관한 것으로, 스캔 인식의 정확성을 기할 수 있도록 구조를 개선한 것이다. 이러한 본 발명은 다이의 사각 모서리에 각각 위치하는 X축 피쳐와 Y축 피쳐를 구비하는 반도체 칩 구제용 레이저 리페어 키를 구성함에 있어서, 상기 X축 피쳐와 Y축 피쳐와의 사이에 X축, Y축 피쳐의 스캔 라인에 의해 결정되는 PGC위치를 정확한 위치로 보상하기 위한 45°방향의 스캔 라인을 형성하는 제3의 피쳐를 설치한 구조로 되어 있다. 이와 같은 본 발명에 의하면, 빔스캔 작업시 X축 피쳐과 Y축 피쳐에 의해 결정된 PGC위치를 제3의 피쳐에 의해 형성되는 45°방향의 스캔 라인으로 보다 정확한 위치로 유도하여 보정해 줄 수가 있다. 따라서 256M DRAM급 이상의 고집적 디바이스의 레이저 리페어시 발생할 수 소지가 있는 극히 미세한 거리 오차(약 1 ∼ 2㎛)를 극소화시킬 수가 있으므로 리페어 할 링크 부분 이외의 블로잉으로 인한 디바이스의 손상 가능성을 극소화시킬 수 있다.

Description

반도체 칩 구제용 레이저 리페어 키
본 발명은 반도체 칩의 불량 셀(failed cell) 발생시 이를 구제하기 위하여 불량 셀을 끊고 스페어 셀(spare cell)로 연결시키는 퓨즈의 링크를 제거하는 작업에서 정확한 위치의 퓨즈 링크를 찾기 위하여 전체적인 다이의 위치를 파악하는 레이저 빔 스캔 작업의 기준이 되는 레이저 리페어키(Laser Repair Key)에 관한 것으로, 특히 스캔 인식의 정확성을 기할 수 있도록 구조를 개선한 반도체 칩 구제용 레이저 리페어 키에 관한 것이다.
반도체 칩은 수백개, 많게는 수백만개 이상의 소형 셀로 이루어지며, 이들 각각의 셀들은 서로 연관되는 동작을 하도록 전기적으로 연결되어 있다. 또한 반도체 칩내에는 상기한 수백만개 이상의 기본적인 액티브 셀 이외에도 불량 셀의 발생시 이를 구제하기 위한 복수개의 스페어 셀이 구비되어 불량 셀을 스페어 셀로 대체함으로써 불량 칩을 구제할 수 있도록 되어 있다. 이와 같은 반도체 칩의 구제는 통상 웨이퍼 레벨에서 이루어지게 되는데, 예를 들어 프리 테스트후 스페어 셀을연결시킬 필요가 있을때, 불량 셀을 끊고 스페어 셀로 연결시키는 퓨즈의 링크를 제거하는 작업이 필요하게 된다. 이와 같은 퓨즈의 링크 제거 작업은 레이저를 이용하게 되는데, 필요한 퓨즈의 링크만을 정확하게 끊어야만 한다. 이를 위하여 전체적인 다이의 위치를 파악하는 빔 스캔 작업이 요구되고 있으며, 이와 같은 빔 스캔 작업의 기준점이 되는 것이 레이저 리페어 키이다.
즉, 상기한 레이저 리페어 키를 빔으로 스캔하고 이 스캔한 결과를 인식하여 전체적인 다이의 위치를 파악하게 된다. 이 때 스캔 인식이 정확치 않으면 다이내의 모든 포인트들이 전체적으로 흐트러져 원하는 포지션 지오메트릭 코렉션(Position Geometric Correction)(이하, 'PGC'라 약칭함)을 얻을 수가 없어 원하는 스페어 셀로 살릴 수 없는 문제를 초래하게 된다. 따라서 스캔 인식의 정확성은 레이저 리페어 작업에서 매우 중요하게 다루어져야 할 항목 중의 하나이다. 이와 같은 스캔 인식의 정확성에 큰 영향을 끼치는 것이 레이저 리페어 키인 바, 이를 살펴보면 다음과 같다.
통상의 반도체 칩에서 상기한 레이저 리페어 키는 다이의 사각 모서리에 위치하고 있으며, 제1도에 도시한 바와 같이, X축 피쳐(1)와 Y축 피쳐(2)가 수직하게 절곡 형성된 구조를 취하고 있다.
상기 각각의 피쳐(1)(2)는 단면이 평면으로 되어 있으며, 약 10㎛의 폭을 가지고 있다.
상기한 바와 같은 종래의 레이저 리페어 키를 이용하여 웨이퍼의 표면을 인식하고 이 값을 토대로 정확한 위치의 퓨즈 링크를 블로잉하는 과정이 제9도에 플로우 챠트로 도시되어 있는 바, 이 제9도의 플로우 챠트와, 첨부한 제1도 및 제2도를 참고로 리페어 할 퓨즈의 링크를 블로잉하는 과정을 살펴보면 다음과 같다.
제9도의 플로우 챠트에서 ⑦에 해당하는 과정 진행 중, 특정 다이의 사각 모서리에 있는 레이저 리페어 키를 빔으로 스캔하는 작업을 실행하게 되는데, 이 때 제1도와 같은 레이저 빔이 X축 피쳐(1)와, Y축 피쳐(2)를 한 번 스캔하는 작업을 시행하게 된다. 이와 같은 각 피쳐(1)(2)의 스캔 결과를 토대로 제2도에서와 같은 ⓐ와 ⓑ가 결정되고, 이 ⓐ와 ⓑ의 교차점에서 원하는 PGC위치가 결정되게 되면, 지정된 퓨즈의 링크 위치로 가서 블로잉을 실시하게 된다.
그러나, 상기한 바와 같은 종래의 레이저 리페어방법에 있어서는 각 피쳐의 단면이 평면으로 형성되어 있는 레이저 리페어 키를 사용함로써 다음과 같은 문제점이 발생되었다.
즉 제3도에 도시한 바와 같이, 피쳐의 단면이 정확한 평면을 유지하지 못하고 어느 한 쪽으로 기울어져 편중되게 되면, 정확한 스캔 인식을 할수 없다는 문제가 발생되었다. 부연하면, 상기와 같은 이유로 제3도에서 보는 바와 같이, ⓐ와 ⓑ가 정확히 인식 되어지지 못하면 결국은 PGC위치가 원하는 지점에서 이탈하게 되고, 레이저는 상기에서 지정된 PGC위치를 찾아가서 이 지점의 퓨즈 링크를 블로잉하게 된다. 따라서 리페어 할 링크 부분이외의 블로잉을 하게됨으로써 디바이스의 손상을 불러 일으키게 된다. 이와 같은 문제는 최근 디바이스가 고집적화 추세에 따라 퓨즈의 사이즈 및 링크 길이와, 링크와 링크 사이의 피치 폭도 상대적으로 고집적화되는 경향에서 더욱 심각한 문제로 부각되고 있다. 따라서 최대한 다이상의실제 위치에서 레이저 리페어가 실행되어야 하는 것이 요구되고 있다.
본 발명은 상기와 같은 제반 문제점을 감안하여 제안된 것으로, 레이저 빔 스캔에 대한 결과 인식의 확률을 극대화시켜 정확한 PGC 위치를 결정 할 수 있도록 한 반도체 칩 구제용 레이저 리페어 키를 제공하는데 그 목적이 있다.
상기와 같은 본 발명의 목적은, 다이의 사각 모서리에 각각 위치하는 X축 피쳐와 Y축 피쳐를 구비하는 반도체 칩 구제용 레이저 리페어 키를 구성함에 있어서, 상기 X축 피쳐와 Y축 피쳐와의 사이에 X축, Y축 피쳐의 스캔 라인에 의해 결정되는 PGC위치를 정확한 위치로 보상하기 위한 45°방향의 스캔 라인을 형성하는 제3의 피쳐를 설치하여 구성한 것을 특징으로 하는 반도체 칩 구제용 레이저 리페어 키를 제공함으로써 달성된다.
여기서, 상기 제3의 피쳐는 X축 피쳐와 Y축 피쳐의 직각 연결부로부터 내측으로 연장되게 형성할 수도 있고, 또 X축 피쳐와 Y축 피쳐와는 분리되게 형성할 수도 있다. 이 때 X축 피쳐와 Y축 피쳐와 분리되게 형성되는 제3의 피쳐는 정사각형, 직사각형 및 45°방향으로 장축을 형성하는 다각형을 포함한다.
이와 같은 본 발명의 레이저 리페어 키에 의하면, 빔 스캔 작업시 X축 피쳐과 Y축 피쳐에 의해 결정된 PGC위치를 제3의 피쳐에 의해 형성되는 45°방향의 스캔 라인으로 보다 정확한 위치로 유도하여 보정해 줄 수가 있다. 따라서 256M DRAM급 이상의 고집적 디바이스의 레이저 리페어시 발생할 수 소지가 있는 극히 미세한 거리 오차(약 1 ∼ 2㎛)를 극소화시킬 수가 있으므로 리페어 할 링크 부분 이외의 블로잉으로 인한 디바이스의 손상 가능성을 극소화시킬 수 있다.
이하, 상기한 바와 같은 본 발명에 의한 반도체 칩 구제용 레이저 리페어 키의 바람직한 실시례에 대하여 첨부도면을 참조하여 설명한다.
제4도는 본 발명에 의한 레이저 리페어 키의 구조도 이고, 제5도는 제4도의 스캔 결과 스캔 라인이 형성되는 과정 및 결과를 보인 도면 이며, 제6도는 본 발명의 레이저 리페어 키를 스캔할 때 PGC위치가 PCC'위치로 유도되어 보상되는 과정을 보인 도면 이고, 제7도는 본 발명의 레어저 리페어 키를 사용하여 한 다이를 얼라인하여 다이내의 센터 위치를 정확히 찾는 과정을 보인 도면이다.
도면에서 참조 부호 1은 X축 피쳐, 2는 Y축 피쳐 이고, 3은 제3의 피쳐이다.
도시된 바와 같이, 본 발명에 의한 반도체 칩 구제용 레이저 리페어키는 다이(4)의 사각 모서리에 각각 위치하는 X축 피쳐(1)와 Y축 피쳐(2)를 구비하고 있으며, 상기 X축 피쳐(1)와 Y축 피쳐(2)는 서로 수직하게 'ㄱ'자 형상으로 연결되어 있다. 또한 본 발명은 상기 X축 피쳐(1)와 Y축 피쳐(2)와의 사이에 위치하여 상기 X축 피쳐(1)와 Y축 피쳐(2)에 의해 형성되는 스캔 라인(ⓐⓑ)과 45°방향으로 직교하는 별도의 스캔 라인(ⓒ)을 형성하는 제3의 피쳐(3)를 구비하고 있다.
상기 제3의 피쳐(3)는 X축 피쳐(1)와 Y축 피쳐(2)에 의해 결정되는 PGC위치를 보다 정확한 위치로 유도하여 보정해 주는 역할을 한다. 즉 X 축 피쳐(1)와 Y축 피쳐(2)의 스캔 라인(ⓐⓑ)에 45°방향으로 직교하는 별도의 스캔 라인(ⓒ)을 형성함으로써 이들 3개의 선에 의한 PGC위치의 정확성을 기할 수 있는 것이다.
여기서, 상기한 제3의 피쳐(3)는 도시예서와 같이, X축 피쳐(1)와 Y축 피쳐(2)의 직각 연결부로부터 그 내측으로 연장되게 형성할 수도 있고, 또 제8도에도시한 바와 같은 여러 형태로의 변경도 가능하다. 제8도에 도시한 다른 실시례들은 X축 피쳐(1)와 Y축 피쳐(2)와 분리되는 제3의 피쳐(3)를 구성한 예로써, (가)도시한 바와 같이, X축 피쳐(1) 및 Y축 피쳐(2)에 대하여 45°방향으로 장축을 형성하는 다각형은 물론 (나)와 같은 비교적 폭이 좁은 직사각형, (다)와 같은 정사각형으로 구성할 수도 있는 등 이를 꼭 한정하는 것은 아니다.
이와 같이 구성되는 본 발명에 의한 레이저 리페어 키는 통상의 레이저 리페어 키와 같은 레이 아웃을 갖는다. 즉 제7도에서 보는 바와 같이 다이(4)의 사각 모서리를 감싸도록 설치되는 레이 아웃을 갖는다.
이하, 상기한 바와 같은 본 발명에 의한 레이저 리페어 키를 이용하여 웨이퍼의 표면을 인식하여 퓨즈의 링크를 블로잉하는 과정을 제10도의 플로우 챠트와, 제4도, 제5도, 제6도 및 제7도를 참조하여 살펴보면 다음과 같다.
기본적인 과정은 제9도의 플로우 차트를 참고로 상술한 바와 같다. 즉 레이저 리페어 키를 빔으로 스캔하여 X축 및 Y축에 대한 스캔 라인을 얻고, 이 스캔 라인의 교차점을 PGC 위치로 결정하여 이 지점의 퓨즈 링크를 블로잉하는 기본적인 과정은 종래에서 상술한 바와 같다.
다만, 여기서는 제10도에 도시한 플로우 챠트의 ⑨과정에서 제6도와 같은 스캔 작업을 시작할 때, X축 빔 스캔에 의해 X축 스캔 라인(ⓐ)이 결정되고, 또 Y축 빔 스캔으로 ⓑ스캔 라인이 결정되어 이들 스캔 라인으로 인한 PGC위치가 결정되겠지만, 45°로 빔 스캔를 실행하여 생긴 스캔라인 ⓒ가 추가된다면 이 스캔 라인(ⓒ)에 의해 PGC 위치가 PGC' 위치로 유도되어서 좀더 정확한 PGC위치로 보정할 수가 있기 때문에 결국은 정확한 PGC위치로 옮겨 가게 된다. 즉 기존의 ⓐ와 ⓑ 2개의 선에 의해 결정되어지는 PGC보다 ⓐ, ⓑ, ⓒ 3선에 의해서 결정되어지는 PGC 위치가 보다 확률적으로 정확하게 되는 것이다.
또한 제7도와 같은 다이를 얼라인 할 때, 기존의 평면 피쳐를 사용할 때는 타켓 1, 2, 3의 X축, Y축 스캔 값들의 평균치 내에서 다이의 정중앙인 (0, 0)이 결정되나, 본 발명의 레이저 레페어 키에 의하면, 평균치의 극대화를 추구할 수가 있기 때문에 보다 정확한 (0, 0)를 결정할 수 있다. 따라서 다이상의 실제 위치에서 레이저 리페어를 실행할 수 있어, 리페어의 오류를 방지할 수 있는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 레이저 리페어 키에 의하면, 빔 스캔 작업시 X축 피쳐과 Y축 피쳐에 의해 결정된 PGC위치를 제3의 피쳐에 의해 형성되는 45°방향의 스캔 라인으로 보다 정확한 위치로 유도하여 보정해 줄 수가 있다. 따라서 256M DRAM급 이상의 고집적 디바이스의 레이저 리페어시 발생할 수 소지가 있는 극히 미세한 거리 오차(약 1 ∼ 2㎛)를 극소화시킬 수가 있으므로 리페어 할 링크 부분 이외의 블로잉으로 인한 디바이스의 손상 가능성을 극소화시킬 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 칩 구제용 레이저 리페어 키를 실시하기 위한 바람직한 실시례에 불과한 것으로, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.
제1도는 종래 일반적인 레이저 리페어 키의 구조도.
제2도는 제1도에 도시한 레이저 리페어 키의 피쳐 단면을 스캔한 결과를 나타낸 도면.
제3도는 종래 레이저 리페어 키가 가지는 문제점을 설명하기 위한 도면.
제4도 내지 제7도는 본 발명에 의한 반도체 칩 구제용 레이저 리페어 키를 설명하기 위한 도면으로써,
제4도는 본 발명에 의한 레이저 리페어 키의 구조도 이고,
제5도는 제4도의 스캔 결과 스캔 라인이 형성되는 과정 및 결과를 보인 도면 이며,
제6도는 본 발명의 레이저 리페어 키를 스캔할 때 PGC위치가 PGC' 위치로 유도되어 보상되는 과정을 보인 도면 이고,
제7도는 본 발명의 레어저 리페어 키를 사용하여 한 다이를 얼라인하여 다이내의 센터 위치를 정확히 찾는 과정을 보인 도면이다.
제8도의 (가)(나)(다)는 본 발명에 의한 레이저 리페어 키의 다른 실시 예시도.
제9도는 웨이퍼의 표면을 인식하고 최종적으로 퓨즈 링크를 블로잉하는 과정을 보인 일반적인 반도체 칩의 구제 플로우 챠트.
제10도는 제8도에 도시한 플로우 챠트를 보충 설명하기 위한 플로우 챠트.
( 도면의 주요 부분에 대한 부호의 설명 )
1; X축 피쳐 2; Y축 피쳐
3; 제3의 피쳐

Claims (4)

  1. 반도체 칩 구제용 레이저 리페어 키에 있어서,
    X죽 피쳐와,
    상기 X축 피쳐와 90°의 각도를 이루도록 형성되는 Y축 피쳐와,
    상기 X축, Y축 피쳐에 대한 스캔 라인으로 결정되는 PGC 위치를 정확한 위치로 보상하기 위하여 상기 X축 피쳐와 상기 Y축 피쳐 사이의 45°방향에 형성되는 제3 피쳐를
    구비하는 것을 특징으로 하는 반도체 칩 구제용 레이저 리페어 키.
  2. 제 1 항에 있어서,
    상기 제3 피쳐는 상기 X축 피쳐와 상기 Y축 피쳐의 연결부로부터 내측으로 연장되게 형성되는 것을 특징으로 하는 반도체 칩 구제용 레이저 리페어 키.
  3. 제 1 항에 있어서,
    상기 제3 피쳐는 상기 X축 피쳐와 상기 Y축 피쳐와 분리되게 형성되는 것을 특징으로 하는 반도체 칩 구제용 레이저 리페어 키.
  4. 제 3 항에 있어서,
    상기 제3 피쳐는 정사각형, 직사각형 또는 45°방향으로 장축을 형성하는 다각형으로 형성되는 것을 특징으로 하는 반도체 칩 구제용 레이저 리페어 키.
KR1019950069584A 1995-12-30 1995-12-30 반도체칩구제용레이저리페어키 KR100372659B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069584A KR100372659B1 (ko) 1995-12-30 1995-12-30 반도체칩구제용레이저리페어키

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069584A KR100372659B1 (ko) 1995-12-30 1995-12-30 반도체칩구제용레이저리페어키

Publications (2)

Publication Number Publication Date
KR970053788A KR970053788A (ko) 1997-07-31
KR100372659B1 true KR100372659B1 (ko) 2003-06-19

Family

ID=37416639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069584A KR100372659B1 (ko) 1995-12-30 1995-12-30 반도체칩구제용레이저리페어키

Country Status (1)

Country Link
KR (1) KR100372659B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192994A (ja) * 1993-12-27 1995-07-28 Nec Corp 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192994A (ja) * 1993-12-27 1995-07-28 Nec Corp 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法

Also Published As

Publication number Publication date
KR970053788A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR940000910B1 (ko) 반도체 칩의 얼라인먼트 방법 및 레이저 리페이어용 타겟이 형성된 반도체 칩
US6266144B1 (en) Stepper and scanner new exposure sequence with intra-field correction
US6829047B2 (en) Defect detection system
US7894660B2 (en) Image processing alignment method and method of manufacturing semiconductor device
US8043928B2 (en) Efficient provision of alignment marks on semiconductor wafer
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
US5721619A (en) Misregistration detecting marks for pattern formed on semiconductor substrate
KR100372659B1 (ko) 반도체칩구제용레이저리페어키
US5315542A (en) Bit line arrangement for integrated circuits
JP3263871B2 (ja) 基板および基板の位置合わせ方法
KR0172265B1 (ko) 반도체 칩 구제용 레이저 리페어 키
US6515374B1 (en) Contact connection of metal interconnects of an integrated semiconductor chip
US6516433B1 (en) Method for finding the root cause of the failure of a faulty chip
JP4351955B2 (ja) 基準点の位置決定方法
US7063989B2 (en) Method of aligning a semiconductor substrate with a semiconductor alignment apparatus
KR940004953Y1 (ko) 레이저 구제용 배열타켓의 구조
CN1223455A (zh) 半导体器件的修补测试方法
KR910007389B1 (ko) 얼라이먼트 타켓(Alignment Target) 제조방법
JP2577346B2 (ja) 半導体装置の製造方法
KR100518219B1 (ko) 반도체 소자의 정렬키
US8405483B2 (en) Fuse of semiconductor memory device
US20240120285A1 (en) Substrate having a die position mark and a semiconductor die stack structure including semiconductor dies stacked on the substrate
US20040124502A1 (en) Semiconductor wafer having identification indication
KR0145772B1 (ko) 고집적반도체소자의 얼라인먼트키이 배열방법
KR19980056111A (ko) 반도체 소자 제조용 레티클 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee