JP2577346B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2577346B2 JP2577346B2 JP29702685A JP29702685A JP2577346B2 JP 2577346 B2 JP2577346 B2 JP 2577346B2 JP 29702685 A JP29702685 A JP 29702685A JP 29702685 A JP29702685 A JP 29702685A JP 2577346 B2 JP2577346 B2 JP 2577346B2
- Authority
- JP
- Japan
- Prior art keywords
- laser beam
- semiconductor chip
- correction
- laser
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dicing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はレーザフューズ素子を有する半導体装置の製
造方法に関する。
造方法に関する。
超大規模集積回路（VLSI）等の半導体装置、特に大容
量メモリの半導体装置においては、高集積化に伴なって
半導体チップ内の回路が著しく微細化され、そのためチ
ップ内に不良ビットが多く発生する。この不良ビットの
発生は半導体チップの不良につながるため、近年、半導
体チップ内に予備ビットを形成して不良ビットを予備ビ
ットと置換することが行なわれており、不良ビットの切
断のためフューズ素子が形成されている。このフューズ
素子の内、設計の自由度，フューズ素子の信頼性，冗長
回路が占める面積の割合等の観点からレーザで溶断され
るレーザフューズ素子が多用化されている。
量メモリの半導体装置においては、高集積化に伴なって
半導体チップ内の回路が著しく微細化され、そのためチ
ップ内に不良ビットが多く発生する。この不良ビットの
発生は半導体チップの不良につながるため、近年、半導
体チップ内に予備ビットを形成して不良ビットを予備ビ
ットと置換することが行なわれており、不良ビットの切
断のためフューズ素子が形成されている。このフューズ
素子の内、設計の自由度，フューズ素子の信頼性，冗長
回路が占める面積の割合等の観点からレーザで溶断され
るレーザフューズ素子が多用化されている。
かかるレーザフューズ素子も切断する手順は、一般に
製造工程が終了したウエーハをテスタで測定し、不良の
ビットを検知し、そのアドレスを記憶する。次にレーザ
トリミング装置にてレーザフューズ素子を切断して、予
備のビットを選択する。このレーザトリミング装置はチ
ップの上からフューズ素子上にレーザビームを照射する
ことで溶断するものであり、あらかじめ記憶されている
チップ上のフューズ素子の位置にレーザビームを移動さ
せ、テスターで検知した不良のビットのあるアドレスに
対応するフューズ素子を切断するように作動する。従っ
て、レーザトリミング装置と半導体チップのレーザフュ
ーズ素子との相対的な位置関係を正確に把握して、レー
ザビームをレーザフューズ素子上に正確に移動させる必
要がある。特に、半導体チップが形成された半導体ウエ
ーハはレーサビームの移動量に対して大きく移動するた
め、半導体チップの移動の都度、半導体チップの座標系
とレーザビームの絶対座標系との間の差を補正する操作
が必要となっている。
製造工程が終了したウエーハをテスタで測定し、不良の
ビットを検知し、そのアドレスを記憶する。次にレーザ
トリミング装置にてレーザフューズ素子を切断して、予
備のビットを選択する。このレーザトリミング装置はチ
ップの上からフューズ素子上にレーザビームを照射する
ことで溶断するものであり、あらかじめ記憶されている
チップ上のフューズ素子の位置にレーザビームを移動さ
せ、テスターで検知した不良のビットのあるアドレスに
対応するフューズ素子を切断するように作動する。従っ
て、レーザトリミング装置と半導体チップのレーザフュ
ーズ素子との相対的な位置関係を正確に把握して、レー
ザビームをレーザフューズ素子上に正確に移動させる必
要がある。特に、半導体チップが形成された半導体ウエ
ーハはレーサビームの移動量に対して大きく移動するた
め、半導体チップの移動の都度、半導体チップの座標系
とレーザビームの絶対座標系との間の差を補正する操作
が必要となっている。
第４図は上記操作を行なうための半導体ウエーハの従
来例の平面図である。半導体ウエーハに多数の半導体チ
ップ10a,10b,10c…が碁盤目状に形成されている。各半
導体チップ10a,10b,10c…は予備ビットとフューズ素子
が形成されており、隣接する半導体チップとはスクライ
ブライン11を介して接している。そして、スクライブラ
イン11には一定の幅の補正用マーク12a,12b,12e…がス
クライブラインと直交する方向に形成されている。この
補正用マーク12a,12b,12c…はレーザを反射する素材、
例えばアルミニウム系からなり、レーザビームを補正用
マーク12a,12b,12c…上を移動させることで、その反射
光の信号により、半導体チップの座標系とレーザビーム
の座標系との補正を行なっている。すなわち、半導体チ
ップ10aに対してはＸ軸方向,Y軸方向に位置する補正用
マーク12a,12bが対応し、半導体チップ10bに対してはX,
Y軸方向に位置する補正用マーク12c,12dが対応して、各
チップのＸ軸およびＹ軸のずれが補正されるようになっ
ている。
来例の平面図である。半導体ウエーハに多数の半導体チ
ップ10a,10b,10c…が碁盤目状に形成されている。各半
導体チップ10a,10b,10c…は予備ビットとフューズ素子
が形成されており、隣接する半導体チップとはスクライ
ブライン11を介して接している。そして、スクライブラ
イン11には一定の幅の補正用マーク12a,12b,12e…がス
クライブラインと直交する方向に形成されている。この
補正用マーク12a,12b,12c…はレーザを反射する素材、
例えばアルミニウム系からなり、レーザビームを補正用
マーク12a,12b,12c…上を移動させることで、その反射
光の信号により、半導体チップの座標系とレーザビーム
の座標系との補正を行なっている。すなわち、半導体チ
ップ10aに対してはＸ軸方向,Y軸方向に位置する補正用
マーク12a,12bが対応し、半導体チップ10bに対してはX,
Y軸方向に位置する補正用マーク12c,12dが対応して、各
チップのＸ軸およびＹ軸のずれが補正されるようになっ
ている。
しかしながら、従来の補正用マークではＸ軸,Y軸方向
のずれを検出するだけであり、半導体チップの傾きを検
出し、補正することはできない。この傾きは、特に大型
化された半導体チップ，縦長の半導体チップの場合に問
題であり、傾きによって正確にレーザビームを位置決め
することができず、操作精度が悪いものとなっている。
のずれを検出するだけであり、半導体チップの傾きを検
出し、補正することはできない。この傾きは、特に大型
化された半導体チップ，縦長の半導体チップの場合に問
題であり、傾きによって正確にレーザビームを位置決め
することができず、操作精度が悪いものとなっている。
本発明は上記の従来技術の欠点を克服するためになさ
れたもので、半導体チップのＸ軸,Y軸方向のずれのみで
なく、その傾き（ローテーション）による回転角をも検
出して補正することができる半導体装置の製造方法を提
供することを目的とする。
れたもので、半導体チップのＸ軸,Y軸方向のずれのみで
なく、その傾き（ローテーション）による回転角をも検
出して補正することができる半導体装置の製造方法を提
供することを目的とする。
上記の目的を達成するため、本発明に係る半導体装置
の製造方法は、ウエーハ上で直交する２辺のスクライブ
ラインにスクライブラインと直交する方向の補正用マー
クと、スクライブラインと平行する方向の補正用マーク
とを形成し、直交方向の補正用マークでＸ軸,Y軸方向の
ずれを検出・補正し、平行方向の補正用マークが傾き角
度を検出・補正するようにしたことを特徴とする。
の製造方法は、ウエーハ上で直交する２辺のスクライブ
ラインにスクライブラインと直交する方向の補正用マー
クと、スクライブラインと平行する方向の補正用マーク
とを形成し、直交方向の補正用マークでＸ軸,Y軸方向の
ずれを検出・補正し、平行方向の補正用マークが傾き角
度を検出・補正するようにしたことを特徴とする。
以下、本発明を図示する実施例につき、具体的に説明
する。
する。
第１図は本発明に係る半導体装置の製造方法の一実施
例を説明するための、半導体ウエーハの平面図にある。
直交するスクライブライン6,7を境にして半導体ウエー
ハに半導体チップ1,2,3が碁盤目状に形成されている。
各半導体チップにはアクテイブビットおよび補助ビット
（いずれも図示せず）が多数形成されており、各ビット
にはレーザビームで溶断されているレーザフューズ素子
が形成されている。従って、アクテイブビットの不良が
検知されると、補助ビットとの置換を行なうためレーザ
フューズ素子が切断されるようになっている。
例を説明するための、半導体ウエーハの平面図にある。
直交するスクライブライン6,7を境にして半導体ウエー
ハに半導体チップ1,2,3が碁盤目状に形成されている。
各半導体チップにはアクテイブビットおよび補助ビット
（いずれも図示せず）が多数形成されており、各ビット
にはレーザビームで溶断されているレーザフューズ素子
が形成されている。従って、アクテイブビットの不良が
検知されると、補助ビットとの置換を行なうためレーザ
フューズ素子が切断されるようになっている。
スクライブライン6,7はダイシング工程でダイシング
プレートあるいはダイシングレーザによってダイシング
溝が形成され、半導体チップを個々に分離するために形
成されるものである。従って、スクライブライン6,7は
個々の半導体チップの外周４辺に形成されており、スク
ライブライン6,7にはレーザビームの絶対座標系に対し
て半導体チップの座標系を相対的に位置決めするための
補正用マークが形成されている。
プレートあるいはダイシングレーザによってダイシング
溝が形成され、半導体チップを個々に分離するために形
成されるものである。従って、スクライブライン6,7は
個々の半導体チップの外周４辺に形成されており、スク
ライブライン6,7にはレーザビームの絶対座標系に対し
て半導体チップの座標系を相対的に位置決めするための
補正用マークが形成されている。
この補正用マークは一の半導体チップに対して、少な
くとも直交する２辺のスクライブラインに形成されるよ
うになっており、且つ、各辺の補正用マークはスクライ
ブラインと直交する方向とスクライブラインと平行する
方向とが組み合わされた一対となっている。すなわち、
半導体チップ１に対しては、Ｘ軸方向のスクライブライ
ン６に形成された直交方向の補正用マーク4bと平行方向
の補正用マーク4aとで一対をなし、この一対に対応する
補正用マーク4d,4cがスクライブライン６と直交するＹ
軸方向のスクライブライン7aに形成されている。なお、
この他に、スクライブライン６に形成された補正用マー
ク5a,5bと、スクライブライン7aに形成された補正用マ
ーク5c,5dとが相互に対応して形成されている。
くとも直交する２辺のスクライブラインに形成されるよ
うになっており、且つ、各辺の補正用マークはスクライ
ブラインと直交する方向とスクライブラインと平行する
方向とが組み合わされた一対となっている。すなわち、
半導体チップ１に対しては、Ｘ軸方向のスクライブライ
ン６に形成された直交方向の補正用マーク4bと平行方向
の補正用マーク4aとで一対をなし、この一対に対応する
補正用マーク4d,4cがスクライブライン６と直交するＹ
軸方向のスクライブライン7aに形成されている。なお、
この他に、スクライブライン６に形成された補正用マー
ク5a,5bと、スクライブライン7aに形成された補正用マ
ーク5c,5dとが相互に対応して形成されている。
補正用マークはレーザビームを反射する素材、例えば
アルミニウムからなり、レーザビームが補正用マーク上
を走査されると、その反射光によって検出されるように
なっている。例えば、第３図のように補正用マーク4bと
クロスする方向にレーザビーム８を走査すると、補正用
マーク4bからの反射光が検知され、同図の波形９が得ら
れる。この波形９のセンターを半導体チップ座標系の所
定の座標値とし、レーザビームの移動座標系との差を計
算することでレーザビームの絶対座標系に対して半導体
チップの座標系を相対的に補正することができるもので
ある。従って、一の半導体チップ１に対して直交するス
クライブライン6,7aにスクライブライン6,7aと直交する
方向の補正用マーク4b,4dを形成することで半導体チッ
プのＸ軸,Y軸座標系を補正することができる。
アルミニウムからなり、レーザビームが補正用マーク上
を走査されると、その反射光によって検出されるように
なっている。例えば、第３図のように補正用マーク4bと
クロスする方向にレーザビーム８を走査すると、補正用
マーク4bからの反射光が検知され、同図の波形９が得ら
れる。この波形９のセンターを半導体チップ座標系の所
定の座標値とし、レーザビームの移動座標系との差を計
算することでレーザビームの絶対座標系に対して半導体
チップの座標系を相対的に補正することができるもので
ある。従って、一の半導体チップ１に対して直交するス
クライブライン6,7aにスクライブライン6,7aと直交する
方向の補正用マーク4b,4dを形成することで半導体チッ
プのＸ軸,Y軸座標系を補正することができる。
一方、スクライブライン6,7aと平行方向に形成された
補正用マーク4a,4cは、補正用マークb,4dで得られた半
導体チップの座標系のレーザビームの絶対座標系に対す
る傾きを補正するものである。すなわち、第２図のよう
にレーザビームを直交するスクライブライン6,7aに沿っ
て走査すると、Ｘ軸方向のスクライブライン６に形成さ
れた補正用マーク4aによって半導体チップ１の座標系の
Ｘ軸とレーザビームの絶対座標系のＸ軸との角度αが算
出され、Ｙ軸方向のスクライブライン7aに形成された補
正用マーク4cによって半導体チップ１の座標系のＹ軸と
レーザビームの絶対座標系のＹ軸との角度βが算出され
る。
補正用マーク4a,4cは、補正用マークb,4dで得られた半
導体チップの座標系のレーザビームの絶対座標系に対す
る傾きを補正するものである。すなわち、第２図のよう
にレーザビームを直交するスクライブライン6,7aに沿っ
て走査すると、Ｘ軸方向のスクライブライン６に形成さ
れた補正用マーク4aによって半導体チップ１の座標系の
Ｘ軸とレーザビームの絶対座標系のＸ軸との角度αが算
出され、Ｙ軸方向のスクライブライン7aに形成された補
正用マーク4cによって半導体チップ１の座標系のＹ軸と
レーザビームの絶対座標系のＹ軸との角度βが算出され
る。
従って、直交する辺のスクライブライン6,7aに形成さ
れた直交方向の補正用マーク4b,4dと平行方向の補正用
マーク4a,4cとによって半導体チップ１の座標系をレー
ザビームの絶対座系標に補正できるから、レーザフュー
ズ素子を正確に切断することができる。なお、各スクラ
イブライン6,7aに形成された補正用マーク5a,5bおよび5
c,5dによっても半導体チップ１の座標系の補正が行なわ
れるが、その平行方向の補正用マーク5a,5cを補正用マ
ーク4a,4cの延長線上に位置させることで、半導体チッ
プ１の傾きを、より正確に検出することができる。
れた直交方向の補正用マーク4b,4dと平行方向の補正用
マーク4a,4cとによって半導体チップ１の座標系をレー
ザビームの絶対座系標に補正できるから、レーザフュー
ズ素子を正確に切断することができる。なお、各スクラ
イブライン6,7aに形成された補正用マーク5a,5bおよび5
c,5dによっても半導体チップ１の座標系の補正が行なわ
れるが、その平行方向の補正用マーク5a,5cを補正用マ
ーク4a,4cの延長線上に位置させることで、半導体チッ
プ１の傾きを、より正確に検出することができる。
以上のとおり本発明によれば、直交するスクライブラ
インにスクライブラインと直交する補正用マークおよび
平行する補正用マークを形成して半導体チップの座標系
の位置と傾きを補正するようにしたから、半導体チップ
をレーザビームに正確に位置決めでき、レーザフューズ
素子を確実に切断することができる。
インにスクライブラインと直交する補正用マークおよび
平行する補正用マークを形成して半導体チップの座標系
の位置と傾きを補正するようにしたから、半導体チップ
をレーザビームに正確に位置決めでき、レーザフューズ
素子を確実に切断することができる。
第１図は本発明の一実施例を説明するための半導体ウエ
ーハの平面図、第２図および第３図は半導体チップの座
標系を補正する場合の平面図、第４図は従来例を説明す
るための半導体ウエーハの平面図である。 １……半導体チップ、4a,4b,4c,4d……補正用マーク、
6,7,7a……スクライブライン。
ーハの平面図、第２図および第３図は半導体チップの座
標系を補正する場合の平面図、第４図は従来例を説明す
るための半導体ウエーハの平面図である。 １……半導体チップ、4a,4b,4c,4d……補正用マーク、
6,7,7a……スクライブライン。
Claims (1)
- 【請求項１】半導体ウェーハに形成されたレーザフュー
ズ素子をレーザビームで溶断し、その後に半導体ウェー
ハをスクライブラインで切断し、それぞれ複数のレーザ
フューズ素子を有する複数の半導体チップに分割する半
導体装置の製造方法において、 個々の前記半導体チップの予定部分の周囲の４辺のスク
ライブラインの内の、少なくとも直交する２辺のスクラ
イブラインの各々の上に、このスクライブラインと直交
する方向の第１の補正用マークおよびこの第１の補正用
マークと離された、前記スクライブラインと平行する方
向の第２の補正用マークからなるマーク対を、レーザビ
ームを反射する材料で少なくとも１対、形成し、 次いで前記半導体チップの配列方向への前記半導体ウェ
ーハの位置ずれと、前記半導体ウェーハのローテーショ
ンによる回転角とを前記１対のマーク対を用いて補正
し、 次いで前記補正された位置ずれと回転角に基づいてレー
ザビームにより前記レーザフューズ素子の溶断を行うこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702685A JP2577346B2 (ja) | 1985-12-28 | 1985-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702685A JP2577346B2 (ja) | 1985-12-28 | 1985-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62156833A JPS62156833A (ja) | 1987-07-11 |
| JP2577346B2 true JP2577346B2 (ja) | 1997-01-29 |
Family
ID=17841261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29702685A Expired - Lifetime JP2577346B2 (ja) | 1985-12-28 | 1985-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577346B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022164A (ja) * | 1988-06-13 | 1990-01-08 | Nec Corp | 集積回路 |
| JPH02309620A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140626A (en) * | 1980-04-02 | 1981-11-04 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5818922A (ja) * | 1981-07-27 | 1983-02-03 | Toshiba Corp | 半導体装置 |
-
1985
- 1985-12-28 JP JP29702685A patent/JP2577346B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62156833A (ja) | 1987-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2802561B2 (ja) | 半導体チップのアライメント方法およびレーザ修理用ターゲット | |
| JPH02143544A (ja) | 目合せ用バーニヤパターンを備えた半導体装置 | |
| KR20030024613A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JP2617870B2 (ja) | アライメント方法 | |
| US5721619A (en) | Misregistration detecting marks for pattern formed on semiconductor substrate | |
| KR100271048B1 (ko) | 얼라인먼트 방법 | |
| JP2577346B2 (ja) | 半導体装置の製造方法 | |
| JPH0265149A (ja) | 半導体装置 | |
| JP3157751B2 (ja) | 半導体基板のダイシング方法 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| US8420498B2 (en) | Alignment method of chips | |
| JP2806242B2 (ja) | 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法 | |
| JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
| JPH0666240B2 (ja) | 半導体装置の製造方法 | |
| JPH09232202A (ja) | 投影露光装置におけるアライメント方法 | |
| JP3317214B2 (ja) | 半導体集積回路 | |
| JPH02192754A (ja) | 半導体装置 | |
| JP2001035924A (ja) | 半導体装置及びトリミング方法 | |
| TWI809828B (zh) | 疊對量測標記 | |
| JPS63237433A (ja) | 半導体集積回路装置 | |
| US20230260924A1 (en) | Overlay metrology mark | |
| KR101076776B1 (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
| JPH06204308A (ja) | 半導体ウエハの特殊パターン位置認識方法 | |
| JPS61228626A (ja) | パタ−ン修正装置 | |
| JPH02309620A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |