JPS5818922A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5818922A JPS5818922A JP56117432A JP11743281A JPS5818922A JP S5818922 A JPS5818922 A JP S5818922A JP 56117432 A JP56117432 A JP 56117432A JP 11743281 A JP11743281 A JP 11743281A JP S5818922 A JPS5818922 A JP S5818922A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- origin detection
- detection section
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、詳しくはレーデビーム照身
７時におけるレーデビームの走査原点位置を検出し得る
゛原点検知部を備えた半導体装置に係る。
７時におけるレーデビームの走査原点位置を検出し得る
゛原点検知部を備えた半導体装置に係る。
最近、ＩＣメモリの高密度化に伴なって、不良セルの救
済を目的として冗長回路を設けることが行なわれている
。こうしたＩＣメモリＫｓ？いては、多結晶シリコン配
線等をレーデビームで切断することによって、不良セル
のラインをスペアセルの２インに置き換える方式が採用
されている。かかる方式によるレーデビームの照射に際
しては、レーデビームの座標系とＩＣメモリの座標系（
多結晶シリコン配線の座標系等）とが異なる丸め１両座
標系の相対関係を精度よく求めることが非常に重要であ
る。したがって、上記ＩＣメモリを例にして説明すれば
、レーデビームによって切断すべき２イｙ（配線）の位
置を検出する場合、！Ｐ導体基板（ウェハ又はペレット
）の基準点、つま）原点を精度よく検知できることが必
要である。すなわち、半導体基板上の各種のパターンの
座標は全て前記基準点を原点とする座標系にあり、多結
晶シリコン配線の切断すべき情報も、この基準点からの
情報で与えられる丸め、この基準点とレーデビームの座
標系との相対関係を精度よく求めれは、半導体基板の座
標系をレーデビームの座標系に変換でき、レーザビーム
の走査４容易に行なうことができる。
済を目的として冗長回路を設けることが行なわれている
。こうしたＩＣメモリＫｓ？いては、多結晶シリコン配
線等をレーデビームで切断することによって、不良セル
のラインをスペアセルの２インに置き換える方式が採用
されている。かかる方式によるレーデビームの照射に際
しては、レーデビームの座標系とＩＣメモリの座標系（
多結晶シリコン配線の座標系等）とが異なる丸め１両座
標系の相対関係を精度よく求めることが非常に重要であ
る。したがって、上記ＩＣメモリを例にして説明すれば
、レーデビームによって切断すべき２イｙ（配線）の位
置を検出する場合、！Ｐ導体基板（ウェハ又はペレット
）の基準点、つま）原点を精度よく検知できることが必
要である。すなわち、半導体基板上の各種のパターンの
座標は全て前記基準点を原点とする座標系にあり、多結
晶シリコン配線の切断すべき情報も、この基準点からの
情報で与えられる丸め、この基準点とレーデビームの座
標系との相対関係を精度よく求めれは、半導体基板の座
標系をレーデビームの座標系に変換でき、レーザビーム
の走査４容易に行なうことができる。
本発明は上記事情に鑑みてなされたもので、レーデげ−
ムの座標系と半導体基板の座標系との相対関係を回転角
の補正をも含めて精度よく求めることが可能な拡散層か
らなる原点検出部を備えた半導体装置を提供しようとす
るｔのである。
ムの座標系と半導体基板の座標系との相対関係を回転角
の補正をも含めて精度よく求めることが可能な拡散層か
らなる原点検出部を備えた半導体装置を提供しようとす
るｔのである。
以下１本発明を実施例に基づいて詳細に説明する。
第１図は本発明の半導体装置の原点検出部付近の平面図
、第２図に第１図の１−１線に沿う断面図である０図中
１は半導体基板としてのν型シリコンウェハである。こ
のシリコンウェハ１に線間ウェハ１に形成される配線ツ
ヤターン等の各種のツヤターン（図示せず）の座標系で
あるＸＹ方向に沢って互に直交する２本のｌ十ｌ！拡散
層１３．ｊ、からなる原点検出部３が設けられている。
、第２図に第１図の１−１線に沿う断面図である０図中
１は半導体基板としてのν型シリコンウェハである。こ
のシリコンウェハ１に線間ウェハ１に形成される配線ツ
ヤターン等の各種のツヤターン（図示せず）の座標系で
あるＸＹ方向に沢って互に直交する２本のｌ十ｌ！拡散
層１３．ｊ、からなる原点検出部３が設けられている。
つ壕り、この原点検出Ｗ６ｊはレーデビームの走査に際
してｐｍ接合電流を前記ウェハ１の座標系であるＸＹ方
向に夫々２点検出し得る形状のｎ中型拡散層ＪＩｅＪｌ
から構成されている會を九、各？型拡散層’１ｅＪ１に
は正電圧を印加する丸めの電源４が接続され、かつｐｆ
ｆｉシリコンウェハ１が接地するリードＩ！！５にはド
像合電流計Ｃが介装されている。
してｐｍ接合電流を前記ウェハ１の座標系であるＸＹ方
向に夫々２点検出し得る形状のｎ中型拡散層ＪＩｅＪｌ
から構成されている會を九、各？型拡散層’１ｅＪ１に
は正電圧を印加する丸めの電源４が接続され、かつｐｆ
ｆｉシリコンウェハ１が接地するリードＩ！！５にはド
像合電流計Ｃが介装されている。
このような構成によれば、今、電源４から原点検出部１
の各ｎ中型拡散層２１１３ｍに正電圧を印加してｐｍ接
合を逆バイアス状態にした後、レーデビームを８１の点
から８３の点に向けて走査すると、レーザビームがｐ製
シリコンウェハ１＠に位置するときは、第３図に示す如
く微小な接合電流（リーク電流）しか電流計６によシ検
知されないか、レーザビームがｎ中型拡散層２１と一盟
シリコンウエハ１との接合部に照射され始めると、接合
電流が増加し始め。
の各ｎ中型拡散層２１１３ｍに正電圧を印加してｐｍ接
合を逆バイアス状態にした後、レーデビームを８１の点
から８３の点に向けて走査すると、レーザビームがｐ製
シリコンウェハ１＠に位置するときは、第３図に示す如
く微小な接合電流（リーク電流）しか電流計６によシ検
知されないか、レーザビームがｎ中型拡散層２１と一盟
シリコンウエハ１との接合部に照射され始めると、接合
電流が増加し始め。
ビームスＩットが完全に接合部へ入ると、同第３図に示
す如く接合電流が最大となる。これによって原点検出＠
ＪのＹ方向に沿う拡散層２１の位置ａが検出される。な
お、この場合、第４図に示す如く拡散層２０幅（Ｗ）を
レーデビーム１のス４ット径よシ小さくすれは、接合電
流が減少するが１位置精度は向上する。逆に第５図に示
す如く拡散層２′の幅（Ｗ′）をレーデビーム１のスポ
ット径よシ大きくすれば、接合電流扛最大となりい比が
向上する。つづいて。
す如く接合電流が最大となる。これによって原点検出＠
ＪのＹ方向に沿う拡散層２１の位置ａが検出される。な
お、この場合、第４図に示す如く拡散層２０幅（Ｗ）を
レーデビーム１のス４ット径よシ小さくすれは、接合電
流が減少するが１位置精度は向上する。逆に第５図に示
す如く拡散層２′の幅（Ｗ′）をレーデビーム１のスポ
ット径よシ大きくすれば、接合電流扛最大となりい比が
向上する。つづいて。
レーデビームを８ｍの点からＳｓの点、つま〕Ｓ１とＳ
Ｉｔ結ぶ軸に対して直角な方向に走査すると、Ｘ方向に
沿う拡散層２嘗とｐ型シリコンウェハｌの接合部で第３
図と同様な接合電流のピークが現われ拡散層２ｍの位置
すが検出される。同様に８１から８１と８ｓｔ結ぶ軸と
平行に８４の点までレーデビームを走査すると。
Ｉｔ結ぶ軸に対して直角な方向に走査すると、Ｘ方向に
沿う拡散層２嘗とｐ型シリコンウェハｌの接合部で第３
図と同様な接合電流のピークが現われ拡散層２ｍの位置
すが検出される。同様に８１から８１と８ｓｔ結ぶ軸と
平行に８４の点までレーデビームを走査すると。
Ｙ方向に沿う拡散層２１の位置＠が検°出され。
更にＳ４の点からＳ麿の点に向けてレーデビームを走査
すると、Ｘ方向に沿う拡散層２１の位置ｄが検出される
。換言すればレーザビームをＳ！→８ｓ→８ｓ−＋Ｓ４
→８Ｍとその座標系に沿うて走査することによって接合
電流のビーク蝶前記りエハｌの座標系であるＸＹ方向に
夫々２点現われ、拡散層Ｊ１＊ｊｌの位置＆ｓｂｅ・、
ｄが検出される。しかるに、検出された４つの位置（測
定点）１〜ｄによシ形成される矩形（図中の破線で示す
）の対角線、つまりａとｅｓｂとｄを結ぶ２本の線の交
点をｐ型シリコンクエバ１の原点位置Ｏとして求めるこ
とができる。また、４つの測定点ａ ＝ ｄを検出する
ことによって、レーデビームの走査線との関係からシリ
コンウェハ１の座標系とレーデビームの座標系との相対
的り位置関係を求めることができる。例えば、第１図に
示す如く、測定点すと４を結ぶ軸とレーデビームの走査
点Ｓ４と８１を結ぶ線が直角であることはシリコンウェ
ア・１の座標系とレーデビームの座標系とが合致してい
ることを意味する。ｔた。第６図に示す如くレーデビー
ムをＳ、／→Ｓ鵞′→Ｓｌ′→Ｓ 、 ／→ｓ１′と走
査し、得られた４つの測定点１′〜ｄ′から測定点ｂ′
とｄ′を結ぶ軸とレーザビームの走査点Ｓ４と８１′を
結ぶ線との角度が９０ｎ６ではなく一角であるならば、
シリコンウェアＳ１の座標系とレーデビームの座標系と
が０角ずれていることを意味する。
すると、Ｘ方向に沿う拡散層２１の位置ｄが検出される
。換言すればレーザビームをＳ！→８ｓ→８ｓ−＋Ｓ４
→８Ｍとその座標系に沿うて走査することによって接合
電流のビーク蝶前記りエハｌの座標系であるＸＹ方向に
夫々２点現われ、拡散層Ｊ１＊ｊｌの位置＆ｓｂｅ・、
ｄが検出される。しかるに、検出された４つの位置（測
定点）１〜ｄによシ形成される矩形（図中の破線で示す
）の対角線、つまりａとｅｓｂとｄを結ぶ２本の線の交
点をｐ型シリコンクエバ１の原点位置Ｏとして求めるこ
とができる。また、４つの測定点ａ ＝ ｄを検出する
ことによって、レーデビームの走査線との関係からシリ
コンウェハ１の座標系とレーデビームの座標系との相対
的り位置関係を求めることができる。例えば、第１図に
示す如く、測定点すと４を結ぶ軸とレーデビームの走査
点Ｓ４と８１を結ぶ線が直角であることはシリコンウェ
ア・１の座標系とレーデビームの座標系とが合致してい
ることを意味する。ｔた。第６図に示す如くレーデビー
ムをＳ、／→Ｓ鵞′→Ｓｌ′→Ｓ 、 ／→ｓ１′と走
査し、得られた４つの測定点１′〜ｄ′から測定点ｂ′
とｄ′を結ぶ軸とレーザビームの走査点Ｓ４と８１′を
結ぶ線との角度が９０ｎ６ではなく一角であるならば、
シリコンウェアＳ１の座標系とレーデビームの座標系と
が０角ずれていることを意味する。
しかして、シリコンウェハ１にその座１７１Ａ系である
ＸＹ方向に浴う２本の互に直交する拡散層２、．１３か
らなる原点検出ｓ３を設けることによって、レーデビー
ムの走査に際しての原点位置を容易に求めることができ
ると共に、シリコンウェハ１の座標系とレーデビームの
座標察との相対位置関係を求めることができる。したが
って、これら原点位置及び相対位置関係に基づいてレー
デビームを走査し１例えば半導体装置の不良セルの配線
フィンの切断に利用すれば、該配置ｓ２インのみを高精
度で切断でき、他のセルへの熱的影響を防止できる。
ＸＹ方向に浴う２本の互に直交する拡散層２、．１３か
らなる原点検出ｓ３を設けることによって、レーデビー
ムの走査に際しての原点位置を容易に求めることができ
ると共に、シリコンウェハ１の座標系とレーデビームの
座標察との相対位置関係を求めることができる。したが
って、これら原点位置及び相対位置関係に基づいてレー
デビームを走査し１例えば半導体装置の不良セルの配線
フィンの切断に利用すれば、該配置ｓ２インのみを高精
度で切断でき、他のセルへの熱的影響を防止できる。
なお、本発明に係る半導体装置の原点検出部は上記実施
例の如（ＸＹ方向に互に直交するように配列され九拡散
層から構成する場合に限らず、オフ図に示す如＜ｐＨシ
リコンウエノ１１の座標系であるＸＹ方向に夫々２個づ
つ所望距離へだてで配列された拡散層１１′〜２４′か
ら原点検出部１′を構成してもよい。このような原点検
出部１′においても、ｇＡｊＩＩ１例と同様にレーデビ
ームの走査に際しての基板の原点位置を容易に求めるこ
とができると共に、シリコンウェハ１の座標系とレーデ
ビームの座標系との相対位置関係を求めることができる
。
例の如（ＸＹ方向に互に直交するように配列され九拡散
層から構成する場合に限らず、オフ図に示す如＜ｐＨシ
リコンウエノ１１の座標系であるＸＹ方向に夫々２個づ
つ所望距離へだてで配列された拡散層１１′〜２４′か
ら原点検出部１′を構成してもよい。このような原点検
出部１′においても、ｇＡｊＩＩ１例と同様にレーデビ
ームの走査に際しての基板の原点位置を容易に求めるこ
とができると共に、シリコンウェハ１の座標系とレーデ
ビームの座標系との相対位置関係を求めることができる
。
また、本発明に係る半導体装置の原点検出部嫁上記実施
例の如く拡散層自体で構成する場合に限らず、例えば第
８図及び２９図に示す如くｔＷシリコンウェハ１に広い
面積のｎ”Ｗ拡散層２“を設け、更にｎ＋ｍ拡散層２“
を含むウニ八１上に、ｘｙ７ｙ向に互に直交する十字状
の開口＠８を有するＡＩ等のレーデビーム遮断性物質族
９を被覆することによシ原点検出部Ｊ＃を構成してもよ
い。
例の如く拡散層自体で構成する場合に限らず、例えば第
８図及び２９図に示す如くｔＷシリコンウェハ１に広い
面積のｎ”Ｗ拡散層２“を設け、更にｎ＋ｍ拡散層２“
を含むウニ八１上に、ｘｙ７ｙ向に互に直交する十字状
の開口＠８を有するＡＩ等のレーデビーム遮断性物質族
９を被覆することによシ原点検出部Ｊ＃を構成してもよ
い。
更に１本発明に係る半導体装置は上記実施例の如くシリ
コンウェハに原点検出部を設ける場合に限らず、テッグ
に原点検出部を設けてもよい。但し、半導体基板として
シリコンウェハを用いる場合は、該ウェア１の各チッグ
に設けてもよく、テッゾ関曵スク２イブライン領域等の
チ、グ以外の領域に設けてもよい。
コンウェハに原点検出部を設ける場合に限らず、テッグ
に原点検出部を設けてもよい。但し、半導体基板として
シリコンウェハを用いる場合は、該ウェア１の各チッグ
に設けてもよく、テッゾ関曵スク２イブライン領域等の
チ、グ以外の領域に設けてもよい。
以上詳述した如く、本発明によれは半導体基Ｗ−ｆ♂−
ムの走査に際してｐ＊ｆｆ１合電流を該基板の座標系で
あるＸＹ方向に夫々２点検出し得る形状の第２導電屋の
拡散層からなる原点検出ｍｔ設けることによって、レー
デビームの走査時に用いる基板の原点位置を容易に求め
ることができると共に、該基板の座標系とレーデビーム
の座標系との相対位置関係を求めることができ、もって
これらの指標に基づいてレーデビームを走査して不良セ
ルの配線ラインの切断に利用すゐ場合、腋配線ラインの
みを確実かつ高精度で切断でき、他のセルへの熱的影響
を防止できる等顕著な効果を有する半導体装置を提供で
きる。
ムの走査に際してｐ＊ｆｆ１合電流を該基板の座標系で
あるＸＹ方向に夫々２点検出し得る形状の第２導電屋の
拡散層からなる原点検出ｍｔ設けることによって、レー
デビームの走査時に用いる基板の原点位置を容易に求め
ることができると共に、該基板の座標系とレーデビーム
の座標系との相対位置関係を求めることができ、もって
これらの指標に基づいてレーデビームを走査して不良セ
ルの配線ラインの切断に利用すゐ場合、腋配線ラインの
みを確実かつ高精度で切断でき、他のセルへの熱的影響
を防止できる等顕著な効果を有する半導体装置を提供で
きる。
第１図は本発明の一実施例を示す半導体装置の原点検出
部付近を示す平面図、第２図は第１図の１−１線に沿う
断面図、第３図は第１図のｎ中型拡散層を含むＰａｌシ
リコンクエバ上にレーデビームを走査した場合の１ｍ７
７４合電流の変化を示す特性図、第４図、第５図社拡散
層の幅とレーデビームのスー、ト径との関係を示す説明
図、１６図は第１図の原点検出部にシリコンクー−の座
標系と合致しない座標系をざ−デビームを走査して基板
の原点位置を検知する形態を示す平面図、オフ図は本発
明の他の実施例を示す原点検出部の平面図、第８図に本
発明の叉に他の実施例１！−ボす原点検出部の平面図、
第９図は第８図のＤ（−■婦に溢う断面図である。 １・・・ｐ厘シリコンウェ八、２１ ．２！ 、２１’
〜２４’ 、！ 、 ２’ 、２’・・・ｎ十型拡散層
＋＋ ３ ＋ Ｊ’ｓ３′・・・原点検出部、４・・・
電源、６・−・Ｐ！Ｉ接合電流針、１・・・レーデビー
ム、ａ・・・十字状間 口部。 ９・・・レーデビーム遮断性膜。
部付近を示す平面図、第２図は第１図の１−１線に沿う
断面図、第３図は第１図のｎ中型拡散層を含むＰａｌシ
リコンクエバ上にレーデビームを走査した場合の１ｍ７
７４合電流の変化を示す特性図、第４図、第５図社拡散
層の幅とレーデビームのスー、ト径との関係を示す説明
図、１６図は第１図の原点検出部にシリコンクー−の座
標系と合致しない座標系をざ−デビームを走査して基板
の原点位置を検知する形態を示す平面図、オフ図は本発
明の他の実施例を示す原点検出部の平面図、第８図に本
発明の叉に他の実施例１！−ボす原点検出部の平面図、
第９図は第８図のＤ（−■婦に溢う断面図である。 １・・・ｐ厘シリコンウェ八、２１ ．２！ 、２１’
〜２４’ 、！ 、 ２’ 、２’・・・ｎ十型拡散層
＋＋ ３ ＋ Ｊ’ｓ３′・・・原点検出部、４・・・
電源、６・−・Ｐ！Ｉ接合電流針、１・・・レーデビー
ム、ａ・・・十字状間 口部。 ９・・・レーデビーム遮断性膜。
Claims (1)
- 【特許請求の範囲】 ２１導電聾の半導体基板に第２導電型の拡散層からなる
原点検出部を設け、この原点検出部へのレーデビームの
走査によシ流れるｐｎ螢合電流を検出し、これによって
前記基板の原点位置を検知し得る構造の半導体装置にお
いて、前記原点検出部を、レーデビームの走査に際して
ｐＨ接合電流を前記半導体基板の座標系であるＸＹ方向
に夫々２点検出し得る形状の拡散層から構成したことを
特徴とする半導体装置。 ２ 原点検出部がＸＹ方向に、夫々２個づつ所望距離へ
だてで配列された拡散層からなることを特徴とする特許
請求の範囲第１項記載の半導体装置。 ３、 原点検出部がＸＹ方向に夫々配列された帯状の拡
散層からなることを特徴とする特許請求の範囲第１項記
載の半導体装置。 表 原点検出部が拡散層自体からなることを特徴とする
特許請求の範囲第１項乃至第３項いずれか１項記載の半
導体装置。 五 原点検出部が広い面積の拡散層と、腋拡散層の必要
領域以外を覆うレーデ光遮断性物質膜とから構成される
ことを特徴とする特許請求の範囲第１項乃至第３項いず
れかＩＪＪ［記載の半導体装置。 亀 原点検出部がＸＹ方向に互に直交して配列された拡
散層からなることを特徴とするＩｆ＃軒請求の範囲第１
項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117432A JPS5818922A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置 |
| US06/390,033 US4524280A (en) | 1981-07-27 | 1982-06-18 | Method for detecting displacement of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117432A JPS5818922A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5818922A true JPS5818922A (ja) | 1983-02-03 |
Family
ID=14711496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117432A Pending JPS5818922A (ja) | 1981-07-27 | 1981-07-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4524280A (ja) |
| JP (1) | JPS5818922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156833A (ja) * | 1985-12-28 | 1987-07-11 | Toshiba Corp | 半導体装置の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223648A (ja) * | 1987-03-12 | 1988-09-19 | Yutaka Denki Kk | 見当合わせ装置 |
| GB8724077D0 (en) * | 1987-10-14 | 1988-02-17 | British Aerospace | Roll orientation |
| JP2799570B2 (ja) * | 1988-05-10 | 1998-09-17 | キヤノン株式会社 | 露光装置 |
| US5276725A (en) * | 1988-05-10 | 1994-01-04 | Canon Kabushiki Kaisha | Exposure system |
| US20050150877A1 (en) * | 2002-07-29 | 2005-07-14 | Sumitomo Precision Products Co., Ltd. | Method and device for laser beam processing of silicon substrate, and method and device for laser beam cutting of silicon wiring |
| US8049135B2 (en) * | 2004-06-18 | 2011-11-01 | Electro Scientific Industries, Inc. | Systems and methods for alignment of laser beam(s) for semiconductor link processing |
| US20090201479A1 (en) * | 2005-01-31 | 2009-08-13 | Masayoshi Arai | Laser light source control method, laser light source device, and exposure apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3989385A (en) * | 1974-09-16 | 1976-11-02 | International Business Machines Corporation | Part locating, mask alignment and mask alignment verification system |
| US4328553A (en) * | 1976-12-07 | 1982-05-04 | Computervision Corporation | Method and apparatus for targetless wafer alignment |
| JPS53111280A (en) * | 1977-03-10 | 1978-09-28 | Canon Inc | Mask or wafer for production of semiconductor elements and device for aligning these |
| US4213117A (en) * | 1977-11-28 | 1980-07-15 | Hitachi, Ltd. | Method and apparatus for detecting positions of chips on a semiconductor wafer |
| US4406949A (en) * | 1981-07-13 | 1983-09-27 | Mostek Corporation | Method and apparatus for aligning an integrated circuit |
-
1981
- 1981-07-27 JP JP56117432A patent/JPS5818922A/ja active Pending
-
1982
- 1982-06-18 US US06/390,033 patent/US4524280A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156833A (ja) * | 1985-12-28 | 1987-07-11 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4524280A (en) | 1985-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0070861B1 (en) | Wafer and method of testing networks thereon | |
| US4486705A (en) | Method of testing networks on a wafer having grounding points on its periphery | |
| JPS5818922A (ja) | 半導体装置 | |
| US5721619A (en) | Misregistration detecting marks for pattern formed on semiconductor substrate | |
| CN110706732A (zh) | 存储器芯片的失效分析方法 | |
| CN101719477A (zh) | 对准标记及缺陷检测方法 | |
| US6376919B1 (en) | Circuit edit interconnect structure through the backside of an integrated circuit die | |
| US5565767A (en) | Base substrate of multichip module and method for inspecting the same | |
| JP2001518694A (ja) | 集積回路ダイの裏面を通じて集積回路をプローブする方法と機器 | |
| US5014003A (en) | Conductive pattern for electric test of semiconductor chips | |
| US5963781A (en) | Technique for determining semiconductor substrate thickness | |
| TWI412068B (zh) | 對準標記及缺陷檢測方法 | |
| US5408131A (en) | Circuit identifier for use with focused ion beam equipment | |
| US4406949A (en) | Method and apparatus for aligning an integrated circuit | |
| CN115831790A (zh) | 一种芯片失效位置的定位方法 | |
| US4623403A (en) | Indexing of laser beam for programming VLSI devices | |
| US6373572B1 (en) | Method and apparatus for making and using an improved fiducial for an intergrated circuit | |
| US6348364B1 (en) | Navigation using 3-D detectable pattern | |
| KR100370956B1 (ko) | 누설전류 측정용 테스트 패턴 | |
| CN209389027U (zh) | 封装基板 | |
| KR0179148B1 (ko) | 정렬도 측정용 오버레이 패턴구조 | |
| JPS6031261A (ja) | 半導体集積回路装置 | |
| JPS5986270A (ja) | 光電変換装置 | |
| JPH03222460A (ja) | 半導体集積回路装置 | |
| JPH0141248B2 (ja) |