JPS6031261A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6031261A JPS6031261A JP14083783A JP14083783A JPS6031261A JP S6031261 A JPS6031261 A JP S6031261A JP 14083783 A JP14083783 A JP 14083783A JP 14083783 A JP14083783 A JP 14083783A JP S6031261 A JPS6031261 A JP S6031261A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- laser beam
- cut
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の為する技術分野〕
本発明はテスト用配線を有する半導体集積回路装置に関
する。
する。
半導体集積回路（ＩＣ）の中にはＰＮ接合を利用した拡
散抵抗が形成される場合が多いが、要求される抵抗値が
高精度の時は、所望の抵抗値に近い抵抗とこれに直列に
複数個のトリミング用抵抗を形成したのちトリミングに
より抵抗値の調整を行うのが普通である。
散抵抗が形成される場合が多いが、要求される抵抗値が
高精度の時は、所望の抵抗値に近い抵抗とこれに直列に
複数個のトリミング用抵抗を形成したのちトリミングに
より抵抗値の調整を行うのが普通である。
拡散抵抗のトリミングは、トリミング用抵抗に電流を流
した状態で、トリミング用抵抗と並列に形成されたツェ
ナーダイオードに金属パッドを通してブレークダウン電
圧以上の電圧を印加し、ツェナーダイオードを破壊し、
トリミング用抵抗の両端子間を短絡することにより行な
われる。
した状態で、トリミング用抵抗と並列に形成されたツェ
ナーダイオードに金属パッドを通してブレークダウン電
圧以上の電圧を印加し、ツェナーダイオードを破壊し、
トリミング用抵抗の両端子間を短絡することにより行な
われる。
この様に、ツェナーダイオードを利用した抵抗のトリミ
ング方法においては、トリミング用抵抗と並列に、ツェ
ナーダイオードとこれに接続する金属パッドを設ける必
要があるためＩＣの面積を増大させる不都合がある。
ング方法においては、トリミング用抵抗と並列に、ツェ
ナーダイオードとこれに接続する金属パッドを設ける必
要があるためＩＣの面積を増大させる不都合がある。
最近、レーザビームを用いてトリミング用抵抗に並列に
接続するＡＪ配線を切断することにより抵抗のトリミン
グを行う方法が検討されている。
接続するＡＪ配線を切断することにより抵抗のトリミン
グを行う方法が検討されている。
この方法によればツェナーダイオード等は不要となりＩ
Ｃの集積度は向上する。またツェナーダイオードを用い
ることができない薄膜抵抗の連続トリミングが可能とな
る。
Ｃの集積度は向上する。またツェナーダイオードを用い
ることができない薄膜抵抗の連続トリミングが可能とな
る。
レーザビームで配線を切断する場合は照射されたレーザ
ビームのエネルギーが配線下の半導体素子に影響を与え
ないようにしなければならない。
ビームのエネルギーが配線下の半導体素子に影響を与え
ないようにしなければならない。
すなわち、一般にＩＣの配線は、半導体基板上に形成さ
れた半導体素子上に絶縁膜を介し“Ｃ形成される場合が
多く、このため絶縁膜上に形成された配線をレーザビー
ムを用い゛Ｃ切断する場合、レーザビームのエネルギー
が絶縁膜を通して半導体素子に照射され半導体素子を損
傷させる恐れがある。
れた半導体素子上に絶縁膜を介し“Ｃ形成される場合が
多く、このため絶縁膜上に形成された配線をレーザビー
ムを用い゛Ｃ切断する場合、レーザビームのエネルギー
が絶縁膜を通して半導体素子に照射され半導体素子を損
傷させる恐れがある。
従っ゛Ｃ配解をレーザビームを用いて切断する場合は、
レーザビームのエネルギー、焦点の位置、照射位置、照
射形状等を十分に考慮して定めなければならない。
レーザビームのエネルギー、焦点の位置、照射位置、照
射形状等を十分に考慮して定めなければならない。
ＩＣをウェハ上に形成する場合、各工程ごとの条件は定
っＣいるが、形成される配線や絶縁膜の厚さは部分的に
は異って形成される。特に回路が微細化し大形のウェハ
が用いられるに従い、配線切断のためのレーザビームの
最小エネルギーの決定が難しくなると共Ｋ、レーザビー
ムの焦点の位置の適切なコントロールが重要となってき
Ｃいる。
っＣいるが、形成される配線や絶縁膜の厚さは部分的に
は異って形成される。特に回路が微細化し大形のウェハ
が用いられるに従い、配線切断のためのレーザビームの
最小エネルギーの決定が難しくなると共Ｋ、レーザビー
ムの焦点の位置の適切なコントロールが重要となってき
Ｃいる。
すなわち、微細な配線の切断個所を定めるためには対物
レンズの倍率を大きくし解像度を上げる必要があるが、
これは必然的に焦点深度を浅くすることになる。このた
め絶縁膜の厚さの不均一、ウェハのそり、ウェハの厚さ
の不均一、ウェハを固定するステージの傾き等によりレ
ーザビームの焦点の位置が変化し、対象とする配線を完
全に切断できなかったり配線下の半導体素子に損傷を与
える等の欠点がある。
レンズの倍率を大きくし解像度を上げる必要があるが、
これは必然的に焦点深度を浅くすることになる。このた
め絶縁膜の厚さの不均一、ウェハのそり、ウェハの厚さ
の不均一、ウェハを固定するステージの傾き等によりレ
ーザビームの焦点の位置が変化し、対象とする配線を完
全に切断できなかったり配線下の半導体素子に損傷を与
える等の欠点がある。
本発明の目的は、上記欠点を除去し、レーザビームで配
線を切断する場合その条件を適切に定めることのできる
テスト用配線を有する半導体集積回路装置を提供するこ
とにある。
線を切断する場合その条件を適切に定めることのできる
テスト用配線を有する半導体集積回路装置を提供するこ
とにある。
本発明の半導体集積回路装置は、半導体チップ上に配線
と同一条件で形成されたテスト用配線を少くとも１個有
し°Ｃ構成される。
と同一条件で形成されたテスト用配線を少くとも１個有
し°Ｃ構成される。
物質ヲレーザビームで切断等の加工を行う場合、加工さ
れ易いものとはレーザビームのエネルギーをよく吸収す
るものであり、吸収は対象物の材質だけでなく、対象物
の表向状態や周囲の材質等にも影響される。すなわち、
同一材料で形成されたＩＣの配線であってもその表面状
態が異っていたり、配線上に被機される物質の厚さ、更
には配線の下地９例えば酸化膜の厚さが異なる場合はレ
ーザビームの吸収は異なる。従っ°Ｃ１対象とする配線
の切断条件は、対象とする配線の近くに配線と同一条件
で形成されたテスト用配線を用いて、短時間で切断する
のに必要なレーザビームの最小パワー、焦点の位置、形
状等を検討したのち決定することが望ましい。
れ易いものとはレーザビームのエネルギーをよく吸収す
るものであり、吸収は対象物の材質だけでなく、対象物
の表向状態や周囲の材質等にも影響される。すなわち、
同一材料で形成されたＩＣの配線であってもその表面状
態が異っていたり、配線上に被機される物質の厚さ、更
には配線の下地９例えば酸化膜の厚さが異なる場合はレ
ーザビームの吸収は異なる。従っ°Ｃ１対象とする配線
の切断条件は、対象とする配線の近くに配線と同一条件
で形成されたテスト用配線を用いて、短時間で切断する
のに必要なレーザビームの最小パワー、焦点の位置、形
状等を検討したのち決定することが望ましい。
次に本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例の平面図である。
半導体テップ１上にはＩＣ２が形成されており。
その外側にはＩＣ内の配線、例えばトリミング抵抗用配
線と同一条件でテスト用配＃１！３．３’が形成されて
いる。テスト用配線はＩＣ内の配線の切断箇所９種類、
形状、形成条件等によりその数が定められて形成される
。また、テスト用配線の形成される位置は特に半導体チ
ップの周囲に限定されることはなく、半導体チップ上の
ＩＣの形成に支障のない位置であればよい。
線と同一条件でテスト用配＃１！３．３’が形成されて
いる。テスト用配線はＩＣ内の配線の切断箇所９種類、
形状、形成条件等によりその数が定められて形成される
。また、テスト用配線の形成される位置は特に半導体チ
ップの周囲に限定されることはなく、半導体チップ上の
ＩＣの形成に支障のない位置であればよい。
第２図（ａ） 、 （ｂ）は本発明の一実施例に用いら
れるテスト用配線の一例の形状を示す平面図である。
れるテスト用配線の一例の形状を示す平面図である。
第２図（ａ）に示すようにテスト用配線１ｏは、半導体
チップ上に同一条件で形成されかつ両端が２個の金属パ
ッド１１ 、１１’にそれぞれ接続し一定寸法を有する
複数本の配線１２がら構成され°Ｃいる。
チップ上に同一条件で形成されかつ両端が２個の金属パ
ッド１１ 、１１’にそれぞれ接続し一定寸法を有する
複数本の配線１２がら構成され°Ｃいる。
次にこのテスト用配置ｉｏを用いてレーザビームの焦点
の位置及びパワーをめる方法について説明する。
の位置及びパワーをめる方法について説明する。
焦点の位置すなわちレーザビームが形成する焦点に接す
る配線の位置は、例えば切断に用いるレーザビームの１
〜２％の弱いパワーで１本のテスト用配線上をスキャン
し、その反射光をフォトダイオードで受けて強度を測定
する。次に半導体チップの位置を上下に数段階、例えば
１０μｍずつ移動させて弱いレーザビームをスキャンし
、レーザビームの反射強度を測定して反射強度の最も強
い位置を焦点の位置と定める。
る配線の位置は、例えば切断に用いるレーザビームの１
〜２％の弱いパワーで１本のテスト用配線上をスキャン
し、その反射光をフォトダイオードで受けて強度を測定
する。次に半導体チップの位置を上下に数段階、例えば
１０μｍずつ移動させて弱いレーザビームをスキャンし
、レーザビームの反射強度を測定して反射強度の最も強
い位置を焦点の位置と定める。
次に、レーザビームのパワーをめるには、レーザビーム
のパワーを段階的に変化させながら矢印１３にそって順
次複数本の配線に照射し、配線が切断される最小のパワ
ーをめる。配線の切断の確認は金属パッド１１．１１’
に測定用針を立て配線が切断された時のインピーダンス
の変化を測定して行う。
のパワーを段階的に変化させながら矢印１３にそって順
次複数本の配線に照射し、配線が切断される最小のパワ
ーをめる。配線の切断の確認は金属パッド１１．１１’
に測定用針を立て配線が切断された時のインピーダンス
の変化を測定して行う。
第２図（ｂ）に示すテスト用配線２ｏは寸法の異なる部
分２１．２２が異なった条件で形成されつながったもの
である。この様な形状のものはテスト用配線の占める面
積を小さくする場合に有効である。レーザビームのスキ
ャンは矢印２２にそって行ない配線の切断される最小の
パワーをめる。
分２１．２２が異なった条件で形成されつながったもの
である。この様な形状のものはテスト用配線の占める面
積を小さくする場合に有効である。レーザビームのスキ
ャンは矢印２２にそって行ない配線の切断される最小の
パワーをめる。
配線の切断の確認は焦点の位置をめる場合と同様に、弱
いレーザビームを、切断用のレーザビームをスキャンす
る前後に照射し、その反射光の強度を測定し比較するこ
とにより行うことができる。
いレーザビームを、切断用のレーザビームをスキャンす
る前後に照射し、その反射光の強度を測定し比較するこ
とにより行うことができる。
上述の説明では直線状の配線について述べたがこれに限
定されるものではな（、ＩＣ中に形成される種々の配線
の形状と同一のものを形成することができる。また、テ
スト用配線として拡散抵抗のトリミング用配線につい゛
Ｃ説明したが、テスト用配線はこの外コンデンサ、ダイ
オードチェーン等のトリミングにも応用可能である。
定されるものではな（、ＩＣ中に形成される種々の配線
の形状と同一のものを形成することができる。また、テ
スト用配線として拡散抵抗のトリミング用配線につい゛
Ｃ説明したが、テスト用配線はこの外コンデンサ、ダイ
オードチェーン等のトリミングにも応用可能である。
以上詳細に説明したように、本発明によれば、レーザビ
ームで配線を切断する場合に、その切断条件を検討する
ことのできるテスト用配線が半導体集積回路装置に形成
されており、他の半導体素子に影畳を与えることなく確
実に配線が切断でき−るのでその効果は大きい。
ームで配線を切断する場合に、その切断条件を検討する
ことのできるテスト用配線が半導体集積回路装置に形成
されており、他の半導体素子に影畳を与えることなく確
実に配線が切断でき−るのでその効果は大きい。
第１図は本発明の一実施例の平面図、第２図（ａ）。
（ｂ）は本発明の一実施例に用いられるテスト用配線の
平面図である。 ｌ・・・・・・半導体チップ、２・・・・・・半導体集
積回路、３．３′・・・・・・テスト用配線、１０・・
・・・・テスト用配線、１１ 、１１’−”−”金属パ
ッド、１２°°゛・・・配線、２゜パ°°°テスト用配
線、２１．２２°旧°°寸法の異なる部分。 ・ｉ・−６・ 代「 弁理士 内 原 晋、′、置） ＼３１．．′２ 第１囚 幣２図
平面図である。 ｌ・・・・・・半導体チップ、２・・・・・・半導体集
積回路、３．３′・・・・・・テスト用配線、１０・・
・・・・テスト用配線、１１ 、１１’−”−”金属パ
ッド、１２°°゛・・・配線、２゜パ°°°テスト用配
線、２１．２２°旧°°寸法の異なる部分。 ・ｉ・−６・ 代「 弁理士 内 原 晋、′、置） ＼３１．．′２ 第１囚 幣２図
Claims (3)
- （１）半導体チップ上に配線と同一条件で形成されたテ
スト用配線を少くとも１個有することを特徴とする半導
体集積回路装置。 - （２）テスト用配線は同一条件で形成されかつ両端が２
個の金屑バッドにそれぞれ接続し一定寸法を有する複数
本の配線から構成される特許請求の範囲第（１）項記載
の半導体集積回路装置。 - （３） テスト用配線は寸法の異なる部分がつながった
一つの配線から構成される特許請求の範囲第（１）項記
載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14083783A JPS6031261A (ja) | 1983-08-01 | 1983-08-01 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14083783A JPS6031261A (ja) | 1983-08-01 | 1983-08-01 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031261A true JPS6031261A (ja) | 1985-02-18 |
Family
ID=15277862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14083783A Pending JPS6031261A (ja) | 1983-08-01 | 1983-08-01 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031261A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0711178U (ja) * | 1993-07-21 | 1995-02-21 | 鋭紀 山内 | 竿受け具 |
| JP2007027662A (ja) * | 2005-07-21 | 2007-02-01 | Denso Corp | レーザトリミング評価方法およびレーザトリミング用レーザ強度設定方法 |
-
1983
- 1983-08-01 JP JP14083783A patent/JPS6031261A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0711178U (ja) * | 1993-07-21 | 1995-02-21 | 鋭紀 山内 | 竿受け具 |
| JP2007027662A (ja) * | 2005-07-21 | 2007-02-01 | Denso Corp | レーザトリミング評価方法およびレーザトリミング用レーザ強度設定方法 |
| US7721417B2 (en) | 2005-07-21 | 2010-05-25 | Denso Corporation | Manufacturing method for semiconductor device having a thin film resistor |
| JP4508023B2 (ja) * | 2005-07-21 | 2010-07-21 | 株式会社デンソー | レーザトリミング評価方法およびレーザトリミング用レーザ強度設定方法 |
| US7800479B2 (en) | 2005-07-21 | 2010-09-21 | Denso Corporation | Semiconductor device having a trim cut and method of evaluating laser trimming thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581628A (en) | Circuit programming by use of an electrically conductive light shield | |
| US3974443A (en) | Conductive line width and resistivity measuring system | |
| JPH07169807A (ja) | 半導体ウェハ | |
| US6320242B1 (en) | Semiconductor device having trimmable fuses and position alignment marker formed of thin film | |
| US6586282B1 (en) | Method of manufacturing a semiconductor device | |
| US7042065B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS6031261A (ja) | 半導体集積回路装置 | |
| US6489662B1 (en) | Semiconductor integrated circuit device formed on SOI substrate | |
| US20020084487A1 (en) | Semiconductor device | |
| US7800479B2 (en) | Semiconductor device having a trim cut and method of evaluating laser trimming thereof | |
| Yamaguchi et al. | Laser cutting of aluminium stripes for debugging integrated circuits | |
| US7291508B2 (en) | Laser probe points | |
| JP4201949B2 (ja) | 半導体装置 | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0567549A (ja) | 位置判定パターン | |
| Jonsson et al. | Transient radiation response of VLSI circuits: shadowing effects and pulse widths dependence in laser measurements | |
| JPS61256647A (ja) | 半導体装置の検査方法 | |
| Turner et al. | Process characterization and yield assessment in hybrid wafer scale integration | |
| JPH05299466A (ja) | 半導体チップ構造およびその製造方法 | |
| JP2000332115A (ja) | 半導体装置 | |
| JPH04330762A (ja) | 半導体集積回路 | |
| JPH06310586A (ja) | 位置決め方法 | |
| JPS63306635A (ja) | 半導体チップのマ−キング法 | |
| JPS63293970A (ja) | 半導体装置及びそれに使用する電極の形成方法 | |
| JPS63126246A (ja) | 半導体装置 |