JP4201949B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4201949B2 JP4201949B2 JP2000028793A JP2000028793A JP4201949B2 JP 4201949 B2 JP4201949 B2 JP 4201949B2 JP 2000028793 A JP2000028793 A JP 2000028793A JP 2000028793 A JP2000028793 A JP 2000028793A JP 4201949 B2 JP4201949 B2 JP 4201949B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- laser trimming
- thin film
- semiconductor device
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、レーザビーム照射により、半導体チップ表面に形成されているヒューズ素子を高精度で切断するための位置決め用パターンを設けた半導体装置に関する。
【0002】
【従来の技術】
アナログ半導体集積回路の装置において、アナログ特性の調整のためのレーザトリミング方法が知られている。例えば、特開平5−13670号公報に記載されている。半導体ウエハに集積回路を2次元的にパターニングした後に、ウエハ状態で各々の集積回路の電気特性を測定する。次に、アナログ特性の調整のために、配線の一部に設けられたヒューズ素子を選択して、レーザビーム照射により切断する。このようなレーザトリミング方法により、ヒューズ素子の切断選択により、集積回路のアナログ特性を希望の特性に合わせ込むことができる。所定のヒューズ素子にレーザビームを照射するために、半導体ウエハ表面に位置決め用パターンが設けられている。
【0003】
図2(a)は、従来の位置決めパターンの平面図、図2(b)は、従来の位置決めパターンの断面図、図2(c)は、その位置決め用パターンを光ビーム照射でB−B’線方向に沿って走査した場合の光反射量変化を示す図である。
【0004】
従来の位置決めパターンは、シリコン基板7上に設けられたシリコン酸化膜からなる第1の絶縁膜8およびPSG膜などからなる第2の絶縁膜20を外周部とし、その内側に、四角形のアルミニウム膜21が配置されている。図2(a)のB方向に沿って光ビームを走査すると、アルミニウム膜21の反射率が高いために、図2(c)のような光反射パターンが得られる。位置決めパターンと集積回路の多結晶シリコン膜から成るヒューズ素子との間の位置関係は設計時に決められている。従って、位置決めパターンを光ビーム照射により検出することにより、所望のヒューズ素子の座標を計算し、その場所にレーザー照射することにより選択的にヒューズ素子をトリミングすることができる。
【0005】
【発明が解決しようとする課題】
しかし、従来のレーザトリミングにおいては、ヒューズ素子と位置決めパターンとが異なる薄膜で形成されていたために、正確な位置決めができなかった。即ち、アルミニウムのパターンで位置決め用パターンを検出して、ヒューズ素子である多結晶シリコン膜をレーザトリミングした場合、図5のように、ヒューズ素子31に対してレーザ照射領域32が位置ずれする。レーザ照射領域32はエネルギー分布がガウシャン分布になっているために、レーザ照射端部のエネルギー強度は低い。従って、図5に示すようにウエハプロセスにおいて、多結晶シリコン膜のパターニングとアルミニウム膜のパターニングとの間に大きな合わせずれがあると、レーザー照射領域32とヒューズ素子31の間にずれが生じ、ヒューズカット残り部分34が発生してしまい、安定してヒューズ素子が切断できなくなってしまうという問題点があった。
【0006】
また、従来は、レーザトリミング位置決め用パターンを半導体集積回路チップ内に配置すると面積をとるため、半導体集積回路チップ間のスクライブライン領域に配置していた。したがって、広い幅のスクライブライン領域が必要になり、半導体ウエハ全体から得られる半導体集積回路チップの取れ個数に制限を与える場合が生じていた。さらに、スクライブライン領域は、半導体ウエハのスクライブ(切断)に用いる切りしろの部分であって、この領域に多数の膜が存在すると、ダイシング工程時にダイシング用のカッターの刃を傷めてしまい、ダイシング工程のスループットを低下させたり、極端な場合にはダイシングが良好に行えずに半導体集積回路チップを損傷するという問題点があった。
【0007】
そこで、この発明の目的は、半導体集積回路チップの面積を増大することなく、レーザトリミング位置決め用パターンを半導体集積回路チップ内に取り込み、半導体チップのヒューズ素子に対して精度良く位置決めしてトリミングすることができる半導体装置を提供することにある。さらに、本発明の目的は、トリミングの位置決め精度を高くすることにより、ヒューズ素子領域の小型化及びコストダウンを可能にすることである。
【0008】
【課題を解決するための手段】
上記問題点を解決するために、本発明は以下の手段をとった。
(1)半導体ウエハの表面にスクライブラインを介して2次元的にマトリックス状に繰り返し配置された半導体集積回路と、半導体集積回路に設けられたレーザトリミング用ヒューズ素子と、P型の多結晶シリコン薄膜抵抗体とN型の多結晶シリコン薄膜抵抗体とを組み合わせて構成されているブリーダ抵抗領域と、半導体ウエハの表面に設けられたレーザトリミング位置決め用パターンとから成る半導体装置において、レーザトリミング位置決め用パターンは、半導体集積回路チップ内の前記ブリーダ抵抗領域内に配置した。
(2)前記レーザトリミング位置決め用パターンは高光反射率領域と低光反射率領域とから成り、高光反射率領域は平坦な下地の上に形成された高光反射率膜により形成され、低光反射率領域はレーザトリミング用ヒューズ素子と同じ薄膜で構成されている光を乱反射するためにストライプ状に配置されたブリーダ抵抗パターン上に形成された高光反射率膜により形成した。
(3)前記レーザトリミング位置決め用パターンは、高光反射率領域と、高光反射率領域に囲まれた低光反射率領域とから構成した。
(4)前記レーザトリミング位置決め用パターンは、低光反射率領域と、低光反射率領域に囲まれた高光反射率領域とから構成した。
(5)前記レーザトリミング用ヒューズ素子を多結晶シリコン薄膜で構成した。
(6)前記高光反射率膜をアルミニウムにより構成した。
【0009】
【発明の実施の形態】
レーザトリミング位置決め用パターンは、半導体集積回路チップ内のブリーダ抵抗領域内に配置されていることを特徴とする半導体装置とした。さらに、レーザトリミング位置決め用パターンは高光反射率領域と低光反射率領域とから成り、高光反射率領域は平坦な下地の上に形成された高光反射率膜により形成され、低光反射率領域はレーザトリミング用ヒューズ素子と同じ薄膜で構成されている光を乱反射するためのストライプ状に配置されたブリーダ抵抗パターン上に形成された高光反射率膜により形成されるようにした。従って、高光反射率領域と低光反射率領域との境界、すなわち光反射率が急峻に変化する場所はレーザトリミング用ヒューズ素子と同じ薄膜により形成されたパタンによって規定されることとなる。これにより、ウエハプロセスでの合わせずれに全く影響されずに正確にレーザトリミングできる。
【0010】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。
【0011】
なお、以下の説明は、簡単のため図示は省略するが、特に断らない限りレーザトリミング用のヒューズ素子は多結晶シリコン薄膜により形成されているものとする。
【0012】
図3は本発明による半導体集積回路チップの模式的平面図である。
【0013】
図3に示すように、半導体集積回路チップ1内には、高抵抗の多結晶シリコン薄膜で形成されたブリーダ抵抗が配置されたブリーダ抵抗領域2がある。ここでブリーダ抵抗とは、電源電圧などを所望の電圧に分圧するために用いられる複数の抵抗体を接続したものを指し、電圧の分圧比を正確に得るために同一のパターン(ディメンジョン)の抵抗体の直列あるいは並列の組み合わせで形成される場合が多い。
【0014】
また、隣り合う半導体集積回路チップ1間にはスクライブライン領域3が配置される。
【0015】
ここで、本発明によるレーザートリミング位置決め用パターンはブリーダ抵抗領域2内部に形成されている。
【0016】
図3においてブリーダ抵抗領域2の一部がレーザートリミング位置決め用パターン領域4となっている。
【0017】
もともと、ブリーダ抵抗領域2は電圧検出用ICや、定電圧出力用ICなどのアナログICには必要な領域であり、本発明では、ブリーダ抵抗領域2の内部にレーザートリミング位置決め用パターン領域4を形成しているので、半導体集積回路チップ1の面積を増大することなく、レーザトリミング位置決め用パターン4を半導体集積回路チップ内に取り込むことができる。
【0018】
図3では、一つのブリーダ抵抗領域2内にレーザトリミング位置決め用パターン4を一つ形成した例を示したが、必要に応じて一つのブリーダ抵抗領域2内に複数のレーザトリミング位置決め用パターン4を形成してもかまわないし、複数のブリーダ抵抗領域2内にレーザトリミング位置決め用パターン4を一つづつ、あるいは複数個ずつ形成してもよい。
【0019】
次に図1、図4を用いてさらに詳細に本発明によるレーザートリミング位置決め用パターンについて説明する。
【0020】
図1(a)は、本発明の半導体装置の第1の実施例によるレーザートリミング位置決め用パターンの平面図、図1(b)は、本発明の半導体装置の第1の実施例によるレーザートリミング位置決め用パターンの断面図、図1(c)は、本発明の半導体装置の第1の実施例によるレーザートリミング位置決め用パターンに光ビームを走査した場合の光反射量の変化を示す図である。光反射量は、図1(a)のA−A’線方向に沿って走査した場合の値である。本発明の第1の実施例によるレーザートリミング位置決め用パターンは、図1(b)に示すように、高光反射率領域5と、その内側の低光反射率領域6から構成されている。
【0021】
図1(a)および図1(b)を用いて、本発明のレーザートリミング位置決め用パターンの構造を説明する。
【0022】
シリコン基板7上にシリコン酸化膜等からなる第1の絶縁膜8が形成されており、第一の絶縁膜8上に、部分的にストライプ状の多結晶シリコン薄膜により形成された高抵抗領域9と低抵抗領域10とからなる複数のブリーダ抵抗体11が形成される。ブリーダ抵抗体11が形成されない領域は、平坦な第一の絶縁膜8が露出している。この上に、BPSG膜等からなる第2の絶縁膜12が形成されており、第2の絶縁膜12上にアルミニウム膜13が形成されている。ストライプ状のブリーダ抵抗体11の形成されている領域の上方に位置するアルミニウム膜14の表面は、ブリーダ抵抗体11のパターンの影響によって、凸凹になっており、この部分に照射された光は乱反射してしまう。従って、この領域を低光反射率領域6とすることができる。一方、ブリーダ抵抗体11の形成されていない領域上のアルミニウム膜13の表面は平坦であり、高光反射率領域5とすることができる。
【0023】
光ビームを図1(a)のA−A’線方向に沿って走査した場合の光反射量は、図1(c)に示すように、平坦な表面を有するアルミニウム膜13で形成される高光反射率領域5においては大きく、凸凹な表面を有するアルミニウム膜13で形成される低光反射率領域6においては小さくなる。
【0024】
図1(a)、(b)および(c)の例においては、光の乱反射作用を利用して低光反射率領域6を形成した。光の乱反射を起こすために、ヒューズ素子と同一薄膜である多結晶シリコン薄膜でストライプ状パターンの複数のブリーダ抵抗体11を形成した。
【0025】
図1(b)において、アルミニウム膜13に代えて、高光反射率膜としてタングステン、クロム、金などの金属材料を用いても良い。
【0026】
以上述べたように、高光反射率領域5と低光反射率領域6との境界は、ヒューズ素子と同一の薄膜材料である多結晶シリコン薄膜によって形成されたブリーダ抵抗体11のパターンによって決められるため、従来のレーザートリミング位置決め用パターンの課題であった、ヒューズ素子を形成する多結晶シリコンと、レーザートリミング位置決め用パターンを形成するアルミニウム膜との合わせずれによる問題から解放することができる。
【0027】
図4(a)は、本発明の半導体装置の第2の実施例によるレーザートリミング位置決め用パターンの平面図、図4(b)は、本発明の半導体装置の第2の実施例によるレーザートリミング位置決め用パターンの断面図、図4(c)は、本発明の半導体装置の第2の実施例によるレーザートリミング位置決め用パターンに光ビームを走査した場合の光反射量の変化を示す図である。光反射量は、図4(a)のC−C’線方向に沿って走査した場合の値である。
【0028】
本発明の第2の実施例の位置決めパターンは、外側に低光反射率領域6aを配置し、その内側に高光反射率領域5aを配置した構成をとる。レーザートリミング位置決め用パターンとしては、高光反射率領域5aと低光反射率領域6aのどちらかが、もう一方の領域に挟まれた形をとっていれば良く、図4(a)から(c)に示した第2の実施例は、図1(a)から(c)に示した第1の実施例の反対の配置をした場合を示すものであってこのような構成をとっても良いことを示すものである。その他の説明については、図1(a)から(c)と関連した符号を附記することで説明に代える。
【0029】
図1および図4で示した実施例において、ブリーダ抵抗体11をP型の多結晶シリコン薄膜によって形成した抵抗体と、N型の多結晶シリコン薄膜によって形成した抵抗体とによって構成し、例えばP型の多結晶シリコン薄膜によって形成した抵抗体1本と、N型の多結晶シリコン薄膜によって形成した抵抗体1本とを合せた抵抗体の抵抗値をブリーダ抵抗の1単位としてブリーダ抵抗領域2を構成している。これにより、ICを樹脂パッケージした時等に生じる応力を原因としたブリーダ抵抗の分圧比変動を防止することができる。
【0030】
これは、応力下においては、いわゆるピエゾ効果による多結晶シリコン抵抗体の抵抗値が変化するが、 P型の多結晶シリコン薄膜によって形成した抵抗体と、N型の多結晶シリコン薄膜によって形成した抵抗体とでは抵抗値変化の向きが逆(例えばP型はマイナス方向、N型ではプラス方向)になるため、 これらを組み合わせて形成した抵抗体では、P型抵抗体の抵抗値変化量とN型抵抗体の抵抗値変化量が、互いに相殺する形とすることができるためである。
【0031】
また、本発明の実施例ではブリーダ抵抗体11は、ヒューズ素子31と同一の材料である多結晶シリコン薄膜で形成した場合を示したが、通常のシリコン基板に代えて、SOI(シリコン−オン−インシュレータ)基板を用い、ブリーダ抵抗体およびヒューズ素子をSOI基板上の単結晶シリコンデバイス形成層で形成することも可能である。この場合でも、上述した通常のシリコン基板の場合と同様に、高光反射領域と低光反射領域との境界は、ヒューズ素子と同一の薄膜材料である単結晶シリコン薄膜によって形成されたブリーダ抵抗のパターンによって決められるため、従来のアルミニウム膜で形成されたレーザートリミング位置決め用パターンによる合わせずれの問題から解放することが出来る。
【0032】
また、SOI基板を用いた場合には、ブリーダ抵抗体をP型の単結晶シリコン薄膜によって形成した抵抗体と、N型の単結晶多結晶シリコン薄膜によって形成した抵抗体とによって構成し、例えばP型の単結晶シリコン薄膜によって形成した抵抗体1本と、N型の単結晶シリコン薄膜によって形成した抵抗体1本とを合わせた抵抗体の抵抗値をブリーダ抵抗の1単位としてブリーダ抵抗領域を構成することにより、前述の多結晶シリコン薄膜によって形成した抵抗体の場合と同様の理由によって、ICを樹脂パッケージした時などに生じる応力を原因としたブリーダ抵抗の分圧変動を防止することが出来る。
【0033】
図6は、本発明の半導体装置のレーザートリミング位置決め用パターンを用いてレーザトリングしたヒューズ素子の平面図である。ヒューズ素子31の中心にレーザスポット32が照射することが可能になる。
【0034】
本発明の半導体装置は、バラツキの大きな半導体素子から成る半導体集積集積回路に非常に適している。例えば、図7は、高耐圧のMOSトランジスタから構成される電圧検出用ICのブロック図である。MOSICは、バイポーラICに比べアナログ特性のバラツキが大きい。特に、高耐圧特性の場合、ゲート絶縁膜を厚くするために、ますます、アナログ特性のバラツキが大きくなる。従って、アナログMOSIC40の場合、図7のように大きなPoly抵抗領域41やヒューズ素子領域42を必要とする。10個以上のヒューズ素子を設けることによりバラツキの小さいアナログ特性を得ることができる。
【0035】
本発明のレーザートリミング位置決め用パターンを用いることにより、半導体集積回路チップの面積を増大することなく、レーザトリミング位置決め用パターンを半導体集積回路チップ内に取り込むことができる。また、ヒューズ素子を小さくすることができる。さらに、ヒューズ素子平面的に方向を異ならせて、2ヶ所以上に配置することも可能になる。
【0036】
また、本発明は、アナログMOSICに適しているが、ディジタルICに用いることも可能である。また、非常にバラツキの小さな、高密度のアナログバイポーラICの実現にも適している。
【0037】
以上、説明した実施例では、レーザトリミング用のヒューズ素子を多結晶シリコン薄膜で形成した場合について説明したが、本発明は多結晶シリコン薄膜に限定するものではなく、レーザトリミング用のヒューズ素子を形成する薄膜と同一の薄膜を用いてブリーダ抵抗体を形成し、光の乱反射をおこさせるようなストライプ状等のパタンに加工してアルミニウム膜14のような高光反射率膜の下方に配置して低光反射率領域6を形成すれば良い。
【0038】
【発明の効果】
本発明によるレーザトリミング位置決め用パターンは、半導体集積回路チップ内の既存のブリーダ抵抗領域内に形成することができる。そして、高光反射率領域と低光反射率領域との境界、すなわち光反射率が急峻に変化する場所をレーザトリミング用ヒューズ素子と同じ薄膜により形成されたブリーダ抵抗パタンによって規定できるようになった。また、ブリーダ抵抗領域をP型およびN型の抵抗体を組み合わせた形で構成することで、ICの樹脂パッケージなどによる応力を原因としたピエゾ効果によって抵抗値変化が生じても、P型とN型の抵抗体が互いにその変化量を相殺できるようになった。これにより以下の効果を有する。
(1)レーザートリミング位置決め用パターンを、半導体集積回路チップ面積の増大を伴わずに半導体集積回路チップ内に形成することができる。
(2)スクライブライン領域から、レーザートリミング位置決め用パターンを排除することができるので、スクライブラインの幅を小さくすることができる。また、スクライブ(各チップに切断)工程のスループットが向上するとともに、半導体集積回路チップの損傷が防止できる。
(3)ヒューズ素子を安定して切断することが可能となる。
(4)複数ヒューズ素子を必要とするICにおいて、ヒューズ素子領域を小面積で形成できる。
(5)複数のヒューズ素子を必要とするICにおいて、ヒューズ素子領域を2ヶ所以上方向を異ならせて設計することが可能である。
(6)ICの樹脂パッケージ化などの応力を起因としたブリーダ抵抗回路の分圧比変動を防止でき、より高精度で歩留りの良いICの作製が可能になる。
【図面の簡単な説明】
【図1】(a)は本発明の半導体装置の第1の実施例の位置決め用パターンの平面図、(b)は本発明の半導体装置の第1の実施例の位置決め用パターンの断面図、
(c)は(a)のA−A’線に沿った光反射量を示す図である。
【図2】(a)は従来の半導体装置の位置決め用パターンの平面図、
(b)は従来の半導体装置の位置決め用パターンの断面図、
(c)は(a)のB−B’線に沿った光反射量を示す図である。
【図3】本発明による半導体集積回路チップの模式的平面図である。
【図4】(a)は本発明の半導体装置の第2の実施例の位置決め用パターンの平面図、
(b)は本発明の半導体装置の第2の実施例の位置決め用パターンの断面図、
(c)は(a)のC−C’線に沿った光反射量を示す図である。
【図5】従来の半導体装置のヒューズ素子の平面図である。
【図6】本発明の半導体装置のヒューズ素子の平面図である。
【図7】本発明の半導体装置のブロック図である。
【符号の説明】
1 半導体集積回路チップ
2 レーザートリミング位置決め用パターン
3 スクライブライン領域
4 ブリーダ抵抗領域
5 高光反射率領域
6 低光反射率領域
7 シリコン基板
8 第1の絶縁膜
9 高抵抗領域
10 低抵抗領域
11 ブリーダ抵抗体
12 第2二の絶縁膜
13 アルミニウム膜
31 ヒューズ素子
32 レーザ照射スポット領域
34 ヒューズカット残り部分
Claims (8)
- 半導体ウエハの表面にスクライブラインを介して2次元的にマトリックス状に繰り返し配置された半導体集積回路と、
前記半導体集積回路に設けられたレーザトリミング用ヒューズ素子と、
P型のシリコン薄膜抵抗体とN型のシリコン薄膜抵抗体とを組み合わせて構成されているブリーダ抵抗体が配置されたブリーダ抵抗領域と、
前記半導体ウエハの表面に設けられたレーザトリミング位置決め用パターンとから成る半導体装置において、
前記レーザトリミング位置決め用パターンは、前記半導体集積回路内のブリーダ抵抗領域に形成された高光反射率領域と低光反射率領域とから成り、前記高光反射率領域は平坦な下地の上に形成された高光反射率膜により形成され、前記低光反射率領域は前記ヒューズ素子と同じ薄膜を用いて構成された光を乱反射するためのパターン上に配置された前記高光反射率膜により形成されている半導体装置。 - 前記レーザトリミング位置決め用パターンは、前記高光反射率領域と、前記高光反射率領域に囲まれた前記低光反射率領域とから成る請求項1記載の半導体装置。
- 前記レーザトリミング位置決め用パターンは、前記低光反射率領域と、前記低光反射率領域に囲まれた前記高光反射率領域とから成る請求項1記載の半導体装置。
- 前記レーザトリミング用ヒューズ素子が多結晶シリコン薄膜で構成されている請求項1記載の半導体装置。
- 前記レーザトリミング用ヒューズ素子が単結晶シリコン薄膜で構成されている請求項1記載の半導体装置。
- 前記高光反射率膜が、アルミニウムにより構成されている請求項1記載の半導体装置。
- 前記ブリーダ抵抗体は、P型の多結晶シリコン薄膜抵抗体とN型の多結晶シリコン薄膜抵抗体とを組み合わせて構成されている請求項1記載の半導体装置。
- 前記ブリーダ抵抗体は、P型の単結晶シリコン薄膜抵抗体とN型の単結晶シリコン薄膜抵抗体とを組み合わせて構成されている請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028793A JP4201949B2 (ja) | 1999-12-06 | 2000-02-07 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-346274 | 1999-12-06 | ||
JP34627499 | 1999-12-06 | ||
JP2000028793A JP4201949B2 (ja) | 1999-12-06 | 2000-02-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001230374A JP2001230374A (ja) | 2001-08-24 |
JP4201949B2 true JP4201949B2 (ja) | 2008-12-24 |
Family
ID=26578238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000028793A Expired - Fee Related JP4201949B2 (ja) | 1999-12-06 | 2000-02-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4201949B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040008484A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
JP5383460B2 (ja) | 2009-12-04 | 2014-01-08 | 新光電気工業株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-02-07 JP JP2000028793A patent/JP4201949B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001230374A (ja) | 2001-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6259151B1 (en) | Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors | |
US6172409B1 (en) | Buffer grated structure for metrology mark and method for making the same | |
US8110775B2 (en) | Systems and methods for distinguishing reflections of multiple laser beams for calibration for semiconductor structure processing | |
KR900008384B1 (ko) | 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법 | |
US6320242B1 (en) | Semiconductor device having trimmable fuses and position alignment marker formed of thin film | |
US6586282B1 (en) | Method of manufacturing a semiconductor device | |
JP3395620B2 (ja) | 半導体発光素子及びその製造方法 | |
US6489662B1 (en) | Semiconductor integrated circuit device formed on SOI substrate | |
JP4201949B2 (ja) | 半導体装置 | |
JP2002124641A (ja) | 半導体装置 | |
US20020145177A1 (en) | Semiconductor device | |
US11011394B2 (en) | System and method for annealing die and wafer | |
JP6560147B2 (ja) | 半導体装置の製造方法 | |
JP3946396B2 (ja) | 半導体装置 | |
US20020145176A1 (en) | Semiconductor device | |
JP2001320018A (ja) | 半導体装置 | |
JP2004289131A (ja) | 半導体装置及びその製造方法 | |
JP2002124569A (ja) | 半導体装置 | |
JPH0666240B2 (ja) | 半導体装置の製造方法 | |
US20070012666A1 (en) | Laser trimmed semiconductor device and a method of manufacturing the same | |
JP2000332115A (ja) | 半導体装置 | |
JP2003100873A (ja) | 半導体装置 | |
JP2002246549A (ja) | 半導体装置 | |
JP2003174094A (ja) | 半導体装置 | |
JP2000340657A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |