KR900008384B1 - 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법 - Google Patents

바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR900008384B1
KR900008384B1 KR1019870004822A KR870004822A KR900008384B1 KR 900008384 B1 KR900008384 B1 KR 900008384B1 KR 1019870004822 A KR1019870004822 A KR 1019870004822A KR 870004822 A KR870004822 A KR 870004822A KR 900008384 B1 KR900008384 B1 KR 900008384B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
bar code
metal layer
code pattern
region
Prior art date
Application number
KR1019870004822A
Other languages
English (en)
Other versions
KR870011666A (ko
Inventor
다다시 기리세꼬
노부오 이이지마
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870011666A publication Critical patent/KR870011666A/ko
Application granted granted Critical
Publication of KR900008384B1 publication Critical patent/KR900008384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S235/00—Registers
    • Y10S235/901—Bar code reader specialized to read code on a highly reflective surface

Abstract

내용 없음.

Description

바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법
제1도는 본 발명에 따른 반도체 웨이퍼의 식별방법을 설명하기 위한 기구를 모식적으로 도시한 도.
제2도는 제1도의 상기 기구에서 사용되는 스테이지에 대한 평면도.
제3도는 입사 파장과 반도체 웨이퍼의 투과율과의 사이의 관계를 도시한 그래프.
제4도는 벌크 웨이퍼 처리후, 웨이퍼 처리의 흐름도에 대한 블록 다이아그램.
제5도 내지 제11도는 벌크 웨이퍼 처리후, 연속과정에 응하는 웨이퍼의 횡단면도이며, 여기에서 각각의 도는 칩영역의 구조 및 바아 코우드 패턴 영역의 구조를 도시한 도.
제12도는 실리콘 웨이퍼상에 직접 바아 코우드 패턴을 형성하는 또다른 방법을 보인 도.
제13도는 광원 및 검출수단의 또다른 배열을 보인 도.
본 발명은 바아 코우드를 이용한 제작 공정에서 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법에 관한 것이다. 특히, 본 발명은 바아 코우드 패턴 검출의 더 좋은 대조를 얻는 것에 관한 것으로, 특히 반도체 웨이퍼의 제조공정에 알맞으며, 집적회로 여러가지 금속 패턴은 종래의 동일 벌크공정을 마친후에 반도체 웨이퍼의 제조공정에서 요구된다.
반도체 웨이퍼에 게이트 어레이 집적회로를 제작할 경우, 벌크 웨이퍼 공정은 종래의 첫번째 금속화 공정과 같다. 그러한 웨이퍼가 디자인된 로직회로에 의존하는 금속층에 대한 다양한 코우드 패턴은 첫번째 금속화의 패턴공정 바로 직전에 형성되어야 한다.
일반적으로 각각의 웨이퍼의 식별은 집적회로의 보통 공정에 대해서는 필요하지 아니하다. 보통 동일 웨이퍼 캐리어에서 수행되는 동일 롯트(lot)의 많은 웨이퍼는 동일 처리하기 쉽기 때문에, 웨이퍼의 롯트 식별은 공정을 식별하기에 충분하다. 그러나, 게이트 어레이 집적회로와 같은 금속화 공정에서 동일 금속패턴을 사용한 생산량은 극히 제한된다. 따라서, 첫번째 금속패턴 공정 도중 및 후에 모든 과정에시 각각의 웨이퍼는 각각 식별되어야 한다.
자동생산 과정에 따라, 바아 코우드 패턴은 바아 코우드 판독기를 이용한 자동인식에 적합하기 때문에 더욱 실용적이다. 각각의 웨이퍼의 식별에 대한 바아 코우드 패턴을 형성하는 종래의 방법은 금속층에 대한 포토리소그라피 기법을 이용하는 것이며, 포토리소그라피 기법은 특별한 요구에 맞게 분리하여 패턴하는 것이다.
이렇게 금속층에서 형성된 바아 코우드 패턴은 절연층, 요구할 경우 두번째 금속화, 패시베이션(passiva-tion)층등의 형성공정을 연속적으로 하기 쉽다. 각각의 공정에서, 종래의 각각의 웨이퍼의 식별은 빛을 정면으로부터 웨이퍼의 표면에 조사하여 반사광을 받아 바아 코우드 패턴을 검출하는 방법을 이용하였다.
바아 코우드 패턴이 웨이퍼 표면 그 자체상에 형성되는 경우 문제는 매우 심각한다. 바아 코우드 패턴층상에 부착된 층들이 여러개의 검출광의 반사로 인하여 각각 다른 반사계수 및 고 평탄표면을 갖기 때문에, 바아 코우드 패턴으로부터 선명하고 명확한 검출신호를 얻기가 어렵다. 더우기, 바아 코우드 패턴은 바아코우드가 웨이퍼 공정동안 손상을 입기가 쉬우므로 바아 코우드가 부정확하게 식별될런지도 모른다. 그리고 때때로 신호를 해독하기가 어렵다. 육안으로 코우드 패턴을 식별할 수 있더라도 코우드 패턴의 자동식별은 불가능하게 된다.
코우드 패턴이 여러개의 절연층을 커버하더라도 정확하고 쉽게 반도체 웨이퍼를 식별하는 방법을 제공하는 것이 본 발명의 일반적인 목적이다.
육안의 도움없이 반도체 웨이퍼를 자동적으로 식별하는 방법을 제공하는 것이 본 발명의 또 하나의 목적이다.
더 간소하고 쉽게 바아 코우드 패턴을 형성하는 방법을 제공하는 것이 본 발명의 또 다른 목적이다.
종래에 있어서는, 입사광이 반도체 웨이퍼의 정면 표면에 조사되어 웨이퍼로부터 반사광이 검출장치에 의하여 수신되었다. 이러한 경우에서는 바아 코우드 패턴 영역으로부터 검출된 신호는 그위에 형성된 부착된 층으로부터 랜덤 반사광들을 포함한다.
본 발명에서, 광원은 웨이퍼 후면에 제공되고 투과된 광은 그 정면에서 수신되고 검출된다. 이러한 배열은 종래에 당면했던 램덤 반사광들을 크게 제거한다. 실리콘 웨이퍼가 쉽게 적외선을 투과할 수 있기 때문에, 적외선을 포함한 광원은 이러한 용도로서 적당하다.
실리콘 웨이퍼를 통하여 투과된 광을 사용하는 경우에 있어서, 바아 코우드 패턴은 금속이 제거된 영역을 제외하고는 광의 투과를 효과적으로 차단하는 금속층에 의하여 형성되어지는 것이 요망된다.
바아 코우드 패턴의 마아크용 금속층으로서 칩영역내에 능동소자의 연결을 하기 위한 첫번째 금속층(보통알루미늄층)이 일반적으로 사용된다. 비록 바아 코우드 패턴이 종래의 포토리소그라피 기법에 의하여 형성될 수도 있지만 웨이퍼의 식별이 첫번째 금속층을 패턴하는 포토리소그라피 공정전에 필요하기 때문에, 게이트 어레이 집적회로의 경우에 있어서는 그것은 상기 첫번째 금속층의 포토리소그라피 공정전에 형성되어야 한다. 따라서 바아 코우드 패턴을 형성하는 각각의 포토리소그라피 공정이 필요하다.
본 발명에 있어서는 바아 코우드 패턴이 레이저 비임으로 인한 알루미늄층의 스크리빙(scribing) 스크립된 영역의 알루미늄 용융 및 증발에 의하여 형성된다. 이 방법은 바아 코우드 패턴의 포토리소그라피 공정을 제거하고 시간을 절약하기에 매우 유용하다.
본 발명은 기본 취지 또는 특성에 벗어나지 않고 다른 특별한 형태로 실시될런지도 모른다. 예를 들면, 광원과 검출수단이 바뀌어서 배열될런지도 모른다. 바아 코우드 패턴은 금속층을 사용하지 않는 실리콘 웨이퍼 그 자체상에 형성될 수 있다. 현재 실시하고 있는 실시예는 설명한 바와같이 모든점을 고려하였으며, 첨부된 청구범위에 의하여 표시되어 있는 본 발명의 범위를 제한하기 보다는 차라리 청구범위의 등가범위 및 의미 내에 올수 있는 모든 변화 및 전술한 것들을 포함한다.
제1도는 반도체 웨이퍼의 식별방법을 설명하기 위한 기구를 보인 모식적인 도이며, 제2도는 반도체 웨이퍼 1이 놓여져 있는 기구의 스테이지 10의 평면도이다.
제1도 및 제2도에서, 실리콘 반도체 웨이퍼 1은 왼쪽측으로 콘베이너 벨트 12상에서 운송되고 구멍 14로부터의 공기 흐름의 도움에 의하여 시이트 위치로 이동된다. 그리하여 로터리 위치 16이 위쪽으로 상승하며, 화살표로 지시된 방향으로 축둘레를 회전한다. 포토 다이오드 18 및 센서 19는 평탄부 3의 위치를 검출하며, 반도체 웨이퍼 1이 제2도에 도시된 바와 같이 위치를 검출하기 위하여 더 회전될때, 포지션너(positioner) 16은 제어기 29에 의하여 회전이 멈추어지고 아래로 내려간다.
적외선을 포함한 광원 20이 반도체 웨이퍼 1의 후면을 조사하게 된다. 광원 20으로서는 가시 광선 및 적외선을 포함한 텅스텐 히이러 램프, 3.39μm 적외선을 충분히 포함하고 있는 헬륨-네온 가스레이저, 다양한 반도체 LBD 및 레이저가 사용될 수 있다.
반도체 웨이퍼 1 및 바아 코우드 패턴 5를 통하여 투과한 광은 렌즈시스템 22 및 CCD(charge-coupled-device) 검출장치 24에 의하여 수신된다. 본 발명의 용도로서 2048비트 해상도를 갖는 1차원적인 CCD 센서는 실용적이며 유용하다.
종래에 사용된 실리콘 웨이퍼의 두께(예를 들면, 600μm정도의 두께)는 적외선을 투과시킨다. 입사 파장과 웨이퍼를 통하는 투과율 사이의 관계에 대한 일 예로서는 제3도에 도시되어 있다. 1,300nm(1.3μm)이상의 파장을 갖는 대부분의 입사선은 바아 코우드 패턴이 형성되는 것에 의하여 금속층을 커버하는 영역을 제외하고는 웨이퍼를 통하여 투과하게 된다.
제1도에서 CCD 검출장치 24에 의하여 검출되는 신호 25는 파형 세이퍼(weveform shaper) 26으로 입력된 다음에 2진수의 신호로 변환기 27에 입력된다. 웨이퍼 1상에 마아크된 바아 코우드 패턴에 상응하는 변환기 27로부터의 2진수의 신호는 제어기 29로 입력되며, 반도체 웨이퍼 1은 제어기 29에서 식별된다. 제어기 29에 연결된 cpu 30은 웨이퍼 1에 대한 연속공정 명령을 지시한다.
집적회로 생산에 있어서, 마스터 슬라이스 순서는 특히 게이트 어레이 집적회로에 유용하며, NAND, NOR 및 그와 유사한 것과 같은 로직 게이트는 웨이퍼상에 어레이 배열된다. 그러한 게이트 어레이 배열에서 첫번째 금속층을 패턴하기 전에 모든 공통 벌크 웨이퍼 공정은 완결되어지고 그러한 반정도의 마무리 지은 웨이퍼가 저장되어진다.
각 구매자의 뜻에 맞게 패턴하려는 금속의 특별한 마스크를 준비하여 생산에 있어서 상기 저장된 웨이퍼가 각 구매자의 요구에 만족하는 특별한 포토리소그라피 공정을 하기 쉽게 한다. 따라서, 마스터 슬라이스 과정은 다양한 마스크 패턴 공정이 필요하지만 생산량 롯트가 작다.
상기 서술된 마스터 슬라이스 과정에서 새로운 코우드 수가 각각의 마스크 공정 및 다양한 금속 패턴의 에칭 공정에 대한 각각의 웨이퍼를 식별하기 위하여, 첫번째 금속층이 이미 부착되어져 있는 웨이퍼에 주어지는 것이 필요하다.
다시 말하면, 벌크 웨이퍼 공정을 통하여 모든 웨이퍼는 공통 처리하기가 쉬워지며, 다른 한편으로는 금속층을 패턴하는 마스크 처리후에 각각의 웨이퍼는 다양한 처리를 하기 쉬어지도록 하기 위하여 하나씩 식별하어야 한다. 따라서, 벌크 웨이퍼 처리후 및 금속층의 패턴처리전에 웨이퍼상에 바아 코우드를 형성하는 것이 요구된다.
제4도는 마스크 슬라이 과정을 하기 쉽도록 처리흐름을 보인 블록 다이아그램이다. 제5도 내지 제11도는 제4도에 도시된 특별한 과정에 상응하는 웨이퍼의 부분단면도를 보인 것이다. 제5도 내지 제11도에 있어서, 도의 왼쪽측은 칩영역을, 오른쪽 측은 평탄부 가장 자리 근처의 바아 코우드 패턴 영역을 보인 것이다. 칩영역에서, 하나의 바이폴라 트랜지스터만이 능동소자로서 도시되어 있다.
이하의 설명에서는 제4도와 제5도 내지 제11도 중에서 하나가 사용된다. 제4도에서, 금속 부착전의 모든 벌크 처리는 단계 40으로서 간단하게 나타내었다. 금속층 92(보통 알루미늄층이 사용된다)를 부착하는 단계 42가 마무리 지어졌을때, 제5도에 도시된 웨이퍼 구조가 얻어진다.
제5도에 도시된 벌크 웨이퍼 처리를 통하여 p형 실리콘 기판 80이 사용되며, n+매몰층 81이 거기서 형성된다. 그리고 나서 n형 에피택셜층 82가 그 위에서 성장된다. 그 다음에 이산화 실리콘 87(피일드 산화막)이 n형 에피택셜 층위에 형성되며, p+고립 83은 붕소이온 주입에 의하여 형성된다. n+콜렉터 콘택트 85, p형 베이스 영역 84 및 n형 에미터 영역 8은 인 또는 붕소불순물 이온 주입에 의하여 차례로 형성된다. 그리고 나서, 콘택트 창 88,89,90은 첫번째 금속화 처리(Al-I층)의 단계 42에 대한 이산화 실리콘층에 형성되어진다. 상기 구조는 일반적인 바이폴라 트랜지스터를 나타내고 벌크 처리는 잘 알려져 있어서 그에 대한 설명은 생략하였다.
벌크 웨이퍼 처리 40동안에, 평탄부 가장 자리 근처의 표면은 불순물 확산을 제외하고는 같은 공정처리가 하기 쉬워서 n형 에피택셜층 82 및 이산화층 87은 p형 실리콘 기판 80상에 형성되어진다.
그 다음에 첫번째 금속층 92는 전체 표면에 부착되어져서 벌크 웨이퍼 처리가 여기서 마무리 되어지며, 그에 대한 구조는 제5도에 도시되어져 있다.
특별한 금속패턴을 갖는 게이트 어레이 집적회로의 생산에 있어서, 바아 코우드 패턴은 웨이퍼상에 첫번째로 형성되어지며, 바아 코우드 패턴은 제4도에서 단계 44로서 도시되어져 있다. 종래에 있어서, 포토리소그라피 기법이 100-250μm 폭을 갖는 연속적인 스트립(strip)으로 이루어진 그러한 좋은 패턴을 만들수있기 때문에, 바아 코우드 패턴은 포토리소그라피 기법에 의하여 형성될 수 있지만 포토리소그라피 처리는부가적으로 마스크 처리 및 많은 리드 타임을 필요로 한다.
현재 레이저 스크라이버(scriber)의 정확성이 현저하게 진척되어 왔었다. 바아 코우드 패턴이 레이저 스크리빙 방법에 의하여 형성될 수 있다는 것을 알고 있었다.
본 목적에 있어서는, 100μm정도의 폭을 갖는 바아 코우드 패턴을 형성할 수 있는 레이저 스크립이 사용될 수 있다. 레이저 비임 스포트(spot)가 제5도의 알루미늄층 92상에서 스위프(sweep)할때, 알루미늄은 쉽게 녹아 증발하여 제6도의 바아 코우드 패턴 5를 형성한다.
특별한 형태의 번호, 롯트 번호 및 그와 비슷한 것을 구성하는 바아 코우드 패턴을 형성한후, 웨이퍼는 Al-I으로 불리우는 첫번째 알루미늄층의 패턴처리를 하기 위하여 이동된다. 이 처리는 레지스트 코우팅 48, 특별한 마스크의 선택 및 노출공정을 포힘하는 포토리소그라피 처리 50, 증식 54 및 에칭 56등과 같은 일렬의 처리 과정을 구성하고 있으며, 이들 과정은 제4도에 도시되어져 있다. 그러나 이들 단계는 많은 웨이퍼가 다양한 형태의 금속 패턴을 갖는 것으로 예상되기 때문에 본 발명에 따른 바아 코우드 5를 검출함으로써 웨이퍼의 식별과정 46,49,52 및 55에 의하여 선행되어야 하며, 동일 생산라인에서 혼합되어 흐르고 있다. 바아 코우드 5의 그러한 검출이 제1도 및 제2도에서 설명된 바와 같이 실행된다. Al-I이 형성될때, 구조는 제7도에 도시되어져 있다.
다음에, 내부 절연층 94는 전체 표면상에서 성장되고 제8도에 도시되어져 있다. 내부 절연층 94의 재료로서는 이산화 실리콘, 인규산 글라스(PSG) 또는 실리콘 질소가 사용된다.
그 다음에, 멀티 레벨 내부 연결을 위한 호올 96을경유하여 제9도에 도시된 바와 같이 내부 절연층 94에 형성되어 있다. 이러한 처리에서는 웨이퍼의 식별공정 62 및 또 다른 포토리소그라피 처리(단계 64)가 필요하며, 단계 64 또한 레지스트 코우팅, 웨이퍼의 또 다른 식별, 마스크의 선택, 노출, 증식 및 에칭의 과정을 포함한다. 이들 과정을 간단히 종합하여 단일 과정 64에 나타내었다.
그리고 나서 제4도 및 제10도에 도시된 바와 같이 두번째 금속(알루미늄)층 98을 형성하는 과정 70이 뒤따라온다. 이 처리에서 창 100은 금속층 98에 형성되어 있으므로 금속층 98은 바아 코우드 패턴 영역 둘레의 웨이퍼를 통하여 빛의 투과를 방해하지 않는다.
최종적으로 바아 코우드 패턴 5에서 웨이퍼 기판을 통하여 적외선 투과를 사용함에 의한 식별 단계 72, 레지스트 코우팅 단계 74, 포토리소그라피 단계 76 및 연속과정(상세한 것은 Al-I을 형성하는 것을 설명하였던 단계 52 내지 56으로 말할수 있으며, 제4도에서는 빠져 있다)이 뒤따라 온다. 결과적으로, 두번째 알루미늄층은 Al-II를 형성하여 패턴되고 제11도에 도시되어져 있다.
전기 실시예에서, 바아 코우드 패턴 5는 알루미늄 금속층이 빛의 투과를 차단하는 가장 좋은 재질이기 때문에 첫번째 금속(알루미늄)층 92에서 형성되어질 것이다.
제12도에서, 바아 코우드 패턴 111은 절연층 87을 형성하기 전에 기판 110의 표면위에 직접 형성될 수 있다. 이 경우에, 바아 코우드 패턴의 형성단계는 제4도의 벌크 웨이퍼 공정의 단계 40에 포함된다. 실리콘 표면이 레이저 스크라이브될때, 실리콘은 바아 코우드 패턴을 남기는 스크라이브된 영역에서 증발된다. 그후 모든 공정은 제4도 내지 제11도에 대하여 설명된것과 비슷한 방법으로 실행되지만, 하나 다른점은 첫번째 금속화층(제6도)의 바아 코우드 패턴의 형성단계는 불필요하지만 첫번째 금속화층 92에 대한 창(참조번호가 제12도에서는 생략된다)의 형성단계가 필요하다는 것이다. 식별방법은 바아 코우드 패턴이 첫번째 금속화층에 형성되는 경우와 동일하다.
우리의 실험에서는 또한 실리콘 표면상에 형성된 바아 코우드 패턴이 적외선 투과를 충분히 감소시킬 수 있다는 것을 보인다. 제12도에 도시된 바와같이 레이저 비임에 의하여 실리콘 웨이퍼의 표면상에서 스크립되고 웨이퍼 식별을 하는데 쓰일수 있는 거친 표면을 갖도록 한다. 따라서, 본 발명은 스크리빙에 의하여 실리콘 웨이퍼 110상에서 직접 형성되는 바아 코우드 패턴을 식별하는데 적용할 수 있다. 이 경우에 있어서, 창은 제10도에 도시된 개구창 100과 같은 바아 코우드 영역 5상에 부착된 모든 금속층 92, 98에 대하여 형성된다.
더우기 제13도에 도시된 바와같이, 광원 20 및 검출수단 24의 배열은 서로 바뀌어질런지도 모르며, 광원 20은 반도체 웨이퍼 1의 정면에 위치되어 있고 검출장치 24는 그의 후면에 위치되어 있다. 그러나, 실험은 미리 설명된 제1도에 도시된 바와같이 광원이 후면에, 검출장치가 정면에 위치되어있는 배열을 얻을수 있는 더 좋은 대조를 실험한다.

Claims (13)

  1. 반도체 웨이퍼상에 형성된 바아 코우드 패턴을 이용한 반도체 웨이퍼의 식별방법에 있어서, 반도체 웨이퍼의 첫번째 면상에 적외선을 포함한 빛을 조사하는 것, 상기 반도체 웨이퍼의 두번째 면에서 상기 반도체 웨이퍼를 통하여 투과된 적외선을 수신하는 것, 상기 수신된 신호를 부호화 함으로써 반도체 웨이퍼를 식별하는 것을 포함하는 반도체 웨이퍼상에 형성된 바아 코우드 패턴을 이용한 반도체 웨이퍼의 식별방법.
  2. 청구범위 제1항에 있어서, 상기 적외선이 반도체 웨이퍼의 후면에서 조사되고 투과된 적외선이 반도체 웨이퍼의 정면에서 수신 되어지는 반도체 웨이퍼의 식별방법.
  3. 청구범위 제1항에 있어서, 상기 적외선이 반도체 웨이퍼의 정면에서 조사되고투과된 적외선이 반도체 웨이퍼의 후면에서 수신 되어지는 반도체 웨이퍼의 식별방법.
  4. 청구범위 제1항에 있어서, 상기 바아 코우드 패턴이 적외선에 대하여 저 투과율을 갖는 금속층에 의하여 형성되는 반도체 웨이퍼의 식별방법.
  5. 청구범위 제4항에 있어서, 상기 금속층이 알루미늄으로 이루어진 반도체 웨이퍼의 식별방법.
  6. 청구범위 제4항 또는 제5항에 있어서, 상기 바아 코우드 패턴이 레이저 비임으로 스크리빙하고 증발시킴에 의하여 형성되는 반도체 웨이퍼의 식별방법.
  7. 청구범위 제1항에 있어서, 상기 바아 코우드 패턴이 첫번째 금속화층으로서 부착되어지는 금속층에 의하여 형성되는 반도체 웨이퍼의 식별방법.
  8. 청구범위 제7항에 있어서, 두번째 금속화층이 상기 첫번째 금속화층 위에 형성되고, 두번째 금속화층이 상기 바아 코우드 패드 영역위에 창을 형성하여 패턴화 되는 반도체 웨이퍼의 식별방법.
  9. 청구범위 제2항에 있어서, 상기 바아 코우드 패턴이 반도체 웨이퍼의 실리콘 표면을 스크리빙함에 의하여 상기 반도체 웨이퍼상에 형성되어지며, 창이 연속적으로 금속층을 형성되는데 대하여 상기 바아 코우드 패턴 전역에 형성되어지는 반도체 웨이퍼의 식별방법.
  10. 반도체 장치의 제작방법에 있어서, 적어도 불순물을 반도체 웨이퍼 안으로 도입시키는 것을 포함하고 반도체 웨이퍼상에 절연층을 형성하는 벌크 공정을 실행하고, 전기 소자가 헝성되어지는 첫번째 영역 및 바아 코우드 패턴이 형성되어지는 두번째 영역에 대하여 상기 반도체 웨이퍼상에 적외선 투과를 차단하는 금속층을 형성하고, 상기 두번째 영역에서 상기 금속층을 선택적으로 제거하며, 상기 바아 코우드 패턴을 형성하고, 반도체 웨이퍼의 첫번째 면으로부터 상기 두번째 영역으로 적외선을 조사하고, 반도체 웨이퍼 및 상기 반도체 웨이퍼의 두번째 면에서 바아 코우드 패턴을 통하여 투과된 적외선을 검출하며, 상기 바아 코우드 패턴을 보호화하고, 상기 식별에 상응하여 명시된 금속패턴이 형성되어지도록 상기 금속층을 선택적으로 제거하는 과정을 포함하는 반도체 장치의 제작방법.
  11. 청구범위 제10항에 있어서, 첫번째 영역에서 명시된 패턴을 형성하는 상기 금속층상에 그리고 두번째 영역에서 상기 바아 코우드 패턴상에 적외선을 투과시킬 수 있는 절연층을 형성하고, 상기 절연층의 전체표면상에 부가적인 두번째금속층을 형성하고, 상기 두번째 영역 전역에서 상기 부가적인 두번째 금속층을 제거하고, 상기 반도체 웨이퍼의 첫번째 면으로부터 상기 두번째 영역에 적외선을 조사하고, 상기 반도체 웨이퍼 및 상기 반도체 웨이퍼의 두번째 면에서 바아 코우드 패턴을 통하여 투과된 적외선을 검출하며, 상기 바아 코우드를 보호화하고, 상기 보호화 과정으로서 상기 반도체 웨이퍼를 식별하고, 상기 식별에 상응하여 부가적인 두번째 금속층의 명시된 패턴이 형성 되어지도록 상기 부가적인 두번째 금속층을 선택적으로 제거하는 과정을 더 포함하는 반도체 장치의 제작방법.
  12. 청구범위 제11항에 있어서, 게이트 어레이에 대한 게이트 구조는 상기 첫번째 영역에서 형성되어지고 명시된 패턴을 갖는 상기 금속층은 첫번째 영역에서 상기 전기소자에 연결되어지는 반도체 장치의 제작방법.
  13. 청구범위 제12항에 있어서, 명시된 패턴을 갖는 상기 부가적인 두번째 금속층이 상기 금속층에 연결되어지는 반도체 장치의 제작방법.
KR1019870004822A 1986-05-20 1987-05-15 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법 KR900008384B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP11642286 1986-05-20
JP61-116422 1986-05-20
JP116422 1986-05-20
JP142533 1986-06-18
JP14253386 1986-06-18
JP61-142533 1986-06-18

Publications (2)

Publication Number Publication Date
KR870011666A KR870011666A (ko) 1987-12-26
KR900008384B1 true KR900008384B1 (ko) 1990-11-17

Family

ID=26454749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004822A KR900008384B1 (ko) 1986-05-20 1987-05-15 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US4825093A (ko)
EP (1) EP0249762B1 (ko)
JP (1) JPS63107014A (ko)
KR (1) KR900008384B1 (ko)
DE (1) DE3769858D1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0196920A (ja) * 1987-10-09 1989-04-14 Fujitsu Ltd ウエーハの識別方法
JP2523853B2 (ja) * 1989-02-17 1996-08-14 パイオニア株式会社 情報記録ディスク用スタンパ判別方法
US5015832A (en) * 1989-02-27 1991-05-14 Kensington Laboratories, Inc. Method of and apparatus for decoding bar code symbols
JP2734183B2 (ja) * 1990-07-19 1998-03-30 日本電気株式会社 液晶表示素子
JPH04199733A (ja) * 1990-11-29 1992-07-20 Tokyo Seimitsu Co Ltd 半導体チップの製造方法及びその装置
US5570293A (en) * 1990-11-29 1996-10-29 Tokyo Seimitsu Co., Ltd. Method and device for manufacturing a semiconductor chip
DE4107069A1 (de) * 1991-03-06 1992-09-10 Leuze Electronic Gmbh & Co Verfahren zum lesen von strichkodierungen auf halbleiteroberflaechen
EP0549488B1 (en) * 1991-12-20 1998-09-30 Eastman Kodak Company A storage media for an optical information system having an identification code embedded therein
DE4395834T1 (de) * 1992-11-17 1994-12-01 Kabusiki Kaisha Kakizaki Seisa Aus Harz hergestellter Korb für dünne Folien
EP0682795A1 (en) * 1993-02-02 1995-11-22 Label Vision Systems, Inc. Method and apparatus for decoding bar code data from a video signal and applications thereof
JPH0744594U (ja) * 1993-09-17 1995-11-21 東光株式会社 半導体ウエハ
US8505108B2 (en) * 1993-11-18 2013-08-06 Digimarc Corporation Authentication using a digital watermark
US5740066A (en) * 1995-07-03 1998-04-14 Motorola, Inc. Electrical circuit board and circuit board assembly
US5956596A (en) * 1995-11-06 1999-09-21 Samsung Electronics Co., Ltd. Method of forming and cleaning a laser marking region at a round zone of a semiconductor wafer
JPH09320911A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 被識別機能付き半導体基板
CA2273815A1 (en) * 1996-12-02 1998-06-11 Cal Nichols Tracking system for animal and carcasses
US6446017B1 (en) 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US7313253B2 (en) * 1998-09-11 2007-12-25 Digimarc Corporation Methods and tangible objects employing machine readable data in photo-reactive materials
JP2001194320A (ja) * 2000-01-06 2001-07-19 Advantest Corp 表面状態測定装置及び方法
US20040104361A1 (en) * 2000-09-14 2004-06-03 Guldi Richard L. Semiconductor wafer edge marking
US7344900B2 (en) * 2003-02-10 2008-03-18 Texas Instruments Incorporated Laser scribe on front side of semiconductor wafer
US8181884B2 (en) * 2003-11-17 2012-05-22 Digimarc Corporation Machine-readable features for objects
US7415317B2 (en) * 2004-02-25 2008-08-19 Micron Technology, Inc. Method and system for correlating and combining production and non-production data for analysis
US7395130B2 (en) * 2004-02-27 2008-07-01 Micron Technology, Inc. Method and system for aggregating and combining manufacturing data for analysis
US20070125863A1 (en) * 2005-12-05 2007-06-07 Jakoboski Timothy A System and method for employing infrared illumination for machine vision
US7544578B2 (en) 2007-01-03 2009-06-09 International Business Machines Corporation Structure and method for stochastic integrated circuit personalization
DE102007058649A1 (de) * 2007-12-04 2009-06-10 Deutsche Solar Ag Auslesen von Informationen auf Halbleiter-Substraten
CN102222601B (zh) * 2010-04-14 2016-03-16 中芯国际集成电路制造(上海)有限公司 增强晶圆识别码清晰度的方法
JP5674731B2 (ja) * 2012-08-23 2015-02-25 東京エレクトロン株式会社 検査装置、接合システム、検査方法、プログラム及びコンピュータ記憶媒体
US8822141B1 (en) 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing
US9601436B2 (en) * 2014-06-06 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for semiconductor wafer alignment
US11122680B2 (en) 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834352A (ko) * 1971-09-07 1973-05-18
US4010355A (en) * 1974-06-10 1977-03-01 Motorola, Inc. Semiconductor wafer having machine readable indicies
US4134066A (en) * 1977-03-24 1979-01-09 International Business Machines Corporation Wafer indexing system using a grid pattern and coding and orientation marks in each grid cell
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5827663B2 (ja) * 1979-06-04 1983-06-10 富士通株式会社 半導体装置の製造方法
US4292576A (en) * 1980-02-29 1981-09-29 The United States Of America As Represented By The Secretary Of The Air Force Mask-slice alignment method
JPS57206042A (en) * 1981-05-28 1982-12-17 Fujitsu Ltd Method for checking wiring pattern of wafer
US4538059A (en) * 1981-09-16 1985-08-27 Itr International Time Limited Identification card with concealed coding and a simple reader module to decode it
DE3138085A1 (de) * 1981-09-24 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kennzeichnung von randsystemen auf halbleiterscheiben bei der herstellung von halbleiterbauelementen, insbesondere von integrierten halbleiter-schaltkreisen
JPS5929433A (ja) * 1982-08-11 1984-02-16 Hitachi Ltd 半導体基板のライフタイム測定方法
US4585931A (en) * 1983-11-21 1986-04-29 At&T Technologies, Inc. Method for automatically identifying semiconductor wafers
JPS6142119A (ja) * 1984-08-06 1986-02-28 Nippon Kogaku Kk <Nikon> 認識装置

Also Published As

Publication number Publication date
JPS63107014A (ja) 1988-05-12
EP0249762B1 (en) 1991-05-08
EP0249762A1 (en) 1987-12-23
US4825093A (en) 1989-04-25
KR870011666A (ko) 1987-12-26
DE3769858D1 (de) 1991-06-13
JPH0577326B2 (ko) 1993-10-26

Similar Documents

Publication Publication Date Title
KR900008384B1 (ko) 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법
EP0311087B1 (en) Identifying semiconductor wafers
US4824254A (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
US6255189B1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern
EP0129915B1 (en) A method of manufacturing an integrated circuit device
JP3566133B2 (ja) 半導体装置の製造方法
US6511897B2 (en) Method of manufacturing semiconductor device as well as reticle and wafer used therein
JPH0722179B2 (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
EP0377101B1 (en) A reference mark structure for guiding the alignment of unfinished semiconductor integrated circuits topographies to successive masks
JPH06252025A (ja) 位置合わせマークの形成方法
JPH03177013A (ja) 半導体装置の製造方法
JP2550671B2 (ja) 半導体装置の製造方法とバーコードリーダ
JPH0666240B2 (ja) 半導体装置の製造方法
KR970000960B1 (ko) 반도체 장치의 제조방법
JPH05175496A (ja) トランジスタの製法
JPH08274178A (ja) 半導体装置の製造方法
JP3066609B2 (ja) 半導体ウエハ
KR100216261B1 (ko) 노광시 정렬방법
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법
JPH05326360A (ja) 半導体装置の製造方法及び製造装置
JPH01170021A (ja) 半導体基板
JPH05129176A (ja) 半導体装置の製造方法
JPH02183511A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021107

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee