TWI412068B - 對準標記及缺陷檢測方法 - Google Patents

Description

對準標記及缺陷檢測方法

本發明是關於一種對準標記，尤指一種利用離子佈值製程所形成的對準標記及利用該對準標記所進行之缺陷檢測方法。

半導體積體電路之製造中要經過很多處理步驟，例如微影、蝕刻及沈積等。在這些步驟中，為了形成所想要之積體電路元件，會使材料重疊或自現層移除。因此各種處理程序中各層之適當對準具有其關鍵性。在目前之半導體製程中大多是利用標示法來測量不同材料層間的對準精確度，標示法係利用一後層上的一特定位置來與一前層上的另一特定位置相比較，例如使後層上之一對準圖案重疊於前層上之另一對準圖案上方，進而利用此二對準圖案來量測後層與前層間的對準精確度。每一個對準圖案中至少應包含一個對準標記，因此藉由量測後層上之對準標記與前層上之對準標記間的距離，即可獲得前層與後層之間的對準偏移量。目前常見的對準標記包括盒內(box-in-box)光學游標與條狀(bar-in-bar)光學游標。

然而，隨著積體電路技術的提昇與需求，其要求尺寸不斷地縮小，而目前已發展出多層結構的晶片。目前在對多 層結構的晶片進行測量與缺陷檢測時通常會採用多種類型的缺陷檢測系統來進行多次的檢測。舉例來說，可先利用一光學缺陷檢測系統來對晶圓進行檢測，然後再以一電子缺陷檢測系統來檢測晶圓，之後再比對兩個系統依據檢測結果而分別產生的缺陷圖譜(defect map)。需注意的是，目前在採用不同類型缺陷檢測系統來進行檢測時，由於座標軸的不同，所產生的數值時常會有偏移(offset)的問題，造成材料層與材料層之間堆疊精度(overlap sensitivity)不佳。

因此本發明之主要目的是提供一種對準標記及利用此對準標記進行缺陷檢測的方法，以改良目前在進行缺陷檢測時容易產生數值偏移的情況。

本發明較佳實施例所揭露的缺陷檢測方法主要包含有下列步驟。首先利用一第一缺陷檢測系統對一晶圓進行一第一缺陷檢測步驟，晶圓上具有至少一對準標記，第一缺陷檢測步驟另包含對準該對準標記，且對準標記係為第一缺陷檢測步驟之參考點(reference point)。然後對晶圓進行一製程，並接著利用一第二缺陷檢測系統對晶圓進行一第二缺陷檢測步驟，第二缺陷檢測步驟另包含對準該對準標記，且對準標記係為第二缺陷檢測步驟之參考點。

本發明另一實施例是揭露一種用於缺陷檢測步驟的對準標記，主要包含有一半導體基底、一N型井設於半導體基底中、一P型摻雜區設於N型井中、一介電層設於該半導體基底上並覆蓋N型井與P型摻雜區以及複數個導電插塞設於介電層中並連接至P型摻雜區。其中，N型井較佳為一N-型井，而P型摻雜區則較佳為一P+摻雜區。

請參照第1圖，第1圖為本發明較佳實施例之一對準標記40之剖面示意圖。如第1圖所示，首先提供一半導體基底42，例如一矽晶圓。然後進行一離子佈植製程，將N型摻質值入半導體基底42中，以形成一N-型井(N-well)44。接著進行另一離子佈植製程，將P型摻質值入所形成的N-型井44中，以於N-型井44中形成一深度較淺的P+摻雜區46。

然後形成一介電層48在半導體基底42上並覆蓋N-型井44與P+摻雜區46。在本實施例中，介電層48可由氧化物、碳化物或氮化物、或低介電常數材料等介電材料或其任意組合所構成。然後形成一圖案化光阻層(圖未示)於介電層48上，並利用此圖案化光阻層當作遮罩進行一蝕刻製程，以於介電層48中形成複數個接觸洞(contact hole)(圖未示)，並同時使各接觸洞貫穿介電層48而暴露出P+摻雜區 46表面。隨後以濺鍍或電鍍的方式分別填入至少一金屬材料於各接觸洞中，以形成複數個接觸插塞(contact plug)50。在本實施例中，接觸插塞50可由鈦、氮化鈦、鎢(W)、鉭、氮化鉭、鋁或銅等金屬導體或其任意組合所構成。至此即完成本發明較佳實施例之一對準標記40。另外，依據本發明之一實施例，接觸插塞50以上的金屬內連線部分，包括接觸插塞50上的第一金屬層(圖未示)、第一接觸洞(圖未示)、第二金屬層(圖未示)與第二接觸洞(圖未示)等均可用來製作出所需的圖案。舉例來說，第一金屬層可為對準標記的圖案，而第一接觸洞可為接觸插塞50的陣列，此皆屬本發明所涵蓋的範圍。

需注意的是，本發明的對準標記40係與一般半導體電晶體的製程相匹配。舉例來說，可在製作PMOS電晶體之N-型井的時後同時在半導體基底42中形成對準標記40的N-型井44，然後在製作PMOS電晶體之源極/汲極區域的時候同時在半導體基底42中形成對準標記40的P+摻雜區。接著於製作MOS電晶體之閘極結構的時候蝕刻並去除對準標記區域的部分多晶矽層，然後再覆蓋MOS電晶體之層間介電層(inter-layer dielectric layer)的同時於N-型井44與P+摻雜區46上沈積一介電層48。隨後於製作MOS電晶體區域的導線(contact)時一同形成對準標記區域的接觸插塞50，且接觸插塞50會直接與P+摻雜區46電性連接， 而形成一個上下導通的結構。另外，本發明的對準標記40較佳是製作在晶圓的切割道上，但不侷限於這個位置，本發明又可依據製程需求任意調整對準標記40所形成的位置，例如，形成於晶片中的角落部位，此皆屬本發明所涵蓋的範圍。

另外，在本實施例中，對準標記40的整體形狀會取決於PN接面的相對位置。舉例來說，本發明在製作N-型井44及P+摻雜區46時，可控制離子佈植製程的佈植區域，並同時調整N型與P型摻質所植入的相對位置與摻雜面積，使PN接面呈現出不同的形狀。請參照第2圖至第5圖，第2圖至第5圖為本發明依據不同製程需求所完成對準標記40之上視圖。如第2圖至第5圖所示，本發明在進行PN接面的離子佈植製程時可依據相關之電晶體的離子井製程與源極/汲極製程來變更光罩佈局以調整N型與P型摻質的植入位置，使對準標記40呈現出滿足至少兩軸向的特徵圖案，例如沿X軸與Y軸的兩長條圖案，或直接形成具有直角(right angle)的形狀，例如一T型對準標記52(如第2圖所示)、一L型對準標記54(如第3圖所示)或一十字形對準標記56(如第4圖所示)。此外，對準標記可同時顯示出包圍接觸插塞50陣列的型態，如第5圖所示之十字形對準標記56。

在製作完成對準標記40後，可分別利用一電子缺陷檢測系統以及一光學檢測系統對對準標記40檢測半導體的相同製程層次或不同製程層次。其中，電子缺陷檢測系統可包含一電子束缺陷檢測儀器(e-beam inspection apparatus, EBI)，而光學檢測系統則包含一由KLA-Tencor公司所提供的光學檢測儀器。

在本實施例中採用電子束來進行缺陷檢測時，對準標記40的確認是靠檢測機台藉由接觸插塞50與介電層48之間的明暗對比來定義對準標記40的所在位置。由於本發明的對準標記40是在半導體基底42中刻意形成一由N-型井44與P+摻雜區46所構成的PN接面，因此在利用電子束進行檢測時，所檢測過的區域會因PN接面之間的電壓反差(voltage contrast)而呈現一發亮狀態(bright state)，使缺陷檢測儀器在進行檢測時更容易辨識對準標記40的所在位置。

此外，本發明更可依據上述形成的對準標記來進行一缺陷檢測方法。舉例來說，可先提供一晶圓，然後以上述製程於晶圓的切割道上形成對準標記，接著利用一光學缺陷檢測系統來對晶圓進行一第一缺陷檢測步驟，例如採用一由KLA-Tencor公司所製作的光學檢測儀器來對此對準標記進行一對準步驟(alignment process)，並依據對準的結果形成一參考點(reference point)，然後再依據此參考點的座 標值(coordinates)來產生一第一缺陷圖譜(defect map)。

接著於第一缺陷檢測步驟完成後，再對晶圓進行所需的半導體製程，且進行的製程可包括由蝕刻製程、微影製程、化學機械研磨製程、植入製程、清洗製程或材料形成製程等所組成的群組。然後利用一電子缺陷檢測系統對晶圓進行一第二缺陷檢測步驟，例如採用一電子束缺陷檢測儀器來對對準標記進行另一對準步驟，並依據對準的結果形成另一參考點。隨後依據參考點的座標值產生一第二缺陷圖譜，並比對第一缺陷檢測步驟所產生的第一缺陷圖譜與第二缺陷檢測步驟所產生的第二缺陷圖譜，找出相對應的缺陷並予以分析。

換句話說，本發明的第一缺陷檢測步驟及第二缺陷檢測步驟即是利用至少兩種不同類型的缺陷檢測儀器來對對準標記進行對準，而且兩個缺陷檢測步驟在進行對準時都會採用相同的對準標記而具有相同的參考點，因此可大幅降低相同缺陷在不同材料層之間座標的偏移。根據本發明之較佳實施例，以此檢測方式進行缺陷檢測後可將材料層之間的堆疊精度大幅提升至約略1微米。

另需注意的是，上述缺陷檢測方法是先以光學缺陷檢測系統對晶圓中的對準標記進行對準而形成一參考點，然後 再以電子缺陷檢測系統對同一個對準標記進行檢測，但不侷阻於這個順序，本發明又可先以電子缺陷檢測系統來進行第一次的缺陷檢測步驟，然後再用光學缺陷檢測系統來進行第二缺陷檢測步驟，此皆屬本發明所涵蓋的範圍。

綜上所述，本發明主要是在一半導體基底中以離子佈植形成N-型井與P+摻雜區，然後在各摻雜區上形成介電層與貫穿介電層的導電插塞，使導電插塞直接接觸P+摻雜區而形成一上、下導通的對準標記。由於對準標記的形狀會取決於PN接面所形成的相對位置，因此本發明在製作N-型井及P+摻雜區時可同時調整N型與P型摻質植入的相對位置與摻雜面積，使對準標記呈現出不同的形狀。

此外，本發明又可依據上述的對準標記來進行一缺陷檢測步驟。依據本發明另一實施例，本發明又可先利用一缺陷檢測系統來對準晶圓中的對準標記並使對準的結果形成一參考點，然後利用另一缺陷檢測系統來對準同一個對準標記，並形成另一參考點。由於兩個缺陷檢測步驟均是以同一個對準標記來形成參考點，因此可大幅降低相同缺陷在不同材料層之間座標的偏移。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範 圍。

10‧‧‧材料層

12‧‧‧材料層

20‧‧‧重疊游標圖案

22‧‧‧對準標記

24‧‧‧對準標記

40‧‧‧對準標記

42‧‧‧半導體基底

44‧‧‧N-型井

46‧‧‧P+摻雜區

48‧‧‧介電層

50‧‧‧接觸插塞

52‧‧‧T型對準標記

54‧‧‧L型對準標記

56‧‧‧十字形對準標記

第1圖為本發明較佳實施例之一對準標記之剖面示意圖。

第2圖為本發明之一T型對準標記之上視圖。

第3圖為本發明之一L型對準標記之上視圖。

第4圖為本發明之一十字形對準標記之上視圖。

第5圖為本發明另一實施例之十字形對準標記之上視圖。

40‧‧‧對準標記

42‧‧‧半導體基底

44‧‧‧N-型井

46‧‧‧P+摻雜區

48‧‧‧介電層

50‧‧‧接觸插塞

Claims (10)

1. 一種缺陷檢測的方法，包含：利用一第一缺陷檢測系統對一晶圓進行一第一缺陷檢測步驟，其中該晶圓上具有至少一對準標記，且該第一缺陷檢測步驟另包含對準該對準標記，並以該對準標記作為該第一缺陷檢測步驟之參考點(reference point)；對該晶圓進行至少一製程；以及利用一第二缺陷檢測系統對該晶圓進行一第二缺陷檢測步驟，該第二缺陷檢測步驟另包含對準該對準標記，且該對準標記係為該第二缺陷檢測步驟之參考點。
2. 如申請專利範圍第1項所述之方法，其中該第一缺陷檢測步驟係為一光學檢測步驟，且該第二檢測步驟係為一電子檢測步驟。
3. 如申請專利範圍第1項所述之方法，其中該製程係選自由蝕刻製程、微影製程、化學機械研磨製程、植入製程、清洗製程與材料形成製程等所組成的群組。
4. 如申請專利範圍第1項所述之方法，其中該對準標記具有至少一直角(right angle)。
5. 如申請專利範圍第1項所述之方法，其中該對準標記係 為一T型對準標記。
6. 如申請專利範圍第1項所述之方法，其中該對準標記係為一L型對準標記。
7. 如申請專利範圍第1項所述之方法，其中該對準標記係為一十字形對準標記。
8. 如申請專利範圍第1項所述之方法，其中該第一缺陷檢測步驟包含取得一第一缺陷圖譜。
9. 如申請專利範圍第8項所述之方法，該第二缺陷檢測步驟包含取得一第二缺陷圖譜。
10. 如申請專利範圍第9項所述之方法，另包含比對該第一缺陷圖譜與該第二缺陷圖譜。