CN110034097B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110034097B
CN110034097B CN201810029725.1A CN201810029725A CN110034097B CN 110034097 B CN110034097 B CN 110034097B CN 201810029725 A CN201810029725 A CN 201810029725A CN 110034097 B CN110034097 B CN 110034097B
Authority
CN
China
Prior art keywords
mark
branch
forming
substrate
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810029725.1A
Other languages
English (en)
Other versions
CN110034097A (zh
Inventor
舒强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810029725.1A priority Critical patent/CN110034097B/zh
Publication of CN110034097A publication Critical patent/CN110034097A/zh
Application granted granted Critical
Publication of CN110034097B publication Critical patent/CN110034097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种半导体结构及其形成方法，方法包括：在器件区形成第一器件结构和第二器件结构，并在所述标记区形成标记结构，所述标记结构具有第一旋转中心，所述标记结构包括多个标记部，所述标记部包括第一支部和第二支部，所述第一支部用于标记第一器件，结构所述第二支部用于标记第二器件结构；在所述器件区上形成图形化的第一图形层，并在所述标记区形成测试标记。所述形成方法能够改善所形成半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体制作工艺中，通常需要在多层膜层上形成图形，以组成具有一定功能的半导体器件。不同膜层的图形之间具有一定的对准关系，通常采取在晶圆上形成套准标记的方法，通过所述套准标记实现对准。
在现有技术中，由于光刻工艺中晶圆偏移矢量或聚焦精度等因素的影响，会使光刻胶在曝光的过程中，导致曝光后的图形发生偏移矢量、旋转、缩放或正交等方面的问题。因此，在形成半导体结构的过程中，需要使用光刻对准标记对形成于同一层光刻胶上的不同单元区之间的曝光误差进行测量，从而保证套刻精度。
然而，现有技术的半导体结构的形成方法较复杂。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够简化半导体结构的形成方法。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括器件面，所述器件面包括器件区和标记区；在所述器件区形成第一器件结构和第二器件结构，并在所述标记区形成标记结构，所述标记结构具有第一旋转中心，所述标记结构绕垂直于所述器件面且经过所述第一旋转中心的直线旋转第一角度后，所形成的结构与标记结构重合，所述第一角度大于零小于或等于180度，所述标记结构包括多个标记部，多个标记部围绕所述第一旋转中心均匀分布，所述标记部包括第一支部和第二支部，同一标记部中第一支部和第二支部为沿垂直于所述第一支部的延伸方向平行排列的条形，在形成所述第一器件结构的过程中形成所述第一支部，在形成所述第二器件结构的过程中，形成所述第二标记；形成所述标记结构之后，在所述器件区上形成图形化的第一图形层，并在所述标记区形成测试标记，在形成所述第一图形层的过程中形成所述测试标记，所述测试标记在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影具有第一偏移矢量。
可选的，单个标记部中第一支部的个数为多个，多个第一支部的延伸方向平行；单个标记部中第二支部的个数为多个，多个第一支部的延伸方向平行。
可选的，单个标记部中第一支部和第二支部在器件面上的投影图形交替排列。
可选的，单个标记部中第一支部的个数为4个～7个；单个标记部中第二支部的个数为4个～7个；相邻第一支部和第二支部中心之间的距离为0.9μm～1.1μm；所述第一支部的宽度为0.45μm～0.55μm；所述第二支部的宽度为0.45μm～0.55μm。
可选的，所述第一支部为矩形，所述第二支部为矩形，所述第一支部与第二支部的宽度相等，且第一支部和第二支部的长度相等。
可选的，形成所述第一图形层和所述测试标记之前，还包括：在所述器件区形成第四器件结构；各标记部还分别包括：第三支部，标记结构中所有标记部中的第三支部用于标记所述第四器件结构；同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的中心共线，同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向。
可选的，单个标记部中所述第三支部的个数为1个～3个。
可选的，所述第一器件结构位于所述器件区衬底中，所述第一支部位于所述衬底中；或者所述第一器件结构位于所述衬底上，所述第一支部位于所述衬底上；所述第二器件结构位于所述器件区衬底中，所述第二支部位于所述衬底中；或者所述第二器件结构位于所述衬底上，所述第二支部位于所述衬底上。
可选的，所述第一支部顶部到所述器件面的距离等于所述第二支部顶部到所述器件面的距离。
可选的，所述第一支部位于所述标记区衬底中，所述第二支部位于所述标记区衬底中；或者，形成所述标记结构之前，还包括：在所述衬底上形成第一功能层；所述第一支部为位于所述第一功能层中的第一开口；第二支部为位于所述第一功能层中的第二开口；形成所述标记结构、第一器件结构和第二器件结构的步骤包括：对所述第一功能层进行刻蚀，在所述标记区第一功能层中形成第一支部，并去除部分器件区第一功能层在所述器件区衬底上形成第一器件结构；对所述第一功能层进行刻蚀，在所述标记区第一功能层中形成第二支部，并去除部分器件区第一功能层，在所述器件区衬底上形成第二器件结构。
可选的，所述标记部中心与所述第一旋转中心的连线垂直于所述第一支部延伸方向；或者，所述标记部中心与所述第一旋转中心的连线平行于所述第一支部延伸方向；或者，所述标记部中心与所述第一旋转中心的连线与所述第一支部延伸方向具有锐角夹角。
可选的，所述测试标记具有第二旋转中心，所述测试标记绕垂直于所述器件面且经过所述第二旋转中心的直线旋转第二角度后，所形成的结构与测试标记重合，所述第二角度大于零小于或等于180度，所述测试标记包括多个测试部，所述测试部绕所述第二旋转中心均匀分布，各测试部包括一个或多个测试支部。
可选的，单个测试标记中测试部的个数与单个标记结构中标记部的个数相等，各测试部分别与各标记部一一对应；单个测试部中测试支部的个数与单个标记部中第一支部和第二支部的个数之和相等，相互对应的测试部和标记部中各测试支部分别与第一支部或第二支部对应；所述测试支部为条形，所述测试支部的延伸方向平行于对应的所述第一支部或第二支部的延伸方向。
可选的，形成所述测试标记和所述第一图形层之后，还包括：检测所述测试标记的中心相对于所述第一旋转中心在沿平行于所述器件面的方向上的第一偏移矢量；根据所述第一偏移矢量获取所述第一图形层的第二偏移矢量；去除所述第一图形层和测试标记；去除所述第一图形和测试标记之后，根据所述第二偏移矢量在所述器件区衬底上形成第二图形层；以所述第二图形层为掩膜，在所述器件区形成第三器件结构；形成所述第三器件结构之后，去除所述第二图形层。
可选的，在所述功能区和器件区衬底上形成第二功能层；所述第一图形层、第二图形层和所述第一标记位于所述第二功能层上；形成所述第三器件结构的步骤包括：以所述第二图形层为掩膜对所述第二功能层进行加工处理，在所述器件区衬底上形成第三器件结构；或者，形成所述第三器件结构的步骤包括：以所述图形层为掩膜对所述器件区衬底进行加工处理，在所述器件区衬底中形成第三器件结构。
可选的，所述加工处理的工艺包括：刻蚀工艺或离子注入工艺。
可选的，所述标记结构的个数大于或等于三个；多个标记结构中至少有三个标记结构的第一旋转中心不共线。
相应的，本发明技术方案还提供一种半导体结构，包括：衬底，所述衬底包括器件面，所述器件面包括器件区和标记区；位于所述器件区的第一器件结构和第二器件结构；位于所述标记区的标记结构，所述标记结构具有第一旋转中心，所述标记结构绕过所述第一旋转中心且垂直于所述器件面的直线旋转第一角度与自身重合，所述第一角度大于零小于等于180度，所述标记结构包括多个标记部，所述标记部包括第一支部和第二支部，所述第一支部为条形，所述第二支部为条形，同一标记部中的第一支部和第二支部的延伸方向相同，且同一标记部中的第一支部和第二支部在所述器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向，标记结构中所有标记中的第一支部用于标记所述第一器件结构，标记结构中所有标记中的第二支部用于标记所述第二器件结构；位于所述衬底标记区的测试标记，所述测试标记在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影具有第一偏移矢量；位于所述衬底器件区的第一图形层。
可选的，所述第一支部顶部到所述器件面的距离等于所述第二支部顶部到所述器件面的距离。
可选的，还包括：位于所述器件区的第四器件结构；各标记部还分别包括：第三支部，所有标记部中的第三支部用于标记所述第四器件结构；同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的中心共线，同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，形成第一图形层和测试标记之前，在所述标记区形成标记结构。所述标记结构中所有的第一支部用于标记所述第一器件结构，所述标记结构中所有的第二支部用于标记所述第二器件结构，由于所述标记结构包括第一支部和第二支部，则所述标记结构的第一旋转中心能够标记所述第一器件结构和第二器件结构的位置。因此，通过测量所述测试标记相对于第一旋转中心的第一偏移矢量，能够获取所述第一图形层相对于第一器件结构和第二器件结构偏移矢量的组合信息，从而能够简化使所述第三器件结构与第一器件结构对准，且与第二器件结构对准的方法，进而能够简化半导体结构的形成方法。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图13是本发明的半导体结构的形成方法一实施例各步骤的结构示意图；
图14是本发明的半导体结构一实施例的结构示意图。
具体实施方式
如背景技术所述，现有技术形成的半导体结构的套刻精度较低。
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100包括器件区B和标记区A；在所述器件区B衬底100中形成第一有源区101，并在所述标记区A衬底中形成第一标记11；在所述器件区B衬底100中形成第二有源区102，并在所述标记区A衬底100中形成第二标记12。
请参考图2和图3，图3是图2沿切割线C-C’在所述器件区B和标记区A衬底100上形成栅极层110；在所述器件区B和标记区A栅极层110上形成光阻层；对所述光阻层进行曝光处理，在所述器件区B栅极层110上形成图形化的光刻胶111，并在所述标记区A栅极层上形成第三标记20。
后续以所述光刻胶111为掩膜对所述栅极层110进行刻蚀，形成栅极结构。
其中，所述第三标记20与所述光刻胶111通过同一曝光处理形成，所述光刻胶111用作形成栅极结构的掩膜，因此，所述第三标记20能够用于标记所述栅极结构的位置，通过检测所述第三标记20与第一标记11的位置关系，能够获取所述栅极结构与第一有源区101之间的位置关系；通过检测所述第三标记20与第二标记12之间的位置关系，能够获取所述栅极结构与第二有源区102之间的位置关系，从而能够减小栅极结构的偏移矢量。
对所述栅极层110进行刻蚀之前，所述形成方法还包括：检测所述第三标记20的中心相对于所述第一标记11的中心的第一偏移矢量；检测所述第三标记20的中心相对所述第二标记12的中心的第二偏移矢量；根据所述第一偏移矢量和第二偏移矢量获取所述第三标记20的第三偏移矢量；根据所述第三偏移矢量调整所述光刻胶111的位置。由此可见，所述形成方法需要对第一偏移矢量和第二偏移矢量均进行测量，才能获取所述第三偏移矢量，导致所述半导体结构的形成方法较复杂。
为了解决上述问题，本发明提供一种半导体结构的形成方法，包括：在器件区形成第一器件结构和第二器件结构，并在所述标记区形成标记结构，所述标记结构具有第一旋转中心，所述标记结构包括多个标记部，所述标记部包括第一支部和第二支部，所述第一支部用于标记第一器件，结构所述第二支部用于标记第二器件结构。所述形成方法能够改善所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图12是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图4，提供衬底200，所述衬底200包括器件面，所述器件面包括器件区N和标记区M。
所述衬底200的材料为硅、锗、硅锗、绝缘体上硅、绝缘体上锗或绝缘体上硅锗等半导体结构。
在所述器件区形成第一器件结构和第二器件结构，并在所述标记区形成标记结构，所述标记结构具有第一旋转中心，所述标记结构绕垂直于所述器件面且经过所述第一旋转中心的直线旋转第一角度后，所形成的结构与标记结构重合，所述第一角度大于零小于或等于180度，所述标记结构包括多个标记部，多个标记部围绕所述第一旋转中心均匀分布，所述标记部包括第一支部和第二支部，同一标记部中第一支部和第二支部为沿垂直于所述第一支部的延伸方向平行排列的条形，在形成所述第一器件结构的过程中形成所述第一支部，在形成所述第二器件结构的过程中，形成所述第二标记。
本实施例中，形成所述第一器件结构201、第二器件结构202和标记结构的步骤如图5至图8所示。
请参考图5和图6，图6是图5的俯视图，图5是图6沿切割线1-2的剖面图，在所述衬底200器件区N形成所述第一器件结构201，并在所述衬底200标记区M形成第一支部211，所述第一支部211为条形。
本实施例中，所述第一器件结构201用作半导体结构的有源区。所述第一器件结构201位于所述器件区N衬底200中。在其他实施例中，所述第一器件结构用作半导体结构的栅极，所述第一器件结构位于所述衬底上。
本实施例中，单个支部结构中所有标记部中的第一支部211构成第一标记。所述第一标记用于标记所述第一器件结构201的位置。
如果所述标记结构中的标记部的个数过少，不利于确定所述标记结构的旋转中心；如果所述标记结构中的标记部的个数过多，容易增加工艺难度。标记结构中的所述标记部的个数为3～8个。
具体的，本实施例中，所述标记结构中的所述标记部的个数为四个，所述第一旋转角为90度。四个所述标记部呈中心对称分布。在其他实施例中，标记结构中的标记部的个数为其他值。
本实施例中，单个标记部中第一支部211的个数为多个。在其他实施例中，单个标记部的个数可以为一个。
本实施例中，同一标记部中第一支部211的延伸方向平行，且同一标记部中第一支部211的排列方向垂直于第一支部211的延伸方向。
如果每个标记部中第一支部211的个数过多，容易降低所形成半导体结构的集成度；如果每个标记部中第一支部211的个数过少，不利于后续测量第一偏移矢量。具体的，每个标记部中第一支部211的个数为4个～7个。本实施例中，每个标记部中第一支部211的个数为5个。
本实施例中，所述第一支部211为长方形。
如果同一标记部中相邻第一支部211之间的距离过大，或者第一支部211的宽度过大，容易降低所形成半导体结构的集成度；如果同一标记部中相邻第一支部211之间的距离过小，或者第一支部211的宽度过小，容易增加第一刻蚀和第二刻蚀的工艺难度。具体的，本实施例中，同一标记部中相邻第一支部211之间的距离为1.8μm～202μm；所述第一支部211宽度为0.45μm～0.55μm。
如果所述第一支部211的长度过大，容易降低半导体结构的集成度；如果所述第一支部211的长度过小，不利于后续检测第一偏移矢量。具体的，所述第一支部211的长度为0.9μm～1.1μm。
本实施例中，所述第一标记中心与单个标记部中心的连线与所述第一支部211的延伸方向具有锐角夹角，具体的，所述第一标记中心与单个标记部中心的连线与所述第一支部的延伸方向之间的夹角为45°。
在其他实施例中，所述第一标记中心与单个标记部中心的连线与所述第一支部的延伸方向之间的夹角为30°、60°或其他角度；或者，所述第一标记中心与单个标记部中心的连线与所述第一支部的延伸方向垂直；或者，所述第一标记中心与单个标记部中心的连线与所述第一支部的延伸方向平行。
本实施例中，所述第一标记为位于所述衬底200中的开口。在其他实施例中，所述第一标记还可以为位于所述衬底表面的凸出部。
形成所述第一器件结构201和第一标记的步骤包括：在所述衬底200上形成图形化的第一掩膜层，所述第一掩膜层暴露出部分器件区N器件面以及部分标记区M器件面；以所述第一掩膜层为掩膜对所述器件区N衬底200进行第一离子注入，在所述衬底200中注入第一离子，形成第一器件结构201；以所述第一掩膜层为掩膜对所述第二标记区M衬底进行第一刻蚀，在所述器件区N衬底200中形成第一支部211。
形成所述掩膜层的步骤包括：在所述衬底200上形成第一初始掩膜层；在所述第一初始掩膜层上形成图形化的第一光刻胶；以所述第一光刻胶为掩膜对所述第一初始掩膜层进行刻蚀，形成第一掩膜层。
所述第一离子注入之前，还包括：在所述标记区M衬底200上形成第一图形膜，所述第一离子注入还以所述第一图形膜为掩膜；所述第一离子注入之后，去除所述第一图形膜。
所述第一刻蚀之前，还包括：在所述器件区N衬底200上形成第二图形膜，所述第一刻蚀还以所述第二图形膜为掩膜；所述第一刻蚀之后，去除所述第二图形膜。
所述第一离子注入用于在衬底200中注入第一离子，从而增加所述衬底200的导电性能。本实施例中，所述第一离子为P型离子，例如：硼离子或BF2 +离子；或者，所述第一离子为N型离子，例如磷离子或砷离子。
在其他实施例中，所述栅极位于所述衬底上。形成所述第一器件结构的步骤包括：在所述衬上形成第一功能层；对所述第一功能层进行刻蚀，在所述衬底器件区上形成第一器件结构。所述第一器件结构用于形成栅极。
或者，所述第一器件结构还可以为位于所述衬底中的第一掺杂层。所述第一掺杂在层用于形成MOS晶体管的源区或漏区；或者所述第一掺杂层用于形成二极管的正极或负极；或者所述第一掺杂层用于形成三极管的基极、集电极或发射极。所述第一器件还可以为位于所述衬底中的第一隔离结构，所述第一隔离结构用于实现器件区中不同区域之间的隔离。
在其他实施例中，所述第一支部位于所述衬底上，所述第一器件结构位于所述衬底上。形成所述第一标记和第一器件结构的步骤包括：在所述衬底上形成第一器件层；对所述第一器件层进行刻蚀，去除部分器件区第一器件层，并去除部分标记区第一器件层，在所述器件区衬底上形成第一器件结构，并在所述标记区衬底上形成第一标记。
或者，形成所述标记结构之前，所述形成方法还包括：在所述衬底上形成第一功能层；所述第一支部为位于所述第一功能层中的第一开口。具体的，形成所述第一标记的步骤包括：对所述标记区第一功能层进行刻蚀，在所述标记区第一功能层中形成第一开口。形成所述第一器件结构的步骤包括：对所述标记区第一功能层进行刻蚀的过程中还对所述器件区第一功能层进行刻蚀，去除部分器件区第一功能层，形成第一器件结构。所述第一器件结构用作所形成半导体结构的栅极。
请参考图7和图8，图7是图8沿切割线3-4的剖面图，在所述器件区N形成第二器件结构202，并在所述衬底200标记区M形成第二支部212，同一标记部中第一支211部和第二支部212为沿垂直于所述第一支部211的延伸方向平行排列的条形。
本实施例中，所述第二器件结构202位于所述衬底200器件区N中，所述第二器件结构202用作所形成半导体结构的有源区。在其他实施例中，所述第二器件结构还可以位于所述衬底上。
形成所述第二器件结构202的步骤包括：在所述衬底200上形成图形化的第二光刻胶，所述第二光刻胶暴露出部分器件区N器件面；以所述第二光刻胶为掩膜对所述衬底200进行第二离子注入，在所述衬底200中注入第二离子，形成第二器件结构202。
所述第二离子注入用于在衬底200中注入第二离子，从而增加所述衬底200的导电性能。本实施例中，所述第二离子为P型离子，例如：硼离子或BF2 +离子；或者，所述第二离子为N型离子，例如磷离子或砷离子。
在其他实施例中，所述栅极位于所述衬底上。形成所述第二器件结构的步骤包括：在所述衬底上形成第二功能层；对所述第二功能层进行刻蚀，在所述衬底器件区上形成第二器件结构。所述第二器件结构用于形成栅极。
或者，所述第二器件结构还可以为位于所述衬底中的第二掺杂层。所述第二掺杂在层用于形成MOS晶体管的源区或漏区；或者所述第二掺杂层用于形成二极管的正极或负极；或者所述掺杂层用于形成三极管的基极、集电极或发射极。所述第二器件还可以为位于所述衬底中的第二隔离结构，所述第二隔离结构用于实现器件区中不同区域之间的隔离。
本实施例中，所述第二器件结构202与所述第一器件结构201接触。在其他实施例中，所述第二器件结构可以与所述第一器件结构不接触。
本实施例中，所述标记结构中所有标记部中的第二支部212构成第二标记。所述第二标记用于标记所述第二器件结构202的位置。
本实施例中，形成所述第二器件结构202的过程中通过使所述第一标记与第二标记进行对准，从而控制所述第二器件结构202的位置。
本实施例中，单个标记部中第二支部212的个数为多个。在其他实施例中，单个标记部中第二支部的个数为可以为一个。
本实施例中，同一标记部中第二支部212的延伸方向平行，且同一标记部中第二支部212的排列方向垂直于第二支部212的延伸方向。
如果每个标记部中第二支部212的个数过多，容易降低所形成半导体结构的集成度；如果每个标记部中第二支部212的个数过少，不利于后续测量第一偏移矢量。具体的，每个标记部中第二支部212的个数为4个～7个。本实施例中，每个标记部中第二支部212的个数为5个。
本实施例中，所述第二支部212为长方形。
如果同一标记部中相邻第二支部212之间的距离过大，或者第二支部212的宽度过大，容易降低所形成半导体结构的集成度；如果同一标记部中相邻第二支部212之间的距离过小，或者第二支部212的宽度过小，容易增加第一刻蚀和第二刻蚀的工艺难度。具体的，本实施例中，同一标记部中相邻第二支部212之间的距离为1.8μm～202μm；所述第二支部212宽度为0.45μm～0.55μm。
如果所述第二支部212的长度过大，容易降低半导体结构的集成度；如果所述第二支部212的长度过小，不利于后续检测第一偏移矢量。具体的，所述第二支部212的长度为0.9μm～1.1μm。
本实施例中，所述第二标记中心与单个标记部中心的连线与所述第二支部212的延伸方向具有锐角夹角，具体的，所述第一标记中心与单个标记部中心的连线与所述第二支部212的延伸方向之间的夹角为45°。在其他实施例中，所述第二标记中心与单个标记部中心的连线与所述第二支部的延伸方向之间的夹角为30°、60°或其他角度。
所述第二标记中心与单个标记部中心的连线与所述第二支部的延伸方向垂直；或者，所述第二标记中心与单个标记部中心的连线与所述第二支部的延伸方向平行。
本实施例中，同一标记部中的第一支部211与第二支部212交替排列。且相邻第一支部211与第二支部212之间的距离相等，则本实施例中，相邻第一支部211和第二支部212之间的距离为0.45μm～5.5μm。
本实施例中，所述第二支部212为长方形。
本实施例中，所述第二支部212与所述第一支部211不接触。在其他实施例中，所述第二支部与第一支部的方向可以接触。
本实施例中，所述第二标记为位于所述衬底200中的开口。在其他实施例中，所述第二标记还可以为位于所述衬底表面的凸出部。
形成所述第二器件结构202和第二标记的步骤包括：在所述衬底200上形成图形化的第二掩膜层，所述第二掩膜层暴露出部分器件区N器件面以及部分标记区M器件面；以所述第二掩膜层为掩膜对所述器件区N衬底200进行第二离子注入，在所述衬底200中注入第二离子，形成第二器件结构202；以所述第二掩膜层为掩膜对所述标记区M衬底200进行第二刻蚀，在所述器件区N衬底200中形成第二支部212。
形成所述掩膜层的步骤包括：在所述衬底200上形成第二初始掩膜层；在所述第二初始掩膜层上形成图形化的第二光刻胶；以所述第二光刻胶为掩膜对所述第二初始掩膜层进行刻蚀，形成第二掩膜层。
在其他实施例中，所述第二支部位于所述衬底上，所述第二器件结构位于所述衬底上。形成所述第二标记和第二器件结构的步骤包括：在所述衬底上形成第二器件层；对所述第二器件层进行刻蚀，去除部分器件区第二器件层，并去除部分标记区第二器件层，在所述器件区衬底上形成第二器件结构，并在所述标记区衬底上形成第二标记。
或者，形成所述标记结构之前，所述形成方法还包括：在所述衬底上形成第一功能层；所述第二支部为位于所述第一功能层中的第二开口。具体的，形成所述第二标记的步骤包括：对所述标记区第一功能层进行刻蚀，在所述标记区第一功能层中形成第二开口。形成所述第二器件结构的步骤包括：对所述第一功能层进行刻蚀的过程中还对所述器件区第一功能层进行刻蚀，去除部分器件区第一功能层形成第二器件结构。所述第二器件结构用作所形成半导体结构的栅极。
本实施例中，所述第一支部211顶部到所述器件面的距离等于所述第二支部212顶部到所述器件面的距离。所述第一支部211顶部到所述器件面的距离等于所述第二支部212顶部到所述器件面的距离，则述第一支部211和第二支部212位于同一半导体层中，则在后续测量第一偏移矢量的过程中，所述第一支部211和第二支部212之间的半导体材料不容易影响测量结果，从而能够增加测量精度。
所述标记结构的个数大于或等于三个，多个标记结构中至少有三个标记结构的第一旋转中心不共线。
所述标记结构的个数大于或等于三个，多个标记结构中至少有三个标记结构的第一旋转中心不共线，则多个标记结构的第一旋转中心能够确定后续第二图形层中图形的放大、缩小、旋转以及沿平行于所述器件面的任一方向上的平移。
在其他实施例中，形成所述第一图形层和所述测试标记之前，还包括：在所述器件区形成第四器件结构；各标记部还分别包括：第三支部，标记结构中所有标记部中的第三支部用于标记所述第四器件结构；同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的中心共线，同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向。
请参考图9，在所述衬底200上形成第二功能层220。
所述第二功能层220用于后续形成第三器件结构。
本实施例中，后续形成的第三器件结构位于所述衬底200上，则后续形成所述第一图形层和第三标记之前，还包括：在所述衬底200上形成第二功能层220。在其他实施例中，所述第三器件结构还可以位于所述衬底中，所述形成方法不包括形成所述第二功能层的步骤。
本实施例中，所述第二功能层220的材料为多晶硅或金属。
请参考图10和图11，所述图10是图11沿切割线5-6的剖面图，图10是图11的俯视图，图11中忽略了功能层220，在所述器件区N上形成图形化的第一图形层230，并在形成所述第一图形层230的过程中在所述标记区M形成测试标记213，所述测试标记213在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影具有第一偏移矢量。
通过使所述测试标记213在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影的第一偏移矢量，能够确定所述第一图形层230向对于第一器件结构201和第二器件结构202的位置，从而能够使所述第三器件结构240与所述第一器件结构201和第二器件结构202对准，从而能够改善所形成半导体结构的性能。
需要说明的是，所述标记结构中所有的第一支部211用于标记所述第一器件结构201，所述标记结构中所有的第二支部212用于标记所述第二器件结构202，由于所述标记结构包括第一支部211和第二支部212，则所述标记结构的第一旋转中心能够标记所述第一器件和第二器件的位置。因此，通过测量所述测试结构与第一旋转中心的偏移矢量，能够获取所述第一图形层230相对于第一器件结构201和第二器件结构202偏移矢量的组合信息，从而能够简化使所述第三器件结构240与第一器件结构201对准，且与第二器件结构202对准的方法，进而能够简化半导体结构的形成方法。
本实施例中，所述第一图形层230位于所述衬底200上；所述测试标记213位于所述衬底200上。
形成所述第一图形层230和测试标记213之后，所述形成方法还包括：检测所述测试标记213中心相对于所述第一旋转中心在沿平行于所述器件面的方向上的第一偏移矢量；根据所述第一偏移矢量获取所述第一图形层230的第二偏移矢量；去除所述第一图形层230和测试标记213；去除所述第一图形层230和测试标记213之后，根据所述第二偏移矢量在所述器件区N衬底200上形成第二图形层。
在其他实施例中，形成所述第二图形层的过程中，在所述标记区M衬底上形成矫正测试标记，所述矫正测试标记在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影的偏移矢量小于设计要求所允许的误差值。形成第二图形层之前，还包括重复形成所述第一图形层和测试表面的步骤，逐渐减小所述第二偏移矢量至第二偏移矢量小于或等于设计要求所允许的误差值，当所述第二偏移矢量小于或等于预设值时的第一图形层为第二图形层，测试标记为矫正测试标记。
形成所述第一图形层230和测试标记213的步骤包括：在所述衬底200上形成初始图形膜；通过光罩对所述初始图形膜进行第一曝光处理，去除部分标记区M初始图形膜和部分器件区N初始图形膜，形成第一图形层230和测试标记。
所述测试标记213与所述第一图形层230通过同一曝光处理形成，所述第一图形层230用于检测所述第一图形层230相对于第一器件结构和第二器件结构的偏移矢量，因此所述测试标记213能够标记后续形成的第三器件结构的位置。
本实施例中，所述测试标记213为第一曝光处理之后，位于所述标记区M上的剩余的初始图形膜。在其他实施例中，后续形成的第三器件结构为位于所述第二功能层或衬底中的第三开口，则所述测试标记为位于所述标记区初始图形膜中的第四开口。
所述测试标记213的个数与标记结构的个数相同。
本实施例中，通过多个所述标记结构的第一旋转中心与相应测试标记213中心之间的多个第一偏移矢量，能够获取第一图形层的第二偏移矢量，如果所述第二偏移矢量大于设计要求所允许的误差值，则形成第二图形层的方法包括：去除所述第一图形层230；去除所述第一图形层2230之后，根据所述第二偏移矢量在所述器件区N衬底200上形成第二图形层。
根据所述第二偏移矢量在所述器件区N衬底200上形成第二图形层的步骤包括：在所述衬底200上形成初始图形层；根据所述第二偏移矢量，调节所述光罩的位置；调节所述光罩的位置之后，通过所述光罩对所述初始图形层进行第二曝光处理，形成第二图形层和矫正测试标记。
如果所述第二偏移矢量小于设计要求所允许的误差值，则所述第一图形层即为所述第二图形层。
所述标记结构的个数大于等于3个，通过多个所述标记结构的第一旋转中心相对于相应测试标记213中心之间的多个第一偏移矢量，能够确定所述图形膜中图形沿平行于所述器件面任一方向上的平移、旋转、放大和缩小。所述第二偏移矢量包括所述平移、旋转、放大和缩小。
本实施例中，所述第三测试标记213与所述标记结构为相似图形。
具体的，所述测试标记213具有第二旋转中心，所述测试标记213绕垂直于所述器件面且经过所述第二旋转中心的直线旋转第二角度后，所形成的结构与测试标记213重合，所述第二角度大于零小于或等于180度，所述测试标记213包括多个测试部，所述测试部绕所述第二旋转中心均匀分布，各测试部包括一个或多个测试支部。
所述测试部的个数为3个～8个，具体的，本实施例中，所述测试标记213中测试部的个数为四个。
本实施例中，单个测试部中测试支部的个数为多个。
本实施例中，所述测试支部为长方形。所述测试支部与第一支部211的形状和尺寸相同。在其他实施例中，所述测试支部与第一支部的形状和尺寸不相同。
单个测试标记213中测试部的个数与单个标记结构中标记部的个数相等，各测试部分别与各标记部一一对应；单个测试部中测试支部的个数与单个标记部中第一支部211和第二支部212的个数之和相等，相互对应的测试标记和标记部中测试支部分别与第一支部211或第二支部212对应。
所述标记区包括多个子标记区，任一一个子标记区绕垂直于所述器件面且过标记区中心的直线旋转第一角度与另一标记区重合。所述子标记区的个数与所述标记结构中标记部的个数相同。标记结构中的多个标记部分别位于所述多个子标记区；测试标记中的多个测试部分别位于多个子标记区；各测试标分别与各标记部一一对应指的是相互对应的标记部和测试部位于同一子标记区。
相互对应的测试部和标记部中测试支部分别与第一支部211或第二支部212对应指的是：测试支部与相对应的第一支部211或第二支部212位于同一子标记区，且测试支部的中心与相对应的第一支部211中心或第二支部212中心的连线平行于所述第一支部211的延伸方向。
本实施例中，所述测试支部为条形，所述测试支部的延伸方向平行于相应的所述标记部中第一支部211的延伸方向。在其他实施例中，所述测试支部的延伸方向与相应的所述第一支部或第二支部的延伸具有夹角。
请参考图12和图13，图12是图13沿切割线7-8的剖面图，图12是在图10基础上的后续步骤示意图，以所述第二图形层为掩膜，在所述器件区N形成第三器件结构240。
本实施例中，所述第三器件结构240用作晶体管的栅极。在其他实施例中，所述第一器件结构为第一掺杂层，所述第二器件结构为第二掺杂层；或者，所述第一器件结构为位于所述衬底中的第一有源区；所述第二器件结构用于形成位于衬底上的栅极；所述第三器件为位于所述第二功能层中的第三开口，所述第三开口用于容纳插塞，所述插塞用于实现所述第一器件和第二器件与外部电路的电连接。
本实施例中，所述形成方法还包括：在所述衬底200标记区M上形成第三标记214，所述第三标记214用于标记所述第三器件结构240。
形成第三器件结构240和第三标记214的步骤包括：以所述第二图形层和所述测试标记213为掩膜对所述功能层进行刻蚀，形成所述第三器件结构240和第三标记214。
继续参考图12和图13，形成所述第三器件结构240之后，去除所述第二图形层和测试标记213。
去除所述第二图形层和测试标记213的工艺包括灰化工艺。
所述形成方法还包括：形成覆盖所述衬底、第一器件结构、第二器件结构、第三器件结构和标记结构的介质层；在所述介质层中形成接触孔，所述接触孔底部暴露出所述第三器件结构；在所述接触孔中形成器件插塞。
所述器件插塞用于实现所述第三器件结构与外部电路的电连接。
在形成所述接触孔的过程中，通过所述第三标记，使所述接触孔与所述第三器件结构对准。
继续参考图11和图12，本发明实施例还提供一种半导体结构包括：衬底200，所述衬底200包括器件面，所述器件面包括器件区N和标记区M；
位于所述器件区N的第一器件结构201和第二器件结构202；
位于所述标记区M的标记结构，所述标记结构具有第一旋转中心，所述标记结构绕过所述第一旋转中心且垂直于所述器件面的直线旋转第一角度与自身重合，所述第一角度大于零小于或等于180度，所述标记结构包括多个标记部，所述标记部包括第一支部211和第二支部212，所述第一支部211为条形，所述第二支部212为条形，同一标记部中的第一支部211和第二支部212的延伸方向相同，且同一标记部中的第一支部211和第二支部212在所述器件面上的投影图形的排列方向垂直于所述第一支部211的延伸方向，标记结构中所有标记中的第一支部211用于标记所述第一器件结构201，标记结构中所有标记中的第二支部212用于标记所述第二器件结构202；位于所述衬底200器件区N的第三器件结构240；位于所述衬底200标记区M的测试标记，所述测试标记在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影具有第一偏移矢量；位于所述衬底200器件区N的第一图形层230。
本实施例中，所述第一支部211顶部到所述器件面的距离等于所述第二支部212顶部到所述器件面的距离。
在其他实施例中，所述半导体结构还包括：位于所述器件区的第四器件结构；各标记部还分别包括：第三支部，所有标记部中的第三支部用于标记所述第四器件结构；同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的中心共线，同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向。
本实施例中的半导体结构由图4至图11所示的实施例的形成方法形成，在此不多做赘述。
图14是本发明半导体结构一实施例的结构示意图。
请参考图14，本实施例与图4至图13所示的半导体结构的形成方法形成的半导体结构的相同之处，在此不做赘述。不同之处在于：
本实施例中，所述半导体结构还包括：位于所述器件区N的第四器件结构303；各标记部还分别包括：第三支部313，所有标记部中的第三支部313用于标记所述第四器件结构303；同一标记部中的所述第一支部211、第二支部212和第三支部313在所述器件面上的投影图形的排列方向垂直于所述第一支部211在所述器件面上的投影图形的延伸方向。
本实施例中，所述第三支部313、第二支部212和第一支部211均位于所述衬底200中。
本实施例中，所述第三支部313、第二支部212和第一支部211在器件面上的投影图形的中心共线，所述第三支部313、第二支部212和第一支部211在器件面上的投影图形的排列方向平行于所述第一支部211的延伸方向。
本实施例中，所述第四器件的个数为1个～3个，例如2个。相应的，单个标记部中所述第三支部313的个数为1个～3个。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括器件面，所述器件面包括器件区和标记区；
在所述器件区形成第一器件结构和第二器件结构，并在所述标记区形成标记结构，所述标记结构具有第一旋转中心，所述标记结构绕垂直于所述器件面、且经过所述第一旋转中心的直线旋转第一角度后，所形成的结构与标记结构重合，所述第一角度大于零小于或等于180度，所述标记结构包括多个标记部，多个标记部围绕所述第一旋转中心均匀分布，所述标记部包括第一支部和第二支部，同一标记部中第一支部和第二支部为沿垂直于所述第一支部的延伸方向平行排列的条形，在形成所述第一器件结构的过程中形成所述第一支部，在形成所述第二器件结构的过程中，形成所述第二支部；
形成所述标记结构之后，在所述器件区上形成图形化的第一图形层，并在形成所述第一图形层的过程中在所述标记区形成测试标记，所述测试标记在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影具有第一偏移矢量。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，单个标记部中第一支部的个数为多个，多个第一支部的延伸方向平行；单个标记部中第二支部的个数为多个，多个第一支部的延伸方向平行。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，单个标记部中第一支部和第二支部在器件面上的投影图形交替排列。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，单个标记部中第一支部的个数为4个～7个；单个标记部中第二支部的个数为4个～7个；相邻第一支部和第二支部中心之间的距离为0.9μm～1.1μm；所述第一支部的宽度为0.45μm～0.55μm；所述第二支部的宽度为0.45μm～0.55μm。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一支部为矩形，所述第二支部为矩形，所述第一支部与第二支部的宽度相等，且第一支部和第二支部的长度相等。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一图形层和所述测试标记之前，还包括：在所述器件区形成第四器件结构；各标记部还分别包括：第三支部，标记结构中所有标记部中的第三支部用于标记所述第四器件结构；同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的中心共线，同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，单个标记部中所述第三支部的个数为1个～3个。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一器件结构位于所述器件区衬底中，所述第一支部位于所述衬底中；或者所述第一器件结构位于所述衬底上，所述第一支部位于所述衬底上；
所述第二器件结构位于所述器件区衬底中，所述第二支部位于所述衬底中；或者所述第二器件结构位于所述衬底上，所述第二支部位于所述衬底上。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一支部顶部到所述器件面的距离等于所述第二支部顶部到所述器件面的距离。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一支部位于所述标记区衬底中，所述第二支部位于所述标记区衬底中；
或者，形成所述标记结构之前，还包括：在所述衬底上形成第一功能层；所述第一支部为位于所述第一功能层中的第一开口；第二支部为位于所述第一功能层中的第二开口；
形成所述标记结构、第一器件结构和第二器件结构的步骤包括：对所述第一功能层进行刻蚀，在所述标记区第一功能层中形成第一支部，并去除部分器件区第一功能层在所述器件区衬底上形成第一器件结构；对所述第一功能层进行刻蚀，在所述标记区第一功能层中形成第二支部，并去除部分器件区第一功能层，在所述器件区衬底上形成第二器件结构。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述标记部的中心与所述第一旋转中心的连线垂直于所述第一支部延伸方向；或者，所述标记部的中心与所述第一旋转中心的连线平行于所述第一支部延伸方向；或者，所述标记部的中心与所述第一旋转中心的连线与所述第一支部延伸方向具有锐角夹角。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述测试标记具有第二旋转中心，所述测试标记绕垂直于所述器件面、且经过所述第二旋转中心的直线旋转第二角度后，所形成的结构与测试标记重合，所述第二角度大于零小于或等于180度，所述测试标记包括多个测试部，所述测试部绕所述第二旋转中心均匀分布，各测试部包括一个或多个测试支部。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，单个测试标记中测试部的个数与单个标记结构中标记部的个数相等，各测试部分别与各标记部一一对应；单个测试部中测试支部的个数与单个标记部中第一支部和第二支部的个数之和相等，相互对应的测试部和标记部中各测试支部分别与第一支部或第二支部对应；
所述测试支部为条形，所述测试支部的延伸方向平行于对应的所述第一支部或第二支部的延伸方向。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述测试标记和所述第一图形层之后，还包括：检测所述测试标记的中心相对于所述第一旋转中心在沿平行于所述器件面的方向上的第一偏移矢量；根据所述第一偏移矢量获取所述第一图形层的第二偏移矢量；去除所述第一图形层和测试标记；去除所述第一图形和测试标记之后，根据所述第二偏移矢量在所述器件区衬底上形成第二图形层；以所述第二图形层为掩膜，在所述器件区形成第三器件结构；形成所述第三器件结构之后，去除所述第二图形层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，在所述标记区和器件区衬底上形成第二功能层；所述第一图形层、第二图形层和所述测试标记位于所述第二功能层上；
形成所述第三器件结构的步骤包括：以所述第二图形层为掩膜对所述第二功能层进行加工处理，在所述器件区衬底上形成第三器件结构；
或者，形成所述第三器件结构的步骤包括：以所述图形层为掩膜对所述器件区衬底进行加工处理，在所述器件区衬底中形成第三器件结构。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述加工处理的工艺包括：刻蚀工艺或离子注入工艺。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述标记结构的个数大于或等于三个；多个标记结构中至少有三个标记结构的第一旋转中心不共线。
18.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括器件面，所述器件面包括器件区和标记区；
位于所述器件区的第一器件结构和第二器件结构；
位于所述标记区的标记结构，所述标记结构具有第一旋转中心，所述标记结构绕过所述第一旋转中心且垂直于所述器件面的直线旋转第一角度与自身重合，所述第一角度大于零小于等于180度，所述标记结构包括多个标记部，所述标记部包括第一支部和第二支部，所述第一支部为条形，所述第二支部为条形，同一标记部中的第一支部和第二支部的延伸方向相同，且同一标记部中的第一支部和第二支部在所述器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向，标记结构中所有标记中的第一支部用于标记所述第一器件结构，标记结构中所有标记中的第二支部用于标记所述第二器件结构；
位于所述衬底的标记区的测试标记，所述测试标记在所述器件面的投影图形中心相对于所述第一旋转中心在器件面的投影具有第一偏移矢量；
位于所述衬底的器件区的第一图形层。
19.如权利要求18所述的半导体结构，其特征在于，所述第一支部顶部到所述器件面的距离等于所述第二支部顶部到所述器件面的距离。
20.如权利要求18所述的半导体结构，其特征在于，还包括：位于所述器件区的第四器件结构；各标记部还分别包括：第三支部，所有标记部中的第三支部用于标记所述第四器件结构；同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的中心共线，同一标记部中的第一支部、第二支部和第三支部在器件面上的投影图形的排列方向垂直于所述第一支部的延伸方向。
CN201810029725.1A 2018-01-12 2018-01-12 半导体结构及其形成方法 Active CN110034097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810029725.1A CN110034097B (zh) 2018-01-12 2018-01-12 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810029725.1A CN110034097B (zh) 2018-01-12 2018-01-12 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110034097A CN110034097A (zh) 2019-07-19
CN110034097B true CN110034097B (zh) 2021-02-02

Family

ID=67234259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810029725.1A Active CN110034097B (zh) 2018-01-12 2018-01-12 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110034097B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110488575A (zh) * 2019-08-26 2019-11-22 上海华力集成电路制造有限公司 监控mosfet栅极线端切割工艺波动的方法
CN114200780B (zh) * 2020-05-29 2023-07-04 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910847A (en) * 1996-02-15 1999-06-08 U.S. Philips Corporation Method of determining the radiation dose in a lithographic apparatus
US6172409B1 (en) * 1997-06-27 2001-01-09 Cypress Semiconductor Corp. Buffer grated structure for metrology mark and method for making the same
CN101286013A (zh) * 2007-03-27 2008-10-15 Asml荷兰有限公司 校准量测工具的衬底及其形成方法以及量测工具校准方法
CN202093317U (zh) * 2011-03-14 2011-12-28 张雯 基于机器视觉对准的高精度对准标记结构
CN104795383A (zh) * 2014-01-20 2015-07-22 中芯国际集成电路制造(上海)有限公司 对准标记、对准标记的检测方法和对准标记检测装置
CN105702662A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 套准标记及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910847A (en) * 1996-02-15 1999-06-08 U.S. Philips Corporation Method of determining the radiation dose in a lithographic apparatus
US6172409B1 (en) * 1997-06-27 2001-01-09 Cypress Semiconductor Corp. Buffer grated structure for metrology mark and method for making the same
CN101286013A (zh) * 2007-03-27 2008-10-15 Asml荷兰有限公司 校准量测工具的衬底及其形成方法以及量测工具校准方法
CN202093317U (zh) * 2011-03-14 2011-12-28 张雯 基于机器视觉对准的高精度对准标记结构
CN104795383A (zh) * 2014-01-20 2015-07-22 中芯国际集成电路制造(上海)有限公司 对准标记、对准标记的检测方法和对准标记检测装置
CN105702662A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 套准标记及其形成方法

Also Published As

Publication number Publication date
CN110034097A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
US7244533B2 (en) Method of the adjustable matching map system in lithography
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
CN109983567B (zh) 用于在半导体制造中定位图案的标记
US7817265B2 (en) Alignment mark and defect inspection method
TW200809912A (en) Improved overlay mark
CN110034097B (zh) 半导体结构及其形成方法
US10707175B2 (en) Asymmetric overlay mark for overlay measurement
CN110034098B (zh) 半导体结构及其形成方法
US9355923B2 (en) Semiconductor device with an overlay mark including segment regions surrounded by a pool region
TWI412068B (zh) 對準標記及缺陷檢測方法
WO2022205726A1 (zh) 对准误差的测试方法、调整方法、测试系统和存储介质
CN108630660B (zh) 半导体结构及其形成方法
JP2003257828A (ja) 半導体装置の製造方法
CN108198765B (zh) 适用于离子注入工艺套刻精度的评估方法
TW200809392A (en) Overlay mark
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
CN114200780B (zh) 一种套刻对准标记结构及相关方法和器件
US6248484B1 (en) Hybrid alignment marks for optimal alignment of three-dimensional layers
US10177094B1 (en) Measurement mark and method for monitoring semiconductor process
JP2013149708A (ja) 半導体装置の製造方法
US11152270B2 (en) Monitoring structure for critical dimension of lithography process
CN117406546B (zh) 一种掩模版及其图形修正方法
CN112951803B (zh) 微影制程的关键尺寸的监控结构
JPH10189425A (ja) アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
JP2012191011A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant