CN110488575A - 监控mosfet栅极线端切割工艺波动的方法 - Google Patents

监控mosfet栅极线端切割工艺波动的方法 Download PDF

Info

Publication number
CN110488575A
CN110488575A CN201910788057.5A CN201910788057A CN110488575A CN 110488575 A CN110488575 A CN 110488575A CN 201910788057 A CN201910788057 A CN 201910788057A CN 110488575 A CN110488575 A CN 110488575A
Authority
CN
China
Prior art keywords
alignment
line end
layer
grid line
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910788057.5A
Other languages
English (en)
Inventor
李中华
田明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910788057.5A priority Critical patent/CN110488575A/zh
Publication of CN110488575A publication Critical patent/CN110488575A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Paper (AREA)

Abstract

本发明公开了一种监控MOSFET栅极线端切割工艺波动的方法，步骤一、制作前层栅极套刻图形，该栅极套刻图形排列于整个套刻标记的外围；步骤二、制作当层栅极线端切割层套刻图形，该栅极线端切割层套刻图形排列于整个套刻标记的内侧；步骤三、量测套刻精度值和特征尺寸值，分别补正栅极切割层套刻偏差和曝光能量片内分布。本发明能够提高曝光条件的反馈速度，提高效率，降低成本。

Description

监控MOSFET栅极线端切割工艺波动的方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种监控MOSFET(金属-氧化物半导体场效应晶体管)栅极线端切割工艺波动的方法。
背景技术
传统的栅极切割层特征尺寸量测是通过扫描式电子显微镜来量测的，其原理是高能电子束轰击硅片光刻胶，利用光刻胶上反射回来的二次电子信号实现特征尺寸线宽的量测。但电子束的轰击会引起光刻胶图形变形，影响特征尺寸线宽的量测结果的真实度和准确度。量产中的关键尺寸量测通常只量9～13个重复单元而不是所有重复单元，位置分散且取样较少，不能代表片内特征尺寸的均匀性，如果某些个别量测或非量测重复单元的栅极切割图形的特征尺寸过大，其距离临近栅极更近的话，会增加误切的概率。量产中套刻精度的量测和特征尺寸的量测是分开进行的，使用了两种量测设备，增加了量测时间和设备投入。
发明内容
本发明要解决的技术问题是提供一种监控MOSFET栅极线端切割工艺波动的方法，能够提高曝光条件的反馈速度，提高效率，降低成本。
为解决上述技术问题，本发明的监控MOSFET栅极线端切割工艺波动的方法，包括如下步骤：
步骤一、制作前层栅极套刻图形，该栅极套刻图形排列于整个套刻标记的外围；
步骤二、制作当层栅极线端切割层套刻图形，该栅极线端切割层套刻图形排列于整个套刻标记的内侧；
步骤三、量测套刻精度值和特征尺寸值，分别补正栅极线端切割层套刻偏差和曝光能量片内分布。
本发明通过将符合切割图形特征尺寸的密集阵列按规则几何图形排列成栅极线端切割层套刻标记，在光学量测前后两层栅极切割层套刻标记的偏差的同时，也能量测密集陈列中的小孔水平及垂直方向的尺寸。这样做的效果一是提高了曝光条件的反馈速度，节省了时间成本，也省去电子束特征尺寸量测设备。二是避免了常规的电子束量测对图形高能轰击造成的量测影响，提高了特征尺寸量测的准确度。三是利用套刻图形在硅片中的密集分布，增大特征尺寸数值样本，极大提高特征尺寸片内的均匀性，增大了栅极切割层工艺窗口，提升了产品良率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是完整的栅极切割层套刻图形示意图；
图2是竖直的当层栅极线端切割层套刻图形示意图；
图3是水平的当层栅极线端切割层套刻图形示意图。
具体实施方式
所述监控MOSFET栅极线端切割工艺波动的方法，在下面的实施例中，以典型的28nm Poly-SiON(多晶硅栅-氮氧化硅介质)MOSFET为例，具体实施过程如下：
步骤一、结合图1所示，制作前层栅极套刻图形，该图形由多个排列规则的线性条组成，且排列于整个套刻标记的外围。所述前层栅极套刻图形呈大风车状。所述前层栅极套刻图形还可以由多个栅极条组成，栅极条的长度为2～10μm，宽度为0.5～2μm，栅极条间距为0.5～2μm。
步骤二、结合图1所示，制作当层栅极线端切割层套刻图形，该图形由多个排列规则的长条小孔组成，且排列于整个套刻标记的内侧。所述当层栅极线端切割层套刻图形也呈大风车状。结合图2、3所示，所述当层栅极线端切割层套刻图形由多个孔阵列组成，每个孔阵列的长度和宽度与栅极条相等。单个孔的宽度为40～80nm，长度为120～240nm，孔长度方向的间距为90～150nm，孔宽度方向的间距为90～150nm，阵列长度为2～10μm，阵列间距为0.5～2μm。
图1中，标号1表示前层竖直的外围栅极套刻图形，2表示当层竖直的内侧栅极线端切割层套刻图形，3表示前层水平的外围栅极套刻图形，4表示当层水平的内侧栅极线端切割层套刻图形。
图2(a)表示一条竖直的当层栅极线端切割层套刻图形，图2(b)表示图2(a)由多个孔阵列组成，图2(c)表示孔阵列中单个孔的特征尺寸。
图3(a)表示一条水平的当层栅极线端切割层套刻图形，图3(b)表示图3(a)由多个孔阵列组成，图3(c)表示孔阵列中单个孔的特征尺寸。
步骤三、量测套刻精度值和特征尺寸值(即“当层栅极线端切割层套刻图形”的“孔阵列中单个孔的特征尺寸”)，分别补正栅极线端切割层套刻偏差和曝光能量片内分布。
所述量测套刻精度值是指当层栅极线端切割层套刻图形与前层栅极套刻图形水平方向套刻偏差OVL_X,当层栅极线端切割层套刻图形与前层栅极套刻图形竖直方向套刻偏差OVL_Y，以及OVL_X的平均值OVL_X Mean与其3倍标准方差3Sigma之和OVL_X Mean+3Sigma,OVL_Y的平均值OVL_Y Mean与其3倍标准方差3Sigma之和OVL_Y Mean+3Sigma，这四组值。
所述补正曝光能量片内分布的过程是，给定孔阵列单个孔宽度工艺目标值为55nm，若片内某个局部区域内的套刻图形内嵌的孔陈列所有孔的实际宽度值取平均值后为58nm，那么曝光设备在作业后批产品时，会将此处局部的能量下调来减小孔宽度3nm以达到55nm的目标值。若片内某个局部区域内的套刻图形内嵌的孔陈列所有孔的实际宽度值取平均值后为52nm，那么曝光设备在作业后批产品时，会将此处局部的能量上调来增大孔宽度3nm以达到55nm的目标值。简而言之，曝光系统会基于前批产品片内局部区域套刻图形内嵌的孔宽度实际量测值与目标值之间的偏差，对后批产品片内局部区域曝光能量做相应的调整，实际值偏小或偏大的会增大或减小曝光能量以实现后批片内局部孔宽度实际值逼近目标值，最终提升孔宽度尺寸的片内均匀性。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种监控MOSFET栅极线端切割工艺波动的方法，其特征在于，包括如下步骤：
步骤一、制作前层栅极套刻图形，该栅极套刻图形排列于整个套刻标记的外围；
步骤二、制作当层栅极线端切割层套刻图形，该栅极线端切割层套刻图形排列于整个套刻标记的内侧；
步骤三、量测套刻精度值和特征尺寸值，分别补正栅极线端切割层套刻偏差和曝光能量片内分布。
2.如权利要求1所述的方法，其特征在于：步骤一所述前层栅极套刻图形，由多个排列规则的线性条组成。
3.如权利要求2所述的方法，其特征在于：所述前层栅极套刻图形呈大风车状。
4.如权利要求1所述的方法，其特征在于：步骤一所述前层栅极套刻图形由多个栅极条组成，该栅极条的长度为2～10μm，宽度为0.5～2μm，栅极条间距为0.5～2μm。
5.如权利要求1所述的方法，其特征在于：步骤二所述当层栅极线端切割层套刻图形由多个排列规则的长条小孔组成。
6.如权利要求5所述的方法，其特征在于：所述当层栅极线端切割层套刻图形呈大风车状。
7.如权利要求1所述的方法，其特征在于：步骤二所述当层栅极线端切割层套刻图形由多个孔阵列组成，每个孔阵列的长度和宽度与栅极条相等；单个孔的宽度为40～80nm，长度为120～240nm，孔长度方向的间距为90～150nm，孔宽度方向的间距为90～150nm，阵列长度为2～10μm，阵列间距为0.5～2μm。
CN201910788057.5A 2019-08-26 2019-08-26 监控mosfet栅极线端切割工艺波动的方法 Pending CN110488575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910788057.5A CN110488575A (zh) 2019-08-26 2019-08-26 监控mosfet栅极线端切割工艺波动的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910788057.5A CN110488575A (zh) 2019-08-26 2019-08-26 监控mosfet栅极线端切割工艺波动的方法

Publications (1)

Publication Number Publication Date
CN110488575A true CN110488575A (zh) 2019-11-22

Family

ID=68554038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910788057.5A Pending CN110488575A (zh) 2019-08-26 2019-08-26 监控mosfet栅极线端切割工艺波动的方法

Country Status (1)

Country Link
CN (1) CN110488575A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090105436A (ko) * 2008-04-02 2009-10-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
CN103400753A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103488058A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN203825358U (zh) * 2014-05-04 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种光掩膜版
US9490217B1 (en) * 2015-04-15 2016-11-08 United Microelectronics Corp. Overlay marks and semiconductor process using the overlay marks
CN108089412A (zh) * 2017-11-10 2018-05-29 上海华力微电子有限公司 光刻套刻精度量测准确性的评估方法
CN109427768A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN109873028A (zh) * 2019-03-05 2019-06-11 中国科学技术大学 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法
CN110034097A (zh) * 2018-01-12 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090105436A (ko) * 2008-04-02 2009-10-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
CN103400753A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN103488058A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN203825358U (zh) * 2014-05-04 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种光掩膜版
US9490217B1 (en) * 2015-04-15 2016-11-08 United Microelectronics Corp. Overlay marks and semiconductor process using the overlay marks
CN109427768A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN108089412A (zh) * 2017-11-10 2018-05-29 上海华力微电子有限公司 光刻套刻精度量测准确性的评估方法
CN110034097A (zh) * 2018-01-12 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109873028A (zh) * 2019-03-05 2019-06-11 中国科学技术大学 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法

Similar Documents

Publication Publication Date Title
US6368884B1 (en) Die-based in-fab process monitoring and analysis system for semiconductor processing
CN1892431B (zh) 表征方法、表征处理操作的方法、以及装置制造方法
CN103187329B (zh) 一种晶圆良率分析方法
CN101300656B (zh) 光刻系统、传感器和测量方法
CN100526994C (zh) 透射对准标记组合及光刻装置的对准方法
CN102037550A (zh) 使工具与工艺效果分离的衬底矩阵
CN103591911B (zh) Cdsem校准方法
CN106158607B (zh) 一种离子注入工艺的精确控制方法
CN110488575A (zh) 监控mosfet栅极线端切割工艺波动的方法
CN102436149A (zh) 确定光刻工艺窗口的方法
US7883909B2 (en) Method to measure ion beam angle
CN104465619A (zh) 一种套刻精度测量的图像结构及其套刻精度测量方法
CN102466982A (zh) 一种线宽均匀性的测试方法
US6309944B1 (en) Overlay matching method which eliminates alignment induced errors and optimizes lens matching
CN102540734A (zh) 套刻测试方法
CN103713471B (zh) 一种关键尺寸测试的校正装置和方法
JP4387583B2 (ja) 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法
CN101546129B (zh) 一种采用侧壁角监控曝光装置的方法
CN102890421B (zh) 光刻散焦的检测方法、检测系统及光刻工艺的优化方法
US9188876B2 (en) Method of determining overlay error and control system for dynamic control of reticle position
EP1235109A1 (en) Method for exposing at least one or at least two semiconductor wafers
CN106597811B (zh) 用于监测光刻机成像平面异常的方法
CN102402126B (zh) 一种用于检测光刻过程中照明条件的结构及其检测方法
Gutman et al. Optical imaging metrology calibration using high voltage scanning electron microscope at after-development inspection for advanced processes
CN102538723B (zh) 光刻线宽测试校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191122

RJ01 Rejection of invention patent application after publication