CN109873028A - 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法 - Google Patents

自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法 Download PDF

Info

Publication number
CN109873028A
CN109873028A CN201910167088.9A CN201910167088A CN109873028A CN 109873028 A CN109873028 A CN 109873028A CN 201910167088 A CN201910167088 A CN 201910167088A CN 109873028 A CN109873028 A CN 109873028A
Authority
CN
China
Prior art keywords
layer
self
electrode layer
label
organizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910167088.9A
Other languages
English (en)
Inventor
李海欧
李炎
胡蕾琪
刘赫
郭光灿
郭国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201910167088.9A priority Critical patent/CN109873028A/zh
Publication of CN109873028A publication Critical patent/CN109873028A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法,该自组织锗硅纳米晶基片由下至上依次生长:非掺杂硅衬底、硅缓冲层、锗层、硅包覆层以及二氧化硅层;其中,所述自组织锗硅纳米晶基片上利用分子外延生长技术,使所述锗层、所述硅包覆层和所述二氧化硅层的中部均向上凸起,形成自组织硅锗纳米晶结构。本公开提供的自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法以顶栅极层电控空穴型自组织锗硅纳米晶电控量子点结构为基础,为构建量子计算机的量子比特基本单元提供了可实现高集成度、快速操控的量子点结构。

Description

自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法
技术领域
本公开涉及半导体技术领域,尤其涉及一种自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法。
背景技术
随着电子设备中芯片的集成度逐渐增加,以及芯片的基本单元的尺寸逐渐减小,量子效应成为经典芯片继续发展中不可忽视的因素,与此同时量子物理成为新型半导体芯片的基础,并发展出量子芯片。基于量子芯片的量子计算在特定问题上拥有比经典方案更加高效和快速的解决方案。科学家提出多种基于不同体系的量子计算方案。其中门型栅极电控半导体量子器件凭借其优异的稳定性和集成性,以及和现有半导体产业技术和设备结合的优势,适合于实用化和高集成度的半导体芯片的制作,被认为是最有可能实现量子计算的体系之一。
现阶段的研究主要集中于砷化镓、硅、锗硅核壳型纳米线、铟砷纳米线、石墨烯、和碳纳米管等材料。科学家在不断探索优化材料性能的方案,与此同时也在探索合成新型的半导体材料。目前,应用于量子芯片研究的低维半导体材料是基于转移和化学气相沉积等方法制备,单个材料的位置需要精确定位,很难进一步提升芯片的集成度。
在非掺杂硅基片上利用外延生长技术生长的自组织硅锗纳米晶是一种零维纳米结构的新型半导体材料,在基于半导体材料的可扩展量子芯片的研究中表现出显著的优势,硅锗纳米晶能够在基片上生长出位置可控的阵列,能够用于大规模高集成度的芯片制备。第一,自组织硅锗纳米晶的载流子是空穴型。相比于电子型自旋,空穴自旋拥有更大的自旋轨道耦合强度,可应有于全电控自旋比特的快速操控。第二,由于没有核自旋影响,自组织硅锗纳米晶的空穴自旋拥有更长的相干时间,以此为基础制备的量子比特拥有更长的操控时间和更多的操控次数。第三,自组织硅锗纳米晶的尺寸、结构形貌和生长位置都可以精确控制。因此,在量子计算机领域,具有良好的应用前景。
公开内容
(一)要解决的技术问题
基于上述技术问题,本公开提供一种自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法,以缓解现有技术中,应用于量子芯片研究的低维半导体材料是基于转移和化学气相沉积等方法制备,单个材料的位置需要精确定位,很难进一步提升芯片的集成度的技术问题。
(二)技术方案
根据本公开的一个方面,提供一种自组织锗硅纳米晶基片,其由下至上依次生长:非掺杂硅衬底、硅缓冲层、锗层、硅包覆层以及二氧化硅层;其中,所述自组织锗硅纳米晶基片上利用分子外延生长技术,使所述锗层、所述硅包覆层和所述二氧化硅层的中部均向上凸起,形成自组织硅锗纳米晶结构,包括:锗层向上凸起形成的纳米晶锗内核层;硅包覆层向上凸起形成的纳米晶硅盖帽层;以及二氧化硅层向上凸起形成的纳米晶二氧化硅保护层。
根据本公开的另一个方面,还提供一种自组织锗硅纳米晶栅极电控量子点结构,包括:本公开提供的自组织锗硅纳米晶基片;电极结构,包括:源电极层和漏电极层,形成于所述二氧化硅层的上表面,顶端通过所述纳米晶二氧化硅保护层上的氢氟酸刻蚀窗口分别与所述纳米晶硅盖帽层的两侧连接;绝缘层,形成于所述源电极层和所述漏电极层的上表面,且将所述纳米晶二氧化硅保护层的顶部覆盖;以及顶栅极层,形成于所述绝缘层的上表面;其中,所述源电极层、漏电极层、绝缘层和顶栅极层形成电控量子点结构;以及测量电路,与所述电极结构连接,用于测量和调节空穴在所述电控量子点结构与漏电极层和源电极层之间的输运状态。
在本公开的一些实施例中,所述电极结构还包括:设置于所述自组织锗硅纳米晶基片上的N组栅极电极和N组源漏电极,N≥1;其中,N组所述栅极电极和N组所述源漏电极均设置于所述二氧化硅层上;N组所述栅极电极与所述顶栅极层电连接;N组所述源漏电极包括:源电极和漏电极,其分别与所述源电极层和所述漏电极层电连接,每组所述源电极和所述漏电极分别设置在一组所述栅极电极的两侧。
在本公开的一些实施例中,所述源漏电极和所述栅极电极均为正方形电极,其通过条带状电极分别与、所述源电极层、所述漏电极层和所述顶栅极层电连接,并分别通过引线将电信号引出。
在本公开的一些实施例中,所述电极结构还包括:形成于所述二氧化硅层上的第一标记和第二标记;其中,所述第一标记设置于栅极电极600的内侧,用于校准和套刻所述栅极电极和所述第二标记;所述第二标记设置于所述第一标记的内侧,用于定位所述自组织硅锗纳米晶结构的位置,并校准和套刻所述源电极层、所述漏电极层和所述顶栅极层。
在本公开的一些实施例中,其中:N=4,四组所述栅极电极分别位于正方形四条边的中点;所述第一标记和所述第二标记均包括:位于正方形四个顶点的四个斜交叉线段,所述栅极电极、所述第一标记和所述第二标记围成的正方形的边长依次减小,且该三个正方形同心套设设置;其中,所述第一标记的所述斜交叉线段中任意一条线段的宽度为10μm、长度为100μm,所述第二标记的所述斜交叉线段中任意一条线段的宽度为10nm、长度为100nm。
在本公开的一些实施例中,其中:所述栅极电极包括:镀接于所述二氧化硅层上的钛连接层,以及镀接于所述钛连接层上的钯电极层,所述钛连接层的厚度为3nm,所述钯电极层的厚度为25nm;所述源漏电极、所述第一标记和所述第二标记均包括:镀接于所述二氧化硅层上的钛连接层,以及镀接于所述钛连接层上的金电极层,所述钛连接层的厚度为5nm,所述金电极层的厚度为45nm;所述源电极层和所述漏电极层为厚度为30nm的钯电极层;所述绝缘层为厚度为30nm的三氧化二铝;所述顶栅极层包括:镀接于所述绝缘层上的钛连接层,以及镀接于所述钛连接层上的钯电极层,所述钛连接层的厚度为3nm,所述钯电极层的厚度为25nm。
在本公开的一些实施例中,所述测量电路包括:偏置电压源,其施加在源电极层上;数字万用表,其施加在漏电极层上,用于测量空穴与漏电极层和源电极层之间的输运电流;以及栅极电压源,其施加在顶栅极层上,用于调节空穴在所述电控量子点结构与漏电极层和源电极层之间的输运状态。
根据本公开的再一个方面,还提供一种自组织锗硅纳米晶栅极电控量子点结构的制备方法,用于制备本公开提供的自组织锗硅纳米晶栅极电控量子点结构,包括:步骤S1:利用分子外延技术,制备如上述权利要求1所述的自组织锗硅纳米晶基片;步骤S2:将所述自组织锗硅纳米晶基片清洗预处理;步骤S3:利用匀光刻胶、烤胶、紫外光刻、显影、电子束镀膜和金属剥离工艺,制备欧姆接触源漏电极、第一标记和第二标记,以所述第一标记和所述第二标记为基础,确定自组织硅锗纳米晶结构的位置;步骤S4:根据所述自组织硅锗纳米晶结构的位置,设计并制备源电极层、漏电极层、绝缘层和顶栅极层;步骤S5:将步骤S4中得到的自组织锗硅纳米晶栅极电控量子点结构进行切片以及封装。
在本公开的一些实施例中,所述步骤S3包括:步骤S31:利用匀光刻胶、烤胶、紫外光刻、显影、电子束镀膜和金属剥离工艺,制备欧姆接触源漏电极以及第一标记;步骤S32:在第一标记的基础上校准并套刻第二标记;以及步骤S33:通过扫描电子显微镜或原子力显微镜以第二标记为基础确定所述自组织硅锗纳米晶结构的位置。
在本公开的一些实施例中,所述步骤S4包括:步骤S41:利用电子束曝光和显影工艺在所述自组织锗硅纳米晶基片的表面制备电子束胶的掩膜,并将源电极层和漏电极层的图案处的电子束胶显影干净;步骤S42:利用浓度为20%的稀释氢氟酸溶剂刻蚀源电极层和漏电极层的图案处的二氧化硅层,刻蚀时间介于12s至30s;步骤S43:利用电子束镀膜和金属剥离工艺制备源电极层和漏电极层;步骤S44:利用原子层沉积技术制备绝缘层;步骤S45:利用电子束镀膜和金属剥离工艺制备顶栅极层和栅极电极。
(三)有益效果
从上述技术方案可以看出,本公开提供的自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法具有以下有益效果的其中之一或其中一部分:
(1)自组织锗硅纳米晶材料具有较强的自旋轨道耦合强度,保证了量子计算的操作速度,较长的自旋退相干时间保证了量子计算的操作时间;
(2)以顶栅极层电控空穴型自组织锗硅纳米晶电控量子点结构为基础的电荷态和自旋态可以制备量子比特,制备量子芯片以及用于量子计算;
(3)通过调节源电极层、漏电极层和顶栅极层的电压能有效的调节空穴在电控量子点结构和源电极层、漏电极层之间的隧穿,并且能调节单量子点的状态,获得优质的量子点的体系;
(4)本公开提供了一种全新的栅极电控空穴型自组织锗硅纳米晶单量子点结构的制备方法。
附图说明
图1为本公开实施例提供的自组织锗硅纳米晶基片的结构示意图。
图2为本公开实施例提供的自组织锗硅纳米晶栅极电控量子点结构的结构示意图。
图3为图2所示的自组织锗硅纳米晶栅极电控量子点结构中自组织锗硅纳米晶基片、源漏电极、栅极电极及第一标记的位置关系示意图。
图4为图3所示的自组织锗硅纳米晶基片中第一标记和第二标记的位置关系示意图。
图5为图3所示的自组织锗硅纳米晶基片中第二标记和自组织硅锗纳米晶结构的位置关系示意图。
图6为本公开实施例提供的自组织锗硅纳米晶栅极电控量子点结构的制备方法的流程示意图。
【附图中本公开实施例主要元件符号说明】
100-非掺杂硅衬底;
101-硅缓冲层;
102-锗层;
103-硅包覆层;
104-二氧化硅层;
105-纳米晶锗内核层;
106-纳米晶硅盖帽层;
107-纳米晶二氧化硅保护层;
201-源电极层;
202-漏电极层;
300-绝缘层;
400-顶栅极层;
500-自组织锗硅纳米晶基片;
600-栅极电极;
700-源漏电极;
801-第一标记;
802-第二标记;
VSD-偏置电压源;
ISD-数字万用表;
VG-栅极电压源。
具体实施方式
本公开提供的自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法以顶栅极层电控空穴型自组织锗硅纳米晶电控量子点结构为基础,为构建量子计算机的量子比特基本单元提供了可实现高集成度、快速操控的量子点结构。
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
根据本公开的一个方面,提供一种自组织锗硅纳米晶基片,如图1所示,其由下至上依次生长:非掺杂硅衬底100、硅缓冲层101、锗层102、硅包覆层103以及二氧化硅层104;其中,自组织锗硅纳米晶基片上利用分子外延生长技术,使锗层102、硅包覆层103和二氧化硅层104的中部均向上凸起,形成自组织硅锗纳米晶结构,该自组织硅锗纳米晶结构包括:锗层102向上凸起形成的纳米晶锗内核层105;硅包覆层103向上凸起形成的纳米晶硅盖帽层106;以及二氧化硅层104向上凸起形成的纳米晶二氧化硅保护层107。
在本公开的一些实施例中,其中:非掺杂硅衬底100的厚度介于300nm至800nm之间,优选为500nm;硅缓冲层101的厚度介于90nm至150nm之间,优选为120nm;锗层102的厚度介于0.2nm至0.8nm之间,优选为0.5nm;硅包覆层103的厚度介于2nm至5nm之间,优选为2.8nm;二氧化硅层104的厚度介于2nm至10nm之间,优选为4nm。
根据本公开的另一个方面,还提供一种自组织锗硅纳米晶栅极电控量子点结构,如图2所示,包括:本公开实施例提供的自组织锗硅纳米晶基片、电极结构以及测量电路。
在本公开的一些实施例中,如图2所示,电极结构包括:源电极层201、漏电极层202、绝缘层300以及顶栅极层400;源电极层201和漏电极层202形成于二氧化硅层104的上表面,且顶端(即源电极层201和漏电极层202靠近自组织硅锗纳米晶结构的一端)通过纳米晶二氧化硅保护层107上的氢氟酸刻蚀窗口分别与纳米晶硅盖帽层106的两侧连接;绝缘层300形成于源电极层201和漏电极层202的上表面,且将纳米晶二氧化硅保护层107的顶部覆盖;顶栅极层400形成于绝缘层300的上表面;其中,源电极层201、漏电极层202、绝缘层300和顶栅极层400形成电控量子点结构。
在本公开的一些实施例中,如图2所示,测量电路与电极结构连接,用于测量和调节空穴在电控量子点结构与漏电极层202和源电极层201之间的输运状态。
在本公开的一些实施例中,如图3所示,电极结构还包括:设置于自组织锗硅纳米晶基片500上的N组栅极电极600和N组源漏电极700,N≥1;其中,N组栅极电极600和N组源漏电极700均设置于二氧化硅层104上;N组栅极电极600与顶栅极层400电连接;N组源漏电极700包括:源电极和漏电极,其分别与源电极层201和漏电极层202电连接,每组源电极和漏电极分别设置在一组栅极电极600的两侧。
在本公开的一些实施例中,如图3所示,源漏电极700和栅极电极600均是尺寸为150μm×150μm正方形电极,其通过宽度为5μm的条带状电极分别与源电极层201、漏电极层202和顶栅极层400电连接,并分别通过引线将电信号引出。
在本公开的一些实施例中,如图3至图5所示,电极结构还包括:形成于二氧化硅层104上的第一标记801和第二标记802;其中,第一标记801设置于栅极电极600的内侧,用于校准和套刻栅极电极600和第二标记802;第二标记802设置于第一标记801的内侧,用于定位自组织硅锗纳米晶结构的位置,并校准和套刻源电极层201、漏电极层202和顶栅极层400。
在本公开的一些实施例中,如图3至图5所示,其中:N=4,四组栅极电极600分别位于正方形四条边的中点;第一标记801和第二标记802均包括:位于正方形四个顶点的四个斜交叉线段,栅极电极600、第一标记801和第二标记802围成的正方形的边长依次减小,且该三个正方形同心套设设置;其中,第一标记801的斜交叉线段中任意一条线段的宽度为10μm、长度为100μm,第二标记802的斜交叉线段中任意一条线段的宽度为10nm、长度为100nm。
在本公开的一些实施例中,其中:栅极电极600包括:镀接于二氧化硅层104上的钛连接层,以及镀接于钛连接层上的钯电极层,钛连接层的厚度为3nm,钯电极层的厚度为25nm;源漏电极700、第一标记801和第二标记802均包括:镀接于二氧化硅层104上的钛连接层,以及镀接于钛连接层上的金电极层,钛连接层的厚度为5nm,金电极层的厚度为45nm;源电极层201和漏电极层202为厚度为30nm的钯电极层;绝缘层300为厚度为30nm的三氧化二铝;顶栅极层400包括:镀接于绝缘层300上的钛连接层,以及镀接于钛连接层上的钯电极层,钛连接层的厚度为3nm,钯电极层的厚度为25nm。
在本公开的一些实施例中,如图2所示,测量电路包括:偏置电压源VSD、数字万用表ISD以及栅极电压源VG;偏置电压源VSD其施加在源电极层201上;数字万用表ISD,其施加在漏电极层202上,用于测量空穴与漏电极层202和源电极层201之间的输运电流;栅极电压源VG施加在顶栅极层400上,用于调节空穴载流子在电控量子点结构与漏电极层202和源电极层201之间的输运状态。
此处需要补充说明的是,源电极层201、漏电极层202以及顶栅极层400的尺寸很小,为了便于测量和调节,实际应用中,通过源漏电极700以及栅极电极600将源电极层201、漏电极层202和顶栅极层400上的电信号引出,再将偏置电压源VSD、数字万用表ISD以及栅极电压源VG分别施加在源漏电极700以及栅极电极600上,从而满足测量与调节的需求。
根据本公开的再一个方面,还提供一种自组织锗硅纳米晶栅极电控量子点结构的制备方法,用于制备本公开实施例提供的自组织锗硅纳米晶栅极电控量子点结构,如图6所示,包括:
步骤S1:利用分子外延技术,制备本公开实施例提供的自组织锗硅纳米晶基片;
步骤S2:将自组织锗硅纳米晶基片清洗预处理,具体包括:将自组织锗硅纳米晶基片用切片机或金刚石切片刀切成0.5mm×0.5mm大小的结构,然后依次利用丙酮(ACE)、异丙醇(IPA)和去离子水各清洗1min,清洗期间可使用超声仪震荡;
步骤S3:利用匀光刻胶、烤胶、紫外光刻、显影、电子束镀膜和金属剥离,制备欧姆接触源漏电极700、第一标记801和第二标记802,以第一标记801和第二标记802为基础,确定自组织硅锗纳米晶结构的位置,具体包括:
步骤S31:利用匀光刻胶、烤胶、紫外光刻、显影、电子束镀膜和金属剥离工艺,制备欧姆接触源漏电极700以及第一标记801;
步骤S32:利用匀电子束胶、烤胶、电子束曝光、显影、电子束镀膜和金属剥离工艺,在第一标记801的基础上校准并套刻第二标记802;以及
步骤S33:通过扫描电子显微镜或原子力显微镜以第二标记802为基础确定自组织硅锗纳米晶结构的位置;
步骤S4:根据自组织硅锗纳米晶结构的位置,设计并制备源电极层201、漏电极层202、绝缘层300和顶栅极层400,具体包括:
步骤S41:利用电子束曝光和显影工艺在自组织锗硅纳米晶基片的表面制备电子束胶的掩膜,并将源电极层和漏电极层的图案处的电子束胶显影干净;
步骤S42:利用浓度为20%的稀释氢氟酸溶剂刻蚀干净源电极层201和漏电极层202的图案处的二氧化硅层104,形成氢氟酸刻蚀窗口,刻蚀时间介于12s至30s,优选为18s;
步骤S43:利用电子束镀膜和金属剥离工艺制备源电极层和漏电极层,材质为30nm的钯;
步骤S44:利用原子层沉积技术制备绝缘层,材质为30nm的三氧化二铝;
步骤S45:利用电子束镀膜和金属剥离工艺制备顶栅极层和栅极电极,材质为3nm的钛和25nm的钯;
步骤S5:将步骤S4中得到的自组织锗硅纳米晶栅极电控量子点结构进行切片以及封装。
依据以上描述,本领域技术人员应当对本公开实施例提供的自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法有了清楚的认识。
综上所述,本公开提供的自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法以顶栅极层电控空穴型自组织锗硅纳米晶电控量子点结构为基础的电荷态和自旋态可以制备量子比特,制备量子芯片以及用于量子计算。
还需要说明的是,实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向,并非用来限制本公开的保护范围。贯穿附图,相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时,将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例,而仅示意本公开实施例的内容。另外,在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。
类似地,应当理解,为了精简本公开并帮助理解各个公开方面中的一个或多个,在上面对本公开的示例性实施例的描述中,本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如前面的权利要求书所反映的那样,公开方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种自组织锗硅纳米晶基片,其由下至上依次生长:非掺杂硅衬底、硅缓冲层、锗层、硅包覆层以及二氧化硅层;
其中,所述自组织锗硅纳米晶基片上利用分子外延生长技术,使所述锗层、所述硅包覆层和所述二氧化硅层的中部均向上凸起,形成自组织硅锗纳米晶结构,包括:
锗层向上凸起形成的纳米晶锗内核层;
硅包覆层向上凸起形成的纳米晶硅盖帽层;以及
二氧化硅层向上凸起形成的纳米晶二氧化硅保护层。
2.一种自组织锗硅纳米晶栅极电控量子点结构,包括:
如权利要求1所述的自组织锗硅纳米晶基片;
电极结构,包括:
源电极层和漏电极层,形成于所述二氧化硅层的上表面,顶端通过所述纳米晶二氧化硅保护层上的氢氟酸刻蚀窗口分别与所述纳米晶硅盖帽层的两侧连接;
绝缘层,形成于所述源电极层和所述漏电极层的上表面,且将所述纳米晶二氧化硅保护层的顶部覆盖;以及
顶栅极层,形成于所述绝缘层的上表面;
其中,所述源电极层、漏电极层、绝缘层和顶栅极层形成电控量子点结构;以及
测量电路,与所述电极结构连接,用于测量和调节空穴在所述电控量子点结构与漏电极层和源电极层之间的输运状态。
3.根据权利要求2所述的自组织锗硅纳米晶栅极电控量子点结构,所述电极结构还包括:设置于所述自组织锗硅纳米晶基片上的N组栅极电极和N组源漏电极,N≥1;
其中,N组所述栅极电极和N组所述源漏电极均设置于所述二氧化硅层上;
N组所述栅极电极与所述顶栅极层电连接;
N组所述源漏电极包括:源电极和漏电极,其分别与所述源电极层和所述漏电极层电连接,每组所述源电极和所述漏电极分别设置在一组所述栅极电极的两侧。
4.根据权利要求3所述的自组织锗硅纳米晶栅极电控量子点结构,所述源漏电极和所述栅极电极均为正方形电极,其通过条带状电极分别与、所述源电极层、所述漏电极层和所述顶栅极层电连接,并分别通过引线将电信号引出。
5.根据权利要求3所述的自组织锗硅纳米晶栅极电控量子点结构,所述电极结构还包括:形成于所述二氧化硅层上的第一标记和第二标记;
其中,所述第一标记设置于栅极电极600的内侧,用于校准和套刻所述栅极电极和所述第二标记;
所述第二标记设置于所述第一标记的内侧,用于定位所述自组织硅锗纳米晶结构的位置,并校准和套刻所述源电极层、所述漏电极层和所述顶栅极层。
6.根据权利要求5所述的自组织锗硅纳米晶栅极电控量子点结构,其中:
N=4,四组所述栅极电极分别位于正方形四条边的中点;
所述第一标记和所述第二标记均包括:位于正方形四个顶点的四个斜交叉线段,所述栅极电极、所述第一标记和所述第二标记围成的正方形的边长依次减小,且该三个正方形同心套设设置;
其中,所述第一标记的所述斜交叉线段中任意一条线段的宽度为10μm、长度为100μm,所述第二标记的所述斜交叉线段中任意一条线段的宽度为10nm、长度为100nm。
7.根据权利要求5所述的自组织锗硅纳米晶栅极电控量子点结构,其中:
所述栅极电极包括:镀接于所述二氧化硅层上的钛连接层,以及镀接于所述钛连接层上的钯电极层,所述钛连接层的厚度为3nm,所述钯电极层的厚度为25nm;
所述源漏电极、所述第一标记和所述第二标记均包括:镀接于所述二氧化硅层上的钛连接层,以及镀接于所述钛连接层上的金电极层,所述钛连接层的厚度为5nm,所述金电极层的厚度为45nm;
所述源电极层和所述漏电极层为厚度为30nm的钯电极层;
所述绝缘层为厚度为30nm的三氧化二铝;
所述顶栅极层包括:镀接于所述绝缘层上的钛连接层,以及镀接于所述钛连接层上的钯电极层,所述钛连接层的厚度为3nm,所述钯电极层的厚度为25nm。
8.根据权利要求2所述的自组织锗硅纳米晶栅极电控量子点结构,所述测量电路包括:
偏置电压源,其施加在源电极层上;
数字万用表,其施加在漏电极层上,用于测量空穴与漏电极层和源电极层之间的输运电流;以及
栅极电压源,其施加在顶栅极层上,用于调节空穴在所述电控量子点结构与漏电极层和源电极层之间的输运状态。
9.一种自组织锗硅纳米晶栅极电控量子点结构的制备方法,用于制备如上述权利要求2至8中任一项所述的自组织锗硅纳米晶栅极电控量子点结构,包括:
步骤S1:利用分子外延技术,制备如上述权利要求1所述的自组织锗硅纳米晶基片;
步骤S2:将所述自组织锗硅纳米晶基片清洗预处理;
步骤S3:利用匀光刻胶、烤胶、紫外光刻、显影、电子束镀膜和金属剥离工艺,制备欧姆接触源漏电极、第一标记和第二标记,以所述第一标记和所述第二标记为基础,确定自组织硅锗纳米晶结构的位置;
步骤S4:根据所述自组织硅锗纳米晶结构的位置,设计并制备源电极层、漏电极层、绝缘层和顶栅极层;
步骤S5:将步骤S4中得到的自组织锗硅纳米晶栅极电控量子点结构进行切片以及封装。
10.根据权利要求9所述的自组织锗硅纳米晶栅极电控量子点结构的制备方法,其中:
所述步骤S3包括:
步骤S31:利用匀光刻胶、烤胶、紫外光刻、显影、电子束镀膜和金属剥离工艺,制备欧姆接触源漏电极以及第一标记;
步骤S32:在第一标记的基础上校准并套刻第二标记;以及
步骤S33:通过扫描电子显微镜或原子力显微镜以第二标记为基础确定所述自组织硅锗纳米晶结构的位置;
所述步骤S4包括:
步骤S41:利用电子束曝光和显影工艺在所述自组织锗硅纳米晶基片的表面制备电子束胶的掩膜,并将源电极层和漏电极层的图案处的电子束胶显影干净;
步骤S42:利用浓度为20%的稀释氢氟酸溶剂刻蚀源电极层和漏电极层的图案处的二氧化硅层,刻蚀时间介于12s至30s;
步骤S43:利用电子束镀膜和金属剥离工艺制备源电极层和漏电极层;
步骤S44:利用原子层沉积技术制备绝缘层;
步骤S45:利用电子束镀膜和金属剥离工艺制备顶栅极层和栅极电极。
CN201910167088.9A 2019-03-05 2019-03-05 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法 Pending CN109873028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910167088.9A CN109873028A (zh) 2019-03-05 2019-03-05 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910167088.9A CN109873028A (zh) 2019-03-05 2019-03-05 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法

Publications (1)

Publication Number Publication Date
CN109873028A true CN109873028A (zh) 2019-06-11

Family

ID=66919897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910167088.9A Pending CN109873028A (zh) 2019-03-05 2019-03-05 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法

Country Status (1)

Country Link
CN (1) CN109873028A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110488575A (zh) * 2019-08-26 2019-11-22 上海华力集成电路制造有限公司 监控mosfet栅极线端切割工艺波动的方法
WO2023141994A1 (zh) * 2022-01-28 2023-08-03 中国科学院半导体研究所 一种空穴自旋量子比特的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147637A (ja) * 2004-11-16 2006-06-08 Canon Inc 半導体素子およびその製造方法
CN107170813A (zh) * 2017-06-26 2017-09-15 中国科学技术大学 空穴型半导体电控量子点器件,其制备及使用方法
CN209675289U (zh) * 2019-03-05 2019-11-22 中国科学技术大学 自组织锗硅纳米晶基片、栅极电控量子点结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147637A (ja) * 2004-11-16 2006-06-08 Canon Inc 半導体素子およびその製造方法
CN107170813A (zh) * 2017-06-26 2017-09-15 中国科学技术大学 空穴型半导体电控量子点器件,其制备及使用方法
CN209675289U (zh) * 2019-03-05 2019-11-22 中国科学技术大学 自组织锗硅纳米晶基片、栅极电控量子点结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李炎: ""锗硅自组织纳米线量子点和微波谐振腔的复合结构的实验研究"", 《中国博士学位论文电子期刊网》, no. 11, 15 November 2018 (2018-11-15) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110488575A (zh) * 2019-08-26 2019-11-22 上海华力集成电路制造有限公司 监控mosfet栅极线端切割工艺波动的方法
WO2023141994A1 (zh) * 2022-01-28 2023-08-03 中国科学院半导体研究所 一种空穴自旋量子比特的制备方法

Similar Documents

Publication Publication Date Title
Beckman et al. Fabrication of conducting Si nanowire arrays
Balocco et al. Microwave detection at 110 GHz by nanowires with broken symmetry
US20090117741A1 (en) Method for fabricating monolithic two-dimensional nanostructures
US20050064618A1 (en) Nanoscale electronic devices & frabrication methods
KR20060109956A (ko) 이종접합을 포함하는 반도체 장치
WO2011102864A2 (en) On-demand nanoelectronics platform
CN109616520A (zh) 微波谐振腔耦合自组织锗硅纳米线量子点装置
CN109873028A (zh) 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法
CN108878636A (zh) 一种基于二碲化钼制备二维热电器件的方法
CN103985747A (zh) GaAs/AlGaAs半导体异质结结构体及其制作方法
CN107195773B (zh) 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
JP2023501097A (ja) イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイス
CN109509787A (zh) 自组织锗硅纳米线量子点芯片及其制备方法
CN209675289U (zh) 自组织锗硅纳米晶基片、栅极电控量子点结构
KR20070069284A (ko) 박막트랜지스터 및 그제조방법 및 이를 구비한액정표시장치 및 그제조방법
CN112599419B (zh) 一种微纳半导体器件的打印式构筑方法
CN108767068A (zh) 一种二维材料光探测器及其制作方法
Schöllmann et al. Coulomb blockade effects in anodically oxidized titanium wires
CN209312772U (zh) 自组织锗硅纳米线量子点芯片
CN209522573U (zh) 基于零维欧姆接触的硅基纳米线量子点的装置
CN103107065A (zh) 一种基于纳米线有序排列的纳米线器件制备方法
CN209312773U (zh) 微波谐振腔耦合自组织锗硅纳米线量子点装置
Zhang et al. Transport spectroscopy from Hubbard bands of dopant-induced quantum dot array to one-dimensional conduction subband
CN109502544A (zh) 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法
White et al. Omega‐Gate Silicon Nanowire Geometric Diodes with Reconfigurable Self‐Switching Operation and THz Rectification

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination