CN109502544A - 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法 - Google Patents

基于零维欧姆接触的硅基纳米线量子点的装置及制备方法 Download PDF

Info

Publication number
CN109502544A
CN109502544A CN201811654743.5A CN201811654743A CN109502544A CN 109502544 A CN109502544 A CN 109502544A CN 201811654743 A CN201811654743 A CN 201811654743A CN 109502544 A CN109502544 A CN 109502544A
Authority
CN
China
Prior art keywords
electrode
silica
silicon
quantum dot
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811654743.5A
Other languages
English (en)
Other versions
CN109502544B (zh
Inventor
李海欧
李炎
刘赫
曹刚
郭光灿
郭国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201811654743.5A priority Critical patent/CN109502544B/zh
Publication of CN109502544A publication Critical patent/CN109502544A/zh
Application granted granted Critical
Publication of CN109502544B publication Critical patent/CN109502544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供了一种基于零维欧姆接触的硅基纳米线量子点的装置及制备方法。其装置包括：硅基纳米线基片结构、量子点电极结构和测量电路；硅基纳米线基片结构自下而上顺次包括：非掺杂硅衬底、硅缓冲层、锗层、硅包覆层和二氧化硅层；锗层中还包括量子点；量子点电极结构包括：源电极、漏电极、绝缘层和顶栅极电极；源电极和漏电极，分别置于硅基纳米线结构的两端，且与硅基纳米线结构零维接触；绝缘层，生长于硅基纳米线基片结构的二氧化硅层上；顶栅极电极，生长于绝缘层上；顶栅极电极通过绝缘层隔绝与源电极和漏电极接触；顶栅极电极用于调节载流子在量子点电极结构中的状态。本公开简化制备工艺，提高硅基纳米线量子点的制备成功率。

Description

基于零维欧姆接触的硅基纳米线量子点的装置及制备方法
技术领域
本公开涉及半导体领域，尤其涉及一种基于零维欧姆接触的硅基纳米线量子点的装置及制备方法。
背景技术
随着半导体微纳加工工艺的不断发展，芯片器件一方面不断提高集成度，另一方面不断缩小单个处理器件单元的尺度。目前，商用的芯片已经进入几纳米的量级。并且研究者已经在实验室制备出可精确调控载流子隧穿的门型电控栅极量子点结构，并以此为基础构建量子比特以及制备量子芯片。现阶段主要在硅、砷化镓、石墨烯、碳纳米管、铟砷纳米线、锗硅核壳型纳米线等几种材料上制备的量子点，因为量子比特长退相干时间以及快速操作速度的性能而被广泛研究。
自组织锗硅纳米线以空穴为载流子，理论研究预测比电子为载流子的材料拥有更长的退相干时间以及更快速的操作速度，是一种潜在的未来可应用量子芯片的材料体系。但现有的以自组织锗硅纳米线的门型电控量子点结构基础，制备量子点的成功率和稳定性还有待提升。
发明内容
(一)要解决的技术问题
本公开提供了一种基于零维欧姆接触的硅基纳米线量子点的装置及制备方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种基于零维欧姆接触的硅基纳米线量子点的装置包括：硅基纳米线基片结构，自下而上顺次包括：非掺杂硅衬底、硅缓冲层、锗层、硅包覆层和二氧化硅层；所述锗层中还包括量子点；所述锗层、硅包覆层和二氧化硅层形成凸起结构作为硅基纳米线；量子点电极结构，包括：源电极和漏电极，分别置于所述硅基纳米线结构的两端，且与所述硅基纳米线结构零维接触；绝缘层，生长于所述硅基纳米线基片结构的所述二氧化硅层上；顶栅极电极，制备于所述绝缘层上；所述绝缘层隔绝所述顶栅极电极与源电极和漏电极；所述顶栅极电极用于调节载流子在量子点电极结构中的状态。
在本公开的一些实施例中，纳米线锗内核层，在所述锗层中部位置形成的凸起；纳米线硅包覆层，在所述硅包覆层中部位置形成的凸起；纳米线二氧化硅保护层，在所述二氧化硅层中部位置形成的凸起。
在本公开的一些实施例中，还包括测量电路，用于调节源电极、漏电极和顶栅极电极的电压，以调控载流子在量子点与漏电极和源电极之间的隧穿，所述测量电路包括：偏置电压，施加于所述源电极上；栅极电压，施加于所述顶栅极电极上，用于调节载流子在量子点与漏电极和源电极之间的运输状态；数字万用表，施加于所述漏电极上，用于测量载流子与漏电极和源电极之间的运输电流。
在本公开的一些实施例中，还包括：电极标记电路，所述电极标记电路包括：小号标记电极，用于精确定位所述硅基纳米线位置，并校准和套刻所述源电极、所述漏电极和所述顶栅极电极；大号标记电极，用于校准和套刻所述小号标记电极；栅极大电极，用于连接所述顶栅极电极；源大电极，通过条带状电极与所述源电极相连，用于连接所述源电极和所述漏电极；漏大电极，通过条带状电极与所述漏电极相连，用于连接所述源电极和所述漏电极。
在本公开的一些实施例中，所述大号标记电极包括：一个大号斜交叉电极组，所述大号斜交叉电极组宽度为10μm、长度为100μm；所述大号斜交叉电极组包括四个大号斜交叉电极；所述小号标记电极包括：多个小号斜交叉电极组，所述小号斜交叉电极组宽度为10nm、长度为100nm；所述小号斜交叉电极组包括四个小号斜交叉电极。
在本公开的一些实施例中，所述源大电极、漏大电极和栅极大电极为方片状电极；所述源大电极和漏大电极和栅极大电极的材料为钛/金，厚度为5nm/45nm。
在本公开的一些实施例中，所述源电极、漏电极和顶栅极电极的材料为钛/钯，厚度为3nm/25nm。
根据本公开的另一个方面，提供了一种基于零维欧姆接触的硅基纳米线量子点的装置的制备方法，包括：步骤S100：在非掺杂硅衬底上顺次生长硅缓冲层、锗层、硅包覆层和二氧化硅层；形成硅基纳米线基片结构并形成硅基纳米线；再在二氧化硅层上生长绝缘层；步骤S200：制备源大电极、漏大电极、栅极大电极以及大号标记电极；步骤S300：通过大号标记电极套刻小号标记电极；通过小号标记电极精确定位硅基纳米线的位置；步骤S400：制备源电极和漏电极的电子束掩膜图案；刻蚀掉源电极区域和漏电极区域，使硅基纳米线结构两端呈斜坡状；步骤S500：利用小号标记套刻，制备源电极、漏电极和顶栅极电极，分别与源大电极、漏大电极和栅极大电极相连。
(三)有益效果
从上述技术方案可以看出，本公开基于零维欧姆接触的硅基纳米线量子点的装置及制备方法至少具有以下有益效果其中之一或其中一部分：
(1)源电极、漏电极与自组织锗硅纳米线的接触为零维接触，不需要刻蚀掉纳米线最外层的二氧化硅保护层，不仅简化制备工艺，还能够避免因源电极和漏电极的接触占用的纳米线，使得纳米线有更多的长度和空间制备更加复杂的结构。
(2)测量电路中，通过调节源电极、漏电极和顶栅极电极的电压，以调控载流子在量子点与漏电极和源电极之间的隧穿，并且通过调节单量子点的状态，获得优质的量子点的体系。
(3)电极标记电路的设置，使得基于零维欧姆接触的自组织锗硅纳米线量子点具有较高的制备成功率。
(4)基于零维欧姆接触的硅基纳米线量子点，是一种全新的量子点结构，不同于传统的量子点结构。
附图说明
图1为本公开实施例基于零维欧姆接触的硅基纳米线量子点的装置的正视图。
图2为本公开实施例基于零维欧姆接触的硅基纳米线量子点的装置的俯视图。
图3为图1中硅基纳米线基片结构的放大结构示意图。
图4为本公开实施例基于零维欧姆接触的硅基纳米线量子点的装置的测量电路结构示意图。
图5为本公开实施例基于零维欧姆接触的硅基纳米线量子点的装置的电极标记电路结构示意图。
图6为电极标记电路中的源大电极、漏大电极、大号标记电极和小号标记电极的结构示意图。
【附图中本公开实施例主要元件符号说明】
100-非掺杂硅衬底；
101-硅缓冲层；
102-锗层；
103-硅包覆层；
104-二氧化硅层；
105-纳米线锗内核层；
106-纳米线硅包覆层；
107-纳米线二氧化硅保护层；
201-绝缘层；
301-源大电极；
302-漏大电极；
303-大号标记电极；
304-小号标记电极；
401-源电极；
402-漏电极；
501-顶栅极电极；
601-量子点；
701-栅极大电极。
具体实施方式
本公开提供了一种基于零维欧姆接触的硅基纳米线量子点的装置及制备方法。其装置包括：硅基纳米线基片结构、量子点电极结构和测量电路；硅基纳米线基片结构自下而上顺次包括：非掺杂硅衬底、硅缓冲层、锗层、硅包覆层和二氧化硅层，其中锗层、硅包覆层和二氧化硅层形成凸起结构为硅基纳米线；锗层中还包括量子点；量子点电极结构包括：源电极、漏电极、绝缘层和顶栅极电极；源电极和漏电极，分别置于硅基纳米线结构的两端，且与硅基纳米线结构零维接触；绝缘层，生长于硅基纳米线基片结构的二氧化硅层上；顶栅极电极，制备于绝缘层上；顶栅极电极通过绝缘层隔绝与源电极和漏电极接触；顶栅极电极用于调节载流子在量子点电极结构中的状态。本公开简化制备工艺，提高硅基纳米线量子点的制备成功率。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。
在本公开的第一个示例性实施例中，提供了一种基于零维欧姆接触的硅基纳米线量子点的装置。
如图1、图2所示，本公开基于零维欧姆接触的硅基纳米线量子点的装置，包括：硅基纳米线基片结构、量子点电极结构、绝缘层201和顶栅极电极501。硅基纳米线基片结构自下而上顺次包括：非掺杂硅衬底100、硅缓冲层101、锗层102、硅包覆层103和二氧化硅层104；量子点601形成于锗层102之中。量子点电极结构包括：源电极401和漏电极402分别置于硅基纳米线结构的两端，且与硅基纳米线零维接触。绝缘层201生长于硅基纳米线基片结构的二氧化硅层104上，用于隔绝顶栅极电极501与源电极401以及漏电极402；顶栅极电极501制备于绝缘层201上；顶栅极电极501用于调节载流子在量子点电极结构中的状态。其中，源电极401、漏电极402和顶栅极电极501的材料为钛/钯，厚度为3nm/25nm。其中，本领域技术人员应该理解量子点601是由源漏电极的肖特基势垒和纳米线的横向尺寸限制出来的一个圆形孤岛。这里需要说明的是横向尺寸指的是横截面上的限制，势垒是沿着纳米线纵向限制。其尺寸可以为几纳米到几十纳米不等。不同大小的量子点601可以填充不同数目的载流子载流子，首先通过顶栅极电极501上施加正电压的大小调节量子点601的大小，以将量子点中的载流子一个个排出量子点，直到剩下最后一个载流子填充，完成量子点601最后几个可数的载流子的填充，以用于进行单载流子器件的量子比特实验研究。
进一步地，如图3所示，在锗层102中部位置形成的凸起作为纳米线锗内核层105；在硅包覆层103中部位置形成的凸起作为纳米线硅包覆层106；在二氧化硅层104中部位置形成的凸起作为纳米线二氧化硅保护层107。此处同时披露硅基纳米线基片结构各层参数：非掺杂硅衬底100，厚度是300nm-800nm，优选500nm。硅缓冲层101，厚度为90nm-150nm，优选120nm。锗层102，厚度为0.2nm-0.8nm，优选0.5nm。硅包覆层103，厚度为2nm-5nm，优选2.8nm。二氧化硅层104，厚度为2-10nm，优选4nm。
进一步地，还包括测量电路，用于调节源电极401、漏电极402和顶栅极电极501的电压，以调控载流子在量子点601与漏电极401和源电极402之间的隧穿。如图4所示，测量电路包括：偏置电压VSD、栅极电压VG和数字万用表。偏置电压VSD施加于源电极401上。栅极电压VG施加于顶栅极电极501上，用于调节载流子在量子点601与漏电极401和源电极402之间的运输状态。数字万用表连接于漏电极402上，用于测量载流子与漏电极401和源电极402之间的运输电流。
具体地，在制备过程中还需要电极标记电路进行标记。如图5、图6所示，电极标记电路还包括：小号标记电极304、栅极大电极701、大号标记电极303、源大电极301和漏大电极302。小号标记电极304用于精确定位硅基纳米线基片结构位置，并校准和套刻源电极401、漏电极402和顶栅极电极501。源大电极301通过条带状电极与源电极401相连；漏大电极302通过条带状电极与漏电极402相连；栅极大电极701通过条带状电极与顶栅极电极501相连。大号标记电极303用于校准和套刻小号标记电极304和栅极大电极701、源大电极301和漏大电极302。其中，大号标记电极303包括：一个大号斜交叉电极组，大号斜交叉电极组宽度为10μm、长度为100μm；大号斜交叉电极组包括四个大号斜交叉电极。小号标记电极304包括：多个小号斜交叉电极组，小号斜交叉电极组宽度为10nm、长度为100nm；小号斜交叉电极组包括四个小号斜交叉电极。其中，源大电极301、漏大电极302和栅极大电极701为方片状电极，尺寸为150μm×150μm；源大电极301、漏大电极302和栅极大电极701的材料为钛/金，厚度为5nm/45nm。
在本公开的第一个示例性实施例中，还提供了一种基于零维欧姆接触的硅基纳米线量子点的装置的制备方法，包括：
步骤S100：通过原子层生长技术，在非掺杂硅衬底上顺次生长硅缓冲层、锗层、硅包覆层和二氧化硅层；再在二氧化硅层上生长绝缘层，绝缘层材料为氧化铝或者氧化铪，厚度为15-50nm，优选30nm。
步骤S200：通过匀光刻胶、烤胶、紫外光刻、显影、电子束镀膜和金属剥离等工艺，制备源大电极、漏大电极、栅极大电极以及大号标记电极。
步骤S300：通过匀电子束胶、烤胶、电子束曝光、显影、电子束镀膜和金属剥离等工艺，采用大号标记电极套刻小号标记电极；再通过扫描电子显微镜，利用小号标记电极精确定位硅基纳米线的位置。
步骤S400：利用小号标记电极套刻工艺，通过匀电子束胶、烤胶、电子束曝光、显影，曝光出源电极和漏电极的电子束掩膜图案；再通过反应离子刻蚀技术，刻蚀掉源电极区域和漏电极区域，使硅基纳米线基片结构呈斜坡状。其中，刻蚀气体为CHF3、Ar，CHF3气体流量分别为20-40sccm优选25sccm、Ar气体流量分别为20-40sccm优选25sccm，压力为20-50mTorr，优选30mTorr，RF功率为200W，刻蚀时间为2-5min，优选3min
步骤S500：利用小号标记电极套刻工艺，通过匀电子束胶、烤胶、电子束曝光、显影制备比反应离子刻蚀区域略大的源电极和漏电极的电子束掩膜以及顶栅极电极电子束掩膜，再通过电子束镀膜和金属剥离制备源电极、漏电极和顶栅极电极；其中，源电极和漏电极的电极宽度为220-250nm，优选230nm。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
依据以上描述，本领域技术人员应当对本公开基于零维欧姆接触的硅基纳米线量子点的装置及制备方法有了清楚的认识。
综上所述，本公开提供一种采用源电极、漏电极与自组织锗硅纳米线的零维接触，在简化制备工艺的同时，还能够避免因源电极和漏电极的接触占用的纳米线，使得纳米线有更多的长度和空间制备更加复杂的结构。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (8)

1.一种基于零维欧姆接触的硅基纳米线量子点的装置，包括：
硅基纳米线基片结构，自下而上顺次包括：非掺杂硅衬底(100)、硅缓冲层(101)、锗层(102)、硅包覆层(103)和二氧化硅层(104)；所述锗层(102)中还包括量子点(601)；所述锗层(102)、硅包覆层(103)和二氧化硅层(104)形成凸起结构作为硅基纳米线；
量子点电极结构，包括：
源电极(401)和漏电极(402)，分别置于所述硅基纳米线结构的两端，且与所述硅基纳米线结构零维接触；
绝缘层(201)，生长于所述硅基纳米线基片结构的所述二氧化硅层(104)上：
顶栅极电极(501)，制备于所述绝缘层(201)上；所述绝缘层(201)隔绝所述顶栅极电极(501)与源电极(401)和漏电极(402)；所述顶栅极电极(501)用于调节载流子在量子点电极结构中的状态。
2.根据权利要求1所述的基于零维欧姆接触的硅基纳米线量子点的装置，其中，
纳米线锗内核层(105)，在所述锗层(102)中部位置形成的凸起；
纳米线硅包覆层(106)，在所述硅包覆层(103)中部位置形成的凸起；
纳米线二氧化硅保护层(107)，在所述二氧化硅层(104)中部位置形成的凸起。
3.根据权利要求1所述的基于零维欧姆接触的硅基纳米线量子点的装置，其中，还包括测量电路，用于调节源电极(401)、漏电极(402)和顶栅极电极(501)的电压，以调控载流子在量子点(601)与漏电极(401)和源电极(402)之间的隧穿，所述测量电路包括：
偏置电压，施加于所述源电极(401)上；
栅极电压，施加于所述顶栅极电极(501)上，用于调节载流子在量子点(601)与漏电极(401)和源电极(402)之间的运输状态；
数字万用表，施加于所述漏电极(402)上，用于测量载流子与漏电极(401)和源电极(402)之间的运输电流。
4.根据权利要求1所述的基于零维欧姆接触的硅基纳米线量子点的装置，其中，还包括：电极标记电路，所述电极标记电路包括：
小号标记电极(304)，用于精确定位所述硅基纳米线位置，并校准和套刻所述源电极(401)、所述漏电极(402)和所述顶栅极电极(501)；
大号标记电极(303)，用于校准和套刻所述小号标记电极(304)；
栅极大电极(701)，用于连接所述顶栅极电极(501)；
源大电极(301)，通过条带状电极与所述源电极(401)相连，用于连接所述源电极(401)；
漏大电极(302)，通过条带状电极与所述漏电极(402)相连，用于连接所述漏电极(402)。
5.根据权利要求4所述的基于零维欧姆接触的硅基纳米线量子点的装置，其中，
所述大号标记电极(303)包括：一个大号斜交叉电极组，所述大号斜交叉电极组宽度为10μm、长度为100μm；所述大号斜交叉电极组包括四个大号斜交叉电极；
所述小号标记电极(304)包括：多个小号斜交叉电极组，所述小号斜交叉电极组宽度为10nm、长度为100nm；所述小号斜交叉电极组包括四个小号斜交叉电极。
6.根据权利要求4所述的基于零维欧姆接触的硅基纳米线量子点的装置，其中，所述源大电极(301)、漏大电极(302)和栅极大电极(701)为方片状电极；所述源大电极(301)和漏大电极(302)和栅极大电极(701)的材料为钛/金，厚度为5nm/45nm。
7.根据权利要求1所述的基于零维欧姆接触的硅基纳米线量子点的装置，其中，所述源电极(401)、漏电极(402)和顶栅极电极(501)的材料为钛/钯，厚度为3nm/25nm。
8.一种基于零维欧姆接触的硅基纳米线量子点的装置的制备方法，包括：
步骤S100：在非掺杂硅衬底上顺次生长硅缓冲层、锗层、硅包覆层和二氧化硅层；形成硅基纳米线基片结构并形成硅基纳米线；再在二氧化硅层上生长绝缘层；
步骤S200：制备源大电极、漏大电极、栅极大电极以及大号标记电极；
步骤S300：通过大号标记电极套刻小号标记电极；通过小号标记电极精确定位硅基纳米线的位置；
步骤S400：制备源电极和漏电极的电子束掩膜图案；刻蚀掉源电极区域和漏电极区域，使硅基纳米线结构两端呈斜坡状；
步骤S500：利用小号标记套刻，制备源电极、漏电极和顶栅极电极，分别与源大电极、漏大电极和栅极大电极相连。
CN201811654743.5A 2018-12-29 2018-12-29 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法 Active CN109502544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811654743.5A CN109502544B (zh) 2018-12-29 2018-12-29 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811654743.5A CN109502544B (zh) 2018-12-29 2018-12-29 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法

Publications (2)

Publication Number Publication Date
CN109502544A true CN109502544A (zh) 2019-03-22
CN109502544B CN109502544B (zh) 2020-05-12

Family

ID=65757130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811654743.5A Active CN109502544B (zh) 2018-12-29 2018-12-29 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法

Country Status (1)

Country Link
CN (1) CN109502544B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472814A (zh) * 2002-08-01 2004-02-04 中国科学院物理研究所 基于碳纳米管单电子晶体管设计的单电子存储器及制法
US20090020148A1 (en) * 2007-07-20 2009-01-22 Boukai Akram Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
JP2013052504A (ja) * 2012-09-10 2013-03-21 National Institute For Materials Science Ｉｖ族半導体ナノ細線の製造方法
CN104934479A (zh) * 2015-05-11 2015-09-23 中国科学院半导体研究所 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN106683991A (zh) * 2016-12-09 2017-05-17 华中科技大学 一种石墨烯/金属复合电极的碳纳米管器件的互连方法
CN107170813A (zh) * 2017-06-26 2017-09-15 中国科学技术大学 空穴型半导体电控量子点器件，其制备及使用方法
CN107195773A (zh) * 2017-06-26 2017-09-22 中国科学技术大学 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
CN108447940A (zh) * 2018-03-12 2018-08-24 中国科学院半导体研究所 背靠背双吸收硅基光电探测器及制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472814A (zh) * 2002-08-01 2004-02-04 中国科学院物理研究所 基于碳纳米管单电子晶体管设计的单电子存储器及制法
US20090020148A1 (en) * 2007-07-20 2009-01-22 Boukai Akram Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
JP2013052504A (ja) * 2012-09-10 2013-03-21 National Institute For Materials Science Ｉｖ族半導体ナノ細線の製造方法
CN104934479A (zh) * 2015-05-11 2015-09-23 中国科学院半导体研究所 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN106683991A (zh) * 2016-12-09 2017-05-17 华中科技大学 一种石墨烯/金属复合电极的碳纳米管器件的互连方法
CN107170813A (zh) * 2017-06-26 2017-09-15 中国科学技术大学 空穴型半导体电控量子点器件，其制备及使用方法
CN107195773A (zh) * 2017-06-26 2017-09-22 中国科学技术大学 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
CN108447940A (zh) * 2018-03-12 2018-08-24 中国科学院半导体研究所 背靠背双吸收硅基光电探测器及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李炎: "锗硅自组织纳米线量子点和微波谐振腔的复合结构的实验研究", 《中国博士学位论文全文数据库 基础科学辑》 *

Also Published As

Publication number Publication date
CN109502544B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN101595565B (zh) 在垂直半导体结构上制造精密垂直和水平层的方法
US20100012180A1 (en) Encapsulating and transferring low dimensional structures
US20060273462A1 (en) System and method based on field-effect transistors for addressing nanometer-scale devices
JP2007294908A (ja) ナノワイヤトランジスタ及びその製造方法
CN106299066A (zh) 一种量子点单光子源及其制备方法
TWI320971B (en) Array of nanoscopic mosfet transistors and fabrication methods
Dodson et al. Fabrication process and failure analysis for robust quantum dots in silicon
CN105742345A (zh) 一种隧穿场效应晶体管及其制备方法
Huang et al. Contact resistance measurement of Ge2Sb2Te5 phase change material to TiN electrode by spacer etched nanowire
US7692953B2 (en) Method and device for demultiplexing a crossbar non-volatile memory
CN209522573U (zh) 基于零维欧姆接触的硅基纳米线量子点的装置
CN109873028A (zh) 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法
CN109509787A (zh) 自组织锗硅纳米线量子点芯片及其制备方法
CN109502544A (zh) 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法
US20150069330A1 (en) Nanowire field-effect transistor and method for manufacturing same
US7462864B2 (en) Thin film transistor and manufacturing method thereof, and liquid crystal display device having thin film transistor and manufacturing method thereof
CN103779182B (zh) 纳米线的制造方法
CN209312772U (zh) 自组织锗硅纳米线量子点芯片
Wang et al. Single-electron and quantum confinement limits in length-scaled silicon nanowires
CN209675289U (zh) 自组织锗硅纳米晶基片、栅极电控量子点结构
CN106653854A (zh) 超短沟道晶体管及其制造方法
CN102623307B (zh) 通用的多种材料间全限制量子点的自对准制备方法
CN101504948A (zh) 中空尖笔状结构与包含其的装置及其制造方法
Durrani et al. Electron transport and room temperature single-electron charging in 10 nm scale PtC nanostructures formed by electron beam induced deposition
CN108598146A (zh) 基于单根碳纳米管的高频隧穿器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant