CN107195773A - 空穴型半导体异质结霍尔棒、其制备和使用方法及用途 - Google Patents

空穴型半导体异质结霍尔棒、其制备和使用方法及用途 Download PDF

Info

Publication number
CN107195773A
CN107195773A CN201710498740.6A CN201710498740A CN107195773A CN 107195773 A CN107195773 A CN 107195773A CN 201710498740 A CN201710498740 A CN 201710498740A CN 107195773 A CN107195773 A CN 107195773A
Authority
CN
China
Prior art keywords
contact electrode
ohm contact
undoped
junctions
hetero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710498740.6A
Other languages
English (en)
Other versions
CN107195773B (zh
Inventor
李海欧
袁龙
王柯
曹刚
郭光灿
郭国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201710498740.6A priority Critical patent/CN107195773B/zh
Publication of CN107195773A publication Critical patent/CN107195773A/zh
Application granted granted Critical
Publication of CN107195773B publication Critical patent/CN107195773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/01Manufacture or treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了空穴型半导体异质结霍尔棒,其制备和使用方法及用途。其包含非掺杂GaAs/AlGaAs异质结基片,其由下到上依次包括非掺杂GaAs衬底(101)、非掺杂AlGaAs层(102)和表面非掺杂GaAs盖帽层(103);欧姆接触电极(201)、(204),(202)、(203)、(205),均依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm,(203)、(205)之间的连线与(201)、(204)之间的连线垂直;(202)、(203)之间的连线与(201)、(204)之间的连线平行;绝缘层(300),其覆盖所述表面非掺杂GaAs盖帽层(103)、五个欧姆接触电极;顶栅极(400),其设置在所述绝缘层(300)上,并且其水平投影与五个欧姆接触电极均有交叠。

Description

空穴型半导体异质结霍尔棒、其制备和使用方法及用途
技术领域
本发明涉及量子器件领域,具体地涉及一种空穴型半导体异质结霍尔棒、其制备和使用方法及用途。
背景技术
当前半导体芯片上集成的元件的尺寸越来越小,量子效应变得越来越不可忽略。随着摩尔定律的逐步失效,半导体行业有必要去开发新型的量子器件。自从shor算法(可破解当前密码系统的算法)等利用量子力学原理的算法出现后,量子计算机研制成为了当今世界各国竞争的战略焦点。
目前,在GaAs/AlGaAs、SiO2/Si、Si/SiGe等材料上制作的半导体门型电控量子点结构因为其受到的外界干扰较小而成为量子比特比较有希望的候选者。并且由于量子点结构的制造工艺完全兼容当前半导体工业,因此在比特的扩展和集成上相比于其他量子计算体系有极大的优势。
量子器件的载流子分为电子型和空穴型两种,以往人们探索较多的是以电子为载流子的结构,因为空穴型器件容易漏电同时性质不太稳定。经过近十年在材料生长工艺和样品加工工艺的实验与理论等多方面的研究突破之后,科学家们发现以空穴为载流子的量子比特可能有更长的量子比特退相干时间(相比于电子的量子比特退相干时间)。空穴的波函数是p轨道,而电子的波函数是s轨道,空穴相比于电子受到原子核的超精细相互作用要小很多。另外空穴相比于电子,有更强的自旋轨道耦合相互作用,使得空穴自旋量子比特有更快的比特翻转速度(比特从0变化到1或者从1变化到0),有利于获得全电控的长相干快操控的高保真度的空穴自旋量子比特体系。
目前,为了制备出优质的空穴自旋量子比特,需要获得二维空穴气性质优异的半导体量子芯片材料。二维空穴气的性质主要是空穴密度、空穴迁移率以及半导体材料的均匀性和空穴流动的稳定性等。目前对材料的二维空穴气的性质的表征是不方便的。需要能够方便地表征二维空穴气性质的量子器件。
发明内容
为了提供表征二维空穴气性质的量子器件,本发明提供了以下技术方案。
[1]一种空穴型半导体异质结霍尔棒,所述空穴型半导体异质结霍尔棒包含:
非掺杂GaAs/AlGaAs异质结基片(100),所述异质结基片(100)由下到上依次包括非掺杂GaAs衬底(101)、非掺杂AlGaAs层(102)和表面非掺杂GaAs盖帽层(103);
第一对欧姆接触电极(201)、(204),所述欧姆接触电极(201)、(204)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm;
第二对欧姆接触电极(203)、(205),所述欧姆接触电极(203)、(205)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm,所述第二对欧姆接触电极(203)、(205)之间的连线与所述第一对欧姆接触电极(201)、(204)之间的连线相互垂直;
欧姆接触电极(202),所述欧姆接触电极(202)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm,所述欧姆接触电极(202)与欧姆接触电极(203)之间的连线与所述第一对欧姆接触电极(201)、(204)之间的连线相互平行;
绝缘层(300),所述绝缘层(300)覆盖所述表面非掺杂GaAs盖帽层(103)、所述欧姆接触电极(201)、(204)、(202)、(203)和(205);
顶栅极(400),所述顶栅极(400)设置在所述绝缘层(300)上,并且其水平投影与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)均有交叠。
[2]根据[1]所述的空穴型半导体异质结霍尔棒,其特征在于,所述顶栅极(400)与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)中每一个的交叠面积为1000-5000平方微米,优选2000平方微米。
[3]根据[1]所述的空穴型半导体异质结霍尔棒,其特征在于,所述非掺杂AlGaAs层(102)的厚度为20-80nm;和/或所述表面非掺杂GaAs盖帽层(103)的厚度为2-10nm;和/或所述欧姆接触电极(201)、(204)、(202)、(203)和(205)的厚度为50-120nm;和/或所述绝缘层(300)的厚度为20-120nm;和/或所述顶栅极的厚度为50-130nm。
[4]一种制备根据[1]所述的空穴型半导体异质结霍尔棒的方法,所述方法包括:
由下到上依次使用分子束外延方式生长非掺杂GaAs衬底、非掺杂AlGaAs层和表面非掺杂GaAs盖帽层,形成非掺杂GaAs/AlGaAs异质结基片;
在所述非掺杂GaAs/AlGaAs异质结基片上形成分别形成依次穿过表面非掺杂GaAs盖帽层和非掺杂AlGaAs层,进入非掺杂GaAs衬底至少5nm的欧姆接触电极(201)、(204)、(202)、(203)和(205);
在所述非掺杂GaAs/AlGaAs异质结基片以及所述欧姆接触电极(201)、(204)、(202)、(203)和(205)上覆盖绝缘层;
在所述绝缘层上形成顶栅极,其水平投影与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)均有交叠。
[5]根据[1]所述的方法,其特征在于,所述形成欧姆接触电极包括:
利用紫外光刻曝光技术,在非掺杂GaAs/AlGaAs异质结基片上曝光出欧姆接触电极窗口;
利用电子束蒸发镀膜技术,将电极材料蒸镀至所述欧姆接触电极窗口;
对所述基片进行快速退火,使得蒸镀的电极材料向下渗透,依次穿过表面非掺杂GaAs盖帽层、非掺杂AlGaAs层,进入非掺杂GaAs衬底至少5nm,形成欧姆接触电极。
[6]根据[5]所述的方法,其特征在于,所述退火温度为380-450℃,所述退火时间为2-10分钟。
[7]一种使用根据[1]所述的空穴型半导体异质结霍尔棒的方法,所述方法包括:
在所述顶栅极(400)上施加负电压,从而在非掺杂GaAs衬底(101)中处于所述顶栅极(400)的水平投影中的区域形成二维空穴气层(104),所述二维空穴气层(104)与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)欧姆接触;
将所述空穴型半导体异质结霍尔棒放置在与器件平面垂直的磁场中;
在所述第一对欧姆接触电极(201)、(204)上施加电负荷;
测量欧姆接触电极(202)和(203)之间,以及欧姆接触电极(203)、(205)之间的电输出。
[8]根据[7]所述的方法,其特征在于,所述电负荷是恒流源,所述电输出是电压降。
[9]根据[8]所述的方法,其特征在于,由所述电负荷、欧姆接触电极(202)和(203)之间的电压降、和欧姆接触电极(203)、(205)之间的电压降计算空穴载流子密度和迁移率,
[10]根据[1]所述的空穴型半导体异质结霍尔棒用于表征半导体量子芯片材料的二维空穴气的性质的用途。
[11]根据[10]所述的用途,其中所述性质包括载流子密度、载流子迁移率、以及二维空穴气稳定性。
本发明提供了一种空穴型半导体异质结霍尔棒,可用于量子比特芯片材料设计和表征。
附图说明
图1为根据本发明的一个实施方案的空穴型半导体异质结霍尔棒欧姆接触电极示意图;
图2为根据本发明的一个实施方案的空穴型半导体异质结霍尔棒的示意图。
图3为根据本发明的另一个实施方案的空穴型半导体异质结霍尔棒的整体示意图;
图4为图2的空穴型半导体异质结霍尔棒沿电极201和204剖开的剖面示意图;
图5为本发明空穴型半导体异质结霍尔棒制作工艺流程图;
图6为根据本发明的一个实施方案的空穴型半导体异质结霍尔棒的导通电流随顶栅极电压调节的变化曲线;
图7为根据本发明的一个实施方案的空穴型半导体异质结霍尔棒进行霍尔效应测量的连接示意图;
图8为根据本发明的一个实施方案的空穴型半导体异质结霍尔棒的一个霍尔效应实例的磁测量曲线图;
图9为根据本发明的一个实施方案的空穴型半导体异质结霍尔棒的空穴载流子密度和迁移率随着顶栅极电压变化的曲线。
具体实施方式
本发明提供一种半导体异质结霍尔棒,具体是一种非掺杂GaAs/AlGaAs半导体空穴载流子异质结材料结构。半导体异质结霍尔棒能够在极低温条件下工作,可以通过磁输运的测量方法获得该异质结材料的载流子浓度及迁移率等性能,是表征空穴载流子量子芯片材料基本性能的主要手段。这可以为后续制备空穴自旋量子比特和实现空穴自旋量子计算奠定量子芯片材料设计和测试的基础。
本发明提出了一种半导体异质结霍尔棒、其制备和使用方法及用途。所设计的霍尔棒结构包括非掺杂GaAs/AlGaAs异质结基片100,欧姆接触电极200,绝缘层300和顶层金属大电极400。在这种非掺杂GaAs/AlGaAs异质结基片上通过生长绝缘层、加顶栅极(topgate)的方式可以形成二维空穴气(顶层栅极加负压),通过改变顶层栅极电压可以大范围调节二维空穴气的载流子浓度和迁移率,选取优质性能的材料体系,用于进一步实现量子计算的空穴自旋量子比特研究。本发明的半导体异质结霍尔棒性能稳定,不易漏电。
本发明的空穴型半导体异质结霍尔棒的一个实施方案如图2和图4所示,其包含:
非掺杂GaAs/AlGaAs异质结基片(100),所述异质结基片(100)由下到上依次包括非掺杂GaAs衬底(101)、非掺杂AlGaAs层(102)和表面非掺杂GaAs盖帽层(103);
第一对欧姆接触电极(201)、(204),所述欧姆接触电极(201)、(204)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm;
第二对欧姆接触电极(203)、(205),所述欧姆接触电极(203)、(205)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm,所述第三对欧姆接触电极(203)、(205)之间的连线与所述第一对欧姆接触电极(201)、(204)之间的连线相互垂直;
欧姆接触电极(202),所述欧姆接触电极(202)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm,所述欧姆接触电极(202)与欧姆接触电极(203)之间的连线与所述第一对欧姆接触电极(201)、(204)之间的连线相互平行;
绝缘层(300),所述绝缘层(300)覆盖所述表面非掺杂GaAs盖帽层(103)、所述欧姆接触电极(201)、(204)、(202)、(203)和(205);
顶栅极(400),所述顶栅极(400)设置在所述绝缘层(300)上,并且其水平投影与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)均有交叠。
本文中所称的“上”、“下”、“水平”等方向是为了便于描述各部件相对位置的作用,而非限定绝对的方向。
图2中个电极上的方块部表示用于连接外部线路的电极窗口,其是一种可选的连接外电路的端口方式。
另一个本发明的实施方案示于图3中。其与图2结构基本相同,不同之处是还包括欧姆接触电极(206)。增加第六个处于对称位置的欧姆接触电极(206)便于器件的制作,并且也利于器件的使用,例如便于在各方向上接线。而且,当(202)、(203)、(205)、(206)中有一个损坏时,器件仍可以使用。
不受限于任何理论,在本发明的半导体异质结霍尔棒中,当在顶栅极上施加电压时,在异质结中非掺杂GaAs衬底中在顶栅极的水平投影区域,产生空穴载流子,并形成图4中的二维空穴气层(104)。该二维空穴气层与各欧姆接触电极欧姆接触,形成二维空穴载流子导通区域。也就是说,相当于形成了一个与顶栅极相同形状的片状电阻。该片状电阻可以例如为矩形,并在四边上各自具有电极。这些电极形成一个典型的霍尔棒桥状器件。片状电阻当然也可以不是矩形的,但从计算和建模的方便性来说,矩形是优选的(也就是说顶栅极是矩形的)。通过在垂直磁场中在第一对电极上施加电负荷,可以在第二对电极以及在同一边上的两个电极上获得电输出。此处的垂直表示垂直于所有欧姆接触电极所在的平面,也称为器件平面。
作为一个具体实例,本发明提供的半导体异质结霍尔棒构体包括非掺杂GaAs/AlGaAs异质结基片(100)、欧姆接触电极(201、202、203、204、205、206)、绝缘层(300)和顶层金属大电极(400)。其中电极(206)是任选的。或者换言之,在(202)、(203)、(205)、(206)中可以只形成其中任意三个。下文不再重复解释。
其中所述非掺杂GaAs/AlGaAs异质结基片依次包括非掺杂的GaAs衬底(101)、非掺杂AlGaAs层(102)和表面的非掺杂GaAs盖帽层(103)以及通过在顶栅极400上施加负电压之后在非掺杂GaAs层(101)中稳定形成的二维空穴气结构层(104),如图4的剖面图所示。二维空穴气层(104)一般位于距离非掺杂AlGaAs层(102)以下大约5nm处。
非掺杂GaAs衬底(101)的厚度可以是300-800nm,优选500nm。
非掺杂AlGaAs层(102)的厚度可以为20-80nm,优选40nm,其中Al所占的比例可以为10摩尔%-90摩尔%,优选70摩尔%。
表面非掺杂GaAs盖帽层(103)的厚度可以为2-10nm,优选5nm。
非掺杂GaAs及非掺杂AlGaAs均是已知的材料。各层具有稳定化学结构的单晶材料可以依次使用分子束外延生长。该发明使用的基片依次使用分子束外延生长各层具有稳定化学结构的单晶材料。
欧姆接触电极可以如下形成:在表面非掺杂GaAs盖帽层(103)上紫外光学曝光欧姆电极窗口(201、202、203、204、205、206)。利用电子束蒸发镀膜电极材料,例如AuBe合金(Be的重量比为1%),利用高温退火使得合金渗入窗口,依次穿过表面非掺杂GaAs盖帽层(103)、非掺杂AlGaAs层(102),进入非掺杂GaAs衬底(101)至少5nm处,到达二维空穴气层(104),形成良好的欧姆接触。为了形成良好的欧姆接触,欧姆接触电极穿过异质结,当其下端至少低于所述非掺杂AlGaAs层(102)以下5nm时,可以保证与二维空穴气层有良好的欧姆接触。欧姆接触电极(201、202、203、204、205、206)的金属镀膜厚度为50-120nm,优选80nm。电极可以具有较大的远端,利于接线并对其施加一定范围的电压或电流。也可以用其他合适的方式形成穿过异质结的电极。
欧姆接触电极(201、202、203、204、205、206)及表面GaAs盖帽层(103)上的绝缘层(300)使用原子层沉积方式生长,生长温度为100-300℃,优选200℃,生长厚度为20-100nm(这里氧化层的厚度决定着器件的击穿电压,氧化层越厚,顶层栅极越不容易击穿,器件的饱和电流越大),优选40nm,绝缘层材料为三氧化二铝或者氧化铪,优选三氧化二铝。
绝缘层(300)上为顶层金属大电极(400),金属电极镀膜材料可以为Ti和Au,厚度分别为10-30nm和40-100nm,优选10nm和70nm,在表面非掺杂GaAs盖帽层(103)的中间位置,其大小和形状与欧姆接触电极形状匹配。顶层金属大电极与欧姆接触电极中间靠绝缘层隔开,有一定的交叠,如图4所示,交叠区域从下往上依次为欧姆接触电极、绝缘层和顶层金属大电极,并有一定的交叠面积(交叠才能保证顶栅极形成的二维空穴气在各电极之间导通),交叠面积为1000-5000平方微米,优选2000平方微米。在欧姆接触电极上表面可以缺少一部分绝缘层,露出接线窗口。
由于所有的欧姆接触电极200都在绝缘层的下面,为了能够把欧姆接触电极通过引线接出,需要在适当的位置开接线窗口,将其位置上的绝缘层刻蚀掉,以便引线可以与各个欧姆接触电极电学连通,用于后续霍尔棒器件的测量。
本发明还涉及制备空穴型半导体异质结霍尔棒的方法。具体地,依次提供非掺杂GaAs/AlGaAs异质结基片,形成五个欧姆接触电极,覆盖绝缘层,并形成顶栅极。可以使用常规的制备过程制备本发明的空穴型半导体异质结霍尔棒。可以使用常用的工艺,如紫外光刻、电子束蒸发镀膜、原子层沉积、湿法蚀刻等工艺,制备半导体异质结霍尔棒的各个部件。特别地,本发明中的欧姆接触电极可以通过快速退火的工艺形成。
在本发明提供的一种制备上述空穴型半导体异质结霍尔棒的方法中,包括形成欧姆接触电极的过程,所述过程包括:
利用紫外光刻曝光技术,在非掺杂GaAs/AlGaAs异质结基片上曝光出欧姆接触电极窗口;
利用电子束蒸发镀膜技术,将电极材料蒸镀至所述欧姆接触电极窗口;
对所述基片进行快速退火,使得蒸镀的电极材料从表面往下渗透,依次穿过表面非掺杂GaAs盖帽层、非掺杂AlGaAs层,深入到非掺杂GaAs衬底层深度5nm处,形成欧姆接触电极。
通过该方法,可以在想要的位置简单地形成依次穿过表面非掺杂GaAs盖帽层、非掺杂AlGaAs层与二维空穴气区域良好欧姆接触的欧姆接触电极。
在一个实施方案中,本发明的制备步骤可以包括:分子束外延(MBE)生长非掺杂GaAs/AlGaAs异质结基片;紫外光刻、电子束镀膜技术制备欧姆接触电极;保护气条件下高温快速退火欧姆接触;原子层沉积技术生长绝缘层;紫外光刻、湿法刻蚀技术制备欧姆接触接线窗口;紫外光刻、电子束蒸发镀膜制备顶层金属大电极。详细制备步骤如下(如图5所示):
(1)、利用分子束外延技术(MBE)生长非掺杂GaAs/AlGaAs异质结基片,非掺杂GaAs/AlGaAs异质结基片包括非掺杂GaAs衬底(101)、非掺杂AlGaAs层(102)、表面非掺杂GaAs盖帽层(103);
(2)、取4英寸的基片,甩光刻胶保护,切成2cm*2cm大小的小片,依次用ACE(丙酮)、TCE(三氯乙烯)、ACE(丙酮)、IPA(异丙醇)及DI(去离子水)清洗样品,每个试剂清洗时可以同时使用超声清洗30s,最后高纯氮气吹干;
(3)、使用甩胶机,在小的样品基片上甩上光刻胶,光刻胶的型号为AZ54214E,甩胶的转速为:4000转/s,时间为:40s,烤胶参数为:95℃烘烤90s。
(4)使用紫外光学曝光机进行紫外光学曝光刻蚀,紫外光学曝光时间12s,用显影液(AZ400K∶DI=1∶6)显影60s,形成欧姆接触窗口200(包括201、202、203、204、205、206),接着使用氧气等离子体清洗技术处理2-4min以除去残胶,再利用电子束蒸发镀膜技术沉积AuBe合金约120nm,形成欧姆接触电极,镀膜时的真空度为:4*10-8Torr
(5)、把镀膜后的基片放入ACE(丙酮)中进行金属剥离,金属剥离时间为10-60分钟,优选30分钟。然后依次用TCE(三氯乙烯)、ACE(丙酮)、IPA(异丙醇)、DI(去离子水)将基片洗干净,每个试剂清洗时可以同时使用超声清洗30s,最后高纯氮气吹干;
(6)、将清洗干净的样品基片,放入高温快速退火炉,在保护气的条件下进行高温快速退火,使得蒸镀的欧姆接触金属从表面往下渗透,依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),深入到非掺杂GaAs衬底(101)至少5nm,到达二维空穴气区域(在栅极加负电压后在该区域中将形成二维空穴气层(104)),与二维空穴气区域形成良好的接触,形成欧姆接触电极(201、202、203、204、205、206)。保护气采用H2和N2混合气,H2的比例为15%。退火温度为380-450℃,优选420℃;退火时间为2-10分钟,优选3分钟(退火温度如果太低,欧姆电极无法和二维载流子气形成良好的接触,退火温度如果太高,欧姆电极表面非常粗糙,在生长了绝缘层后容易击穿绝缘层漏电;相比于退火时间,退火温度的影响更为显著);如图1所示;
(7)、把经过高温退火后的基片按照依次用TCE(三氯乙烯)、ACE(丙酮)、IPA(异丙醇)、DI(去离子水)将基片洗干净,每个试剂清洗时可以同时使用超声清洗30s,最后高纯氮气吹干;再放入原子层沉积系统中进行绝缘层的生长,生长温度为100-300℃,优选200℃,生长厚度为20-100nm,优选40nm,生长氧化层为三氧化二铝或者氧化铪,优选三氧化二铝;
(8)、生长完绝缘层之后的基片,再次使用紫外光学曝光机进行紫外光学曝光刻蚀,紫外光学曝光时间12s,用显影液(AZ400K∶DI=1∶6)显影60s,使用氧气等离子体清洗技术处理2-4min以除去残胶,形成欧姆电极的刻蚀窗口,然后再用绝缘层刻蚀液于190℃刻蚀窗口10-25s,优选12s,用来除去欧姆电极上的绝缘层,这样后续测量时才能在欧姆接触电极上链接测量引线,这里氧化铝刻蚀液为通用的Transetch-N刻蚀液;
(9)、把刻蚀后的基片迅速放入去离子水中DI中浸泡(同时放到光学显微镜下观察三氧化二铝是否刻蚀完全,若刻蚀完全放入下一杯DI中等待清洗,否则再次放进刻蚀液进行刻蚀),去离子水DI中浸泡5分钟、丙酮ACE中浸泡10分钟,并可以使用超声振10s,然后使用IPA清洗,并用高纯氮气吹干;
(10)、清洗干净的基片,再次使用紫外光学曝光机进行光刻曝光刻蚀,紫外光学曝光12s,用显影液(AZ400K∶DI=1∶6)显影60s,使用氧气等离子体清洗技术处理2-4min以除去残胶,形成顶层金属大电极(400)的窗口。然后利用电子束蒸发镀膜技术依次镀10-30nmTi和40-100nm Au,优选10nm和70nm。把镀膜后的基片放入ACE(丙酮)中进行金属剥离,并可以使用超声振动4-10s,然后放入异丙醇中浸泡10分钟并清洗干净,最后用高纯氮气吹干,至此霍尔棒的制作完成。如图3所示。图4显示了第一对欧姆接触电极之间的剖面图。其中光学曝光技术,使用紫外光刻机曝光,光学曝光胶型号为AZ5214E,甩胶参数为:转速4000转/s、甩胶时间40s,烤胶温度95℃烘烤时间90s,紫外光刻曝光12s,用显影液(AZ400K∶DI=1∶6)显影60s,使用去离子水DI清洗15-30s,最后用高纯氮气吹干,电子束镀膜前使用氧气等离子体清洗技术处理2-4min以除去残胶。
其中样品清洗过程:将样品依次使用ACE(丙酮)、TCE(三氯乙烯)、ACE(丙酮)、IPA(异丙醇)及DI(去离子水)各清洗5分钟,每种试剂清洗时伴随超声清洗30秒,最后用高纯氮气吹干。
其中金属剥离技术,使用丙酮(ACE)浸泡2-12个小时,根据图形的大小选择不同的时间,图形尺寸越小选择的浸泡时间越长。
高温快速退火条件为380-450℃,优选420℃,退火时间为2-10min,优选3min,退火保护气体15%H2和85%N2
刻蚀绝缘层的刻蚀剂试通用的Transetch-N刻蚀液,条件为刻蚀液于190℃持续加热30min以上,刻蚀时间为10-25s,优选12s,用来除去欧姆电极上的绝缘层。
本发明还提供了一种使用上述霍尔棒的方法,所述方法包括:
将所述空穴型半导体异质结霍尔棒放置在与器件平面垂直的磁场中;
在所述顶栅极(400)上施加负电压,从而在非掺杂GaAs衬底(101)的靠近所述非掺杂AlGaAs层(102)的部分中处于所述顶栅极(400)的水平投影中的区域形成二维空穴气层(104),所述二维空穴气层(104)与欧姆接触电极(201)、(204)、(202)、(206)、(203)和(205)欧姆接触;
在所述第一对欧姆接触电极(201)、(204)上施加电负荷;
测量欧姆接触电极(203)和(205)之间以及欧姆接触电极(202)和(203)之间的电输出。
本发明还提供了对空穴型量子霍尔棒的基本性能表征,如图6所示为在所设计制备的霍尔棒的源电极201上施加一定的交流激励(20uV)之后,使用锁相技术测量漏电极204的电流,随着顶栅极所加电压的变化曲线,由于基片本身非掺杂,因此没有在顶栅极上施加电压时,基片本身没有载流子,随着施加在顶栅极上电压的绝对值逐渐增大(由于是空穴载流子,所以施加的电压为负值),可以看到源漏之间在-1.2V左右开始导通,并随着电压的进一步增大而达到基本处于饱和的状态,最大电流可以达到约15nA,计算出电阻约3.3千欧,是比较好的欧姆接触。同时顶栅极电压达到-5V时并没有出现顶层向欧姆接触漏电的现象,证明本发明的霍尔棒的绝缘层性能也是优秀的,上述测量结果证明本发明的霍尔棒性能是非常优秀的。
如图7所示,为本发明制作的非掺杂GaAs/AlGaAs异质结结构的霍尔棒进行霍尔效应测量的连接示意图。一般地,将霍尔棒放在垂直磁场中,但也可以在不垂直的磁场中工作。在欧姆接触电极201和204上加恒流源(电流可以为I=100nA),测量电极202和203之间的电压降(Vxx)和电极203和205之间的电压降(Vxy),可以得到如图8所示的非掺杂GaAs/AlGaAs异质结结构的霍尔棒的一个霍尔效应实例的磁测量曲线图。可以得到纵向电阻Rxx=Vxx/I,霍尔电阻RH=Rxy=Vxy/I。当样品处于低温强磁场环境中时(B<1T),二维空穴气的行为类似经典情况,霍尔电阻RH随着磁场增加线性增加,根据磁输运曲线斜率可以得到空穴载流子密度n=B/(e*Rxy),结合空穴载流子密度和磁场为零时刻的电阻率,可以得到空穴载流子的迁移率u=1/(neRxx)。
在高磁场时,不再类似于经典情况,Rxy出现宽的电阻平台,而平台处的电阻Rxx降为零(在图8中在约6000mT处),Rxx的振荡和Rxy出现平台的出现表明器件处于无耗散输运状态,这就是量子霍尔效应,此处不作赘述。
如图9所示,为根据本发明的实施方案制备的其中一种结构的非掺杂砷化镓异质结量子霍尔棒的空穴载流子密度和迁移率随着施加在顶栅极上电压的变化曲线,其中的数据点来自按照图7和图8所示的测量结构在不同的顶层栅极电压下测得的空穴载流子密度和迁移率。数据表明,空穴载流子密度随着电压绝对值的增加线性增加,其密度可以大范围可调节,空穴载流子的迁移率随着空穴密度的增加而增加,达到一定值时,迁移率趋于饱和。
可见,本发明的霍尔棒器件可以较快较容易地测量空穴载流子密度和迁移率,用于表征半导体量子芯片材料的二维空穴气性质,如载流子密度、载流子迁移率、以及二维空穴气稳定性等,进而用于筛选半导体量子芯片材料和合适的运行参数。为基于非掺杂空穴载流子的量子比特研究提供了基片材料设计和表征的研究基础。在物质性质研究方面,还可用于空穴载流子的质量,郎道能级态等物理特性研究。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响本发明的实质内容。

Claims (11)

1.一种空穴型半导体异质结霍尔棒,所述空穴型半导体异质结霍尔棒包含:
非掺杂GaAs/AlGaAs异质结基片(100),所述异质结基片(100)由下到上依次包括非掺杂GaAs衬底(101)、非掺杂AlGaAs层(102)和表面非掺杂GaAs盖帽层(103);
第一对欧姆接触电极(201)、(204),所述欧姆接触电极(201)、(204)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm;
第二对欧姆接触电极(203)、(205),所述欧姆接触电极(203)、(205)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm,所述第二对欧姆接触电极(203)、(205)之间的连线与所述第一对欧姆接触电极(201)、(204)之间的连线相互垂直;
欧姆接触电极(202),所述欧姆接触电极(202)依次穿过表面非掺杂GaAs盖帽层(103)和非掺杂AlGaAs层(102),进入所述非掺杂GaAs衬底(101)至少5nm,所述欧姆接触电极(202)与欧姆接触电极(203)之间的连线与所述第一对欧姆接触电极(201)、(204)之间的连线相互平行;
绝缘层(300),所述绝缘层(300)覆盖所述表面非掺杂GaAs盖帽层(103)、所述欧姆接触电极(201)、(204)、(202)、(203)和(205);
顶栅极(400),所述顶栅极(400)设置在所述绝缘层(300)上,并且其水平投影与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)均有交叠。
2.根据权利要求1所述的空穴型半导体异质结霍尔棒,其特征在于,所述顶栅极(400)与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)中每一个的交叠面积为1000-5000平方微米,优选2000平方微米。
3.根据权利要求1所述的空穴型半导体异质结霍尔棒,其特征在于,所述非掺杂AlGaAs层(102)的厚度为20-80nm;和/或所述表面非掺杂GaAs盖帽层(103)的厚度为2-10nm;和/或所述欧姆接触电极(201)、(204)、(202)、(203)和(205)的厚度为50-120nm;和/或所述绝缘层(300)的厚度为20-120nm;和/或所述顶栅极的厚度为50-130nm。
4.一种制备根据权利要求1所述的空穴型半导体异质结霍尔棒的方法,所述方法包括:
由下到上依次使用分子束外延方式生长非掺杂GaAs衬底、非掺杂AlGaAs层和表面非掺杂GaAs盖帽层,形成非掺杂GaAs/AlGaAs异质结基片;
在所述非掺杂GaAs/AlGaAs异质结基片上形成分别形成依次穿过表面非掺杂GaAs盖帽层和非掺杂AlGaAs层,进入非掺杂GaAs衬底至少5nm的欧姆接触电极(201)、(204)、(202)、(203)和(205);
在所述非掺杂GaAs/AlGaAs异质结基片以及所述欧姆接触电极(201)、(204)、(202)、(203)和(205)上覆盖绝缘层;
在所述绝缘层上形成顶栅极,其水平投影与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)均有交叠。
5.根据权利要求4所述的方法,其特征在于,所述形成欧姆接触电极包括:
利用紫外光刻曝光技术,在非掺杂GaAs/AlGaAs异质结基片上曝光出欧姆接触电极窗口;
利用电子束蒸发镀膜技术,将电极材料蒸镀至所述欧姆接触电极窗口;
对所述基片进行快速退火,使得蒸镀的电极材料向下渗透,依次穿过表面非掺杂GaAs盖帽层、非掺杂AlGaAs层,进入非掺杂GaAs衬底至少5nm,形成欧姆接触电极。
6.根据权利要求5所述的方法,其特征在于,所述退火温度为380-450℃,所述退火时间为2-10分钟。
7.一种使用根据权利要求1所述的空穴型半导体异质结霍尔棒的方法,所述方法包括:
在所述顶栅极(400)上施加负电压,从而在非掺杂GaAs衬底(101)中处于所述顶栅极(400)的水平投影中的区域形成二维空穴气层(104),所述二维空穴气层(104)与所述欧姆接触电极(201)、(204)、(202)、(203)和(205)欧姆接触;
将所述空穴型半导体异质结霍尔棒放置在与器件平面垂直的磁场中;
在所述第一对欧姆接触电极(201)、(204)上施加电负荷;
测量欧姆接触电极(202)和(203)之间,以及欧姆接触电极(203)、(205)之间的电输出。
8.根据权利要求7所述的方法,其特征在于,所述电负荷是恒流源,所述电输出是电压降。
9.根据权利要求8所述的方法,其特征在于,由所述电负荷、欧姆接触电极(202)和(203)之间的电压降、和欧姆接触电极(203)、(205)之间的电压降计算空穴载流子密度和迁移率。
10.根据权利要求1所述的空穴型半导体异质结霍尔棒用于表征半导体量子芯片材料的二维空穴气的性质的用途。
11.根据权利要求10所述的用途,其中所述性质包括载流子密度、载流子迁移率、以及二维空穴气稳定性。
CN201710498740.6A 2017-06-26 2017-06-26 空穴型半导体异质结霍尔棒、其制备和使用方法及用途 Active CN107195773B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710498740.6A CN107195773B (zh) 2017-06-26 2017-06-26 空穴型半导体异质结霍尔棒、其制备和使用方法及用途

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710498740.6A CN107195773B (zh) 2017-06-26 2017-06-26 空穴型半导体异质结霍尔棒、其制备和使用方法及用途

Publications (2)

Publication Number Publication Date
CN107195773A true CN107195773A (zh) 2017-09-22
CN107195773B CN107195773B (zh) 2023-07-18

Family

ID=59880499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710498740.6A Active CN107195773B (zh) 2017-06-26 2017-06-26 空穴型半导体异质结霍尔棒、其制备和使用方法及用途

Country Status (1)

Country Link
CN (1) CN107195773B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107765197A (zh) * 2017-11-21 2018-03-06 上海南麟电子股份有限公司 一种霍尔传感器
CN108428627A (zh) * 2018-03-28 2018-08-21 中国科学技术大学 一种电控GaAs/AlGaAs半导体量子点势阱的方法
CN109502544A (zh) * 2018-12-29 2019-03-22 中国科学技术大学 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法
CN110085668A (zh) * 2019-04-30 2019-08-02 中国科学技术大学 半导体量子芯片及其制作方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0283276A2 (en) * 1987-03-20 1988-09-21 Fujitsu Limited Semiconductor device having heterojunction and method for producing same
JPH07211954A (ja) * 1994-01-18 1995-08-11 Victor Co Of Japan Ltd ヘテロ接合ホール素子
JPH10107260A (ja) * 1996-09-27 1998-04-24 Sanyo Electric Co Ltd 半導体素子
JP2000196105A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 量子半導体記憶装置
JP2000349280A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体装置及びその製造方法並びに半導体基板構造
JP2002076024A (ja) * 2000-09-01 2002-03-15 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2004200711A (ja) * 2004-02-20 2004-07-15 Sharp Corp 窒化物系iii−v族化合物半導体装置
CN101510583A (zh) * 2009-03-18 2009-08-19 中国计量科学研究院 含有多层二维电子气的量子化霍尔电阻器件及其制作方法
CN102379033A (zh) * 2009-03-31 2012-03-14 旭化成微电子株式会社 半导体器件
CN103985747A (zh) * 2014-05-27 2014-08-13 中国科学技术大学 GaAs/AlGaAs半导体异质结结构体及其制作方法
CN104681620A (zh) * 2015-01-21 2015-06-03 中山大学 一种纵向导通的GaN常关型MISFET器件及其制作方法
CN105576119A (zh) * 2015-12-16 2016-05-11 苏州矩阵光电有限公司 一种高灵敏度霍尔元件及其制备方法
JP2016100450A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
CN207217593U (zh) * 2017-06-26 2018-04-10 中国科学技术大学 空穴型半导体异质结霍尔棒

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0283276A2 (en) * 1987-03-20 1988-09-21 Fujitsu Limited Semiconductor device having heterojunction and method for producing same
JPH07211954A (ja) * 1994-01-18 1995-08-11 Victor Co Of Japan Ltd ヘテロ接合ホール素子
JPH10107260A (ja) * 1996-09-27 1998-04-24 Sanyo Electric Co Ltd 半導体素子
JP2000196105A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 量子半導体記憶装置
JP2000349280A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体装置及びその製造方法並びに半導体基板構造
JP2002076024A (ja) * 2000-09-01 2002-03-15 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2004200711A (ja) * 2004-02-20 2004-07-15 Sharp Corp 窒化物系iii−v族化合物半導体装置
CN101510583A (zh) * 2009-03-18 2009-08-19 中国计量科学研究院 含有多层二维电子气的量子化霍尔电阻器件及其制作方法
CN102379033A (zh) * 2009-03-31 2012-03-14 旭化成微电子株式会社 半导体器件
CN103985747A (zh) * 2014-05-27 2014-08-13 中国科学技术大学 GaAs/AlGaAs半导体异质结结构体及其制作方法
JP2016100450A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
CN104681620A (zh) * 2015-01-21 2015-06-03 中山大学 一种纵向导通的GaN常关型MISFET器件及其制作方法
CN105576119A (zh) * 2015-12-16 2016-05-11 苏州矩阵光电有限公司 一种高灵敏度霍尔元件及其制备方法
CN207217593U (zh) * 2017-06-26 2018-04-10 中国科学技术大学 空穴型半导体异质结霍尔棒

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TAKUYA KAWAZU等: ""Lateral current generation in n-AlGaAs/GaAs heterojunction channels by schottky-barrier gate illumination\"", vol. 106, pages 1 - 5 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107765197A (zh) * 2017-11-21 2018-03-06 上海南麟电子股份有限公司 一种霍尔传感器
CN108428627A (zh) * 2018-03-28 2018-08-21 中国科学技术大学 一种电控GaAs/AlGaAs半导体量子点势阱的方法
CN109502544A (zh) * 2018-12-29 2019-03-22 中国科学技术大学 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法
CN109502544B (zh) * 2018-12-29 2020-05-12 中国科学技术大学 基于零维欧姆接触的硅基纳米线量子点的装置及制备方法
CN110085668A (zh) * 2019-04-30 2019-08-02 中国科学技术大学 半导体量子芯片及其制作方法
CN110085668B (zh) * 2019-04-30 2021-08-13 中国科学技术大学 半导体量子芯片及其制作方法

Also Published As

Publication number Publication date
CN107195773B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN107195773A (zh) 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
CN105679838B (zh) 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN110291649A (zh) 用于原位制造“马约拉纳材料-超导体”混合网络的方法以及通过该方法制造的混合结构
CN100495682C (zh) 采用干法刻蚀技术实现rtd与hemt单片集成的方法
CN110265486A (zh) 氧化镓sbd终端结构及制备方法
CN105206727B (zh) InGaN/GaN多量子阱单纳米柱LED器件及其制备方法
CN104701451A (zh) 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺
CN110085668B (zh) 半导体量子芯片及其制作方法
Guiducci et al. Full electrostatic control of quantum interference in an extended trenched Josephson junction
CN101867147A (zh) 一种量子级联正多边形微腔激光器及其制作方法
CN103985747A (zh) GaAs/AlGaAs半导体异质结结构体及其制作方法
Holloway et al. Electrical characterization of chemical and dielectric passivation of InAs nanowires
CN207217593U (zh) 空穴型半导体异质结霍尔棒
JPS63108709A (ja) 半導体装置およびその製造方法
Motayed et al. Electrical characteristics of AlxGa1− xN Schottky diodes prepared by a two-step surface treatment
CN207068864U (zh) 空穴型半导体电控量子点器件和装置
CN107180867A (zh) 一种半导体量子器件及其制备方法
CN210006742U (zh) 半导体量子芯片
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
Lee et al. Integrated freestanding single-crystal silicon nanowires: conductivity and surface treatment
CN109873028A (zh) 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法
CN206332034U (zh) GaN基肖特基二极管结构
CN206480639U (zh) 一种变掺杂变组分AlGaAsGaAs核辐射探测器
CN109698465A (zh) 一种高电流注入密度的半导体激光器及其制备方法
CN106298889A (zh) 一种肖特基接触及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant