CN110203879A - 一种硅纳米线的制备方法 - Google Patents

一种硅纳米线的制备方法 Download PDF

Info

Publication number
CN110203879A
CN110203879A CN201910391545.2A CN201910391545A CN110203879A CN 110203879 A CN110203879 A CN 110203879A CN 201910391545 A CN201910391545 A CN 201910391545A CN 110203879 A CN110203879 A CN 110203879A
Authority
CN
China
Prior art keywords
silicon
top layer
preparation
partition
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910391545.2A
Other languages
English (en)
Other versions
CN110203879B (zh
Inventor
李铁
鲁梓程
王跃林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201910391545.2A priority Critical patent/CN110203879B/zh
Publication of CN110203879A publication Critical patent/CN110203879A/zh
Application granted granted Critical
Publication of CN110203879B publication Critical patent/CN110203879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种硅纳米线的制备方法，包括：提供硅片；通过窗口干法刻蚀以形成刻蚀凹槽，该刻蚀凹槽的底壁与埋氧层之间保留有第一剩余顶层硅结构；湿法刻蚀以形成各向异性刻蚀槽，第一剩余顶层硅结构被减薄以形成位于各向异性刻蚀槽的底壁与埋氧层之间的第二剩余顶层硅结构，相邻两个各向异性刻蚀槽之间形成硅间壁；通过对第二剩余顶层硅结构和硅间壁进行氧化，在氧化硅间壁的底部和相邻氧化硅底壁的交界处形成贴附于埋氧层的单晶硅纳米线；去除氧化硅底壁、氧化硅间壁和埋氧层，硅纳米线被悬空而位于腐蚀槽的底部。本发明通过微加工工艺尺寸缩小技术来制备硅纳米线，不仅避免硅纳米线的尺寸偏差，且可以根据需要调整硅纳米线的尺寸且成本低廉。

Description

一种硅纳米线的制备方法
技术领域
本发明涉及微电子领域，特别是涉及一种硅纳米线的制备方法。
背景技术
硅纳米线是一种一维纳米材料，其力学、热学、光学和电学等性能相对于体硅都发生了明显变化，表现出诸如表面效应、小尺寸效应和宏观量子隧道效应等新颖的物理现象。同时因其比表面积大，外界环境的微弱变化能够引起材料本身性质的剧烈变化，采用硅纳米线作为传感器的敏感元件可以实现快速和高灵敏度的检测，且与大尺寸的传感器相比，其纳米尺寸特别适合于在超低浓度下的检测。所以该材料具有极大的潜力提升传感器灵敏度，因此具有重要的科研价值和应用前景。
由于传感器领域对灵敏度要求的不断提高，在纳米线研究取得重大进展的推动下，利用纳米线作为传感元件的生物传感领域迅速发展。常见的硅纳米线阵列制备方法主要有化学气相沉积方法、金属催化化学刻蚀法和基于纳米加工技术的制备方法。通过化学气相沉积方法和金属催化化学刻蚀法制备的硅纳米线尺寸难以被精确控制，制成的硅纳米线往往存在着巨大的尺寸偏差，而且存在粘连现象。因此，当采用这两种硅纳米线作为传感器敏感元件时，被测物难以快速进入硅纳米线阵列，从而导致传感器的响应时间很长。基于纳米加工技术的制备方法在制备线宽在纳米尺度的纳米线时所采用的方法包括电子束直写、深紫外光刻，纳米压印等技术，其工艺原理简单，可以精确控制硅纳米线的尺寸和位置，能够满足硅纳米线器件制备工艺的高稳定性和高重复性，但昂贵的设备成本提高了单个器件的制备成本。在降低成本的同时加强纳米线尺寸控制并提高其稳定性是必要的。因此，发展可控精度高、成本低廉的硅纳米线的制备方法具有重要的价值。
发明内容
为了解决上述现有技术存在的稳定性差及成本高的问题，本发明旨在提供一种硅纳米线的制备方法。
本发明所述的硅纳米线的制备方法，包括如下步骤：S1，提供具有埋氧层和顶层硅的硅片，在硅片上形成至少两个间隔排列的窗口；S2，通过该窗口对顶层硅进行干法刻蚀以形成刻蚀凹槽，该刻蚀凹槽的底壁与埋氧层之间保留有第一剩余顶层硅结构；S3，通过刻蚀凹槽对顶层硅进行湿法刻蚀以形成各向异性刻蚀槽，其中，第一剩余顶层硅结构被减薄以形成位于各向异性刻蚀槽的底壁与埋氧层之间的第二剩余顶层硅结构，相邻两个各向异性刻蚀槽之间形成硅间壁；S4，通过对第二剩余顶层硅结构和硅间壁进行氧化，从而将第二剩余顶层硅结构氧化为氧化硅底壁，同时将硅间壁氧化为氧化硅间壁，在氧化硅间壁的底部和相邻氧化硅底壁的交界处形成贴附于埋氧层的单晶硅纳米线；S5，去除氧化硅底壁、氧化硅间壁和埋氧层，扩大各向异性刻蚀槽形成腐蚀槽，硅纳米线由此被悬空而位于腐蚀槽的底部。
优选地，在步骤S4中，通过预设氧化厚度来最终确定硅纳米线的位置，该预设氧化厚度大于第二剩余顶层硅结构的厚度且大于硅间壁的宽度。
优选地，第一剩余顶层硅结构的厚度为0.5μm～1μm，第二剩余顶层硅结构的厚度为100nm～200nm，硅间壁的宽度为400nm～500nm，该预设氧化厚度为0.45μm～0.80μm。在优选的实施例中，第一剩余顶层硅结构的厚度为0.6μm，第二剩余顶层硅结构的厚度为100nm，硅间壁的宽度为400nm，该预设氧化厚度为0.5μm。
优选地，步骤S1包括在硅片上形成介质掩膜层并在介质掩膜层中形成该窗口。优选地，该介质掩膜层为氮化硅薄膜。在优选的实施例中，采用低压化学气相沉积法在顶层硅上形成低应力致密的氮化硅薄膜。优选地，氮化硅薄膜的厚度为90～110nm。
优选地，通过光刻工艺在介质掩膜层中形成该窗口。在优选的实施例中，该窗口为矩形窗口。更优选地，该窗口为倾斜的矩形窗口。特别地，矩形窗口的一边与硅片的晶向呈20度～40度倾斜。
优选地，在步骤S2中，采用反应离子刻蚀法(RIE)在顶层硅中干法刻蚀形成刻蚀凹槽。
优选地，在步骤S3中，各向异性刻蚀槽为六边形刻蚀槽。在优选的实施例中，通过碱溶液对顶层硅进行湿法刻蚀以形成六边形刻蚀槽。具体地，采用KOH溶液对顶层硅进行各向异性刻蚀，形成每个面都属于{111}晶面族的各向异性刻蚀槽。
优选地，在步骤S3中，硅间壁为单晶硅薄壁结构。
优选地，在步骤S4中，氧化为高温热氧化。
优选地，在步骤S5中，通过湿法腐蚀去除氧化硅底壁、氧化硅间壁和埋氧层以对硅纳米线进行释放。
优选地，硅纳米线的截面为三角形。优选地，硅纳米线的长度为10μm～30μm，宽度为50nm～500nm。在优选的实施例中，硅纳米线的长度为20μm。
优选地，该硅片为(111)型硅片。在优选的实施例中，该硅片还包括底层硅。在优选的实施例中，顶层硅为顶层硅(111)。在优选的实施例中，该硅片为P型掺杂、N型、或本征硅片。
本发明通过微加工工艺尺寸缩小技术来制备硅纳米线，不仅避免了化学气相沉积方法和金属催化化学刻蚀法制备的硅纳米线的尺寸偏差的问题，而且相对于基于纳米加工技术的制备方法成本低廉，具有显著的进步。具体来说，根据本发明的制备方法所涉及的步骤仅为常规的光刻、干法刻蚀和湿法刻蚀工艺，不涉及任何高昂成本的步骤。而且，根据本发明的制备方法形成的硅纳米线首先贴附于埋氧层上，在对硅纳米线进行释放后，由于硅纳米线位于腐蚀槽的底部，所以即使处于溶液中，也很少出现断裂的情况，成品率极高。另外，根据本发明的制备方法得到的硅纳米线的尺寸可以根据需要进行控制，具体地，通过干法刻蚀来控制第一剩余顶层硅结构的厚度，通过湿法刻蚀来控制第二剩余顶层硅结构的厚度和硅间壁的宽度，即通过干湿法刻蚀来控制硅间壁的宽度和第二剩余顶层硅结构的厚度的比例，再经过氧化得到不同尺寸，即不同高度和宽度的纳米线。特别地，根据本发明的制备方法得到的硅纳米线的长度尺寸由最初设定窗口的长度和角度决定，通过控制工艺过程中各参数有效控制硅纳米线的形貌。
附图说明
图1是根据本发明的硅纳米线的制备方法提供的SOI硅片的示意图；
图2是根据本发明的硅纳米线的制备方法在硅片上形成介质掩膜层的示意图；
图3是根据本发明的硅纳米线的制备方法在介质掩膜层中形成窗口的示意图；
图4为图3的俯视图；
图5是根据本发明的硅纳米线的制备方法对硅片进行干法刻蚀以形成刻蚀凹槽的示意图；
图6是根据本发明的硅纳米线的制备方法对硅片进行湿法刻蚀以形成各向异性刻蚀槽的示意图；
图7为图6的俯视图；
图8是根据本发明的硅纳米线的制备方法对硅片进行氧化以形成单晶硅纳米线的示意图；
图9是根据本发明的硅纳米线的制备方法对硅纳米线进行释放的示意图。
具体实施方式
下面结合附图，给出本发明的较佳实施例，并予以详细描述。
根据本发明的硅纳米线的制备方法首先包括提供SOI(Silicon On Insulator，绝缘体上的硅晶体管结构)硅片1，如图1所示，该SOI硅片1为(111)型硅片，具体包括底层硅11、埋氧层12和顶层硅(111)13。优选地，该硅片1为P型掺杂。应该理解，这里的P型掺杂硅片仅是作为示例而非限制，实际上其他掺杂，例如N型，或者本征的硅片均适用。
根据本发明的硅纳米线的制备方法接下来包括在硅片1上形成介质掩膜层2，如图2所示。优选地，该介质掩膜层2为氮化硅薄膜。具体地，采用低压化学气相沉积法在顶层硅13上形成低应力致密的氮化硅薄膜。优选地，氮化硅薄膜的厚度为90～110nm。应该理解，这里的介质掩膜层2选取为氮化硅仅作为示例而非限制。在优选的实施例中，由于后续湿法刻蚀采用KOH溶液进行，因此该介质掩膜层2要求不与KOH溶液反应即可。实际上，该介质掩膜层2也可以省略，只是会影响KOH湿法刻蚀的速率。
根据本发明的硅纳米线的制备方法接下来包括在介质掩膜层2中形成至少两个间隔排列的窗口21，如图3所示。优选地，通过容易实现的基于单面工艺的光刻工艺在介质掩膜层2中形成该窗口，具体地，先在介质掩膜层2的表面形成光刻胶，然后在光刻胶中形成窗口图形，然后采用反应离子刻蚀法(RIE)将该窗口图形转移至介质掩膜层2上。图4为图3的俯视图，其中，该窗口21为矩形窗口。应该理解，该窗口的形状并不局限于矩形，只要是便于观察的规则形状即可。在优选的实施例中，该窗口21为倾斜窗口，即矩形窗口的一边21a与硅片1的晶向14呈20度～40度倾斜。应该理解，该角度的选择与窗口的尺寸相关，与相邻窗口的间距相关，并与最终获得的硅纳米线的长度相关。由于相邻两个窗口之间仅形成一根硅纳米线，因此如果需要批量制备多根硅纳米线，仅需要形成对应多个窗口即可。
根据本发明的硅纳米线的制备方法接下来包括通过窗口21对硅片1的顶层硅13进行干法刻蚀以形成刻蚀凹槽131，如图5所示，该刻蚀凹槽131的底壁131a与埋氧层12之间保留有预设厚度的第一剩余顶层硅结构13a。优选地，采用反应离子刻蚀法(RIE)在顶层硅13中形成刻蚀凹槽131，第一剩余顶层硅结构13a的预设厚度为0.5μm～1μm。在优选的实施例中，该预设厚度为0.6μm。
根据本发明的硅纳米线的制备方法接下来包括通过刻蚀凹槽131对顶层硅13进行湿法刻蚀以形成各向异性刻蚀槽132，如图6所示。在湿法刻蚀过程中，第一剩余顶层硅结构13a被减薄，由此形成位于各向异性刻蚀槽132的底壁132a与埋氧层12之间的第二剩余顶层硅结构13b；同时，相邻两个各向异性刻蚀槽132之间形成预设宽度的单晶硅薄壁结构，即硅间壁13c。优选地，第二剩余顶层硅结构13b的厚度为100nm～200nm，硅间壁13c的宽度为400nm～500nm。在优选的实施例中，第二剩余顶层硅结构13b的厚度为100nm，硅间壁13c的宽度为400nm。图7为图6的俯视图，其中，该各向异性刻蚀槽132为六边形刻蚀槽。在优选的实施例中，采用KOH溶液对顶层硅13进行各向异性刻蚀，形成每个面都属于{111}晶面族的各向异性刻蚀槽132。
根据本发明的硅纳米线的制备方法接下来包括通过对第二剩余顶层硅结构和硅间壁进行氧化，从而将第二剩余顶层硅结构13b氧化为氧化硅底壁13d，同时将硅间壁13c氧化为氧化硅间壁13e，如图8所示，在氧化硅间壁13e的底部和相邻氧化硅底壁13d的交界处形成贴附于埋氧层12的单晶硅纳米线3。应该理解，第一剩余顶层硅结构13a(参见图5)的预设厚度0.5μm～1μm确保了氧化硅底壁13d和氧化硅间壁13e的厚度的适中，具体地，如果第一剩余顶层硅结构13a的预设厚度低于0.5μm时，在第二剩余顶层硅结构13b被消耗氧化为氧化硅底壁13d时，硅间壁13c还过厚；如果第一剩余顶层硅结构13a的预设厚度高于1μm时，在硅间壁13c被消耗氧化为氧化硅间壁13e时，第二剩余顶层硅结构13b还过厚。在优选的实施例中，该氧化为高温热氧化，通过预设氧化厚度来最终确定硅纳米线3的位置，具体地，该预设氧化厚度大于第二剩余顶层硅结构13b的厚度，同时大于硅间壁13c的宽度。优选地，该预设氧化厚度为0.45μm～0.80μm。在优选的实施例中，该预设氧化厚度为0.5μm。通过该预设氧化厚度的设置，单晶硅纳米线3的截面呈现为三角形，其长度为10μm～30μm，其宽度为50nm～500nm。在优选的实施例中，硅纳米线3的长度为20μm。
根据本发明的硅纳米线的制备方法接下来包括去除氧化硅底壁13d、氧化硅间壁13e和埋氧层12，进一步扩大各向异性刻蚀槽132而形成腐蚀槽133，如图9所示，硅纳米线3由此被悬空而位于腐蚀槽133的底部。在优选的实施例中，通过湿法腐蚀去除氧化硅底壁13d、氧化硅间壁13e和埋氧层12以对硅纳米线3进行释放。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (10)

1.一种硅纳米线的制备方法，其特征在于，该制备方法包括如下步骤：
S1，提供具有埋氧层和顶层硅的硅片，在硅片上形成至少两个间隔排列的窗口；
S2，通过该窗口对顶层硅进行干法刻蚀以形成刻蚀凹槽，该刻蚀凹槽的底壁与埋氧层之间保留有第一剩余顶层硅结构；
S3，通过刻蚀凹槽对顶层硅进行湿法刻蚀以形成各向异性刻蚀槽，其中，第一剩余顶层硅结构被减薄以形成位于各向异性刻蚀槽的底壁与埋氧层之间的第二剩余顶层硅结构，相邻两个各向异性刻蚀槽之间形成硅间壁；
S4，通过对第二剩余顶层硅结构和硅间壁进行氧化，从而将第二剩余顶层硅结构氧化为氧化硅底壁，同时将硅间壁氧化为氧化硅间壁，在氧化硅间壁的底部和相邻氧化硅底壁的交界处形成贴附于埋氧层的硅纳米线；
S5，去除氧化硅底壁、氧化硅间壁和埋氧层，扩大各向异性刻蚀槽形成腐蚀槽，硅纳米线由此被悬空而位于腐蚀槽的底部。
2.根据权利要求1所述的制备方法，其特征在于，在步骤S4中，通过预设氧化厚度来最终确定硅纳米线的位置，该预设氧化厚度大于第二剩余顶层硅结构的厚度且大于硅间壁的宽度。
3.根据权利要求2所述的制备方法，其特征在于，第一剩余顶层硅结构的厚度为0.5μm～1μm，第二剩余顶层硅结构的厚度为100nm～200nm，硅间壁的宽度为400nm～500nm，该预设氧化厚度为0.45μm～0.80μm。
4.根据权利要求1所述的制备方法，其特征在于，步骤S1包括在硅片上形成介质掩膜层并在介质掩膜层中形成该窗口。
5.根据权利要求4所述的制备方法，其特征在于，该窗口为倾斜的矩形窗口，矩形窗口的一边与硅片的晶向呈20度～40度倾斜。
6.根据权利要求1所述的制备方法，其特征在于，在步骤S3中，各向异性刻蚀槽为六边形刻蚀槽。
7.根据权利要求6所述的制备方法，其特征在于，通过碱溶液对顶层硅进行湿法刻蚀以形成六边形刻蚀槽。
8.根据权利要求1所述的制备方法，其特征在于，在步骤S5中，通过湿法腐蚀去除氧化硅底壁、氧化硅间壁和埋氧层以对硅纳米线进行释放。
9.根据权利要求1所述的制备方法，其特征在于，硅纳米线的截面为三角形。
10.根据权利要求9所述的制备方法，其特征在于，硅纳米线的长度为10μm～30μm，宽度为50nm～500nm。
CN201910391545.2A 2019-05-10 2019-05-10 一种硅纳米线的制备方法 Active CN110203879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910391545.2A CN110203879B (zh) 2019-05-10 2019-05-10 一种硅纳米线的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910391545.2A CN110203879B (zh) 2019-05-10 2019-05-10 一种硅纳米线的制备方法

Publications (2)

Publication Number Publication Date
CN110203879A true CN110203879A (zh) 2019-09-06
CN110203879B CN110203879B (zh) 2021-12-31

Family

ID=67787026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910391545.2A Active CN110203879B (zh) 2019-05-10 2019-05-10 一种硅纳米线的制备方法

Country Status (1)

Country Link
CN (1) CN110203879B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111217322A (zh) * 2020-01-17 2020-06-02 上海芯物科技有限公司 一种旋转结构的制备方法以及旋转结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102086024A (zh) * 2010-12-31 2011-06-08 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102142376A (zh) * 2010-12-31 2011-08-03 上海集成电路研发中心有限公司 硅纳米线围栅器件的制备方法
CN102398889A (zh) * 2011-09-30 2012-04-04 中国科学院上海微系统与信息技术研究所 一种在（100）型soi硅片表面自上而下制备纳米结构的方法
CN103101876A (zh) * 2013-01-25 2013-05-15 中国科学院上海微系统与信息技术研究所 一种在（111）型硅片上制作硅锥体结构的方法
CN104071745A (zh) * 2014-07-02 2014-10-01 中国科学院上海微系统与信息技术研究所 一种具有密贴悬空栅极的硅纳米线场效应管的制备方法
CN105097525A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9508831B2 (en) * 2014-06-19 2016-11-29 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
WO2018116048A1 (fr) * 2016-12-09 2018-06-28 Universite De Technologie De Troyes Procédé d'intégration de matériaux 2d sur un substrat nanostructure, film mince suspendu de matériaux 2d et utilisations associes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102086024A (zh) * 2010-12-31 2011-06-08 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102142376A (zh) * 2010-12-31 2011-08-03 上海集成电路研发中心有限公司 硅纳米线围栅器件的制备方法
CN102398889A (zh) * 2011-09-30 2012-04-04 中国科学院上海微系统与信息技术研究所 一种在（100）型soi硅片表面自上而下制备纳米结构的方法
CN103101876A (zh) * 2013-01-25 2013-05-15 中国科学院上海微系统与信息技术研究所 一种在（111）型硅片上制作硅锥体结构的方法
CN105097525A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9508831B2 (en) * 2014-06-19 2016-11-29 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
CN104071745A (zh) * 2014-07-02 2014-10-01 中国科学院上海微系统与信息技术研究所 一种具有密贴悬空栅极的硅纳米线场效应管的制备方法
WO2018116048A1 (fr) * 2016-12-09 2018-06-28 Universite De Technologie De Troyes Procédé d'intégration de matériaux 2d sur un substrat nanostructure, film mince suspendu de matériaux 2d et utilisations associes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111217322A (zh) * 2020-01-17 2020-06-02 上海芯物科技有限公司 一种旋转结构的制备方法以及旋转结构

Also Published As

Publication number Publication date
CN110203879B (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
EP1748447B1 (en) Dual tip atomic force microscopy probe and method for producing such a probe
US9177933B2 (en) Three-dimensional high surface area electrodes
EP2231507B1 (en) A method for making a 3d nanostructure having a nanosubstructure, such as an insulating pyramid having a metallic tip
US9914118B2 (en) Nanogap structure for micro/nanofluidic systems formed by sacrificial sidewalls
US7913544B1 (en) Scanning probe devices and methods for fabricating same
CN102205943A (zh) 一种单晶硅纳米结构的制备方法
CN110203879A (zh) 一种硅纳米线的制备方法
CN103086321A (zh) 一种在（111）型硅片上制作单晶硅纳米长针尖的方法
US6958124B2 (en) SPM sensor and process for producing it
CN102963862B (zh) 一种单晶硅纳米线网状阵列结构的制作方法
CN104071745B (zh) 一种具有密贴悬空栅极的硅纳米线场效应管的制备方法
Rangelow et al. Fabrication of piezoresistive-sensed AFM cantilever probe with integrated tip
CN107871666B (zh) 制作垂直堆叠集成的半导体纳米线及其场效应晶体管的方法
CN104049112B (zh) 一种硅纳米线探针结构的制作方法
CN106610439B (zh) 倾斜式硅针尖及其制作方法
Westerik et al. Sidewall patterning—a new wafer-scale method for accurate patterning of vertical silicon structures
Zhang et al. A novel method to fabricate silicon nanoprobe array with ultra-sharp tip on (111) silicon wafer
RU2335033C1 (ru) Способ изготовления кантилевера сканирующего зондового микроскопа
Nijdam et al. Etching of silicon in alkaline solutions: a critical look at the {1 1 1} minimum
Sheu et al. Single-electron transistor structures based on silicon-on-insulator silicon nanowire fabrication by scanning probe lithography and wet etching
Dhahi et al. Reactive ion etching (RIE) for micro and nanogap fabrication
CN103101876A (zh) 一种在（111）型硅片上制作硅锥体结构的方法
US9329203B1 (en) Ultra-sharp nanoprobes and methods
Lu et al. Novel Design and Fabrication of Silicon Nanowire Array on (111) Soi
JPH03218998A (ja) 探針付きカンチレバー及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant