JP2006128438A - ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 - Google Patents
ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 Download PDFInfo
- Publication number
- JP2006128438A JP2006128438A JP2004315502A JP2004315502A JP2006128438A JP 2006128438 A JP2006128438 A JP 2006128438A JP 2004315502 A JP2004315502 A JP 2004315502A JP 2004315502 A JP2004315502 A JP 2004315502A JP 2006128438 A JP2006128438 A JP 2006128438A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gap
- nanogap
- forming
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】ランニングコストの高い電子ビーム露光を用いることなく、μm程度のパターニング精度の技術をもちいて、1〜20nmのギャップ長さを持ち、かつ電極幅も100nm以下の、規定されたナノギャップ電極を作製する。
【解決手段】基板上に、光露光によりフォトマスクのパターンを形成する工程、1回目の電極材を斜め蒸着する工程、これをリフトオフする工程、2回目の光露光を行い1回目の蒸着電極膜上に跨ったスリットパターンを作製する工程、2回目の電極材を斜め蒸着する工程及びこれをリフトオフする工程からなるギャップ電極を形成する方法において、前記スリットパターンを作製する際に、1回目の蒸着電極に対して角度α<90°でスリットパターンを作製することを特徴とするナノギャップ電極の形成方法。
【選択図】 図５
【解決手段】基板上に、光露光によりフォトマスクのパターンを形成する工程、1回目の電極材を斜め蒸着する工程、これをリフトオフする工程、2回目の光露光を行い1回目の蒸着電極膜上に跨ったスリットパターンを作製する工程、2回目の電極材を斜め蒸着する工程及びこれをリフトオフする工程からなるギャップ電極を形成する方法において、前記スリットパターンを作製する際に、1回目の蒸着電極に対して角度α<90°でスリットパターンを作製することを特徴とするナノギャップ電極の形成方法。
【選択図】 図５
Description
本発明は、電子線露光を使用せずに、光露光によるフォトマスクのパターンを用いて、簡便かつ精度よく作製できるナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子に関する。
現在、電気素子の微細化が進み、有機分子やナノ微粒子などナノ構造の特性を直接利用したデバイスの作製が求められている。
このようなデバイスの実現には、ナノ構造と同じサイズの間隙幅(以下ナノギャップ)を持つナノギャップ電極が必要である。
有機分子は近年分子の合成技術が向上し、現在10nmを超える大きさの分子の合成も可能となっている。しかし、そのような大きな合成有機分子は系の選択肢が限られるため、より小さなナノギャップ構造を持つ電極が望ましい。また、ナノ微粒子においても、室温で量子効果の発現を求めると、より小さい系(特に金属では2〜3nm以下)が必要になる。
これらの理由によりナノスケール素子にとって、ギャップ長が5nm以下のナノギャップ電極の有効性は非常に高いと考えられる。
このようなデバイスの実現には、ナノ構造と同じサイズの間隙幅(以下ナノギャップ)を持つナノギャップ電極が必要である。
有機分子は近年分子の合成技術が向上し、現在10nmを超える大きさの分子の合成も可能となっている。しかし、そのような大きな合成有機分子は系の選択肢が限られるため、より小さなナノギャップ構造を持つ電極が望ましい。また、ナノ微粒子においても、室温で量子効果の発現を求めると、より小さい系(特に金属では2〜3nm以下)が必要になる。
これらの理由によりナノスケール素子にとって、ギャップ長が5nm以下のナノギャップ電極の有効性は非常に高いと考えられる。
一方、ナノスケールの電極構造の作製は、一般的に電子ビーム露光に代表される、加工精度の高いパターンニング手法が考えられている。
しかし、電子ビーム露光はランニングコストが高く、実用化の段階で大きな障害になると考えられる。さらに、通常の電子ビーム露光は10nm程度の加工精度しか有していない。
この限界をクリアするため、他の手法と組み合わせる必要がある。現在、提案されている間隙幅5nm以下の平面型ナノギャップ電極を作る手法として、以下の手法が報告されている。
しかし、電子ビーム露光はランニングコストが高く、実用化の段階で大きな障害になると考えられる。さらに、通常の電子ビーム露光は10nm程度の加工精度しか有していない。
この限界をクリアするため、他の手法と組み合わせる必要がある。現在、提案されている間隙幅5nm以下の平面型ナノギャップ電極を作る手法として、以下の手法が報告されている。
下記非特許文献１で紹介されている手法は、金の細線に電流を流すことにより、金の細線の、特に細い部分を局所的に電界破断させ、ナノギャップ構造を作製する手法である。
しかし、ギャップが作製される位置は、この細い部分のランダムな個所で規定できない。また、この手法はランコストの高い電子ビーム露光による微細な加工を組み合わせており、光露光レベルの加工精度の細線では電界破断の有効性は確認されていない。また、発明者等の実験では、光露光の範囲では、うまく破断できなかった。
しかし、ギャップが作製される位置は、この細い部分のランダムな個所で規定できない。また、この手法はランコストの高い電子ビーム露光による微細な加工を組み合わせており、光露光レベルの加工精度の細線では電界破断の有効性は確認されていない。また、発明者等の実験では、光露光の範囲では、うまく破断できなかった。
下記非特許文献２の論文で紹介されている手法は、ほぼ点の状態で部分的に接続している電極パターンを、電子ビーム露光により作製するものである。そして、この電子ビーム露光用のレジストが残っている電極パターンをリフトオフ段階で特別な溶液で超音波洗浄することにより、電極の金属も部分的に剥離させ、その結果5nm以下のギャップ長を高い再現性で作製するというものである。
この技術は、ランコストの高い電子ビーム露光の加工精度を必要とし、光露光での作製は不可能である。
このように、電子ビーム露光を使用せずに間隙幅5nm以下のナノギャップ電極を実現している例はない。
この技術は、ランコストの高い電子ビーム露光の加工精度を必要とし、光露光での作製は不可能である。
このように、電子ビーム露光を使用せずに間隙幅5nm以下のナノギャップ電極を実現している例はない。
本発明者らは、間隙幅10nm以上のナノ電極作製手法では電子ビーム露光を使用しない手法として、以下の技術を特許出願した。
特許文献１の技術では、電子ビーム露光を用いることなく、光露光の加工範囲のみで、間隙幅10〜40nm範囲のナノギャップ電極の作製手法を示した。この作製プロセスでは、2回の光露光と2回の斜め蒸着により構成するものであり、1回目に蒸着した電極をマスクと見立て、斜め蒸着することにより、1回目の電極高さと同程度の電極間隙を作製するものである。
しかし、この技術では、間隙幅に合わせて1段目の電極高さを薄くせねばならず、電極としての耐久性の問題から間隙幅5nm以下のナノギャップ電極には実用的でない。また、間隙幅10nm以下では再現性が5割、5nmでは2割程度になり、安定して5nm以下のギャップ電極を作製することが困難であることが分かった。
特許文献１の技術では、電子ビーム露光を用いることなく、光露光の加工範囲のみで、間隙幅10〜40nm範囲のナノギャップ電極の作製手法を示した。この作製プロセスでは、2回の光露光と2回の斜め蒸着により構成するものであり、1回目に蒸着した電極をマスクと見立て、斜め蒸着することにより、1回目の電極高さと同程度の電極間隙を作製するものである。
しかし、この技術では、間隙幅に合わせて1段目の電極高さを薄くせねばならず、電極としての耐久性の問題から間隙幅5nm以下のナノギャップ電極には実用的でない。また、間隙幅10nm以下では再現性が5割、5nmでは2割程度になり、安定して5nm以下のギャップ電極を作製することが困難であることが分かった。
このため、本発明者らは、上記の欠点であった10nm以下のナノギャップ電極の再現性を向上させるための技術を提案した（特許文献２参照）。
電極の作成手法は、上記特許文献１と同じであるが、作成手法の途中でマスクとなる1回目の蒸着金属膜を加工して、部分的に狭いナノギャップが再現性よく作成できるようにアレンジしたものである。
ここで、かなりの確率で左右の電極が架橋(ショート)してしまうという問題がある。しかし、この架橋した部分の構造が、サブマイクロメートルスケール程度の幅しかない時には、前記非特許文献に示されている技術の電界破断法により、架橋部分を選択的に除去することができる。
電極の作成手法は、上記特許文献１と同じであるが、作成手法の途中でマスクとなる1回目の蒸着金属膜を加工して、部分的に狭いナノギャップが再現性よく作成できるようにアレンジしたものである。
ここで、かなりの確率で左右の電極が架橋(ショート)してしまうという問題がある。しかし、この架橋した部分の構造が、サブマイクロメートルスケール程度の幅しかない時には、前記非特許文献に示されている技術の電界破断法により、架橋部分を選択的に除去することができる。
これを利用して、故意に部分的にランダムにサブマイクロメートルで架橋した構造を作製し、電界破断法により10nm以下のギャップ長さを持ったナノギャップ電極を、高い再現性で作製しようとする技術である。
しかし、再現性は良好であったが、ナノギャップ部がランダムに形成されるため、電極幅が規定できないと言う問題が残った。
以上のように、本発明者らが提案した技術は、従来に比べ、それなりに有効であったが、既存の半導体プロセスを用いることが可能で、10nm以下のギャップサイズで、かつ電極幅を再現性よく規定できるナノギャップ電極の作製手法がなく、さらに改良が必要であった。
しかし、再現性は良好であったが、ナノギャップ部がランダムに形成されるため、電極幅が規定できないと言う問題が残った。
以上のように、本発明者らが提案した技術は、従来に比べ、それなりに有効であったが、既存の半導体プロセスを用いることが可能で、10nm以下のギャップサイズで、かつ電極幅を再現性よく規定できるナノギャップ電極の作製手法がなく、さらに改良が必要であった。
Hongkun Park, Andrew K. L. Lim, A. Paul Alivisatos,Jiwoong Park, and Paul L. McEuen著、「Fabrication of metallic electrodes withnanometer separation by electromigration」、Appl.Phys. Lett. Vol. 75 (1999) page 301-303
M S MSaifullah, T Ondar, cuhu, D K Koltsov, C Joachim and MEWelland 著「A reliablescheme for fabricating sub-5 nm co-planar junctions for single-moleculeelectronics」Nanotechnology vol. 13, (2002) page 659-662
特願2003-045863号
特願2003-307669号
本発明は、上記の問題点を解決することを目的とし、ランニングコストの高い電子ビーム露光を用いることなく、μm程度のパターニング精度の技術をもちいて、1〜20nmのギャップ長さを持ち、かつ電極幅も100nm以下の、規定されたナノギャップ電極を作製することを目的とする。
上記の課題に鑑み、以下の技術を提供する。
１）基板上に、光露光によりフォトマスクのパターンを形成する工程、1回目の電極材を斜め蒸着する工程、これをリフトオフする工程、2回目の光露光を行い1回目の蒸着電極膜上に跨ったスリットパターンを作製する工程、2回目の電極材を斜め蒸着する工程及びこれをリフトオフする工程からなるギャップ電極を形成する方法において、前記スリットパターンを作製する際に、1回目の蒸着電極に対して角度α<90°でスリットパターンを作製することを特徴とするナノギャップ電極の形成方法。
２）20nm以下のギャップを備えていることを特徴とする上記１記載のナノギャップ電極の形成方法。
３）10nm以下のギャップを備えていることを特徴とする上記１記載のナノギャップ電極の形成方法。
４）100nm以下の電極幅を持つ上記１〜３のいずれかに記載のナノギャップ電極の形成方法。
５）50nm以下の電極幅を持つ上記１〜３のいずれかに記載のナノギャップ電極の形成方法。
６）ナノギャップ電極間を電極材で架橋し、その後電界破断により架橋部分を除去することを特徴とする上記１〜３のいずれかに記載のナノギャップ電極の形成方法。
７）一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることを特徴とするナノギャップ電極。
８）上記１〜６のいずれかに方法によって形成された一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることを特徴とするナノギャップ電極。
９）上記１〜６のいずれかに方法によって形成されたナノギャップ電極を備えていることを特徴とする素子。
１０）上記７記載のナノギャップ電極を備えていることを特徴とする素子。
１）基板上に、光露光によりフォトマスクのパターンを形成する工程、1回目の電極材を斜め蒸着する工程、これをリフトオフする工程、2回目の光露光を行い1回目の蒸着電極膜上に跨ったスリットパターンを作製する工程、2回目の電極材を斜め蒸着する工程及びこれをリフトオフする工程からなるギャップ電極を形成する方法において、前記スリットパターンを作製する際に、1回目の蒸着電極に対して角度α<90°でスリットパターンを作製することを特徴とするナノギャップ電極の形成方法。
２）20nm以下のギャップを備えていることを特徴とする上記１記載のナノギャップ電極の形成方法。
３）10nm以下のギャップを備えていることを特徴とする上記１記載のナノギャップ電極の形成方法。
４）100nm以下の電極幅を持つ上記１〜３のいずれかに記載のナノギャップ電極の形成方法。
５）50nm以下の電極幅を持つ上記１〜３のいずれかに記載のナノギャップ電極の形成方法。
６）ナノギャップ電極間を電極材で架橋し、その後電界破断により架橋部分を除去することを特徴とする上記１〜３のいずれかに記載のナノギャップ電極の形成方法。
７）一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることを特徴とするナノギャップ電極。
８）上記１〜６のいずれかに方法によって形成された一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることを特徴とするナノギャップ電極。
９）上記１〜６のいずれかに方法によって形成されたナノギャップ電極を備えていることを特徴とする素子。
１０）上記７記載のナノギャップ電極を備えていることを特徴とする素子。
ランニングコストの高い電子ビーム露光を用いることなく、μm程度のパターニング精度の技術をもちいて、1〜20nmのギャップ長さを持ち、かつ電極幅も100nm以下の、規定されたナノギャップ電極を作製することが可能である。これによって、例えばギャップは5nm以下でありながら電極幅が50nm程度と非常に細い電極を形成することが可能である。
また、本手法を利用して作製したナノギャップ電極を用い、ナノスケール領域の電気特性を測定が可能であるという優れた効果を有する。
また、本手法を利用して作製したナノギャップ電極を用い、ナノスケール領域の電気特性を測定が可能であるという優れた効果を有する。
以下、本発明の特徴を、図等を用いて具体的に説明する。なお、以下の説明は、本願発明の理解を容易にするためのものであり、これに制限されるものではない。すなわち、本願発明の技術思想に基づく変形、実施態様、他の例は、本願発明に含まれるものである。
図１に、ナノギャップ電極の概略図を示す。Gはナノギャップのサイズ（ギャップ長）であり、Wはナノギャップ電極部分の電極幅を示す。
本発明のナノギャップ電極は、基本的には、図２に示すような工程により形成する。この工程(1)〜(6)を説明すると次の通りである。
(1)光露光によりフォトマスクのパターンを作製する。(2)矢印の方向に電極材（主として金属：以下同様）を蒸着する。この後、(3)リフトオフを行う。（4）2回目の光露光を行い、一回目の蒸着金属膜上を跨った（またがった）スリットパターンを作製する。(5)矢印の方向に2回目の金属蒸着をする。再び、(6)リフトオフを行う。
本発明のナノギャップ電極は、基本的には、図２に示すような工程により形成する。この工程(1)〜(6)を説明すると次の通りである。
(1)光露光によりフォトマスクのパターンを作製する。(2)矢印の方向に電極材（主として金属：以下同様）を蒸着する。この後、(3)リフトオフを行う。（4）2回目の光露光を行い、一回目の蒸着金属膜上を跨った（またがった）スリットパターンを作製する。(5)矢印の方向に2回目の金属蒸着をする。再び、(6)リフトオフを行う。
この手法により、一回目の蒸着金属膜の高さと同程度の間隙が作製される。上記(4)の段階において、図３の左図のように、従来技術では一番目の金属電極に対して90°の角度にスリットパターンを作製していたが、本発明（図では新手法と表示）では、図３の右図に示すように、角度α(α<90°)でスリットパターンを作製する。
すなわち、一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることが理解できる。これが、本発明の大きな特徴の一つである。
すなわち、一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることが理解できる。これが、本発明の大きな特徴の一つである。
一回目と二回目の蒸着角度θ1,θ2に対し、θ1>θ2ならば一回目の蒸着膜を影にして、図７におけるギャップ長G’部が形成される。またα<90°のとき、図４のようにフォトマスクの壁面D-D’(図4参照)に、金属が蒸着し細線状の構造を形成する。
この細線構造は、左右の電極がつながる部分において、特に薄く架橋される部分があり、最終的なリフトオフ時に、図７の様に、この薄い部分が除去されるケースが多く、細線部分に小さなギャップGが形成される。
この細線構造は、左右の電極がつながる部分において、特に薄く架橋される部分があり、最終的なリフトオフ時に、図７の様に、この薄い部分が除去されるケースが多く、細線部分に小さなギャップGが形成される。
前記図４は、スリットパターンに角度α導入したことによる作製電極の説明図である。この図４の(4)から（6）の３パターンは、それぞれ図２での工程(4)から(6)での作製電極の作製パターンを示す。
従来技術(α=90°)では、(6)において均一なギャップ幅G’
が形成される。しかし、本発明(α<90°)では、金属蒸着時(5)のようにフォトレジストの壁面D-D’に沿って金属が蒸着される。
従来技術(α=90°)では、(6)において均一なギャップ幅G’
が形成される。しかし、本発明(α<90°)では、金属蒸着時(5)のようにフォトレジストの壁面D-D’に沿って金属が蒸着される。
フォトレジスト壁面についた金属は、(6)の工程でリフトオフを行うことにより部分的に短絡し、(6)のように部分的に小さなギャップGが形成される。この小さなギャップが形成されている部分の電極幅Wは、(5)の段階における金属の蒸着量、蒸着角度、スリット角度αにより容易に制御することができ、100nm以下の電極幅も制御性良く作製できる。
特に、細線部の幅Wが50nm以下のときに小さなギャップGが形成され可能性が高く、30％程の確立で5nm以下と、微細なギャップを形成する。
特に、細線部の幅Wが50nm以下のときに小さなギャップGが形成され可能性が高く、30％程の確立で5nm以下と、微細なギャップを形成する。
また、(6)のリフトオフ工程時は、まれに小さなギャップが形成されず左右の電極が架橋し、電気的に短絡する場合があるが、前述した電界破断法（非特許文献１）により、この短絡部分を選択的に除去することが可能である。具体的には、例えばWが50nmを超える大きさになったとき、この細線部はギャップが形成されず、左右の電極に架橋された構造をもつことが多い。この場合、電極間に１〜５mA程度の電流を流すことにより、この架橋部を選択的に除去することができる。したがって、この手法を用いても微細なギャップGを作成することができる。
以上の本発明の方法により、光露光のパターンニングサイズを大きく下回って、規定された電極幅をもつナノギャップ電極を作製することができる。本発明により、部分的に10nm以下のギャップを持ち、かつ電極幅も100nm以下に規定されたナノギャップ電極を高い再現性を持って実現することが出来る。
図５に、本発明により作製したナノギャップ電極の電子顕微鏡写真を示す。図５の右図は、同左図の枠線内の拡大図である。図５に示すように、ギャップは5nm以下でありながら電極幅が50nm程度と、非常に細い電極が形成されていることがわかる。
図５に、本発明により作製したナノギャップ電極の電子顕微鏡写真を示す。図５の右図は、同左図の枠線内の拡大図である。図５に示すように、ギャップは5nm以下でありながら電極幅が50nm程度と、非常に細い電極が形成されていることがわかる。
また、図６において、本発明の方法を利用して作製したナノギャップ電極上に、有機半導体膜(α-sixthiophene)を真空蒸着したものについて、電気特性を測定した結果を示す。同図６は、ギャップ幅10nmの電極上に有機半導体を真空蒸着する前後のＩ−Ｖカーブを示す図である。
図６の下図のように、有機分子膜を蒸着する前後で抵抗変化を示し、有機分子膜の電気特性を測定できていることがわかる。この結果、本技術を使って作製した電極を用い、ナノスケール領域の電気特性を測定可能であることがわかる。
図６の下図のように、有機分子膜を蒸着する前後で抵抗変化を示し、有機分子膜の電気特性を測定できていることがわかる。この結果、本技術を使って作製した電極を用い、ナノスケール領域の電気特性を測定可能であることがわかる。
次に、実際の電極作製の工程例を示す。厚さ3000Åの酸化膜で覆われたシリコン基板上に、通常の光リソグラフィー手法でレジストパターン(レジストはAZ5412-Eを使用)を作製し、θ1 = 75°の斜め蒸着により高さ H = 70nmの電極を作製した。
この斜め蒸着時に、蒸着する金属が充分平行性を持って基板に到着するよう、基板と蒸着源の距離を離す必要がある。また、斜め蒸着した金属が拡散するのを抑制するため、輻射による加熱を防ぐ必要がある。
この実施例では、5mm程度の蒸着源サイズに対して500mm程度の距離をとって蒸着を行った。
この斜め蒸着時に、蒸着する金属が充分平行性を持って基板に到着するよう、基板と蒸着源の距離を離す必要がある。また、斜め蒸着した金属が拡散するのを抑制するため、輻射による加熱を防ぐ必要がある。
この実施例では、5mm程度の蒸着源サイズに対して500mm程度の距離をとって蒸着を行った。
その後、もう一度光リソグラフィーでレジストパターンをα=65°で作成し、今度は1回目の蒸着と逆方向からθ２= 30°の角度をつけて金属を20nmの膜圧分蒸着した。この結果、約G’ =50nm、G＝5nm、W=50nm のギャップを有する電極構造が実現できた。この電極構造の電子顕微鏡像が、既に説明した図５である。
これらの電極の抵抗値は10TΩ以上の抵抗値を示しリークが殆どなく、当該技術が極めて有用であることがわかる。
これらの電極の抵抗値は10TΩ以上の抵抗値を示しリークが殆どなく、当該技術が極めて有用であることがわかる。
本発明は、既存のプロセス技術で唯一実現可能な、ギャップ長さが10nm以下で、かつギャップサイズも数十nmサイズで規定された固定平面型ナノギャップ電極の作製方法である。このサイズのナノ構造の物性を引き出す素子が完成すると、その量産化のためには非常に有望な基盤技術になる可能性がある。
(1)光露光によるパターニング
(2)1回目の傾斜蒸着（蒸着角度θ1）
(3)リフトオフ
(4)２回目の光露光によるパターニング
(5)2回目の傾斜蒸着（蒸着角度θ2）
(6)リフトオフ
A,B.C:図４の上図の破線（点線）での断面
G:ナノギャップ電極のサイズ（ギャップ長さ）
G’:Gと同時にできる広めのギャップ長さ
H:1回目の電極の高さ
W: ナノギャップ部分の電極幅
D-D’：フォトマスクの壁面
(2)1回目の傾斜蒸着（蒸着角度θ1）
(3)リフトオフ
(4)２回目の光露光によるパターニング
(5)2回目の傾斜蒸着（蒸着角度θ2）
(6)リフトオフ
A,B.C:図４の上図の破線（点線）での断面
G:ナノギャップ電極のサイズ（ギャップ長さ）
G’:Gと同時にできる広めのギャップ長さ
H:1回目の電極の高さ
W: ナノギャップ部分の電極幅
D-D’：フォトマスクの壁面
Claims (10)
- 基板上に、光露光によりフォトマスクのパターンを形成する工程、1回目の電極材を斜め蒸着する工程、これをリフトオフする工程、2回目の光露光を行い1回目の蒸着電極膜上に跨ったスリットパターンを作製する工程、2回目の電極材を斜め蒸着する工程及びこれをリフトオフする工程からなるギャップ電極を形成する方法において、前記スリットパターンを作製する際に、1回目の蒸着電極に対して角度α<90°でスリットパターンを作製することを特徴とするナノギャップ電極の形成方法。
- 20nm以下のギャップを備えていることを特徴とする請求項１記載のナノギャップ電極の形成方法。
- 10nm以下のギャップを備えていることを特徴とする請求項１記載のナノギャップ電極の形成方法。
- 100nm以下の電極幅を持つ請求項１〜３のいずれかに記載のナノギャップ電極の形成方法。
- 50nm以下の電極幅を持つ請求項１〜３のいずれかに記載のナノギャップ電極の形成方法。
- ナノギャップ電極間を電極材で架橋し、その後電界破断により架橋部分を除去することを特徴とする請求項１〜３のいずれかに記載のナノギャップ電極の形成方法。
- 一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることを特徴とするナノギャップ電極。
- 請求項１〜６のいずれかに方法によって形成された一番目の電極に対して、２番目の電極が斜めに形成された構造を備えていることを特徴とするナノギャップ電極。
- 請求項１〜６のいずれかに方法によって形成されたナノギャップ電極を備えていることを特徴とする素子。
- 請求項７記載のナノギャップ電極を備えていることを特徴とする素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004315502A JP2006128438A (ja) | 2004-10-29 | 2004-10-29 | ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004315502A JP2006128438A (ja) | 2004-10-29 | 2004-10-29 | ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006128438A true JP2006128438A (ja) | 2006-05-18 |
Family
ID=36722811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004315502A Pending JP2006128438A (ja) | 2004-10-29 | 2004-10-29 | ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006128438A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100684989B1 (ko) | 2006-05-19 | 2007-02-22 | 한국과학기술원 | 나노채널과 그 형성방법 |
| JP2007123828A (ja) * | 2005-09-27 | 2007-05-17 | National Institute Of Advanced Industrial & Technology | スイッチング素子 |
| WO2009019980A1 (ja) * | 2007-08-09 | 2009-02-12 | National Institute Of Advanced Industrial Science And Technology | ２端子抵抗スイッチ素子及び半導体デバイス |
| JP2009205709A (ja) * | 2008-02-26 | 2009-09-10 | Funai Electric Advanced Applied Technology Research Institute Inc | ナノギャップ素子の駆動方法及びナノギャップ素子を備える記憶装置 |
| WO2009150751A1 (ja) * | 2008-06-13 | 2009-12-17 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
| US7902586B2 (en) | 2007-03-23 | 2011-03-08 | National Institute Of Advanced Industrial Science And Technology | Nonvolatile memory device with nano gap electrode |
| JP2011176211A (ja) * | 2010-02-25 | 2011-09-08 | National Institute Of Advanced Industrial Science & Technology | スイッチング素子 |
| JP2014084879A (ja) * | 2012-10-19 | 2014-05-12 | Jatco Ltd | 摩擦締結要素の耐久寿命管理方法 |
| US20190346391A1 (en) * | 2017-01-31 | 2019-11-14 | Panasonic Intellectual Property Management Co., Ltd. | Gas sensor and fuel cell vehicle |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131041A (ja) * | 1989-10-16 | 1991-06-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2004259748A (ja) * | 2003-02-24 | 2004-09-16 | National Institute Of Advanced Industrial & Technology | 電極架橋型分子素子の電極製造方法及び該方法により製造された電極構造を有する電極架橋型分子素子 |
-
2004
- 2004-10-29 JP JP2004315502A patent/JP2006128438A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131041A (ja) * | 1989-10-16 | 1991-06-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2004259748A (ja) * | 2003-02-24 | 2004-09-16 | National Institute Of Advanced Industrial & Technology | 電極架橋型分子素子の電極製造方法及び該方法により製造された電極構造を有する電極架橋型分子素子 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093518B2 (en) | 2005-09-27 | 2012-01-10 | National Institute Of Advanced Industrial Science And Technology | Switching element relying on nanogap electrodes |
| JP2007123828A (ja) * | 2005-09-27 | 2007-05-17 | National Institute Of Advanced Industrial & Technology | スイッチング素子 |
| KR100684989B1 (ko) | 2006-05-19 | 2007-02-22 | 한국과학기술원 | 나노채널과 그 형성방법 |
| US7902586B2 (en) | 2007-03-23 | 2011-03-08 | National Institute Of Advanced Industrial Science And Technology | Nonvolatile memory device with nano gap electrode |
| WO2009019980A1 (ja) * | 2007-08-09 | 2009-02-12 | National Institute Of Advanced Industrial Science And Technology | ２端子抵抗スイッチ素子及び半導体デバイス |
| US8604458B2 (en) | 2007-08-09 | 2013-12-10 | National Institute Of Advanced Industrial Science And Technology | Two-terminal resistance switching device and semiconductor device |
| JP2009205709A (ja) * | 2008-02-26 | 2009-09-10 | Funai Electric Advanced Applied Technology Research Institute Inc | ナノギャップ素子の駆動方法及びナノギャップ素子を備える記憶装置 |
| US8653912B2 (en) | 2008-06-13 | 2014-02-18 | Funai Electric Advanced Applied Technology Research Institute Inc. | Switching element |
| WO2009150751A1 (ja) * | 2008-06-13 | 2009-12-17 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
| JP2011176211A (ja) * | 2010-02-25 | 2011-09-08 | National Institute Of Advanced Industrial Science & Technology | スイッチング素子 |
| JP2014084879A (ja) * | 2012-10-19 | 2014-05-12 | Jatco Ltd | 摩擦締結要素の耐久寿命管理方法 |
| US20190346391A1 (en) * | 2017-01-31 | 2019-11-14 | Panasonic Intellectual Property Management Co., Ltd. | Gas sensor and fuel cell vehicle |
| US11933752B2 (en) * | 2017-01-31 | 2024-03-19 | Nuvoton Technology Corporation Japan | Gas sensor and fuel cell vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108572511B (zh) | 用于euv光刻的防护膜及其制造方法 | |
| US8486287B2 (en) | Methods for fabrication of positional and compositionally controlled nanostructures on substrate | |
| US7952173B2 (en) | Nanometric device with a hosting structure of nanometric elements | |
| US7749922B2 (en) | Nanowire structures and electrical devices | |
| JP4825863B2 (ja) | グラフェンナノデバイスの製造 | |
| JP3864229B2 (ja) | ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子 | |
| US9899117B2 (en) | Metallic nanomesh | |
| AU2004208967B2 (en) | Templated cluster assembled wires | |
| KR101831017B1 (ko) | 그래핀 나노리본의 제조방법 및 이에 의해 제조된 나노리본을 포함하는 센서 | |
| KR100714924B1 (ko) | 나노갭 전극소자의 제작 방법 | |
| KR101062416B1 (ko) | 나노 소자의 형성방법 | |
| JP2006128438A (ja) | ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 | |
| US20070051942A1 (en) | Etch masks based on template-assembled nanoclusters | |
| US20110268884A1 (en) | Formation of nanoscale carbon nanotube electrodes using a self-aligned nanogap mask | |
| Sun et al. | Top‐Down Fabrication of Semiconductor Nanowires with Alternating Structures along their Longitudinal and Transverse Axes | |
| KR100545898B1 (ko) | 반도체 소자의 양자점 형성방법 | |
| KR100852628B1 (ko) | 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 | |
| US20110294296A1 (en) | Using edges of self-assembled monolayers to form narrow features | |
| JP4224579B2 (ja) | 電極架橋型分子素子の電極製造方法及び電極架橋型分子素子の製造方法 | |
| KR101094738B1 (ko) | 나노 소자의 형성방법 | |
| JP5268043B2 (ja) | 極微小ダイオード及びその製造方法 | |
| JP4722679B2 (ja) | 電極の製造方法及び素子の製造方法 | |
| KR100590440B1 (ko) | 저압화학 기상증착 공정을 이용한 나노 전극 구조물 제조방법 | |
| KR101791052B1 (ko) | 크롬 나노갭 제조방법 및 이를 이용한 크롬 나노갭 및 포토마스크 | |
| TWI276225B (en) | Spin transistor and manufacture method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |