KR100684989B1 - 나노채널과 그 형성방법 - Google Patents
나노채널과 그 형성방법 Download PDFInfo
- Publication number
- KR100684989B1 KR100684989B1 KR1020060045115A KR20060045115A KR100684989B1 KR 100684989 B1 KR100684989 B1 KR 100684989B1 KR 1020060045115 A KR1020060045115 A KR 1020060045115A KR 20060045115 A KR20060045115 A KR 20060045115A KR 100684989 B1 KR100684989 B1 KR 100684989B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide
- insulating film
- oxide matrix
- forming
- Prior art date
Links
- 239000002090 nanochannel Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 78
- 229920000642 polymer Polymers 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims description 136
- 238000005530 etching Methods 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 238000001015 X-ray lithography Methods 0.000 claims description 6
- 238000000609 electron-beam lithography Methods 0.000 claims description 6
- 238000001127 nanoimprint lithography Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 321
- 239000000463 material Substances 0.000 description 46
- 238000007789 sealing Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
Abstract
본 발명은 나노채널 및 그 형성방법에 관한 것이다.
이러한 본 발명의 나노채널은 기판상에 형성된 절연막과, 상기 절연막상에 패터닝된 산화 기지막 및 상기 산화 기지막의 측벽에 형성된 산화막을 포함하고, 상기 절연막과 상기 산화막 사이에 빈 공간이 형성되어 있다.
본 발명의 나노채널의 형성방법은 기판에 절연막을 형성하는 단계와, 상기 절연막 상에 산화 기지막을 형성하는 단계와, 상기 산화 기지막 상에 폴리머 패턴을 형성하는 단계와, 상기 폴리머 패턴을 마스크로 하여 상기 산화 기지막을 식각하는 단계와, 상기 폴리머 패턴을 제거하는 단계 및 상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 절연막으로 둘러싸인 빈 공간을 형성하는 단계를 포함한다.
이러한 본 발명에 따르면 대면적에 균일하게 나노채널을 형성할 수 있는 등의 효과가 있다.
나노채널, 빈 공간, 산화 기지막, 절연막, 제1 절연막, 제2 절연막
Description
도 1 내지 도 9는 종래의 나노채널 및 그 형성방법을 나타낸 도면이다.
도 10은 본 발명의 제1 실시 예에 따른 나노채널을 나타낸 도면이다.
도 11은 본 발명의 제2 실시 예에 따른 나노채널을 나타낸 도면이다.
도 12는 본 발명의 제3 실시 예에 따른 나노채널을 나타낸 도면이다.
도 13은 본 발명의 제4 실시 예에 따른 나노채널을 나타낸 도면이다.
도 14 내지 도 18은 본 발명의 제1 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이다.
도 19는 본 발명의 제1 실시 예에 따른 나노채널의 형성방법에 따라 형성된 나노채널의 투과형 전자현미경 사진이다.
도 20 내지 도 24는 본 발명의 제2 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이다.
도 25 내지 도 29는 본 발명의 제3 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이다.
도 30 내지 도 34는 본 발명의 제4 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이다.
도 35 내지 도 37은 본 발명의 실시 예들에 따른 다양한 크기를 갖는 나노채 널의 전자현미경 사진이다.
본 발명은 나노채널 및 그 형성방법에 관한 것이다.
나노채널은 DNA에 대한 연구를 포함한 다양한 바이오 관련 연구에 필수적인 소자이다. 예를 들면 entangled DNA가 포함되어 있는 유체를 나노채널을 통해 흘림으로써 DNA를 stretching한 후, stretched DNA를 관찰하여 DNA의 구성 정보를 얻을 수 있다.
이러한 바이오 관련 연구를 위해 나노채널을 형성하기 위한 다양한 방법들이 제안되었다.
종래의 상보성 금속 산화막 반도체 공정을 이용한 방법의 경우, 도 1에 도시된 바와 같이, 산화막, TEOS막, 실리콘 질화막, 비정질 실리콘 패턴 등을 순차적으로 형성한 후, 비정질 실리콘 희생층을 습식 식각하여 도 2에 도시된 바와 같은 나노채널을 형성하게 된다 (M. B. Stern, et. al., J. Vac . Sci . Technol . B, vol. 15, pp. 2887-2891, 1997).
이러한 나노채널 형성 방법은 상보성 금속 산화막 반도체 공정을 이용하기 때문에 대면적에 균일하게 나노채널을 형성할 수 있다는 장점을 가진다. 그러나 비 정질 실리콘 패턴과 같은 희생층을 습식 식각하는데 매우 오랜 시간이 걸린다는 치명적인 단점을 가진다. 뿐만 아니라, 나노채널 단면의 크기가 감소할수록 식각 시간이 길어지고, 희생층을 식각하기 위해 식각 용액을 나노채널 안으로 주입하기도 힘들어진다. 그리고 식각 용액의 식각 선택비 제약으로 인해 실리콘 희생층을 식각하는 동안 다른 박막이 식각되어 나노채널의 크기가 위치에 따라 불균일해 질 수도 있다.
이러한 단점을 극복하기 위해, 희생층의 습식식각 방법을 대체할 수 있는 다른 방법들이 제안되었다.
먼저 도 3에 도시된 바와 같이, 제1 절연막(31) 위에 희생층(33)과 제2 절연막(35)을 순차적으로 형성한 후, 희생층(33)을 제거하면 스틱션 현상에 의해 제1 절연막(31)과 제2 절연막(35)이 서로 붙게 되는데, 이때 생긴 제1 절연막(31)과 제2 절연막(35) 사이의 공간을 나노채널로 이용할 수 있다 (N. R. Tas, et. al., Nano Lett ., vol. 2, pp. 1031-1032, 2002). 도4는 이러한 방법으로 형성된 나노채널의 단면을 보여준다.
그러나 이 방법 역시 나노채널을 균일하게 형성하기 힘든 방법일 뿐만 아니라 나노채널을 관통하는 용액이 제1 절연막(31)과 제2 절연막(35) 사이로 빠져나올 수 있다는 문제점을 가지고 있다.
다른 방법으로 도 5에 도시된 바와 같이, 산화막 희생층을 형성하고 이를 제거한 후, 그 위에 산화막 또는 금과 같은 물질로 실링하는 방법을 이용하여 나노채널을 형성하는 방법이 있다 (C. Lee, et. al., Nano Lett ., vol. 3, pp. 1339- 1340, 2003). 실링을 하기 전에 희생층을 제거하기 때문에 희생층을 제거하는 데 걸리는 시간이 매우 짧고, 산화막 희생층의 두께를 매우 얇게 조절할 수 있기 때문에 도 6에 도시된 바와 같은 25 나노미터 정도의 매우 좁은 폭을 가지는 나노채널을 형성할 수 있다. 반면에 비정질 실리콘막을 식각하기 위해 화학적-기계적 연마와 같은 공정을 사용하는 등 전반적인 공정 단계가 복잡하고, 실링을 위한 산화막 또는 금 증착 공정이 기판 전면에 균일하지 않다는 단점을 지닌다.
또 다른 방법으로 도 7 내지 도 9에 도시된 바와 같이, 음각의 패턴이 형성된 실리콘 또는 유리 기판 위에 유리 커버를 접착하여 나노채널을 형성하기도 하고 (P. Mao, et. al., LabChip, vol. 5, pp. 837-844, 2005), 나노 패턴 위에 커버 물질을 스퍼터링하여 나노채널을 형성하기도 한다 (H. Cao, et. al., Appl . Phys . Lett ., vol. 81, pp. 174-176, 2002). 그러나 이러한 방법들은 공정 조건에 민감하여 재현성 있고 균일한 나노채널을 형성하기가 어려운 문제점이 있다.
이러한 문제점들을 해결하기 위한 본 발명은 대면적에 균일하게 형성된 나노채널 및 그 형성방법을 제공하는 것을 목적으로 한다.
나노채널의 제조시간을 단축시키고, 제조비용을 줄이는 나노채널의 형성방법을 제공하는 것을 목적으로 한다.
이러한 기술적 과제를 달성하기 위한 본 발명의 제1 실시 예에 따른 나노채널은 기판상에 형성된 절연막과, 상기 절연막상에 패터닝된 산화 기지막 및 상기 산화 기지막의 측벽에 형성된 산화막을 포함하고, 상기 절연막과 상기 산화막 사이에 빈 공간이 형성되어 있다.
본 발명의 제2 실시 예에 따른 나노채널은 기판상에 형성되고, 음각 패턴을 갖는 절연막과, 상기 절연막상에 패터닝된 산화 기지막 및 상기 산화 기지막의 측벽에 형성된 산화막을 포함하고, 상기 절연막과 상기 산화막 사이에 상기 음각 패턴을 포함하는 빈 공간이 형성되어 있다.
본 발명의 제3 실시 예에 따른 나노채널은 기판상에 형성된 제1 절연막과, 상기 제1 절연막상에 패터닝된 산화 기지막과, 상기 산화 기지막 상에 형성된 제2 절연막 및 상기 산화 기지막의 측벽에 형성된 산화막을 포함하고, 상기 제1 절연막과 상기 산화막 사이에 빈 공간이 형성되어 있다.
본 발명의 제4 실시 예에 따른 나노채널은 기판상에 형성되고, 음각 패턴을 갖는 제1 절연막과, 상기 제1 절연막상에 패터닝된 산화 기지막과, 상기 산화 기지막 상에 형성된 제2 절연막 및 상기 산화 기지막의 측벽에 형성된 산화막을 포함하고, 상기 제1 절연막과 상기 산화막 사이에 상기 음각 패턴을 포함하는 빈 공간이 형성되어 있다.
상기 산화막은 상기 산화 기지막의 양쪽 측벽으로부터 형성되어, 서로 접촉하도록 하는 것이 바람직하다.
상기 산화 기지막은 단결정 실리콘과 비정질 실리콘과 다결정 실리콘 중 어 느 하나로 이루어지도록 하는 것이 바람직하다.
본 발명의 제1 실시 예에 따른 나노채널의 형성방법은 기판에 절연막을 형성하는 단계와, 상기 절연막 상에 산화 기지막을 형성하는 단계와, 상기 산화 기지막 상에 폴리머 패턴을 형성하는 단계와, 상기 폴리머 패턴을 마스크로 하여 상기 산화 기지막을 식각하는 단계와, 상기 폴리머 패턴을 제거하는 단계 및 상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 절연막으로 둘러싸인 빈 공간을 형성하는 단계를 포함한다.
본 발명의 제2 실시 예에 따른 나노채널의 형성방법은 기판에 절연막을 형성하는 단계와, 상기 절연막 상에 산화 기지막을 형성하는 단계와, 상기 산화 기지막 상에 폴리머 패턴을 형성하는 단계와, 상기 폴리머 패턴을 마스크로 하여 상기 산화 기지막을 식각하는 단계와, 상기 폴리머 패턴과 상기 식각된 산화 기지막을 마스크로 하여 상기 절연막의 일부를 식각하는 단계와, 상기 폴리머 패턴을 제거하는 단계 및 상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 식각된 절연막으로 둘러싸인 빈 공간을 형성하는 단계를 포함한다.
본 발명의 제3 실시 예에 따른 나노채널의 형성방법은 기판에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 산화 기지막과 제2 절연막을 적층하는 단계와, 상기 제2 절연막 상에 폴리머 패턴을 형성하는 단계와, 상기 폴리머 패턴을 마스크로 하여 상기 제2 절연막과 상기 산화 기지막을 식각하는 단계와, 상기 폴리머 패턴을 제거하는 단계 및 상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 제1 절연막으로 둘러싸인 빈 공간을 형성하는 단계를 포함한다.
본 발명의 제4 실시 예에 따른 나노채널의 형성방법은 기판에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 산화 기지막과 제2 절연막을 적층하는 단계와, 상기 제2 절연막 상에 폴리머 패턴을 형성하는 단계와, 상기 폴리머 패턴을 마스크로 하여 상기 제2 절연막과 상기 산화 기지막을 식각하는 단계와, 상기 폴리머 패턴과 상기 식각된 제2 절연막 및 산화 기지막을 마스크로 하여 상기 제1 절연막의 일부를 식각하는 단계와, 상기 폴리머 패턴을 제거하는 단계 및 상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 식각된 제1 절연막으로 둘러싸인 빈 공간을 형성하는 단계를 포함한다.
상기 산화막은 상기 산화 기지막의 양쪽 측벽으로부터 형성되어, 서로 접촉되도록 하는 것이 바람직하다.
상기 산화 기지막은 단결정 실리콘과 비정질 실리콘과 다결정 실리콘 중 어느 하나로 이루어지도록 하는 것이 바람직하다.
상기 폴리머 패턴은 음각 패턴이고, 상기 음각 패턴의 폭은 1 nm 이상 500 nm 이하인 것이 바람직하다.
상기 폴리머 패턴은 광학적 리소그래피(Photo Lithography) 또는 전자빔 리소그래피(Electron Beam Lithography) 또는 극자외선 리소그래피(Extream Ultraviolet Lithography) 또는 X선 리소그래피(X-Ray Lithography) 또는 나노 임프린트 리소그래피(Nano Imprint Lithography) 방법을 이용하여 형성되도록 하는 것이 바람직하다.
상기 빈 공간을 형성한 후 상기 제2 절연막을 제거하는 단계를 더 포함하는 것이 바람직하다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 10은 본 발명의 제1 실시 예에 따른 나노채널을 도시한 도면이다.
도 10에 도시된 바와 같이, 본 발명의 제1 실시 예에 따른 나노채널은 기판(101)상에 형성된 절연막(103)과, 절연막(103)상에 패터닝된 산화 기지막(106) 및 산화 기지막(106)의 측벽에 형성된 산화막(110)을 포함하고, 절연막(103)과 산화막(110) 사이에 빈 공간(120)이 형성되어 있다.
절연막(103)은 산화가 되지 않는 물질이다. 이러한 절연막(103)은 실리콘 산화막 또는 실리콘 질화막을 채택하여 구현할 수 있다. 그러나 절연막(103)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화가 되지 않는 물질이라면 가능하다.
산화 기지막(106)은 절연막(103)과 달리 산화되는 물질이다.
이러한 산화 기지막(106)을 산화시키면, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막(110)이 서로 만나, 산화막(110)과 절연막(103)으로 둘러싸인 빈 공간(120)이 형성되고, 이 빈 공간(120)이 나노채널이 되는 것이다.
한편 도 10에 도시하지는 않았으나, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 절연막(103)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
이러한 산화 기지막(106)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(106)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
한편, 산화막(110)과 절연막(103)으로 둘러싸인 빈 공간(120)을 형성한 후, 산화 기지막(106)의 위쪽에 형성된 산화막과 산화 기지막(106) 중 산화되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
도 11은 본 발명의 제2 실시 예에 따른 나노채널을 도시한 도면이다.
도 11에 도시된 바와 같이, 본 발명의 제2 실시 예에 따른 나노채널은 기판(101)상에 형성되고, 음각 패턴을 갖는 절연막(104)과, 절연막(104)상에 패터닝된 산화 기지막(106) 및 산화 기지막(106)의 측벽에 형성된 산화막(110)을 포함하고, 절연막(103)과 산화막(110) 사이에 음각 패턴을 포함하는 빈 공간(130)이 형성되어 있다.
절연막(104)에는 음각 패턴이 형성되어 있으며, 산화가 되지 않는 물질이다. 이러한 절연막(104)은 실리콘 산화막 또는 실리콘 질화막을 채택하여 구현할 수 있다. 그러나 절연막(104)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화가 되지 않는 물질이라면 가능하다.
산화 기지막(106)은 절연막(104)과 달리 산화되는 물질이다.
이러한 산화 기지막(106)을 산화시키면, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막(110)이 서로 만나, 산화막(110)과 절연막(104)으로 둘러싸인 빈 공간(130)이 형성되고, 이 빈 공간(130)이 나노채널이 되는 것이다.
한편 도 11에 도시하지는 않았으나, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 절연막(104)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
이러한 산화 기지막(106)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(106)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
한편, 산화막(110)과 절연막(104)으로 둘러싸인 빈 공간(130)을 형성한 후, 산화 기지막(106)의 위쪽에 형성된 산화막과 산화 기지막(106) 중 산화되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
도 12는 본 발명의 제3 실시 예에 따른 나노채널을 도시한 도면이다.
도 12에 도시된 바와 같이, 본 발명의 제3 실시 예에 따른 나노채널은 기판(101)상에 형성된 제1 절연막(103)과, 제1 절연막(103)상에 패터닝된 산화 기지막(106), 산화 기지막(106) 상에 형성된 제2 절연막(204) 및 산화 기지막(106)의 측벽에 형성된 산화막(210)을 포함하고, 제1 절연막(103)과 산화막(210) 사이에 빈 공간(220)이 형성되어 있다.
제1 절연막(103)과 제2 절연막(204)은 산화가 되지 않는 물질이다. 이러한 제1 절연막(103) 과 제2 절연막(204)은 실리콘 산화막 또는 실리콘 질화막을 채택하여 구현할 수 있다. 그러나 제1 절연막(103) 과 제2 절연막(204)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화가 되지 않는 물질이라면 가능하다.
산화 기지막(106)은 제1 절연막(103) 및 제2 절연막(204)과 달리 산화되는 물질이다.
이러한 산화 기지막(106)을 산화시키면, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막(210)이 서로 만나, 산화막(210)과 제1 절연막(103)으로 둘러싸인 빈 공간(220)이 형성되고, 이 빈 공간(220)이 나노채널이 되는 것이다. 한편, 제2 절연막(204)은 산화 기지막(106)상에 형성되어 산화 기지막(106) 상부의 산화를 방지한다.
한편 도 12에 도시하지는 않았으나, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 제1 절연막(103)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
이러한 산화 기지막(106)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(106)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
한편, 산화막(210)과 제1 절연막(103)으로 둘러싸인 빈 공간(220)을 형성한 후, 산화 기지막(106) 중 산화되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
도 13은 본 발명의 제4 실시 예에 따른 나노채널을 도시한 도면이다.
도 13에 도시된 바와 같이, 본 발명의 제4 실시 예에 따른 나노채널은 기판(101)상에 형성되고, 음각 패턴을 갖는 제1 절연막(104)과, 제1 절연막(104)상에 패터닝된 산화 기지막(106), 산화 기지막(106) 상에 형성된 제2 절연막(204) 및 산화 기지막(106)의 측벽에 형성된 산화막(210)을 포함하고, 제1 절연막(104)과 산화막(210) 사이에 빈 공간(230)이 형성되어 있다.
제1 절연막(104)과 제2 절연막(204)은 산화가 되지 않는 물질이다. 이러한 제1 절연막(104) 과 제2 절연막(204)은 실리콘 산화막 또는 실리콘 질화막을 채택하여 구현할 수 있다. 그러나 제1 절연막(104) 과 제2 절연막(204)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화가 되지 않는 물질이라면 가능하다.
산화 기지막(106)은 제1 절연막(104) 및 제2 절연막(204)과 달리 산화되는 물질이다.
이러한 산화 기지막(106)을 산화시키면, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막(210)이 서로 만나, 산화막(210)과 제1 절연막(104)으로 둘러싸인 빈 공간(230)이 형성되고, 이 빈 공간(230)이 나노채널이 되는 것이다. 한편, 제2 절연막(204)은 산화 기지막(106)상에 형성되어 산화 기지막(106) 상부의 산화를 방지한다.
한편 도 13에 도시하지는 않았으나, 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 제1 절연막(104)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
이러한 산화 기지막(106)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(106)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
한편, 산화막(210)과 제1 절연막(104)으로 둘러싸인 빈 공간(230)을 형성한 후, 산화 기지막(106) 중 산화되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
도14 내지 도18은 본 발명의 제1 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이고, 도19는 본 발명의 제1 실시 예에 따른 나노채널의 형성방법에 따라 형성된 나노채널의 투과형 전자현미경 사진이다.
도 14를 참조하면, 먼저 기판(101)에 절연막(103)과 산화 기지막(105)을 순차적으로 형성한다.
이러한 절연막(103)은 실리콘 산화물 또는 실리콘 질화물을 채택하여 구현할 수 있다. 그러나 절연막(103)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산 화가 되지 않는 물질이라면 가능하다.
산화 기지막(105)은 절연막(103)과 달리 산화되는 물질이다.
이러한 산화 기지막(105)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(105)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
다음으로 도 15를 참조하면, 산화 기지막(105) 상에 소정의 폴리머 패턴(107)을 형성한다. 이 때 폴리머 패턴(107)은 음각 패턴이고, 음각 패턴의 폭은 1 nm 이상 500 nm 이하로 하는 것이 바람직하다.
또한 폴리머 패턴(107)은 광학적 리소그래피(Photo Lithography) 또는 전자빔 리소그래피(Electron Beam Lithography) 또는 극자외선 리소그래피(Extream Ultraviolet Lithography) 또는 X선 리소그래피(X-Ray Lithography) 또는 나노 임프린트 리소그래피(Nano Imprint Lithography) 방법을 이용하여 형성할 수 있다.
이 경우, 폴리머 패턴(107)을 형성하는 방법은 위에 언급된 방법들에 한정되지 않고 대면적에 균일하게 패턴을 형성할 수 있는 방식이라면 다양하게 적용이 가능하다.
다음으로 도 16을 참조하면, 폴리머 패턴(107)을 마스크로 하여 산화 기지막(105)을 식각하여, 식각된 산화 기지막(106)을 형성한다.
다음으로 도 17과 같이, 폴리머 패턴(107)을 제거한다.
다음으로 도 18을 참조하면, 식각된 산화 기지막(106)의 측벽을 산화하여 산화막(110)과 절연막(103)으로 둘러싸인 빈 공간(120)을 형성한다. 이를 보다 상세 히 설명하면 다음과 같다. 즉, 식각된 산화 기지막(106)의 측벽을 산화하되 인접한 산화 기지막(106) 측벽에서 산화된 산화막이 서로 만나도록 충분한 조건으로 산화하여 절연막(103)과 산화막(110)으로 둘러싸인 나노채널을 형성한다.
한편 도시하지는 않았으나, 식각된 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 절연막(103)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
한편, 산화막(110)과 절연막(103)으로 둘러싸인 빈 공간(120)을 형성한 후, 산화 기지막(106)의 위쪽에 형성된 산화막과 산화 기지막(106) 중 산화되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
도20 내지 도 24는 본 발명의 제2 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이다.
도 20을 참조하면, 먼저 기판(101)에 절연막(103)과 산화 기지막(105)을 순차적으로 형성한다.
이러한 절연막(103)은 실리콘 산화물 또는 실리콘 질화물을 채택하여 구현할 수 있다. 그러나 절연막(103)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화가 되지 않는 물질이라면 가능하다.
산화 기지막(105)은 절연막(103)과 달리 산화되는 물질이다.
이러한 산화 기지막(105)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(105)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
다음으로 도 21을 참조하면, 산화 기지막(105) 상에 소정의 폴리머 패턴(107)을 형성한다. 이 때 폴리머 패턴(107)은 음각 패턴이고, 음각 패턴의 폭은 1 nm 이상 500 nm 이하로 하는 것이 바람직하다.
또한 폴리머 패턴(107)은 광학적 리소그래피(Photo Lithography) 또는 전자빔 리소그래피(Electron Beam Lithography) 또는 극자외선 리소그래피(Extream Ultraviolet Lithography) 또는 X선 리소그래피(X-Ray Lithography) 또는 나노 임프린트 리소그래피(Nano Imprint Lithography) 방법을 이용하여 형성할 수 있다.
이 경우, 폴리머 패턴(107)을 형성하는 방법은 위에 언급된 방법들에 한정되지 않고 대면적에 균일하게 패턴을 형성할 수 있는 방식이라면 다양하게 적용이 가능하다.
다음으로 도 22를 참조하면, 폴리머 패턴(107)을 마스크로 하여 산화 기지막(105)을 식각하여, 식각된 산화 기지막(106)을 형성하고, 폴리머 패턴(107)과 식각된 산화 기지막(106)을 마스크로 하여 절연막(103)의 일부를 식각하여 식각된 절연막(104)을 형성한다. 이때, 절연막(103)은 폴리머 패턴(107)을 마스크로 하여 산화 기지막(105)과 함께 식각할 수 있다.
다음으로 도 23과 같이, 폴리머 패턴(107)을 제거한다.
다음으로 도 24를 참조하면, 식각된 산화 기지막(106)의 측벽을 산화하여 산 화막(110)과 식각된 절연막(104)으로 둘러싸인 빈 공간(130)을 형성한다. 이를 보다 상세히 설명하면 다음과 같다. 즉, 식각된 산화 기지막(106)의 측벽을 산화하되 인접한 산화 기지막(106) 측벽에서 산화된 산화막이 서로 만나도록 충분한 조건으로 산화하여 식각된 절연막(104)과 산화막(110)으로 둘러싸인 나노채널을 형성한다.
한편 도시하지는 않았으나, 식각된 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 식각된 절연막(104)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
한편, 산화막(110)과 식각된 절연막(104)으로 둘러싸인 빈 공간(130)을 형성한 후, 산화 기지막(106)의 위쪽에 형성된 산화막과 산화 기지막(106) 중 산화되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
도25 내지 도29는 본 발명의 제3 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이다.
도 25를 참조하면, 먼저 기판(101)에 제1 절연막(103)과 산화 기지막(105) 및 제2 절연막(203)을 순차적으로 형성한다.
이러한 제1 절연막(103) 및 제2 절연막(203)은 실리콘 산화물 또는 실리콘 질화물을 채택하여 구현할 수 있다. 그러나 제1 절연막(103) 및 제2 절연막(203)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화가 되지 않는 물질이라면 가능하다.
산화 기지막(105)은 제1 절연막(103) 및 제2 절연막(203)과 달리 산화되는 물질이다.
이러한 산화 기지막(105)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(105)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
다음으로 도 26을 참조하면, 제2 절연막(203) 상에 소정의 폴리머 패턴(107)을 형성한다. 이 때 폴리머 패턴(107)은 음각 패턴이고, 음각 패턴의 폭은 1 nm 이상 500 nm 이하로 하는 것이 바람직하다.
또한 폴리머 패턴(107)은 광학적 리소그래피(Photo Lithography) 또는 전자빔 리소그래피(Electron Beam Lithography) 또는 극자외선 리소그래피(Extream Ultraviolet Lithography) 또는 X선 리소그래피(X-Ray Lithography) 또는 나노 임프린트 리소그래피(Nano Imprint Lithography) 방법을 이용하여 형성할 수 있다.
이 경우, 폴리머 패턴(107)을 형성하는 방법은 위에 언급된 방법들에 한정되지 않고 대면적에 균일하게 패턴을 형성할 수 있는 방식이라면 다양하게 적용이 가능하다.
다음으로 도 27을 참조하면, 폴리머 패턴(107)을 마스크로 하여 제2 절연막(203)과 산화 기지막(105)을 식각하여, 식각된 제2 절연막(204)과 식각된 산화 기지막(106)을 형성한다.
다음으로 도 28과 같이, 폴리머 패턴(107)을 제거한다.
다음으로 도 29를 참조하면, 식각된 산화 기지막(106)의 측벽을 산화하여 산화막(210)과 제1 절연막(103)으로 둘러싸인 빈 공간(220)을 형성한다. 이를 보다 상세히 설명하면 다음과 같다. 즉, 식각된 산화 기지막(106)의 측벽을 산화하되 인접한 산화 기지막(106) 측벽에서 산화된 산화막이 서로 만나도록 충분한 조건으로 산화하여 제1 절연막(103)과 산화막(210)으로 둘러싸인 나노채널을 형성한다.
한편 도시하지는 않았으나, 식각된 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 제1 절연막(103)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
한편, 산화막(210)과 제1 절연막(103)으로 둘러싸인 빈 공간(220)을 형성한 후, 산화 기지막(106)의 위쪽에 형성된 산화막과 산화 기지막(106) 중 산화되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
도30 내지 도 34는 본 발명의 제4 실시 예에 따른 나노채널의 형성방법을 순차적으로 나타낸 도면이다.
도 30을 참조하면, 먼저 기판(101)에 제1 절연막(103)과 산화 기지막(105) 및 제2 절연막(203)을 순차적으로 형성한다.
이러한 제1 절연막(103) 및 제2 절연막(203)은 실리콘 산화물 또는 실리콘 질화물을 채택하여 구현할 수 있다. 그러나 제1 절연막(103) 및 제2 절연막(203)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화가 되지 않는 물질이라면 가능하다.
산화 기지막(105)은 제1 절연막(103) 및 제2 절연막(203)과 달리 산화되는 물질이다.
이러한 산화 기지막(105)은 단결정 실리콘 또는 비정질 실리콘 또는 다결정 실리콘인 것이 바람직하다. 그러나 산화 기지막(105)으로 채택할 수 있는 물질은 이에 한정되지 않고, 산화막 형성이 가능한 물질이라면 채택 가능하다.
다음으로 도 31을 참조하면, 제2 절연막(203) 상에 소정의 폴리머 패턴(107)을 형성한다. 이 때 폴리머 패턴(107)은 음각 패턴이고, 음각 패턴의 폭은 1 nm 이상 500 nm 이하로 하는 것이 바람직하다.
또한 폴리머 패턴(107)은 광학적 리소그래피(Photo Lithography) 또는 전자빔 리소그래피(Electron Beam Lithography) 또는 극자외선 리소그래피(Extream Ultraviolet Lithography) 또는 X선 리소그래피(X-Ray Lithography) 또는 나노 임프린트 리소그래피(Nano Imprint Lithography) 방법을 이용하여 형성할 수 있다.
이 경우, 폴리머 패턴(107)을 형성하는 방법은 위에 언급된 방법들에 한정되지 않고 대면적에 균일하게 패턴을 형성할 수 있는 방식이라면 다양하게 적용이 가능하다.
다음으로 도 32를 참조하면, 폴리머 패턴(107)을 마스크로 하여 제2 절연 막(203)과 산화 기지막(105)을 식각하여, 식각된 제2 절연막(204)과 식각된 산화 기지막(106)을 형성하고, 폴리머 패턴(107)과 식각된 제2 절연막(204)과 식각된 산화 기지막(106)을 마스크로 하여 제1 절연막(103)의 일부를 식각하여 식각된 제1 절연막(104)을 형성한다. 이때, 제1 절연막(103)은 폴리머 패턴(107)을 마스크로 하여 제2 절연막(203) 및 산화 기지막(105)과 함께 식각할 수 있다.
다음으로 도 33과 같이, 폴리머 패턴(107)을 제거한다.
다음으로 도 34를 참조하면, 식각된 산화 기지막(106)의 측벽을 산화하여 산화막(210)과 식각된 제1 절연막(104)으로 둘러싸인 빈 공간(230)을 형성한다. 이를 보다 상세히 설명하면 다음과 같다. 즉, 식각된 산화 기지막(106)의 측벽을 산화하되 인접한 산화 기지막(106) 측벽에서 산화된 산화막이 서로 만나도록 충분한 조건으로 산화하여 식각된 제1 절연막(104)과 산화막(210)으로 둘러싸인 나노채널을 형성한다.
한편 도시하지는 않았으나, 식각된 산화 기지막(106)의 양쪽 측벽으로부터 형성되는 산화막이 서로 만나지 않게 산화의 정도를 조절하여, 식각된 제1 절연막(104)과 산화막 사이의 공간이 외부를 향하여 개방된 구조를 이루도록 할 수도 있다. 이와 같이 한 후, 외부를 향하여 개방된 구조의 나노채널을 형성하거나, 추가적으로 산화막 상부를 실링하여 외부에 대하여 폐쇄된 구조의 나노채널을 형성할 수도 있다.
한편, 산화막(210)과 식각된 제1 절연막(104)으로 둘러싸인 빈 공간(230)을 형성한 후, 산화 기지막(106)의 위쪽에 형성된 산화막과 산화 기지막(106) 중 산화 되지 않은 부분은 후속 공정에서의 필요 또는 다른 필요에 따라 제거할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상 상세히 설명한 바와 같이 본 발명의 나노채널 및 그 형성방법에 따르면, 나노패턴을 대면적에 균일하게 형성할 수 있는 효과가 있다.
또한, 나노패턴 형성에 요구되는 시간을 줄여 나노채널을 고속으로 형성할 수 있다.
또한, 나노채널의 제작비용을 절감하는 효과가 있다.
Claims (15)
- 기판상에 형성된 절연막;상기 절연막상에 패터닝된 산화 기지막; 및상기 산화 기지막의 측벽에 형성된 산화막을 포함하고,상기 절연막과 상기 산화막 사이에 빈 공간이 형성된 나노채널.
- 기판상에 형성되고, 음각 패턴을 갖는 절연막;상기 절연막상에 패터닝된 산화 기지막; 및상기 산화 기지막의 측벽에 형성된 산화막을 포함하고,상기 절연막과 상기 산화막 사이에 상기 음각 패턴을 포함하는 빈 공간이 형성된 나노채널.
- 기판상에 형성된 제1 절연막;상기 제1 절연막상에 패터닝된 산화 기지막;상기 산화 기지막 상에 형성된 제2 절연막 및상기 산화 기지막의 측벽에 형성된 산화막을 포함하고,상기 제1 절연막과 상기 산화막 사이에 빈 공간이 형성된 나노채널.
- 기판상에 형성되고, 음각 패턴을 갖는 제1 절연막;상기 제1 절연막상에 패터닝된 산화 기지막;상기 산화 기지막 상에 형성된 제2 절연막 및상기 산화 기지막의 측벽에 형성된 산화막을 포함하고,상기 제1 절연막과 상기 산화막 사이에 상기 음각 패턴을 포함하는 빈 공간이 형성된 나노채널.
- 제1 항 내지 제4 항 중 어느 한 항에 있어서,상기 산화막은 상기 산화 기지막의 양쪽 측벽으로부터 형성되어, 서로 접촉하는 나노채널.
- 제1 항 내지 제4 항 중 어느 한 항에 있어서,상기 산화 기지막은 단결정 실리콘과 비정질실리콘과 다결정 실리콘 중 어느 하나로 이루어진 나노채널.
- 기판에 절연막을 형성하는 단계;상기 절연막 상에 산화 기지막을 형성하는 단계;상기 산화 기지막 상에 폴리머 패턴을 형성하는 단계;상기 폴리머 패턴을 마스크로 하여 상기 산화 기지막을 식각하는 단계;상기 폴리머 패턴을 제거하는 단계; 및상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 절연막으로 둘러 싸인 빈 공간을 형성하는 단계;를 포함하는 나노채널의 형성방법.
- 기판에 절연막을 형성하는 단계;상기 절연막 상에 산화 기지막을 형성하는 단계;상기 산화 기지막 상에 폴리머 패턴을 형성하는 단계;상기 폴리머 패턴을 마스크로 하여 상기 산화 기지막을 식각하는 단계;상기 폴리머 패턴과 상기 식각된 산화 기지막을 마스크로 하여 상기 절연막의 일부를 식각하는 단계;상기 폴리머 패턴을 제거하는 단계; 및상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 식각된 절연막으로 둘러싸인 빈 공간을 형성하는 단계;를 포함하는 나노채널의 형성방법.
- 기판에 제1 절연막을 형성하는 단계;상기 제1 절연막 상에 산화 기지막과 제2 절연막을 적층하는 단계;상기 제2 절연막 상에 폴리머 패턴을 형성하는 단계;상기 폴리머 패턴을 마스크로 하여 상기 제2 절연막과 상기 산화 기지막을 식각하는 단계;상기 폴리머 패턴을 제거하는 단계; 및상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 제1 절연막으로 둘러싸인 빈 공간을 형성하는 단계;를 포함하는 나노채널의 형성방법.
- 기판에 제1 절연막을 형성하는 단계;상기 제1 절연막 상에 산화 기지막과 제2 절연막을 적층하는 단계;상기 제2 절연막 상에 폴리머 패턴을 형성하는 단계;상기 폴리머 패턴을 마스크로 하여 상기 제2 절연막과 상기 산화 기지막을 식각하는 단계;상기 폴리머 패턴과 상기 식각된 제2 절연막 및 산화 기지막을 마스크로 하여 상기 제1 절연막의 일부를 식각하는 단계;상기 폴리머 패턴을 제거하는 단계; 및상기 식각된 산화 기지막의 측벽을 산화하여 산화막과 상기 식각된 제1 절연막으로 둘러싸인 빈 공간을 형성하는 단계;를 포함하는 나노채널의 형성방법.
- 제7 항 내지 제10 항 중 어느 한 항에 있어서,상기 산화막은 상기 산화 기지막의 양쪽 측벽으로부터 형성되어, 서로 접촉되는 나노채널의 형성방법.
- 제7 항 내지 제10 항 중 어느 한 항에 있어서,상기 산화 기지막은 단결정 실리콘과 비정질 실리콘과 다결정 실리콘 중 어느 하나로 이루어진나노채널의 형성방법.
- 제7 항 내지 제10 항 중 어느 한 항에 있어서,상기 폴리머 패턴은 음각 패턴이고, 상기 음각 패턴의 폭은 1 nm 이상 500 nm 이하인 나노채널의 형성방법.
- 제13 항에 있어서,상기 폴리머 패턴은 광학적 리소그래피(Photo Lithography) 또는 전자빔 리소그래피(Electron Beam Lithography) 또는 극자외선 리소그래피(Extream Ultraviolet Lithography) 또는 X선 리소그래피(X-Ray Lithography) 또는 나노 임프린트 리소그래피(Nano Imprint Lithography) 방법을 이용하여 형성되는 나노채널의 형성방법.
- 제9 항 또는 제10 항에 있어서,상기 빈 공간을 형성한 후 상기 제2 절연막을 제거하는 단계를 더 포함하는 나노채널의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060045115A KR100684989B1 (ko) | 2006-05-19 | 2006-05-19 | 나노채널과 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060045115A KR100684989B1 (ko) | 2006-05-19 | 2006-05-19 | 나노채널과 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100684989B1 true KR100684989B1 (ko) | 2007-02-22 |
Family
ID=38104166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060045115A KR100684989B1 (ko) | 2006-05-19 | 2006-05-19 | 나노채널과 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100684989B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050007778A (ko) * | 2003-07-11 | 2005-01-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 나노 스페이스 제조 방법 |
| KR20050040165A (ko) * | 2003-10-27 | 2005-05-03 | 한국전자통신연구원 | 나노크기의 반도체소자의 전극제조방법 |
| KR20050118961A (ko) * | 2004-06-15 | 2005-12-20 | 한국과학기술원 | 나노미터 크기의 갭을 가지는 금속 전극의 형성 방법 |
| JP2006128438A (ja) | 2004-10-29 | 2006-05-18 | National Institute Of Advanced Industrial & Technology | ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 |
-
2006
- 2006-05-19 KR KR1020060045115A patent/KR100684989B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050007778A (ko) * | 2003-07-11 | 2005-01-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 나노 스페이스 제조 방법 |
| KR20050040165A (ko) * | 2003-10-27 | 2005-05-03 | 한국전자통신연구원 | 나노크기의 반도체소자의 전극제조방법 |
| KR20050118961A (ko) * | 2004-06-15 | 2005-12-20 | 한국과학기술원 | 나노미터 크기의 갭을 가지는 금속 전극의 형성 방법 |
| JP2006128438A (ja) | 2004-10-29 | 2006-05-18 | National Institute Of Advanced Industrial & Technology | ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8147914B2 (en) | Orientation-controlled self-assembled nanolithography using a block copolymer | |
| US20090115094A1 (en) | Methods for making continuous nanochannels | |
| TWI419202B (zh) | 大面積薄型單晶矽之製作技術 | |
| JP3967114B2 (ja) | 加工方法 | |
| US8470188B2 (en) | Nano-imprint lithography templates | |
| JP4665720B2 (ja) | パターン基板，パターン基板の製造方法、微細金型および磁気記録用パターン媒体 | |
| US8114301B2 (en) | Graphoepitaxial self-assembly of arrays of downward facing half-cylinders | |
| US8273665B2 (en) | Nonvolatile memory device using semiconductor nanocrystals and method forming same | |
| US8974889B2 (en) | Nanostructured thin film and method for controlling surface properties thereof | |
| US6936181B2 (en) | Methods for patterning using liquid embossing | |
| JP5064689B2 (ja) | 半導体基板の埋設分離領域を形成する方法及び埋設分離領域をもつ半導体デバイス | |
| TWI463565B (zh) | 使用共形氮化物形成自上而下堅固之矽奈米結構的方法及其結構 | |
| US20070228523A1 (en) | Reduction of a feature dimension in a nano-scale device | |
| US8163374B2 (en) | Formation of close-packed sphere arrays in V-shaped grooves | |
| TWI505336B (zh) | 金屬光柵的製備方法 | |
| US20080257861A1 (en) | Method of manufacturing self-ordered nanochannel-array and method of manufacturing nanodot using the nanochannel-array | |
| Namatsu et al. | Fabrication of thickness‐controlled silicon nanowires and their characteristics | |
| CN102591136A (zh) | Euv用防尘薄膜及防尘薄膜组件，以及该膜的制造方法 | |
| US7977177B2 (en) | Methods of forming nano-devices using nanostructures having self-assembly characteristics | |
| KR101828293B1 (ko) | 진공증착에 의한 나노구조체 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자 | |
| KR20100074434A (ko) | 쉐도우 증착과 나노전사 프린팅을 이용한 나노임프린트 리소그래피의 패턴전사 방법 | |
| KR20090114653A (ko) | 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체 | |
| KR100684989B1 (ko) | 나노채널과 그 형성방법 | |
| KR20180012386A (ko) | 진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자 | |
| US20110027407A1 (en) | Profile control utilizing a recessed imprint template |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |