KR20090114653A - 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체 - Google Patents

액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체 Download PDF

Info

Publication number
KR20090114653A
KR20090114653A KR1020080040401A KR20080040401A KR20090114653A KR 20090114653 A KR20090114653 A KR 20090114653A KR 1020080040401 A KR1020080040401 A KR 1020080040401A KR 20080040401 A KR20080040401 A KR 20080040401A KR 20090114653 A KR20090114653 A KR 20090114653A
Authority
KR
South Korea
Prior art keywords
nanostructure
nano
substrate
manufacturing
spherical material
Prior art date
Application number
KR1020080040401A
Other languages
English (en)
Other versions
KR100987331B1 (ko
Inventor
김경섭
노용한
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020080040401A priority Critical patent/KR100987331B1/ko
Publication of KR20090114653A publication Critical patent/KR20090114653A/ko
Application granted granted Critical
Publication of KR100987331B1 publication Critical patent/KR100987331B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/008—Nanostructures not provided for in groups B82B1/001 - B82B1/007
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Silicon Compounds (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 관한 것으로, 기판을 준비하는 단계, 상기 기판 상에 나노미터 크기의 구형물질을 단층으로 형성하는 단계, 상기 구형물질을 부분적으로 식각하는 단계, 상기 식각된 구형물질을 마스크로 상기 기판 상에 금속층을 증착하는 단계, 상기 구형물질을 제거하여 상기 기판을 부분적으로 노출하는 나노 홀을 형성하는 단계, 상기 나노 홀 상에 저온 LPD(Liquid Phase Deposition)로 선택적으로 나노 점을 형성하는 단계 및 상기 금속층을 제거하는 단계를 포함하는 구성을 마련한다.
상기와 같은 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체를 이용하는 것에 의해, 나노미터 규격의 폴리머 입자를 원래의 크기보다 줄어들도록 식각하고, 액상 증착 기술을 이용하여 나노 점을 선택적으로 균일하게 성장시킬 수 있다.
나노 홀, 나노 점, LPD, 폴리스티렌

Description

액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체 {Methods for manufacturing nanostructure using liquid phase deposition technology and nanostructure thereof}
본 발명은 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 관한 것으로, 특히 저온 액상 증착 기술을 이용한 실리콘 옥사이드 나노 점을 형성하는 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 관한 것이다.
일반적으로 나노기술은 원자 또는 분자 구조의 수준에서 물질을 규명하고, 이를 바탕으로 재료, 기기 또는 시스템을 개발·이용하는 기술이다. 이러한, 나노기술은 생명공학(BT) 또는 정보기술(IT) 등과 결합하여 기존 기술과 다른 새로운 형태의 기술로 발전하고, 다양한 분야에서 응용되고 있다. 나노기술의 반도체 양자 선 또는 반도체 양자 점과 같은 미시구조에는 새로운 물리학적 현상 및 해석방법이 요구된다.
한편, 이러한 나노기술을 이용한 반도체 구조체가 광전자 장치와 전자장치에 적용된 결과로 장치들의 기능이 향상되었다. 이와 같은 장치로는 양자점 레이저 다 이오드(Quantum Dot Laser Diode)와 단전자 트렌지스터(Single-electron transistor)가 있다.
이와 같은 반도체 나노 스케일 점(nano-scale dots)의 제조를 위한 두 가지 접근법이 있었다. 첫 번째는 상향식 접근법(bottom-up approach)으로 비균질 구조체에 직접 나노 스케일 점을 헤테로에피택셜 성장(heteroepitaxial growth)시키는 방법이다. 두 번째는 하향식 접근법(top-down approach)으로 노광 방법(Lithographic method)에 의해 나노 스케일 점을 직접 패턴화(direct patterning) 하는 방법이다.
이와 같이 나노 점을 제작하는 기술의 일례가 하기 문헌 1(정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리소자 및 그 제조방법)에 개시되어 있다.
하기 문헌 1에 있어서는, 도 1에서 도시한 바와 같이 실리콘 기판(1) 위에 제1 절연막(2)을 형성하고, 상기 제1 절연막(2) 위에 제1 폴리스틸렌 비드(3)를 단층으로 형성하고, 상기 제1 폴리스틸렌(3)을 식각하는 리프트 오프 공정을 이용하여 제1 금속(4)의 나노점을 제1 절연막(2) 위에 패터닝하고, 상기 제1 절연막(2) 위에 패터닝된 제1 금속(4)의 나노점 위에 제2 절연막을 증착하고, 제2 절연막 위에 제2 폴리스틸렌 비드를 단층으로 형성하는 메모리소자의 제조방법이 제시되고 있다.
또한, 이와 같이 나노 점을 제작하는 기술의 일례가 하기 문헌 2(나노구조체 및 그의 제조 방법)에 개시되어 있다.
하기 문헌 2에 있어서는, 도 2에서 도시한 바와 같이 나노구조체의 성장을 위한 기판(5)을 마련하는 단계, 소정의 나노 패턴을 갖는 템플릿(7)을 마련하는 단계, 상기 템플릿(7)과 상기 기판(5) 사이에 적어도 하나의 마스크 물질층(6)을 마련하는 단계, 상기 템플릿(7)에서 상기 마스크 물질층(6)으로 나노 패턴을 이동시키는 단계, 상기 마스크 물질층(6)의 나노패턴을 통해 노출된 기판(5) 영역에 상기 나노구조체를 상향식 성장 공정으로 성장시키는 단계를 포함하는 나노구조체의 제조 방법이 개시되어 있다.
[문헌 1] 대한민국 등록특허공보 제10-0550452호 (2006. 02. 02 등록)
[문헌 2] 대한민국 공개특허공보 제10-2007-0069144호 (2007. 07. 02 공록)
그러나 상기 문헌 1 또는 상기 문헌 2에 개시된 기술에 있어서는 폴리머 입자를 있는 그대로 마스크로 이용하여 나노 점의 크기를 조절할 수 없다는 문제가 있었다.
또한, 상기 문헌 1 또는 2에 개시된 기술에 있어서는 이종 결정 성장법을 이용하여 나노 점을 형성하므로 이종 원자 간의 격자 어긋남과 열처리에 소자의 열적 손상이 발생한다는 문제도 있었다.
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위해 이루어진 것으로서, 나노미터 규격의 폴리머 입자를 원래의 크기보다 줄어들도록 식각하고, 저온 액상 증착 기술을 이용하여 나노 점을 선택적으로 성장시키는 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체를 제공하는 것이다.
본 발명의 다른 목적은 저온 액상 증착 기술을 이용하여 격자 어긋남과 열적 손상을 방지하고, 대면적에서 나노 점을 균일하게 형성할 수 있는 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체를 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 의하면 기판을 준비하는 단계, 상기 기판 상에 나노미터 크기의 구형물질을 단층으로 형성하는 단계, 상기 구형물질을 부분적으로 식각하는 단계, 상기 식각된 구형물질을 마스크로 상기 기판 상에 금속층을 증착하는 단계, 상기 구형물질을 제거하여 상기 기판을 부분적으로 노출하는 나노 홀을 형성하는 단계, 상기 나노 홀 상에 저온 LPD(Liquid Phase Deposition)로 선택적으로 나노 점을 형성하는 단계 및 상기 금속층을 제거하는 단계를 포함하는 것을 특징으로 한다.
또, 본 발명은 상기 나노 점은 침적된 과포화 H2SiF6 용액에 H3BO3을 주입하여 형성되는 것을 특징으로 한다.
또, 본 발명은 상기 나노 점은 H2SiF6의 과포화농도, H3BO3의 농도 및 공정 온도에 따라 증착 속도가 달라지는 것을 특징으로 한다.
또, 본 발명은 상기 저온 LPD 공정은 상온 내지 50℃에서 수행되는 것을 특징으로 한다.
또, 본 발명은 상기 나노 점은 실리콘 옥사이드로 형성되는 것을 특징으로 한다.
또, 본 발명은 상기 구형물질은 폴리스티렌 비드(Polystyrene bead)인 것을 특징으로 한다.
또, 본 발명은 상기 구형물질은 플라즈마 애싱공정에 의하여 부분적으로 식각되는 것을 특징으로 한다.
또, 본 발명은 부분적으로 식각된 상기 구형물질의 크기는 50nm 이하인 것을 특징으로 한다.
또, 본 발명은 상기 구형물질은 상기 금속층보다 돌출된 오버행(overhang) 구조를 갖는 것을 특징으로 한다.
또, 본 발명은 상기 금속층은 질산:염산의 부피비가 1:3인 왕수(aqua regia)를 이용하여 제거되는 것을 특징으로 한다.
상술한 바와 같이, 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 의하면, 플라즈마 애싱 기술을 응용한 하향식(top-down) 방식과 액상 증착 기술을 응용한 상향식(bottom-up) 방식을 동시에 이용하여 나노 점의 크기를 효율적으로 제어할 수 있다는 효과가 얻어진다.
또, 본 발명에 따른 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 의하면, 나노 점을 대면적에 고밀도로 형성하고, 종래기술보다 작은 크기의 나노 점을 균일하게 형성할 수 있다는 효과가 얻어진다.
또, 본 발명에 따른 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 의하면, 상온 액상 증착 기술을 적용한 나노점을 이용하여 전도성 금속, 반도체성 물질의 수직 성장틀 및 광소자로 활용할 수 있다는 효과가 얻어진다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면에 의해 더욱 명확하게 될 것이다.
이하, 본 발명의 구성을 도면에 따라서 상세하게 설명한다.
또한, 본 발명의 설명에 있어서는 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
도 2는 본 발명의 실시 예에 따른 실리콘 옥사이드 나노 점의 형성과정을 개략적으로 도시한 단면도이고, 도 3a 내지 도 3f는 본 발명의 실시 예에 따른 나노 점의 형성방법을 도시한 도면들이다. 도 4a 내지 도 4c는 본 발명의 실시 예에 따른 나노 홀의 형성과정을 도시한 SEM 사진들이고, 도 4d는 도 4c의 일 영역을 확대하여 도시한 AFM 사진이다. 도 4e 및 도 4f는 본 발명의 실시 예에 따른 나노 홀에 안착된 나노 점의 형성과정을 도시한 SEM 사진들이고, 도 4g는 도 4f의 일영역을 확대하여 도시한 AFM 사진이다.
도 2에서 도시한 바와 같이, 본 발명의 실시 예에 따른 나노구조체를 제조하기 위하여 플레이트(11) 상에 하이드로플루오실릭시스 에시드(hydrofluosilicic Acid; H2SiF6) 용액을 담은 챔버(13)를 준비시킨다. 상기 챔버(13) 내에 처리기판(15)을 침적시키고, 상기 H2SiF6 용액에 보릭 에시드(boric acid; H3BO3)를 첨가한다. 그 결과, 실리콘 옥사이드 나노 점은 저온 LPD(Liquid Phase Deposition) 기술을 이용한 다음과 같은 화학 반응식에 의하여 처리기판(15) 상에 형성된다.
H2SiF6 + 2H2O ↔ 6HF + SiO2
H3BO3 + 4HF ↔ BF4 -+ H3O+ + 2H2O
상기 [화학식 1]에서 과포화된 H2SiF6을 만들기 위해 실리카 입자를 H2SiF6 용액에 과포화시키는 공정을 수행한다. 과포화된 H2SiF6 용액에 H2O를 섞어 주면 화학적 반응으로 실리콘 옥사이드와 HF가 발생하게 된다. 이러한 반응을 지속적으로 유도하기 위해서 [화학식 2]에서 보는 바와 같이 H3BO3을 주입하여 HF를 제거한다. 따라서, 상기 [화학식 1]에서 정반응이 지속적으로 발생한다. 또한, H3BO3의 농도를 조절함에 따라 실리콘 옥사이드가 처리기판(15) 상에 선택적으로 증착될 수 있다.
도 3a 및 도 4a에서 도시한 바와 같이, 본 발명의 실시 예에 따른 나노구조체를 제조하기 위하여 기판(31)을 준비한다. 상기 기판(31)은 실리콘 물질로 형성된 반도체 기판 또는 나노소자를 제조하기에 적합한 물질로 형성된 기판일 수 있다. 상기 기판(31) 상에 나노미터 크기의 구형물질(33a)을 형성한다. 상기 구형물질(33a)은 폴리스티렌 비드(Polystyrene bead)를 포함하는 폴리머 입자로 형성될 수 있다. 상기 구형물질(33a)은 스핀코팅 방법을 이용하여 형성되고, 약 100nm 정도의 크기를 갖는 것이 바람직하다. 따라서, 서로 인접하는 구형물질(33a) 입자들은 대면적에서 균일하게 단층(monolayer)으로 형성된다. 또한, 인접하는 구형물 질(33a)의 사이마다 기판(31)의 일부 영역이 노출되어 있다.
도 3b 및 도 4b에서 도시한 바와 같이, 상기 구형물질(33a)을 갖는 기판(31) 상에 플라즈마 애싱(plasma ashing) 기술을 이용한 식각 공정을 수행한다. 따라서, 상기 구형물질(33)의 각각은 크기가 줄어들어 일정한 간격으로 배치되고, 노출된 기판(31)의 면적은 증가하게 된다. 이 경우, 상기 구형물질(33) 각각의 크기는 50nm 이하인 것이 바람직하다.
도 3c, 도 3d, 도 4c 및 도 4d에서 도시한 바와 같이, 상기 구형물질(33)을 마스크로 한 통상의 증착 기술을 이용하여 기판(31) 상에 금속층(35)을 형성한다. 상기 금속층(35)은 구형물질(33)보다 낮은 레벨에서 형성되어 상기 구형물질(33)의 상부를 노출한다. 따라서, 상기 구형물질(33)은 금속층(35)보다 돌출한 오버행(overhang)의 구조를 갖는다. 상기 금속층(35)을 식각마스크로 하여 용해제로 구형물질(33)을 제거하고, 상기 기판(31)을 부분적으로 노출한다. 따라서, 상기 금속층(35)의 표면에 규칙적으로 조밀하게 50nm 이하의 나노 홀(36)이 배열된다.
도2, 도 3e, 도 3f, 도 4e 내지 도 4g에서 도시한 바와 같이, 상기 나노 홀(36) 상에 저온, 예를 들어, 상온 내지 50℃에서 LPD(Liquid Phase Deposition) 기술을 이용하여 선택적으로 나노 점(37)을 형성할 수 있다. 상기 나노 점(37)은 나노 홀(36) 내의 기판(31)에 미리 형성된 씨드층(seed layer) 상에서 자기 정렬되어 형성된다. 다시 말해, 상기 나노 점(37)은 나노 홀(36)을 제외한 금속층(35)의 표면에는 형성되지 않고, 상기 나노 홀 (36) 내부의 기판(31) 상에서만 형성된다. 이 경우, 상기 나노 점(37)은 실리콘 옥사이드로 형성되는 것이 바람직하다.
상기 실리콘 옥사이드는 침적된 과포화 H2SiF6 용액에 H3BO3을 주입하여 형성되고, H2SiF6의 과포화농도, H3BO3의 농도 및 공정 온도에 따라 속도를 달리하여 증착될 수 있다. 상기 나노 점(37)을 갖는 기판(31) 상에 질산:염산의 부피비가 1:3인 왕수(aqua regia)를 이용하여 금속층(35)을 제거한다. 따라서, 상기 나노 점(37)은 기판(31)의 표면에 규칙적으로 조밀하게 50nm 이하의 크기로 형성될 수 있다. 그 결과, 상기 실리콘 옥사이드로 형성된 나노 점(37)을 갖는 나노구조체는 저온 LPD 기술을 이용함으로써 소자에 열적 손상을 주지않고, 대면적에 규칙적으로 고밀도로 형성할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시 예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
본 발명은 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에 의해 제조된 나노구조체에 관한 것이다. 그 응용 분야로는 나노미터 크기의 탄소나노튜브, 전도성 금속 및 반도체성 물질을 수직 성장시키는 틀에 이용하거나, 광학적 특성을 활용한 광소자, 수직형 트랜지스터 및 나노 에미터(emitter) 등에 응용하여 반도체 나노 소자의 집적도를 향상시키는 것을 들 수 있다.
도 1a는 종래기술에 따른 나노미터 크기의 폴리스틸렌 비드를 이용하여 금속 나노점을 형성하는 방법을 도시한 단면도.
도 1b는 종래기술에 따른 기판 위에 나노 템플릿 제조를 위한 구조물을 도시한 단면도.
도 2는 본 발명의 실시 예에 따른 실리콘 옥사이드 나노 점의 형성과정을 개략적으로 도시한 단면도.
도 3a 내지 도 3f는 본 발명의 실시 예에 따른 나노 점의 형성방법을 도시한 도면들.
도 4a 내지 도 4c는 본 발명의 실시 예에 따른 나노 홀의 형성과정을 도시한 SEM 사진들.
도 4d는 도 4c의 일 영역을 확대하여 도시한 AFM 사진.
도 4e 및 도 4f는 본 발명의 실시 예에 따른 나노 홀에 안착된 나노 점의 형성과정을 도시한 SEM 사진들.
도 4g는 도 4f의 일영역을 확대하여 도시한 AFM 사진.

Claims (11)

  1. 기판을 준비하는 단계;
    상기 기판 상에 나노미터 크기의 구형물질을 단층으로 형성하는 단계;
    상기 구형물질을 부분적으로 식각하는 단계;
    상기 식각된 구형물질을 마스크로 상기 기판 상에 금속층을 증착하는 단계;
    상기 구형물질을 제거하여 상기 기판을 부분적으로 노출하는 나노 홀을 형성하는 단계;
    상기 나노 홀 상에 저온 LPD(Liquid Phase Deposition)로 선택적으로 나노 점을 형성하는 단계; 및
    상기 금속층을 제거하는 단계를 포함하는 것을 특징으로 하는 나노구조체의 제조방법.
  2. 제 1 항에 있어서,
    상기 나노 점은 침적된 과포화 H2SiF6 용액에 H3BO3을 주입하여 형성되는 것을 특징으로 하는 나노구조체의 제조방법.
  3. 제 2 항에 있어서,
    상기 나노 점은 H2SiF6의 과포화농도, H3BO3의 농도 및 공정 온도에 따라 증 착 속도가 달라지는 것을 특징으로 하는 나노구조체의 제조방법.
  4. 제 3 항에 있어서,
    상기 저온 LPD 공정은 상온 내지 50℃에서 수행되는 것을 특징으로 나노구조체의 제조방법.
  5. 제 4 항에 있어서,
    상기 나노 점은 실리콘 옥사이드로 형성되는 것을 특징으로 하는 나노구조체의 제조방법.
  6. 제 1 항에 있어서,
    상기 구형물질은 폴리스티렌 비드(Polystyrene bead)인 것을 특징으로 하는 나노구조체의 제조방법.
  7. 제 6 항에 있어서,
    상기 구형물질은 플라즈마 애싱공정에 의하여 부분적으로 식각되는 것을 특징으로 하는 나노구조체의 제조방법.
  8. 제 7 항에 있어서,
    부분적으로 식각된 상기 구형물질의 크기는 50nm 이하인 것을 특징으로 하는 나노 점의 제조방법.
  9. 제 8 항에 있어서,
    상기 구형물질은 상기 금속층보다 돌출된 오버행(overhang) 구조를 갖는 것을 특징으로 하는 나노구조체의 제조방법.
  10. 제 1 항에 있어서,
    상기 금속층은 질산:염산의 부피비가 1:3인 왕수(aqua regia)를 이용하여 제거되는 것을 특징으로 하는 나노구조체의 제조방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항의 방법으로 제조된 것을 특징으로 하는 나노구조체.
KR1020080040401A 2008-04-30 2008-04-30 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체 KR100987331B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080040401A KR100987331B1 (ko) 2008-04-30 2008-04-30 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040401A KR100987331B1 (ko) 2008-04-30 2008-04-30 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체

Publications (2)

Publication Number Publication Date
KR20090114653A true KR20090114653A (ko) 2009-11-04
KR100987331B1 KR100987331B1 (ko) 2010-10-13

Family

ID=41555885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040401A KR100987331B1 (ko) 2008-04-30 2008-04-30 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체

Country Status (1)

Country Link
KR (1) KR100987331B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389933B1 (ko) * 2012-06-07 2014-05-27 명지대학교 산학협력단 정렬된 산화아연 나노선의 제조방법 및 이에 따라 제조된 산화아연 나노선
CN104505408A (zh) * 2014-12-17 2015-04-08 上海师范大学 晶体硅纳米孔阵列材料及其制备方法
KR101535852B1 (ko) * 2014-02-11 2015-07-13 포항공과대학교 산학협력단 나노구조체 전사를 이용한 발광다이오드 제조방법과 그 발광다이오드
CN110759313A (zh) * 2019-10-31 2020-02-07 歌尔股份有限公司 Mems传感器组件制造方法以及以该法制造的传感器组件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310145B1 (ko) 2012-02-29 2013-09-23 전북대학교산학협력단 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자
US9780167B2 (en) 2013-07-22 2017-10-03 Gwangju Institute Of Science And Technology Method of manufacturing silicon nanowire array

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050106892A (ko) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 실리콘 나노도트의 형성 방법
CN101065831B (zh) * 2004-08-31 2011-05-04 新加坡科技研究局 纳米结构及其制造方法
KR100550452B1 (ko) 2004-10-19 2006-02-08 한국과학기술원 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389933B1 (ko) * 2012-06-07 2014-05-27 명지대학교 산학협력단 정렬된 산화아연 나노선의 제조방법 및 이에 따라 제조된 산화아연 나노선
KR101535852B1 (ko) * 2014-02-11 2015-07-13 포항공과대학교 산학협력단 나노구조체 전사를 이용한 발광다이오드 제조방법과 그 발광다이오드
CN104505408A (zh) * 2014-12-17 2015-04-08 上海师范大学 晶体硅纳米孔阵列材料及其制备方法
CN110759313A (zh) * 2019-10-31 2020-02-07 歌尔股份有限公司 Mems传感器组件制造方法以及以该法制造的传感器组件

Also Published As

Publication number Publication date
KR100987331B1 (ko) 2010-10-13

Similar Documents

Publication Publication Date Title
KR101169307B1 (ko) 나노구조체 및 그의 제조 방법
KR101108998B1 (ko) 정밀하게 위치된 나노위스커, 나노위스커 어레이 및 그제조 방법
CN108557758B (zh) 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法
US20090301389A1 (en) Method for Metal-Free Synthesis of Epitaxial Semiconductor Nanowires on Si
KR100987331B1 (ko) 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체
Huang et al. InAs nanowires grown by metal–organic vapor-phase epitaxy (MOVPE) employing PS/PMMA diblock copolymer nanopatterning
WO2011134857A1 (en) Method of fabricating semiconductor quantum dots using nanoimprint lithography
Kim et al. Fabrication of GaN nanorods by inductively coupled plasma etching via SiO2 nanosphere lithography
KR101886056B1 (ko) 진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자
Ma et al. Ordered GeSi nanorings grown on patterned Si (001) substrates
KR100802495B1 (ko) 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체소자
Wan et al. Selective formation of silicon nanowires on pre-patterned substrates
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
JP5268043B2 (ja) 極微小ダイオード及びその製造方法
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
Leonardi et al. Silicon Nanowires Synthesis by Metal-Assisted Chemical Etching: A Review. Nanomaterials 2021, 11, 383
KR100690012B1 (ko) 나노 구조물 가공용 쉐도우 마스크 제조 방법 및 그마스크를 이용한 나노 구조물 제조 방법
Wang Controlling nanowire growth direction
Meneou Pathways for quantum dot optoelectronics fabrication using soft nanoimprint lithography
Sonkusale et al. Wafer scale aligned sub-25nm metal nanowires on Silicon (110) using PEDAL lift-off process
Wang Advanced nanoimprint patterning for functional electronics and biochemical sensing
JP5494992B2 (ja) 三次元微細加工基板
Akhadov et al. Innovative approach to nanoscale device fabrication and low-temperature nitride film growth
KR100663892B1 (ko) 나노 홀 형성방법 및 이 나노 홀 형성방법을 통해 제조된반도체장치
Al Balushi Investigating Alternative Sacrificial Channel Materials for Grow-in-place Encapsulated Silicon Nanowires

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee