CN101065831B - 纳米结构及其制造方法 - Google Patents

纳米结构及其制造方法 Download PDF

Info

Publication number
CN101065831B
CN101065831B CN2004800442618A CN200480044261A CN101065831B CN 101065831 B CN101065831 B CN 101065831B CN 2004800442618 A CN2004800442618 A CN 2004800442618A CN 200480044261 A CN200480044261 A CN 200480044261A CN 101065831 B CN101065831 B CN 101065831B
Authority
CN
China
Prior art keywords
nanostructure
nano
growth
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800442618A
Other languages
English (en)
Other versions
CN101065831A (zh
Inventor
蔡树仁
陈鹏
王亚东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agency for Science Technology and Research Singapore
National University of Singapore
Original Assignee
Agency for Science Technology and Research Singapore
National University of Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency for Science Technology and Research Singapore, National University of Singapore filed Critical Agency for Science Technology and Research Singapore
Publication of CN101065831A publication Critical patent/CN101065831A/zh
Application granted granted Critical
Publication of CN101065831B publication Critical patent/CN101065831B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种制造纳米结构的方法，包括：提供用于生长纳米结构的衬底；提供具有预定的纳米图案的模板；在模板和衬底之间提供至少一层掩模材料；把纳米图案从模板转移到掩模材料层；以及通过自底向上工艺在穿过掩模材料层中的纳米图案暴露的区域中的衬底上生长纳米结构。

Description

纳米结构及其制造方法 
技术领域
本发明大致涉及纳米结构的制造方法以及纳米结构组件。 
背景技术
低维结构，例如半导体量子线和量子点，产生了新的物理现象和技术。这些低维半导体结构已经用于例如光电子器件和电子器件并改善了器件的功能。这些器件的例子是量子点(QD)激光二极管(LD)和单电子晶体管。 
至今，制造半导体纳米尺度的点通常采用两种方法。第一种方法是直接在异质结构上异质外延生长纳米尺度的点，称为自底向上法；另一种方法是通过光刻方法直接构图纳米尺寸的点，称为自顶向下法。 
在自底向上法中，在大部分情况下以自组织工艺通过Stranski-Krastanow(S-K)生长模式(层状加岛状生长模式，即layer bylayer growth plus island growth mode)以及通过固相外延(SPE)的重结晶法控制纳米尺度点的形成。然而，在自组织工艺中，通常会产生纳米尺度点的随机空间分布。因此，为了在大区域上得到均匀的纳米尺度点阵列，必须例如通过应力控制改进生长表面以增加在选择点的成核可能性。并且，在自组织半导体量子点中，在晶格失配半导体的生长期间形成相干的岛。 
在自顶向下法中，通过精细光刻直接构图的技术提供了一种用于人工制造秩序井然的纳米尺度点的方法。光刻工艺能够精确的控制图案化的纳米尺度点的尺寸、密度和分布。然而，该工艺的空间分辨率是限定纳米尺度点的尺寸和密度的主要因素。在一些情况下，该工艺技术例如干法蚀刻会对图案化的纳米结构的晶体完整性有附加损害，并且同时，掩模的高成本可以是令人却步的。 
在许多材料体系中，通过自诱发现象产生的构图或人工构图可以形成多孔结构。自构造的纳米模板的一个示例是多孔阳极氧化铝(AAO)，人工构图的一个示例是高分辨率光刻。由于AAO能够自组织形成极其对准的圆柱形孔，以及通过简单的阳极氧化参数如温度、电压及电解溶液组合的变化对孔与孔之间的距离以及孔的直径的可调节性，AAO作为纳米结构模板引起了人们的兴趣。 
人们将AAO模板广泛地用于制造由不同材料制成的纳米结构和器件。AAO模板具有好的耐化学性和物理稳定性。然而，当AAO模板作为纳米尺度掩模直接用于金属有机化学气相沉积(MOCVD)系统中的材料生长时，在模板顶部的沉积经常会阻塞纳米孔。结果，阻碍了纳米孔的生长。这个问题也妨碍了通过生产纳米结构的其他方法制造纳米模板的应用。 
在一个方面，本发明提供一种制造纳米结构的方法，包括：提供用于生长纳米结构的衬底；提供分开制造的自构造纳米模板，其具有预定的纳米图案；在模板和衬底之间提供至少一层掩模材料；把纳米图案从模板转移到掩模材料层；以及通过自底向上工艺在衬底上穿过掩模材料层中的纳米图案暴露的区域中生长纳米结构。 
在模板上的纳米图案可以通过蚀刻转移到掩模材料层。 
在模板上的图案可以通过干蚀刻或湿蚀刻或干蚀刻转移到掩模材料层。 
该方法可以进一步包括在把纳米图案从模板转移到掩模材料层后，除去模板。 
该方法可以进一步包括在完成纳米结构的生长后，除去掩模材料层。 
可以选择掩模材料层和/或模板材料以使纳米结构优先生长在暴露的衬底区域上。 
纳米结构可以包括纳米圈。 
纳米结构可以包括纳米点。 
纳米结构可以包括纳米线。 
纳米结构可以包括纳米环。 
生长纳米结构的步骤可以包括金属有机化学气相沉积(MOCVD)生长。 
生长纳米结构的步骤可以包括MOCVD外延生长。 
该衬底可以包括氮化镓。 
掩模材料层可以包括绝缘体或半导体材料。 
掩模材料层可以包括二氧化硅或氮化硅。 
模板可以包括阳极氧化铝。 
生长纳米结构的材料可以包括半导体材料。 
生长纳米结构的材料可以包括氮铟镓。 
在另一方面，本发明提供一种包括衬底的纳米结构组件；和通过自底向上生长工艺在衬底的生长表面上形成的纳米结构，不具有晶格失配和应力的兼容性需要；其中纳米结构包括纳米环或圈。 
纳米结构组件可以进一步包括进一步在最初生长纳米结构上生长的纳米结构。 
衬底可以包括氮化镓。 
掩模材料层可以包括绝缘体或半导体材料。 
掩模材料层可以包括二氧化硅或氮化硅。 
模板可以包括阳极氧化铝。 
生长纳米结构的材料可以包括半导体材料。 
生长纳米结构的材料可以包括氮化铟镓。 
在另一方面，本发明提供一种在衬底上形成纳米结构的方法，该方法包括通过将纳米图案从纳米模板转移到衬底上的掩模薄膜，在衬底上提供具有纳米图案的掩模；和在通过纳米图案暴露的衬底上的区域上生长纳米 环或纳米圈。 
通过相比于图案化掩模选择性在衬底上的生长，可以形成纳米环或纳米圈。 
现在将通过非限制性的示例、参考附图进一步描述本发明，其中： 
图1是根据本发明的实施例用于在衬底上制造纳米模板的结构的剖面示意图。 
图2是根据本发明的另一实施例在衬底上制造纳米模板的结构的剖面示意图。 
图3是根据本发明的另一实施例用于制造半导体纳米结构的结构的剖面示意图。 
图4是图3中的结构在纳米模板上的纳米图案转移到掩模材料之后的剖面图。 
图5是图4中的结构在纳米模板除去后的的剖面图。 
图6是图5中示出结构的剖面图，示出了半导体纳米结构在衬底上的生长。 
图7是图6中结构的剖面图，示出了在掩模材料除去后，在衬底上的半导体纳米结构。 
图8是根据本发明实施例的多孔AAO模板的扫描电镜(SEM)照片。 
图9是示出了从图8的SEM得出的纳米孔的统计尺寸分布的曲线图。 
图10是使用图8中的AAO模板在氮化镓(GaN)表面上生长的氮化铟镓的纳米圈的原子力显微镜(AFM)照片。 
图11是示出了图10中的纳米圈的统计尺寸分布的曲线图。 
图12是使用图8中的AAO模板在GaN表面上生长InGaN纳米点的照 片。 
图13是示出了在室温下在图10中的InGaN纳米圈的光致发光光谱的曲线图。 
具体实施方式
总的来说，所述实施例提供了在衬底上生产有序的半导体纳米结构的整体制造工艺。该整体工艺包括把纳米图案从纳米模板转移到衬底上的掩模薄膜和在图案化的衬底表面上生长半导体纳米结构。 
人们应当理解当模板称为在另一薄膜“上”时，模板可以直接在膜上，或在膜上方以用作纳米图案化掩模。还应当理解当模板称为在另一膜“上”时，模板可以覆盖整个膜或膜的一部分。 
图1示出了实施例中在衬底上制造纳米模板的结构的剖面示意图。在这个实施例中，结构110包括衬底112、掩模材料114和纳米模板材料层116。纳米模板材料116利用衬底112和纳米模板材料层116之间的掩模材料114(掩模薄膜)设置在衬底112上。在纳米模板材料116层上直接制造所需图案以形成纳米模板(图1中未示出)。如图2中所示，在另一实施例中，分开制造具有所需图案的纳米模板218并且连接到掩模薄膜214。 
图3中示出了根据本发明的另一实施例用于制造半导体纳米结构的结构300的剖面图。该结构300包括衬底332、衬底332上的掩模材料336和掩模材料336上的纳米模板340。纳米模板340用作把纳米图案从纳米模板340转移到掩模材料336的掩模。材料例如阳极氧化铝(AAO)可以用作纳米模板340。在纳米模板340上的纳米图案可以例如是纳米孔344的阵列。在纳米模板340上的纳米图案可以通过蚀刻转移到掩模材料336上。在这个实施例中，使用感应耦合等离子体(ICP)蚀刻把纳米图案从纳米 模板340转移到掩模材料336。应当知道可以采用多种蚀刻技术实现纳米图案的转移，例如使用化学溶剂的湿法蚀刻和使用离子反应的干法蚀刻。 
纳米孔344正下面的掩模材料336的部分被蚀刻去掉。这使纳米图案从纳米模板340转移到掩模材料336。结果，在纳米模板340上的纳米图案“复制”到了掩模材料336上。 
图4中示出了具有与在纳米模板340上的纳米孔344对应的纳米孔348阵列的图案化掩模材料338。在纳米图案转移后，如果接下来的处理不再需要，则除去纳米模板340(图5中所示)。在除去纳米模板340后，半导体材料例如氮化铟镓(InGaN)通过在图案化掩模材料338上的纳米孔348沉积到衬底332上，并使其生长。可以在能够实现半导体材料沉积的多种类型的室或反应器，例如金属有机化学气相沉积(MOCVD)室，中进行InGaN半导体材料自顶向上的生长。 
在示例实施例中，衬底332由例如氮化镓(GaN)的材料制成，而掩模材料338由二氧化硅制成。由于二氧化硅在图案化的掩模材料338上产生不同的半导体材料生长速率，因此采用二氧化硅。人们应当理解掩模材料338可以由使半导体材料在衬底332和掩模材料338上选择性地生长的多种其它材料制成，例如氮化硅和其它半导体材料。 
图6示出了半导体纳米结构350在衬底332上的生长。在示例实施例中在衬底332上选择性地生长直径通常小于100纳米的结晶半导体纳米结构350。纳米结构350的形成机制是基于在图案化衬底332上的吸附原子的迁移。由于相比在图案化掩模材料338上生长，半导体纳米结构350选择性在衬底332上生长，半导体纳米结构350仅形成在衬底332的表面而没有形成在图案化掩模材料338的表面。Ga/In原子不会结合到SiO2表面。在这个示例中，在SiO2图案化掩模材料338表面上的InGaN半导体纳米结构350的生长速率接近为零。 
在半导体纳米结构350的生长完成后，如果必要(图7中示出)可以除去图案化的掩模材料338。在一些应用中，例如需要把半导体纳米结构的每个单元(即点或圈等)个别地与电子或光连接隔离，绝缘掩模材料338可以留在衬底332上。根据在图案化掩模材料338上的纳米孔348的图案，所得到的半导体纳米结构350以阵列形式设置。应当注意可以通过使用不同的生长条件形成多种形状/结构的纳米结构，例如纳米点、纳米线或纳米环。并且，如果半导体纳米结构350要集成到器件中，可以在半导体纳米结构350上生长其它的保护层。 
并且，通过控制生长条件，例如温度、生长压力、流速和生长持续时间，通过使用相同的纳米模板图案可以得到多种半导体纳米结构，例如纳米点和纳米圈。 
图8示出了示例多孔AAO纳米模板860的扫描电镜(SEM)照片，该纳米模板带有纳米孔864阵列在其上。在这个实施例中，在AAO纳米模板860的制造中使用两步法阳极氧化工艺。首先，通过电子束蒸发在GaN外延层上沉积大约1μm的铝(Al)膜。然后Al膜在0.3M草酸中通过第一阳极工艺以阳极氧化80％顶部的Al膜，然后除去氧化铝层。剩余20％的Al膜然后进行第二阳极氧化工艺，其中Al膜被完全阳极氧化。在第二阳极氧化工艺之后，将样品在室温下放入5wt％的H3PO4中75分钟以扩大纳米孔864的孔直径。应当理解两步法工艺产生了相当均匀的接近平行的孔阵列(例如纳米孔864)，并且产生了多孔AAO模板860对衬底很好的粘合(在图8中示出)。可以使用多种其它的方法以制造例如AAO纳米模板860的多孔纳米模板，包括自构造纳米模板和人工构图例如高分辨率光刻。图9中示出了纳米孔864的统计尺寸分布900。从图中可以知道在这个实施例中的纳米孔864通常具有大约60nm到100nm之间的孔径。 
图10示出了带有插图1002的扫描电镜(SEM)照片1000，该插图1002 示出了使用AAO纳米模板860在氮化镓衬底表面(未示出)上生长的氮化铟镓(InGaN)纳米圈的原子力显微镜(AFM)照片。图11示出了纳米圈1004的统计尺寸分布图1100。图的A区表示纳米圈1004(图10)的内部孔径的统计直径分布，图1100的B区示出了纳米圈1004(图10)的外环直径的统计分布图。将图9的曲线图与图11中的曲线图相比较，可以看出纳米圈1004的外环直径与图8中的纳米孔864的尺寸基本相同，显示出精确地形成了纳米圈1004。可以通过使用例如高纯氨、三甲基镓、三甲基铟在750℃在MOCVD室中生长InGaN纳米结构(例如纳米圈1004)。观察到三分钟的生长得到了大约5纳米厚度的InGaN纳米结构。通过选择性生长形成InGaN纳米圈1004。 
如说明书前面所述，通过控制半导体纳米结构的生长条件可以从相同的纳米图案产生不同类型的半导体纳米结构。例如，通过增加生长持续时间，使用与制作纳米圈1004相同的纳米模板，可以形成InGaN纳米点1204。图12中示出了这一点。 
虽然图10中示出的InGaN纳米圈1004没有被保护层覆盖，如图13所示，InGaN纳米圈在室温下仍然显示出了强烈的光致发光。通常，由于暴露于空气中，在半导体材料的顶部区域中存在具有大约几纳米到几百纳米厚度的耗尽层。结果，电子很难留在半导体材料的顶部区域。对于在半导体材料表面上常见的纳米结构，因为从半导体材料的顶部区域赶走了大部分电子，这些纳米结构的光致发光非常弱。然而，如果具有保护层支撑耗尽层，大部分电子可以留在纳米结构中，从而得到强烈的光致发光。在本实施例中，来自未覆盖的InGaN纳米圈1004的强烈光致发光显示出在纳米结构中而不是在表面耗尽层中具有强烈的局部化效应。 
所述实施例能够解决通过使用与纳米结构生长不兼容的纳米模板在衬底上产生所需纳米结构所产生的问题。不像S-K模式的生长，不需要特 殊的兼容性，例如在衬底和纳米结构之间的晶格失配和应力。 
并且，所述实施例能够解决在要生长的纳米结构材料和纳米模板材料之间的不兼容问题，由于在纳米模板上的图案不直接用于纳米结构的生长，而是在纳米结构材料的生长或沉积之前转移到掩模材料上。应当理解可以把纳米模板上的纳米图案转移到能用作生长纳米结构的掩模材料的第二或第三材料上。 
所述实施例具有自顶向下技术的优点以在从纳米模板转移的纳米图案的基础上在掩模材料中产生有序的纳米孔。图案化掩模材料反过来用作随后的纳米结构的MOCVD生长的掩模(自底向上)。所述实施例也具有MOCVD外延生长技术的生长高质量晶体的优点。 
根据所述实施例生长的纳米结构能够用于多种目的，例如用于制造低维光电子和微电子器件。 
人们可以理解虽然这里为了说明的目的仅仅描述了本发明的几个具体的实施例，但是本领域的技术人员在不脱离本发明范围和精神的情况下，可以作出多种改变或修改。 
例如，人们可以理解在不同的实施例中可以使用其它类型的半导体材料作为衬底，例如氮化物半导体或其它化合物半导体。 

Claims (28)

1.一种制造纳米结构的方法，包括：
提供用于生长纳米结构的衬底；
提供分开制造的自构造纳米模板，其具有预定的纳米图案；
在模板和衬底之间提供至少一层掩模材料；
把纳米图案从模板转移到掩模材料层；以及
通过自底向上工艺在衬底上穿过掩模材料层中的纳米图案暴露的区域中生长纳米结构。
2.根据权利要求1制造纳米结构的方法，其中在模板上的纳米图案可以通过蚀刻转移到掩模材料层。
3.根据权利要求2制造纳米结构的方法，其中在模板上的纳米图案可以通过干蚀刻或湿蚀刻转移到掩模材料层。
4.根据前述任意一个权利要求的制造纳米结构的方法，进一步包括在把纳米图案从模板转移到掩模材料层后，除去模板。
5.根据前述任意一个权利要求的制造纳米结构的方法，进一步包括在纳米结构生长完成后，除去掩模材料层。
6.根据前述任意一个权利要求的制造纳米结构的方法，其中可以选择掩模材料层和/或模板材料以使纳米结构优先生长在暴露的衬底区域上。
7.根据前述任意一个权利要求的制造纳米结构的方法，其中纳米结构包括纳米圈。
8.根据前述权利要求1-6的任意一个的制造纳米结构的方法，其中纳米结构包括纳米点。
9.根据前述权利要求1-6的任意一个的制造纳米结构的方法，其中纳米结构包括纳米线。
10.根据前述权利要求1-6的任意一个的制造纳米结构的方法，其中纳米结构包括纳米环。
11.根据前述任意一个权利要求的制造纳米结构的方法，其中生长纳米结构的步骤包括金属有机化学气相沉积(MOCVD)生长。
12.根据权利要求11制造纳米结构的方法，其中生长纳米结构的步骤包括MOCVD外延生长。
13.根据前述任意一个权利要求的制造纳米结构的方法，其中衬底包括氮化镓。
14.根据前述任意一个权利要求的制造纳米结构的方法，其中掩模材料层包括绝缘体或半导体材料。
15.根据权利要求14制造纳米结构的方法，其中掩模材料层包括二氧化硅或氮化硅。
16.根据前述任意一个权利要求的制造纳米结构的方法，其中模板包括阳极氧化铝。
17.根据前述任意一个权利要求的制造纳米结构的方法，其中生长纳米结构的材料包括半导体材料。
18.根据前述权利要求14的制造纳米结构的方法，其中生长纳米结构的材料包括氮化铟镓。
19.一种纳米结构组件，包括：
衬底；和
通过自底向上生长工艺在衬底的生长表面上形成的纳米结构，不具有晶格失配和应力的兼容性需要；以及
其中纳米结构包括纳米环或纳米圈。
20.根据权利要求19的纳米结构组件，进一步包括进一步在最初生长纳米结构上生长的纳米结构。
21.根据权利要求19或20的纳米结构组件，其中衬底包括氮化镓。
22.根据权利要求19至21的任意一个的纳米结构组件，其中纳米结构的掩模材料层包括绝缘体或半导体材料。
23.根据权利要求22的纳米结构组件，其中掩模材料层包括氧化硅或氮化硅。
24.根据权利要求19至23的任意一个的纳米结构组件，其中纳米结构模板包括阳极氧化铝。
25.根据权利要求19至24的任意一个的纳米结构组件，其中生长纳米结构的材料包括半导体材料。
26.根据权利要求25的纳米结构组件，其中生长纳米结构的材料包括氮化铟镓。
27.一种在衬底上形成纳米结构的方法，该方法包括：
通过将纳米图案从纳米模板转移到衬底上的掩模薄膜，在衬底上提供具有纳米图案的掩模；和
在通过纳米图案暴露的衬底的区域上生长纳米环或纳米圈。
28.根据权利要求27的方法，其中选择掩模以使相比于掩模图案选择性地在衬底上生长以形成纳米环或纳米圈。
CN2004800442618A 2004-08-31 2004-08-31 纳米结构及其制造方法 Expired - Fee Related CN101065831B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2004/000274 WO2006025793A1 (en) 2004-08-31 2004-08-31 Nanostructures and method of making the same

Publications (2)

Publication Number Publication Date
CN101065831A CN101065831A (zh) 2007-10-31
CN101065831B true CN101065831B (zh) 2011-05-04

Family

ID=36000340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800442618A Expired - Fee Related CN101065831B (zh) 2004-08-31 2004-08-31 纳米结构及其制造方法

Country Status (6)

Country Link
US (1) US20080318003A1 (zh)
JP (1) JP2008511985A (zh)
KR (2) KR101169307B1 (zh)
CN (1) CN101065831B (zh)
TW (1) TW200607753A (zh)
WO (1) WO2006025793A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375435B1 (ko) * 2006-03-08 2014-03-17 큐나노 에이비 Ｓｉ 상의 에피택셜 반도체 나노와이어를 금속 없이 합성하기 위한 방법
NZ570678A (en) 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
WO2008085129A1 (en) 2007-01-12 2008-07-17 Qunano Ab Nitride nanowires and method of producing such
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
TWI482204B (zh) 2007-11-27 2015-04-21 Sophia School Corp Ｉｉｉ族氮化物構造體及ｉｉｉ族氮化物構造體之製造方法
KR100987331B1 (ko) * 2008-04-30 2010-10-13 성균관대학교산학협력단 액상 증착 기술을 이용한 나노구조체의 제조방법 및 그에의해 제조된 나노구조체
US8518837B2 (en) * 2008-09-25 2013-08-27 The University Of Massachusetts Method of producing nanopatterned articles using surface-reconstructed block copolymer films
KR101588852B1 (ko) * 2008-10-31 2016-01-26 삼성전자주식회사 반도체 소자 및 그 형성방법
DE102009024311A1 (de) * 2009-06-05 2011-01-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu seiner Herstellung
CN101574670B (zh) * 2009-06-05 2011-06-08 东华大学 一种三维纳米负载型催化剂的制备方法
WO2011109702A2 (en) * 2010-03-05 2011-09-09 Cornell University Monocrystalline epitaxially aligned nanostructures and related methods
CN101870453A (zh) * 2010-05-19 2010-10-27 中国科学院半导体研究所 半导体纳米柱阵列结构的制作方法
JP2011243769A (ja) * 2010-05-19 2011-12-01 Tokyo Electron Ltd 基板のエッチング方法、プログラム及びコンピュータ記憶媒体
CN101830430B (zh) * 2010-05-24 2013-03-27 山东大学 一种大面积、高度均匀有序量子点阵列制造方法
US8961799B2 (en) 2010-10-21 2015-02-24 Hewlett-Packard Development Company, L.P. Nano-structured surface
US20170267520A1 (en) 2010-10-21 2017-09-21 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
US9751755B2 (en) * 2010-10-21 2017-09-05 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
US9611559B2 (en) 2010-10-21 2017-04-04 Hewlett-Packard Development Company, L.P. Nano-structure and method of making the same
CN102959739B (zh) * 2010-12-08 2016-05-18 崇高种子公司 Iii族氮化物半导体器件及其制造方法
KR20130002527A (ko) * 2011-06-29 2013-01-08 엘지이노텍 주식회사 나노와이어 제조방법
KR101220243B1 (ko) 2011-08-22 2013-01-09 국민대학교산학협력단 미세구조 및 그 제조 방법
TW201310081A (zh) * 2011-08-25 2013-03-01 Nat Univ Tsing Hua 微奈米複合結構及其製作方法
CN102290435B (zh) * 2011-09-14 2013-11-06 青岛理工大学 一种大面积量子点及其阵列制造方法
TWI480225B (zh) * 2011-12-22 2015-04-11 Ind Tech Res Inst 分子檢測感測器之微奈米金屬結構及其製作方法
GB201507665D0 (en) * 2015-05-05 2015-06-17 Seren Photonics Ltd Semiconductor templates and fabrication methods
CN105810848B (zh) * 2016-03-16 2017-12-19 京东方科技集团股份有限公司 一种量子点层的制备方法及含有量子点层的qled显示装置、制备方法
US9985253B2 (en) 2016-04-08 2018-05-29 Wuhan China Star Optoelectronics Technology Co., Ltd. Method of manufacturing light scattering layer and organic light-emitting diode
CN105870358B (zh) * 2016-04-08 2017-11-28 武汉华星光电技术有限公司 一种散射层的制备方法、有机发光二极管
US10340143B1 (en) * 2018-06-12 2019-07-02 Lam Research Corporation Anodic aluminum oxide as hard mask for plasma etching
CN111082307B (zh) * 2019-12-31 2021-07-06 长春理工大学 一种低应力高导热半导体衬底及其制备方法
JP7384273B2 (ja) * 2020-04-15 2023-11-21 富士通株式会社 半導体装置、リザバーコンピューティングシステム及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680214B1 (en) * 1998-06-08 2004-01-20 Borealis Technical Limited Artificial band gap
US6811957B1 (en) * 1999-05-28 2004-11-02 Commonwealth Scientific And Industrial Research Organisation Patterned carbon nanotube films

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202164A (ja) * 1993-12-28 1995-08-04 Furukawa Electric Co Ltd:The 半導体微細構造の製作方法
JPH08250746A (ja) * 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5747180A (en) * 1995-05-19 1998-05-05 University Of Notre Dame Du Lac Electrochemical synthesis of quasi-periodic quantum dot and nanostructure arrays
EP0835474B1 (de) * 1995-06-30 1999-09-01 CMS, Mikrosysteme GmbH Chemnitz Mikromechanische Bewegungseinrichtung zur Ablenkung von Lichtstrahlen und Verfahren zu deren Herstellung
JP2923753B2 (ja) * 1996-08-21 1999-07-26 工業技術院長 Ｉｉｉ族原子層の形成方法
US6558995B1 (en) * 1998-07-31 2003-05-06 Emory University Holographic, laser-induced fabrication of indium nitride quantum wires and quantum dots
JP4536866B2 (ja) * 1999-04-27 2010-09-01 キヤノン株式会社 ナノ構造体及びその製造方法
FR2792988B1 (fr) * 1999-04-28 2001-08-03 Vernet Sa Cartouche de robinet mitigeur a limitation de temperature
JP3387897B2 (ja) * 1999-08-30 2003-03-17 キヤノン株式会社 構造体の製造方法、並びに該製造方法により製造される構造体及び該構造体を用いた構造体デバイス
US6440637B1 (en) * 2000-06-28 2002-08-27 The Aerospace Corporation Electron beam lithography method forming nanocrystal shadowmasks and nanometer etch masks
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
US6518194B2 (en) * 2000-12-28 2003-02-11 Thomas Andrew Winningham Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6586095B2 (en) * 2001-01-12 2003-07-01 Georgia Tech Research Corp. Semiconducting oxide nanostructures
JP4647812B2 (ja) * 2001-03-23 2011-03-09 財団法人神奈川科学技術アカデミー 陽極酸化ポーラスアルミナの製造方法
GB0107410D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Electronic devices comprising thin-film transistors,and their manufacture
US6709622B2 (en) * 2001-03-23 2004-03-23 Romain Billiet Porous nanostructures and method of fabrication thereof
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
US6835246B2 (en) * 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US7267859B1 (en) * 2001-11-26 2007-09-11 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
AU2002360446A1 (en) * 2001-11-30 2003-06-17 Northwestern University Direct write nanolithographic deposition of nucleic acids from nanoscopic tips
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
US20050255315A1 (en) * 2002-12-21 2005-11-17 Shinsuke Yamanaka Oxide nanostructure, method for producing same, and use thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680214B1 (en) * 1998-06-08 2004-01-20 Borealis Technical Limited Artificial band gap
US6811957B1 (en) * 1999-05-28 2004-11-02 Commonwealth Scientific And Industrial Research Organisation Patterned carbon nanotube films

Also Published As

Publication number Publication date
JP2008511985A (ja) 2008-04-17
KR101199254B1 (ko) 2012-11-09
CN101065831A (zh) 2007-10-31
KR20110093906A (ko) 2011-08-18
TW200607753A (en) 2006-03-01
WO2006025793A1 (en) 2006-03-09
KR20070069144A (ko) 2007-07-02
US20080318003A1 (en) 2008-12-25
KR101169307B1 (ko) 2012-07-30

Similar Documents

Publication Publication Date Title
CN101065831B (zh) 纳米结构及其制造方法
US20080171424A1 (en) Epitaxial growth of GaN and SiC on silicon using nanowires and nanosize nucleus methodologies
KR101255463B1 (ko) 나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
US9355840B2 (en) High quality devices growth on pixelated patterned templates
EP2202329B1 (en) Iii nitride structure and method for manufacturing iii nitride semiconductor fine columnar crystal
CN106688112B (zh) 衬底结构、其形成方法以及使用其制造氮化物半导体的方法
KR100803053B1 (ko) 주기적인 패턴을 갖는 산화아연 나노막대 어레이의제조방법
US20080166878A1 (en) Silicon nanostructures and fabrication thereof
US20080164577A1 (en) Patterned silicon submicron tubes
JP4814562B2 (ja) ナノ構造の作製方法
KR20130017684A (ko) Ｃｏｌｌｏｉｄａｌ ｌｉｔｈｏｒｇｒａｐｈｙ를 이용한 ＧａＡｓ 나노선
CN109524511B (zh) 一种纳米线耦合量子点结构及其制备方法
JP2008100335A (ja) ナノ構造およびナノ構造の作製方法
KR101064908B1 (ko) 신규의 희생층 재료를 이용한 기판 상에서의 나노와이어 패터닝 방법
US20100051583A1 (en) Method for preparing porous material using nanostructures and porous material prepared by the same
KR20090069911A (ko) 성장방향으로 적층된 이종구조 및 이종 도핑 구조의 나노선제조 방법
JP2011124583A (ja) ナノ構造体集合体及びナノ構造体の形成方法
EP2284868A1 (en) Heterostructure
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
JP5494992B2 (ja) 三次元微細加工基板
KR101392999B1 (ko) 화합물반도체 선택적 결정 성장 방법
KR101639978B1 (ko) 폴리머 나노와이어 복합체 제조 방법
CN113948616A (zh) 周期可控的纳米点阵的制备方法，及其图形衬底和应用
JP2009149472A (ja) 針状結晶の製造方法、及び走査型プローブ顕微鏡のカンチレバー

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20180831

CF01 Termination of patent right due to non-payment of annual fee