CN106688112B - 衬底结构、其形成方法以及使用其制造氮化物半导体的方法 - Google Patents

衬底结构、其形成方法以及使用其制造氮化物半导体的方法 Download PDF

Info

Publication number
CN106688112B
CN106688112B CN201580048455.3A CN201580048455A CN106688112B CN 106688112 B CN106688112 B CN 106688112B CN 201580048455 A CN201580048455 A CN 201580048455A CN 106688112 B CN106688112 B CN 106688112B
Authority
CN
China
Prior art keywords
substrate
thin film
inorganic thin
nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580048455.3A
Other languages
English (en)
Other versions
CN106688112A (zh
Inventor
裵德圭
文泳棓
朴容助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hesser Solutions Co Ltd
Original Assignee
Hesser Solutions Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hesser Solutions Co Ltd filed Critical Hesser Solutions Co Ltd
Publication of CN106688112A publication Critical patent/CN106688112A/zh
Application granted granted Critical
Publication of CN106688112B publication Critical patent/CN106688112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供了一种衬底结构、一种形成衬底结构的方法、使用衬底结构的半导体层叠结构、一种形成半导体层叠结构的方法、以及使用其制造氮化物半导体的方法，所述衬底结构不仅能够在氮化物半导体层生长期间减少作用在氮化物半导体上的应力，还能够形成高质量氮化物半导体层，并且促进了氮化物半导体层与衬底的分离。根据本公开所述的衬底结构包括：与氮化物半导体异质的单晶衬底；和无机薄膜，所述无机薄膜包括腿部，所述腿部构造用于接触衬底以在腿部和衬底之间限定集成空腔，以及从腿部平行于衬底延伸的上表面部，所述无机薄膜以与所述衬底相同的晶体结构结晶。

Description

衬底结构、其形成方法以及使用其制造氮化物半导体的方法
技术领域
本公开涉及由氮化镓(GaN)或镓和另一金属的混合氮化物制成的半导体层及形成其的方法。本公开还涉及包括这种层的电子器件或光电器件、氮化物半导体衬底及制造其的方法。本公开的技术领域可以广泛地定义为用于形成具有小的晶体缺陷的高质量氮化物半导体层的衬底结构及形成其的方法。
背景技术
由氮化镓等制成的氮化物半导体器件通常包括LED。基于用于小型家用电器或便携式通信装置(例如移动电话)的键盘或液晶显示器(LCD)的背光单元的低输出LED，LED市场已经增大。近来，随着对用于内部照明、外部照明、车辆内部或外部照明以及大型LCD的背光单元的高输出高效光源的需求增加，LED也向高输出产品转变。
在使用氮化物半导体的器件中，最常使用例如蓝宝石衬底、碳化硅(SiC)衬底和硅衬底的“异质”衬底用于氮化物半导体层的生长。然而，由于这些异质衬底材料与氮化物相比具有不匹配的晶格常数和不同的热膨胀系数，所以生长在异质衬底上的氮化物半导体层包含大量的晶体缺陷，例如位错。这种缺陷成为使LED性能劣化的主要因素。
蓝宝石衬底具有比氮化物半导体层更大的热膨胀系数，因此，如果氮化物半导体层在高温下生长并然后冷却，则压缩应力施加到氮化物半导体层。硅衬底具有比氮化物半导体层更小的热膨胀系数，因此如果氮化物半导体层在高温下生长并然后冷却，则拉伸应力施加到氮化物半导体层。因此，衬底被弯曲，而为了防止衬底弯曲，衬底应当具有大的厚度。使用厚的衬底只会减少表面现象，但不会降低薄膜的应力。如果可以减小薄膜的应力，则可以有利地使用薄的衬底。此外，为了在制成LED之后分离芯片，应该以大约100μm的余量磨削衬底。在这种配置中，如果可以使用薄衬底，则在LED生产方面将具有巨大的利润。
如果需要，生长在异质衬底上的氮化物半导体层应当与异质衬底分离。为此，已经提出了激光剥离作为现有技术。然而，即使使用激光剥离方法，由于蓝宝石衬底和氮化物半导体之间的热膨胀系数的差异，衬底可能弯曲并且半导体层可能被损坏。此外，由于由激光束引起的冲击，在外延层可能容易产生例如裂纹的缺陷，此外，外延层易碎，从而导致不稳定的工艺。激光剥离方法伴随有氮化物半导体的热变形或机械变形和分解。这导致生长的薄膜的损失，并且在能量方面也是低效的。
此外，LED最严重的问题是发光效率低。通常，发光效率由光产生效率(内部量子效率)、器件外的发光效率(外部光提取效率)和磷光体的光放大效率决定。为了提高LED的输出，考虑到内部量子效率来提高有源层的特性是重要的，并且提高实际产生的光的外部光提取效率也是重要的。
通过在蓝宝石衬底上形成图案而制备的图案化蓝宝石衬底(PSS)在本领域中已知为通过减少在氮化物半导体层的生长时产生的缺陷来增加内部量子效率，并且还通过减少内部全反射来增加外部光提取效率。
图1图示出使用现有的PSS生长氮化物半导体层的情况。
参考图1(a)，在现有的PSS 10中，氮化物半导体层20开始在衬底的底部上生长，并且借助于外延横向过生长(ELO)生长以覆盖PSS透镜15的上部。因此，如图1(b)所示，可以获得在位错区域之间具有低位错密度的最终氮化物半导体层25。
如果氮化物半导体层由GaN制成，则GaN在1100℃以下生长。在该温度下，如图1(a)所示，GaN通常由于具有强的各向异性的生长模式而只在底部上生长，因此，如图1(b)所示，在发生ELO的区域中位错密度减小，从而提高晶体质量。
然而，如果氮化物半导体层由AlN制成，则不能获得上述效果。AlN在1300℃以上(高于GaN的生长温度)生长。在该温度下，应用具有强各向同性性质的生长模式。因此，参考1(c)，AlN 30不仅在PSS 10的底部上而且在透镜15的表面上积极生长。因此，AlN外延层很可能在底部完全填充之前融合，因此，如图1(d)所示，在AlN外延层35中产生空隙40。空隙40使晶体质量劣化。
由于上述问题，不容易应用PSS以生长AlN外延层，因此晶体质量劣化。此外，由于AlN的生长温度比GaN的生长温度高100℃以上，因此AlN更加严重地受到由热膨胀系数、衬底弯曲等引起的应力的影响。
因此，需要一种具有高可靠性的分离衬底的方法，或者能够获得氮化物半导体(例如高质量氮化物半导体衬底、氮化物半导体器件和氮化物半导体层)的方法，而与材料的种类无关。
发明内容
技术问题
本公开设计用于解决现有技术的问题，因此本公开旨在提供一种衬底结构及形成衬底结构的方法、使用衬底结构的半导体层叠结构及形成半导体层叠结构的方法、以及使用其制造氮化物半导体的方法，其中高质量氮化物半导体层可以通过在氮化物半导体层的生长时以降低的应力施加到氮化物半导体层来形成，并且还容易与衬底分离。
技术方案
在本公开的一个方面，提供了一种衬底结构，包括：与氮化物半导体异质的单晶衬底；以及结晶化无机薄膜，其具有腿部，所述腿部构造用于接触所述衬底以在所述腿部与所述衬底之间限定集成空腔，以及从所述腿部平行于所述衬底延伸的上表面，所述结晶化无机薄膜具有与衬底相同的晶体结构。
腿部可以具有中空管形状。在一个实施方式中，可以设置多个腿部，并且上表面可以连续地形成为从多个腿部延伸。空腔所占面积可以大于腿部所占面积。
在本公开的另一方面，提供了一种半导体层叠结构，除了衬底结构的构造之外，还包括在无机薄膜上形成的氮化物半导体层。氮化物半导体层可以是具有两层或更多层的膜。即使衬底和氮化物半导体层具有不同的热膨胀系数，由于借助于氮化物半导体层压缩或拉长集成空腔，所以施加到氮化物半导体层的应力也会减小。
在本公开的另一方面，提供了一种用于形成衬底结构的方法，包括：在与氮化物半导体异质的单晶衬底上形成孔型牺牲层图案；以及在所述牺牲层图案上形成无机薄膜。从其上形成有无机薄膜的衬底去除牺牲层图案，从而形成由衬底和无机薄膜限定的集成空腔。之后，使无机薄膜结晶成与衬底相同的晶体结构。
牺牲层图案可以以多种方式形成。在将光致抗蚀剂涂覆在衬底上之后，可以通过光刻法形成牺牲层。在其它情况下，在将纳米压印树脂涂覆在衬底上之后，可以通过纳米压印方法形成牺牲层。
无机薄膜可以在牺牲层图案不会变形的温度范围内形成。无机薄膜可以通过ALD形成。此外，牺牲层图案可以通过在氧气环境下的热处理或使用有机溶剂的湿去除法来去除。空腔是去除牺牲层图案并因此不存在的空间。
在根据本公开的形成衬底层叠结构的方法中，可以通过使用本公开的衬底结构或在形成根据上述方法的衬底结构之后，在结晶化无机薄膜上形成氮化物半导体层。
在用于制造高质量氮化物半导体层或包括其的器件或衬底的实施方式中，可以通过在根据本公开的半导体层叠结构制造方法所得的产品或根据本公开的半导体层叠结构中将衬底和氮化物半导体层彼此分离，来制造的氮化物半导体(例如垂直型或水平型LED转移或转送到任何衬底的LED)或氮化物半导体(例如自支撑氮化物半导体衬底)。
如果使用根据本公开衬底结构、制造衬底结构的方法、使用其制造氮化物半导体的方法，则可以制造紫外光检测器、弹性表面波(SAW)器件、LED、LD、微波电子设备等，其可以扩展到使用这些器件的模块、系统等。此外，可以制造自支撑氮化物半导体衬底。其它实施方式的细节包括在详细说明书和附图中。
有益效果
根据本公开，衬底结构包括限定集成空腔的无机薄膜，并且无机薄膜可以在与衬底的接触表面最小化的同时被包括。如果在衬底结构上形成氮化物半导体层，则由于空腔，氮化物半导体层的整体应力减小。因此，即使由于衬底和氮化物半导体层之间的热膨胀系数的差异而在氮化物半导体层处产生应力，局部应力也会被缓解，因此可以减小造成的衬底弯曲。因此，即使在大尺寸的衬底中，也可以使用相对薄的衬底。
在根据本公开的半导体层叠结构中，氮化物半导体层形成在集成空腔上方的结晶化无机薄膜上。结晶化无机薄膜可以与其上生长的氮化物半导体层一起化解应力，因此在本公开中，氮化物半导体层生长为具有小缺陷密度的高质量。因此，可以形成具有小缺陷密度的高质量氮化物半导体层，并且由于氮化物半导体晶体缺陷密度降低，可以提高内部量子效率。即使具有优异的各向同性生长模式的AlN也可以以高质量形成而没有任何不规则的空隙。
特别地，在根据本公开的用于形成衬底结构和半导体层叠结构的方法中，使用例如光刻或纳米压印的可控方法形成孔型牺牲层图案，使得集成空腔不是以不规则或随机的方式形成，而以可控的方式形成，由此确保良好的再现性和优异的器件均匀性。
因此，可以生长具有优异性能的氮化物半导体外延层，从而实现具有高效率和高可靠性的光电器件。
特别地，根据本公开的衬底结构和半导体层叠结构包括集成空腔，因此衬底和氮化物半导体层不会接触太多，而是在一定程度上彼此物理分离。因此，在氮化物半导体层生长然后被冷却时，氮化物半导体层和衬底可以仅仅利用小的物理力或冲击力而彼此自然分离，而无需对其施加大能量(例如激光)。因此，氮化物半导体层可以容易地从衬底分离，而不需要激光剥离方法，因此可以制造垂直型或水平型LED、转移或转送到任何衬底的LED、或者自支撑氮化物半导体衬底，从而允许制造高质量氮化物半导体。
附图说明
图1图示出使用现有PSS生长氮化物半导体层的情况。
图2是示出用于说明根据本公开的衬底结构、半导体层叠结构、形成其的方法和制造氮化物半导体的方法的每个工序的立体图。
图3是示出沿图2的III-III'线截取的每个工序的横截面图。
图4和图5图示出根据本公开的用于形成孔型牺牲层图案的各种方法。
图6是以更好的方式图示出根据本公开的结晶化无机薄膜。
图7图示出根据本公开的氮化物半导体层和衬底可以以更小的力分离。
具体实施方式
在下文中，将参考附图详细描述本公开的优选实施方式。然而，本公开的实施方式可以以各种方式修改，并且本公开的范围不应限于以下实施方式。提供本公开的实施方式是为了向本领域技术人员完整地解释本公开。因此，为了更清楚地说明，夸大了附图中的元件的形状等，并且在附图中，相同的附图标记表示相同的元件。
图2是示出用于说明根据本公开的衬底结构、半导体层叠结构、形成其的方法和制造氮化物半导体的方法的每个工序的立体图。图3是示出沿图2的III-III'线截取的每个工序的横截面图。
首先，如图2(a)和图3(a)所示，在与氮化物半导体异质的单晶衬底100上形成孔型牺牲层图案110。牺牲层图案110形成为具有孔H。孔H为暴露衬底100的底部的开口。
牺牲层图案110可以以各种方式形成。图4和图5图示出根据本公开的用于形成孔型牺牲层图案的各种方法。
首先，牺牲层图案110可以借助于光刻法形成。例如，如图4(a)所示，在衬底100上涂布光致抗蚀剂PR。可以通过选自由旋涂、浸涂、喷涂、滴涂和点涂所组成的组中的任何方法将光致抗蚀剂PR涂覆在衬底100上，其中旋涂对于涂膜的均匀性是优选的。
之后，如图4(b)所示，使用具有适当的遮光图案111的光掩模112将光致抗蚀剂PR曝光(E)。通过除了遮光图案111之外的区域的光将一部分光致抗蚀剂PR曝光，从而产生经曝光区域EA。之后，如果经曝光区域EA被显影和去除，则可以留下具有孔H的光致抗蚀剂图案PR'，如图4(c)所示。在此，尽管作为示例，光致抗蚀剂PR是其中去除了经曝光区域的正型，但也可以使用未去除经曝光区域的负型光致抗蚀剂。在这种情况下，本领域技术人员应当理解，应当改变光掩模的遮光图案的位置。
根据半导体制造工艺的设计技术，可以通过控制来形成具有规则的开口形状、尺寸或间隔等的遮光图案111，因此光致抗蚀剂图案PR'也可以被控制为具有调整后的形状、尺寸和二维排列的孔。该光致抗蚀剂图案PR'可以用作孔型牺牲层图案110。如果需要，还可以进行例如回流工艺的附加工艺以改变光致抗蚀剂图案PR'的形状。
在另一种情况下，孔型牺牲层图案110可以通过纳米压印方法形成。参考图5(a)，纳米压印树脂R涂覆在衬底100上。纳米压印树脂R也可以通过选自由旋涂、浸涂、喷涂、滴涂和点涂所组成的组中的任何方法涂覆在衬底100上，其中旋涂对于涂膜的均匀性是优选的。制备具有合适的不均匀结构的图案113的纳米压印印模(stamp)114。纳米压印印模114可以是通过常规方法由硅或石英制成的主模具，或者是通过复制主模具而制备的有机模具。
之后，将纳米压印印模114压印到纳米压印树脂R上，如图5(b)所示。通过这样做，纳米压印树脂R填充在纳米压印印模114的图案113之间。纳米压印树脂R通过加热连同压缩、照射紫外线或照射紫外线连同加热而固化。之后，如果将纳米压印压模114分离，如图5(c)所示，则经固化的纳米压印树脂R'保留在衬底100上，其可以用作孔型牺牲层图案110。
为了形成孔，根据纳米压印方法的设计，具有不均匀结构的图案113可以通过控制形成为具有规则的形状、尺寸或间隔等的柱状，因此，也可以调整由其形成的经固化的纳米压印树脂R'的孔形状、尺寸和二维排列。如果需要，经固化的纳米压印树脂R'的形状也可以通过另外加热或照射紫外线来改变。
此外，具有不均匀结构的图案也可以借助于激光干涉光刻法等来制备。激光干涉光刻法使用通过两个或更多个激光源获得的二维或三维干涉现象，并且是用于形成周期性图案的方法，其可以有利地容易实现1μm以下的精细图案。
根据如上所述的本公开，与其中蚀刻衬底的现有PSS技术相比，可以以相对较少的衬底损坏和简化的工艺相对简单地形成孔型牺牲层图案110。
衬底100(其上形成有这样各种孔型牺牲层图案110)可以采用各种异质单晶衬底以用于氮化物半导体层的异质外延薄膜生长，例如蓝宝石衬底、硅衬底、SiC衬底、GaAs衬底等。将基于蓝宝石衬底作为示例来解释实施方式。
如图2(a)和图3(a)所示，在形成牺牲层图案110之后，无机薄膜130形成在牺牲层图案110上，如图2(b)和3(b)所示。无机薄膜130随后在无机薄膜130和衬底100之间限定了集成空腔，并且无机薄膜130可以在牺牲层图案110不会变形的温度范围内形成。无机薄膜130具有在去除牺牲层图案110之后可以稳定地保持结构的原始形状的厚度。无机薄膜130可以以各种方式形成，例如原子层沉积(ALD)、湿法合成、金属沉积及氧化、溅射等。此外，在沉积金属薄膜的同时，可以以气体或等离子体状态供给氮以形成金属氮化物。无机薄膜130可以由选自由二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)-氧化锆、铜氧化物(CuO，Cu2O)、氧化钽(Ta2O5)、氮化铝(AlN)和氮化硅(Si3N4)所组成的组中的至少一种氧化物或氮化物来制成。在使用蓝宝石衬底的实施方式中，无机薄膜可以由氧化铝制成。在使用硅衬底的实施方式中，无机薄膜可以由AlN制成。如果调整无机薄膜130的组成、强度和厚度中的至少一个，则可以稍后控制施加到氮化物半导体层(使用无机薄膜130形成在衬底结构上)的应力。如图所示，无机薄膜130形成在整个衬底100上以覆盖牺牲层图案110。
在一个实施方式中，如果无机薄膜130通过ALD形成，则可以以非常均匀的厚度沉积非常薄的膜。因此，如图3(b)的横截面图所示，无机薄膜130覆盖孔H的内壁和底部，而不填充孔H，并且覆盖牺牲层图案110的上表面。在这种情况下，表示基本上垂直于衬底100的一部分无机薄膜以用作将衬底100和在后续工艺中形成的氮化物半导体层连接的支撑结构的腿部，是指堆积在孔H的内壁和底部上的一部分无机薄膜，并具有管状。即使使用除ALD之外的任何方法，或者即使使用ALD，如果孔H具有非常小的直径，则孔H可以用无机薄膜130完全填充。在这种情况下，该腿部具有柱状。
通常，孔H可以具有2μm以下的直径，使得当通过ELO形成氮化物半导体层时，可以容易地填充孔H的上部。孔H之间的间距可以为2μm以上。为了使例如管状或柱状的腿部的密度最小化，期望使间距最大化。
在一个实施方式中，根据衬底100和牺牲层图案110的形状，可以通过例如ALD的沉积方法形成具有均匀厚度的氧化铝。也可以使用利用湿化学品的湿组合物法代替沉积法。在根据衬底100和孔型牺牲层图案110的形状均匀地涂覆湿化学品之后，可以将其加热、干燥或使其发生化学反应以构成氧化铝。例如，在将例如氯化铝(AlCl3)的铝前体粉末混合在例如四氯乙烯(C2Cl4)的溶剂中之后，可以将其涂布并涂覆到衬底100(其上形成有孔型牺牲层图案110)，并且然后在氧气环境下经加热和反应以形成氧化铝薄膜。在其它情况下，在通过溅射等沉积金属Al薄膜之后，可以进行氧化工艺以形成氧化铝。氧化铝以非晶形态或多晶形态的细晶粒形成。
在形成无机薄膜130之后，从衬底100选择性地去除牺牲层图案110，如图2(c)和图3(c)所示。如上所述参考图4和图5，牺牲层图案110由例如光致抗蚀剂或纳米压印树脂的聚合物制成，因此牺牲层图案110可以通过加热容易地去除。具有约600℃的固有燃点的光致抗蚀剂可以通过加热容易地去除。此外，为了以氧化方式更容易地去除，可以加以与含氧气体的化学反应。如果将聚合物在高温下在氧气环境下加热，则聚合物组分可以通过热解过程容易地去除，这通常称为灰化。如果在氧气环境下的热处理不可行，例如，如果衬底100是可以生成氧化物的硅衬底，则也可以使用利用有机溶剂的湿去除法。
如果去除了牺牲层图案110，如图2(c)和图3(c)所示，则可以形成由衬底100和无机薄膜130限定的集成空腔C。由无机薄膜130限定的空空腔C具有牺牲层图案110的相反形状。换句话说，如果牺牲层图案110形成为具有彼此间隔开的多个孔H，则无机薄膜130通过多个孔H连接到衬底100。空腔C表示除了无机薄膜130和衬底100之间的连接部分之外的部分。此外，如果孔H是彼此间隔开的不连续空间，则空腔C是整体连通的一体式连续空间。与其形成有彼此间隔开的多个不连续空间的情况相比，当空腔C是一体式连续空间时，空腔C具有更大的体积。换句话说，通过形成连续空腔C，衬底100和形成在其上的结构可以具有最小的接触面积。
处于沉积状态的无机薄膜130通常是无定形的或具有多晶的细晶粒。热处理可以在高温下进行，使得无定形或多晶的无机薄膜130可以被致密化并结晶。
即使无机薄膜130和衬底100由相同的材料制成，例如衬底100是蓝宝石衬底并且无机薄膜130由氧化铝制成，或者即使无机薄膜130和衬底100由不同的材料制成，例如，衬底100是硅衬底而无机薄膜130由AlN制成，如果无机薄膜130在例如约1000℃加热，则无机薄膜130通过热处理结晶成为与衬底100相同的晶体结构的无机薄膜130'，如图2(d)和3(d)所示。因此，结晶后无机薄膜130'和衬底100之间的界面(图中用虚线表示)消失。原因是由于无机薄膜130在高温热处理期间直接接触衬底100，以在无机薄膜130附近引起固相外延，并且因此沿着衬底100的结晶方向结晶。固体外延从衬底100和无机薄膜130之间的界面开始，并且如果无机薄膜130由非晶材料制成，则结晶化无机薄膜130'最终变为多晶，或者细的多晶体变得更大，或者最优选地变成与衬底100相同的单晶。该结晶过程可以在整个无机薄膜130上进行，特别地，在集成空腔C上方的一部分结晶化无机薄膜130'，即表示基本上平行于衬底100以用于将衬底100和在后续工艺中形成的氮化物半导体层连接的支撑结构的一部分无机薄膜130'，当氮化物半导体外延层随后生长时用作晶种部分。因此，期望无机薄膜130基本上结晶。
图6以更好的方式图示出根据本公开的结晶化无机薄膜130'。参考图6，结晶化无机薄膜130'包括与衬底100接触的腿部130a和自腿部130a平行于衬底100延伸的上表面130b。集成空腔C由在结晶化无机薄膜130'和衬底100之间的结晶化无机薄膜130'限定。设置多个腿部130a，并且上表面130b连续地形成为从多个腿部130a延伸。在一个实施方式中，空腔C所占面积大于腿部130a所占面积。无机薄膜130'在本公开中是非常重要的部件，因为其限定了无机薄膜130'和衬底100之间的集成空腔C，并且随后还用作晶种层和在其上生长的氮化物半导体层的支撑。
如上所述，根据本公开的衬底结构包括衬底100、接触衬底100以与衬底100限定集成空腔C的腿部130a，以及自腿部130a平行于衬底100延伸的上表面130b，并且还包括与衬底100具有相同晶体结构的结晶化无机薄膜130'。
与现有PSS形成对比，本公开的衬底结构被定义为空腔工程化结构(CES)。现在，将描述使用CES的半导体层叠结构、形成其的方法和使用其制造氮化物半导体的方法。
随后，如图2(e)和图3(e)所示，在结晶化无机薄膜130'上进一步形成氮化物半导体层150。氮化物半导体层150可以形成为包括合适的缓冲层的多层结构。氮化物半导体层150可由例如GaN、InN、AlN或它们的混合物GaxAlyInzN(0<x，y，z<1)的任何氮化物半导体材料制成。根据氮化物半导体层150的材料的种类，可以调整带隙以发射紫外线、可见光线和红外线。此时，氮化物半导体层150不在衬底100上生长。而是，晶种在集成空腔C上方的一部分结晶化无机薄膜130'上生长，特别是在上表面130b上生长，并且在各种生长条件下从其生长的部分被融合，以最终形成如图2(f)和图3(f)所示的薄膜形状的氮化物半导体层155。如上所述，在本公开中，氮化物半导体层155不从衬底100生长，而是从在集成空腔C上方的一部分结晶化无机薄膜130'生长。因此，氮化物半导体层155以与现有的ELO方法完全不同的方式形成。
以根据本公开的CES的晶体生长可以参考图3(e)和3(f)清楚地理解。也就是说，氮化物半导体层150开始在无机薄膜130'的上部平坦表面即上表面130b上生长，并且生长以覆盖腿部130a，即孔状上部。在上表面130b上生长的氮化物半导体层150在横向方向上连接以形成具有较小结晶缺陷的氮化物半导体层155。
在本公开中，结晶化无机薄膜130'可以与在其上生长的氮化物半导体层155一起解决应力，并且因此起到柔性层的作用。此外，由于化解了引起位错的应力，所以衬底结构可以以较小的缺陷密度高质量生长。
由衬底和薄膜之间的物理差异引起的应力在界面处被转换成弹性能量，以作为产生位错的驱动力。在通常情况下，与薄膜相比，由于厚度大，衬底不易变形，而在薄膜处产生位错以化解应力。此时，如果薄膜生长超过预定厚度，即临界厚度，则界面处的弹性能量增加超过位错生成能量，从而开始产生位错。
然而，在本公开中，如果无机薄膜130'比氮化物半导体层155薄，则临界厚度大得多，从而降低氮化物半导体层155的位错的产生。如果无机薄膜130'如上所述比氮化物半导体层155足够薄，则可以认为其作用被衬底的作用代替，并且氮化物半导体层155在产生较少位错的状态下生长。因此，可以形成具有较小缺陷密度的高质量氮化物半导体层155。此外，由于氮化物半导体晶体缺陷密度减小，当高质量氮化物半导体层155用于制造LED时，可以增强内部量子效率。
如图2(f)和图3(f)所示，如上构造的根据本公开的半导体层叠结构包括与氮化物半导体异质的单晶衬底100和结晶化无机薄膜130'。在衬底100和无机薄膜130'之间限定了集成空腔C。衬底结构还包括在集成空腔C上方的结晶化无机薄膜130'上生长并与其融合的氮化物半导体层155。
集成空腔C形成在去除了孔型牺牲层图案110的区域中。由于存在集成空腔C，如果在衬底100和形成在其上的氮化物半导体层155之间存在热膨胀系数的差异，则集成空腔C可以伸长或收缩以形成局部变形，从而消耗应力能。可以减小因此，施加到氮化物半导体层155的热应力，因此可以减小衬底100的弯曲。因此，即使衬底100具有大面积，其也可以具有相对小的厚度。
具体地，可以通过调整孔型牺牲层图案的形状、尺寸或二维排列等来控制集成空腔C。此外，由于以例如光刻或纳米压印的可控方法形成孔型牺牲层图案110，所以并非不规则地或随机地形成集成空腔C，而是以可控的方式形成，由此确保良好的再现性和优异的器件均匀性。
因此，具有优异性能的氮化物半导体层155可以以外延方式生长，因此可以实现具有高效率和优异的可靠性的光电器件。此外，由于提高的光提取效率，可以实现高输出LD或LED。
同时，集成空腔C可以使得形成衬底100和氮化物半导体层155之间的连接最小化的结构。由于衬底100和氮化物半导体层155在一定程度上物理分离，所以进一步抑制了应力的产生。因此，在氮化物半导体层155生长然后冷却的时，氮化物半导体层155和衬底100可以仅仅以小的物理力或冲击力自然地彼此分离，而不用施加大能量(例如激光)，如图2(g)和3(g)所示。
特别地，在一个实施方式中，空腔C所占面积大于腿部130a所占面积。因此，即使不使用激光剥离方法，氮化物半导体层155也可以容易地与衬底100分离。由于自然地或仅用小的力进行分离，所以氮化物半导体层155可以不会弯曲、破裂或断裂。因此，本公开对于需要分离衬底100和氮化物半导体层155的应用非常有利，例如垂直型LED、水平型LED或转送到任何衬底的LED，并且衬底100还可以得以容易地再利用。此外，如果氮化物半导体层155形成为厚膜并且与衬底100分离，则氮化物半导体层155可以用作自支撑氮化物半导体衬底，因此容易制造与用于优异的氮化物半导体生长的衬底相同种类的氮化物半导体衬底。
如上所述，在本公开中，为了使氮化物半导体层155和衬底100之间的连接部分最小化，衬底100和氮化物半导体层155仅通过点而不是线连接。点连接部分是无机薄膜130'的腿部130a，并且可以具有中空管状。为了形成管状的腿部130a，在本公开的实施方式中，使用通过ALD形成的孔型牺牲层图案120和无机薄膜130。通过去除牺牲层图案120获得的最终结构具有连续连接的集成空腔C。
由于集成空腔C，可以容易地进行物理剥离工艺而不使用激光。
图7图示出连接氮化物半导体层155和衬底100的腿部130a(即柱状)，从图7(a)至图7(d)具有逐渐减小的面积，使得氮化物半导体层155和衬底100可以以更小的力分离。在本公开的一个实施方式中，具有柱状结构的腿部130a具有如图7(d)所示的中空管状，从而使氮化物半导体层155和衬底100之间的直接连接最小化。在本公开中，通过使用具有如上所述的具有中空管状的腿部130a的无机薄膜130'，氮化物半导体层155被支撑。
根据本公开，可以将位错引导成仅仅产生在腿部130a(即孔)的上方，并且即使AlN生长，也确保了不同于PSS的优异的晶体质量。此外，通过使用能够吸收应力的集成空腔C的特性，可以防止由热膨胀系数的差异引起的弯曲。
在上文中，尽管已经示出和描述了本公开的优选实施方式，但是本公开不限于上述特定的优选实施方式，并且对于本领域技术人员显而易见的是，可以以各种形式进行修改而不背离离在权利要求中阐述的本公开的特征，并且这种修改存在于权利要求的范围中。

Claims (10)

1.一种衬底结构，其包括：
与氮化物半导体异质的单晶衬底；和
结晶化无机薄膜，所述结晶化无机薄膜具有：多个腿部，所述多个腿部构造用于接触所述衬底且在所述多个腿部和所述衬底之间限定集成空腔；以及从所述多个腿部平行于所述衬底延伸的上表面，所述结晶化无机薄膜具有与所述衬底相同的晶体结构，
其中，所述多个腿部中的每一个具有中空管状。
2.根据权利要求1所述的衬底结构，
其中，所述空腔所占面积大于所述腿部所占面积。
3.一种半导体层叠结构，包括：
与氮化物半导体不同的单晶衬底；
结晶化无机薄膜，所述结晶化无机薄膜具有构造用于接触所述衬底的多个腿部，以及从所述多个腿部平行于所述衬底延伸的上表面，使得在所述多个腿部、所述上表面和所述衬底之间限定集成空腔，所述结晶化无机薄膜具有与所述衬底相同的晶体结构；和
在所述无机薄膜上形成的氮化物半导体层，
其中，所述多个腿部中的每一个具有中空管状。
4.根据权利要求3所述的半导体层叠结构，
其中，所述氮化物半导体层在集成空腔上方的结晶化无机薄膜上生长并与其融合。
5.一种用于形成衬底结构的方法，包括：
在与氮化物半导体异质的单晶衬底上形成孔型牺牲层图案；
在所述牺牲层图案上形成无机薄膜；
从其上形成有所述无机薄膜的所述衬底去除所述牺牲层图案，使得形成由所述衬底和所述无机薄膜限定的集成空腔；以及
使所述无机薄膜结晶成与所述衬底相同的晶体结构，
其中，结晶的所述无机薄膜具有：多个腿部，所述多个腿部构造用于接触所述衬底且在所述多个腿部和所述衬底之间限定集成空腔；以及从所述多个腿部平行于所述衬底延伸的上表面，其中所述多个腿部中的每一个具有中空管状。
6.根据权利要求5所述的用于形成衬底结构的方法，
其中，所述无机薄膜通过原子层沉积形成。
7.根据权利要求5所述的用于形成衬底结构的方法，
其中，通过在氧气环境下的热处理或使用有机溶剂的湿去除法来去除所述牺牲层图案。
8.根据权利要求5所述的用于形成衬底结构的方法，
其中，通过在氧气环境下的热处理去除所述牺牲层图案，并且通过在更高温度下的热处理使所述无机薄膜结晶。
9.一种用于形成半导体层叠结构的方法，包括：
执行根据权利要求5所述的方法；以及
在所述空腔上方的结晶化无机薄膜上生长氮化物半导体层。
10.一种用于制造氮化物半导体的方法，包括：
执行根据权利要求9所述的方法；以及
将所述衬底与所述氮化物半导体层彼此分离。
CN201580048455.3A 2014-07-14 2015-06-19 衬底结构、其形成方法以及使用其制造氮化物半导体的方法 Active CN106688112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0088372 2014-07-14
KR1020140088372A KR102232265B1 (ko) 2014-07-14 2014-07-14 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
PCT/KR2015/006263 WO2016010270A1 (ko) 2014-07-14 2015-06-19 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법

Publications (2)

Publication Number Publication Date
CN106688112A CN106688112A (zh) 2017-05-17
CN106688112B true CN106688112B (zh) 2019-10-22

Family

ID=55078715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580048455.3A Active CN106688112B (zh) 2014-07-14 2015-06-19 衬底结构、其形成方法以及使用其制造氮化物半导体的方法

Country Status (6)

Country Link
US (1) US10355169B2 (zh)
JP (1) JP6745799B2 (zh)
KR (1) KR102232265B1 (zh)
CN (1) CN106688112B (zh)
DE (1) DE112015003258T5 (zh)
WO (1) WO2016010270A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102232265B1 (ko) * 2014-07-14 2021-03-25 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
JP6503819B2 (ja) * 2015-03-23 2019-04-24 Tdk株式会社 アルミナ基板
KR102230458B1 (ko) * 2018-11-30 2021-03-23 한국산업기술대학교산학협력단 다이아몬드 기판 제조 방법
CN111628053B (zh) * 2019-02-27 2021-11-16 錼创显示科技股份有限公司 微型发光二极管载板
KR20210075729A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 마이크로 led 정렬 방법 및 이를 적용한 마이크로 led 디스플레이 제조 방법
KR20210102739A (ko) 2020-02-12 2021-08-20 삼성전자주식회사 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940098B1 (en) 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP2002118294A (ja) 2000-04-24 2002-04-19 Nichia Chem Ind Ltd フリップチップ型発光ダイオード及び製造方法
JP3589200B2 (ja) 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
MY128644A (en) 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
JP2002200599A (ja) * 2000-10-30 2002-07-16 Sony Corp 三次元構造体の作製方法
KR101761309B1 (ko) * 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
US9166114B2 (en) * 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
KR102232265B1 (ko) * 2014-07-14 2021-03-25 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
WO2016010270A1 (ko) 2016-01-21
US10355169B2 (en) 2019-07-16
JP6745799B2 (ja) 2020-08-26
US20170213938A1 (en) 2017-07-27
DE112015003258T5 (de) 2017-04-13
KR20160008339A (ko) 2016-01-22
JP2017521878A (ja) 2017-08-03
CN106688112A (zh) 2017-05-17
KR102232265B1 (ko) 2021-03-25

Similar Documents

Publication Publication Date Title
CN106688112B (zh) 衬底结构、其形成方法以及使用其制造氮化物半导体的方法
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
KR101169307B1 (ko) 나노구조체 및 그의 제조 방법
CN106688113A (zh) 半导体层叠结构以及使用半导体层叠结构分离氮化物半导体层的方法和装置
KR100994643B1 (ko) 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
JP6947746B2 (ja) 複合ＧａＮナノカラムの製造方法
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
JP4996448B2 (ja) 半導体基板の作成方法
CN107210195A (zh) 包括单晶iiia族氮化物层的半导体晶圆
Cui et al. Large-scale fabrication of nanopatterned sapphire substrates by annealing of patterned Al thin films by soft UV-nanoimprint lithography
KR101557083B1 (ko) 반도체 적층 구조 및 그 형성 방법
KR100668649B1 (ko) 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법
KR101590475B1 (ko) 반도체 적층 구조 및 그 형성 방법
KR100726968B1 (ko) 응력 완화층을 구비한 질화물계 발광소자 및 이의 제조방법
JP2011124583A (ja) ナノ構造体集合体及びナノ構造体の形成方法
KR20070018625A (ko) 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant