WO2016010270A1 - 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법 - Google Patents

기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법 Download PDF

Info

Publication number
WO2016010270A1
WO2016010270A1 PCT/KR2015/006263 KR2015006263W WO2016010270A1 WO 2016010270 A1 WO2016010270 A1 WO 2016010270A1 KR 2015006263 W KR2015006263 W KR 2015006263W WO 2016010270 A1 WO2016010270 A1 WO 2016010270A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
thin film
nitride semiconductor
inorganic thin
semiconductor layer
Prior art date
Application number
PCT/KR2015/006263
Other languages
English (en)
French (fr)
Inventor
배덕규
문영부
박용조
Original Assignee
주식회사 헥사솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 헥사솔루션 filed Critical 주식회사 헥사솔루션
Priority to DE112015003258.4T priority Critical patent/DE112015003258T5/de
Priority to CN201580048455.3A priority patent/CN106688112B/zh
Priority to US15/326,256 priority patent/US10355169B2/en
Priority to JP2017523745A priority patent/JP6745799B2/ja
Publication of WO2016010270A1 publication Critical patent/WO2016010270A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • the present invention relates to a semiconductor layer of gallium nitride (GaN) or a mixed nitride of gallium and another metal, and a method of forming the same.
  • the invention also relates to an electronic or opto-electronic device, a nitride semiconductor substrate and a method of manufacturing the same comprising such a layer.
  • the technical field of the present invention can be broadly defined as a substrate structure and a method for forming the nitride semiconductor layer of high quality with low crystal defects.
  • LEDs are typical of nitride semiconductor devices such as gallium nitride.
  • the LED market grew based on low-power LEDs used in portable communication devices such as mobile phones, keypads of small home appliances, and back light units of liquid crystal displays (LCDs).
  • LCDs liquid crystal displays
  • the most frequently used substrates for the growth of nitride semiconductor layers are "heterogeneous" substrates such as sapphire, silicon carbide (SiC) and silicon.
  • substrates such as sapphire, silicon carbide (SiC) and silicon.
  • SiC silicon carbide
  • the nitride semiconductor layer grown on the dissimilar substrate contains a large amount of crystal defects such as dislocations. These defects are the major cause of poor LED performance.
  • the nitride semiconductor layer is subjected to compressive stress when the nitride semiconductor layer is grown at a high temperature and then cooled. Since the silicon substrate has a smaller coefficient of thermal expansion than the nitride semiconductor layer, when the nitride semiconductor layer is grown at a high temperature and cooled, a tensile stress is applied to the nitride semiconductor layer. For this reason, there exists a problem that the board
  • the stress itself of the thin film can be reduced, it is advantageous to be able to use a thin substrate.
  • the LED substrate is manufactured to be removed after leaving the substrate about 100 ⁇ m for chip separation, it is possible to use a thin substrate to obtain a big gain in terms of LED production.
  • the nitride semiconductor layer formed on the dissimilar substrate may need to be separated from the dissimilar substrate.
  • Laser lift off has been proposed in the prior art. However, even when the laser lift-off method is used, the substrate may be warped or the semiconductor layer may be damaged due to a difference in coefficient of thermal expansion between the sapphire substrate and the nitride semiconductor. In addition, defects such as cracks are likely to occur in the epi layer due to the impact of the laser beam, and furthermore, the epi layer is fragile and the process is unstable. Laser lift-off methods involve thermal and mechanical deformation and decomposition of nitride semiconductors. Therefore, it is not efficient in terms of energy as well as loss of the thin film already grown.
  • the biggest problem with LEDs is low luminous efficiency.
  • the luminous efficiency is determined by the light generation efficiency (internal quantum efficiency), the efficiency emitted out of the device (external light extraction efficiency), and the efficiency in which light is amplified by the phosphor.
  • the efficiency in which light is amplified by the phosphor In order to increase the output power of the LED, it is important to improve the active layer characteristics in terms of internal quantum efficiency, and to increase the external light extraction efficiency of light actually generated.
  • the patterned sapphire substrate (PSS) patterned on the sapphire substrate is known to reduce the defects generated during the growth of the nitride semiconductor layer to increase the internal quantum efficiency, and to reduce the total internal reflection to increase the external light extraction efficiency.
  • 1 is a view for explaining a case of growing a nitride semiconductor layer using the existing PSS.
  • the nitride semiconductor layer 20 is started on the bottom surface of the substrate, and the upper portion of the PSS lens 15 is formed by epitaxial lateral overgrowth (ELO). It grows in the form of covering.
  • ELO epitaxial lateral overgrowth
  • the growth of GaN is 1100 ° C or lower. At this temperature, GaN growth mainly occurs only at the bottom surface according to the strong anisotropy growth mode as shown in FIG. 1A, and the dislocation density is reduced in the region where ELO occurs as shown in (b), thereby improving crystal quality. .
  • the nitride semiconductor layer is AlN.
  • the growth of AlN is at least 1300 ° C., higher than GaN. At this temperature, it has a growth mode with strong isotropy. Accordingly, referring to FIG. 1C, the AlN 30 is actively grown not only on the bottom surface of the PSS 10 but also on the surface of the lens 15. Accordingly, the probability that the AlN epilayer is merged before filling the bottom surface is very high, so that voids 40 and void are generated inside the AlN epilayer 35 as shown in FIG. . These voids 40 degrade the crystal quality.
  • the problem to be solved by the present invention is a substrate structure and a method for forming a high-quality nitride semiconductor layer to reduce the stress received by the nitride semiconductor layer during growth of the nitride semiconductor layer and easy separation from the substrate, and the same It is to provide a semiconductor laminate structure, a method of forming the same, and a nitride semiconductor manufacturing method using the same.
  • the substrate structure according to the present invention is a single crystal substrate heterogeneous with the nitride semiconductor; And an inorganic material crystallized in the same crystal structure as the substrate and including a leg portion contacting the substrate and an upper surface portion parallel to the substrate so as to define an integrated cavity between the substrate and the leg portion contacting the substrate. It includes a thin film.
  • the leg may have a hollow pipe shape.
  • the leg portion is plural and the upper surface portion is formed continuously extending from the plurality of leg portions. It is preferable that the area occupied by the empty space is larger than the area occupied by the leg portion.
  • the semiconductor laminate structure according to the present invention further includes a nitride semiconductor layer formed on the inorganic thin film using the substrate structure.
  • the nitride semiconductor layer may be two or more layers. Even if the thermal expansion coefficients of the substrate and the nitride semiconductor layer are different, the integrated void space can be compressed or stretched by the nitride semiconductor layer, so that the stress applied to the nitride semiconductor layer is reduced.
  • a hole type sacrificial layer pattern is formed on a nitride semiconductor and a heterocrystalline single substrate, and then an inorganic thin film is formed on the sacrificial layer pattern.
  • the sacrificial layer pattern is removed from the substrate on which the inorganic thin film is formed so that an integrated empty space defined by the substrate and the inorganic thin film is formed. Thereafter, the inorganic thin film is crystallized in the same crystal structure as the substrate.
  • the sacrificial layer pattern may be formed by various methods. After coating the photoresist on the substrate may be formed by a photolithography method, or by applying a nanoimprint resin on the substrate may be formed by a nanoimprint method.
  • the forming of the inorganic thin film may be performed within a temperature limit at which the sacrificial layer pattern is not deformed. Forming the inorganic thin film may be by ALD.
  • the removing of the sacrificial layer pattern may be a heat treatment in an oxygen atmosphere or a wet removal using an organic solvent. The empty space is a position where the sacrificial layer pattern is removed.
  • the step of forming a nitride semiconductor layer on the crystallized inorganic thin film is performed.
  • nitride semiconductors such as vertical or horizontal LEDs, LEDs transferred or transferred to any substrate, or free-standing nitride semiconductor substrates may be produced.
  • an ultraviolet light detector By using the substrate structure, the method of forming the same, the semiconductor laminate and the method of manufacturing the nitride semiconductor according to the present invention, an ultraviolet light detector, a surface acoustic wave device, an LED, an LD, a microwave electronic device, and the like can be manufactured. Can be extended to modules, systems, etc. In addition, a free standing nitride semiconductor substrate can be produced. Specific details of other embodiments are included in the detailed description and drawings.
  • the substrate structure includes an inorganic thin film that defines an integrated void space, which may be included while minimizing a contact surface with the substrate.
  • the nitride semiconductor layer is formed in such a substrate structure, the total stress of the nitride semiconductor layer is reduced due to the presence of the empty space. Therefore, even if a stress is generated in the nitride semiconductor layer due to a difference in thermal expansion coefficient between the substrate and the nitride semiconductor layer, local stress relaxation may occur, and thus the substrate warpage may be reduced. This makes it possible to use a relatively thin substrate even in a large area substrate.
  • the nitride semiconductor layer is formed on the crystallized inorganic thin film on the integrated void space.
  • the crystallized inorganic thin film can be resolved by dividing the stress with the nitride semiconductor layer growing thereon.
  • the nitride semiconductor layer is grown at high quality with a small defect density. Therefore, a high quality nitride semiconductor layer having a small defect density can be formed and the internal quantum efficiency can be increased by reducing the density of nitride semiconductor crystal defects. Even in the case of AlN in which the isotropic growth mode is dominant, it is possible to form high quality without irregular void generation.
  • the hole type sacrificial layer pattern is formed by a controlled method such as photolithography or nanoimprint, the integrated void space is irregularly or randomly formed. Rather, it is formed in a controlled manner, so the reproducibility is good and the device uniformity is excellent.
  • the nitride semiconductor epitaxial layer having excellent physical properties can be grown, an optoelectronic device having high efficiency and high reliability can be realized.
  • the substrate structure and the semiconductor laminate structure according to the present invention include an integrated void space, there is little contact between the substrate and the nitride semiconductor layer and there is some physical separation therebetween. Accordingly, the nitride semiconductor layer can be separated from the nitride semiconductor layer and the substrate by a small physical force or impact naturally in the cooling process after growth of the nitride semiconductor layer or without applying a large energy such as a laser. Therefore, it is easy to separate the nitride semiconductor layer from the substrate even without using the laser lift-off, making it easy to manufacture vertical or horizontal LEDs, LEDs transferred or transferred to any substrate, or free standing nitride semiconductor substrates. Nitride semiconductor can be manufactured.
  • 1 is a view for explaining a case of growing a nitride semiconductor layer using the existing PSS.
  • FIG. 2 is a process perspective view illustrating a substrate structure, a semiconductor stack structure, methods for forming the same, and a method of manufacturing a nitride semiconductor according to the present invention.
  • FIG. 3 shows a section III-III ′ of each step in FIG. 2.
  • FIGS. 4 and 5 are views for explaining various methods for forming a hole type sacrificial layer pattern in the method according to the present invention.
  • Figure 6 is a view showing to better see the crystallized inorganic thin film according to the present invention.
  • FIG. 7 is a view showing that the nitride semiconductor layer and the substrate can be separated with a smaller force in accordance with the present invention.
  • FIG. 2 is a perspective view illustrating processes of a substrate structure, a semiconductor stack structure, a method of forming the same, and a method of manufacturing a nitride semiconductor according to the present invention
  • FIG. 3 is a cross-sectional view taken along the line III-III ′ of FIG. 2. do.
  • a hole type sacrificial layer pattern 110 is formed on a single crystal substrate 100 heterogeneous with a nitride semiconductor.
  • the sacrificial layer pattern 110 is formed to have a hole (H).
  • the hole H is an opening that exposes the bottom surface of the substrate 100.
  • the sacrificial layer pattern 110 may be formed according to various methods, and FIGS. 4 and 5 are views for explaining various methods of forming the hole type sacrificial layer pattern in the methods according to the present invention.
  • the photoresist film PR is coated on the substrate 100 as shown in FIG. 4A.
  • the photoresist film PR may be applied to the substrate 100 by selecting among spin coating, dip coating, spray coating, solution dropping, and dispensing. For uniformity of coating, spin coating is recommended.
  • the photoresist film PR is exposed using the photomask 112 having the appropriate light shielding pattern 111.
  • Light transmitted through a region other than the light shielding pattern 111 exposes a part of the photosensitive film PR, and an exposed portion EA is formed.
  • the photoresist pattern PR ′ having the hole H may be left as shown in FIG. 4C.
  • the photoresist film PR is an example of a positive type in which the exposed part is removed, but a negative photosensitive film in which the exposed part is not removed may be used, in which case, the position of the light shielding pattern of the photomask is changed.
  • the hole of the photoresist pattern PR ′ that can be formed therefrom may also have the shape, size, The two-dimensional arrangement may be adjusted, and the photoresist pattern PR ′ may be used as the hole type sacrificial layer pattern 110. If necessary, additional processes such as reflow for modifying the shape of the photoresist pattern PR ′ may be further performed.
  • the hole type sacrificial layer pattern 110 may be formed by a nano-imprint method.
  • a nanoimprint resin R is coated on the substrate 100.
  • the nanoimprint resin R may also be applied to the substrate 100 by selecting from spin coating, dip coating, spray coating, solution dropping, and dispensing.
  • the nanoimprint stamp 114 may be a master mold made of silicon or quartz manufactured by a conventional manufacturing method, or may be an organic mold obtained by replicating the master mold.
  • the nanoimprint stamp 114 is pressed onto the resin for nanoimprint R as in FIG. 5 (b).
  • the nanoimprint resin R is filled between the patterns 113 of the nanoimprint stamp 114.
  • the nanoimprint resin (R) is cured by heating at the same time as pressurization or by irradiating ultraviolet rays or by irradiating ultraviolet rays at the same time.
  • the nanoimprint stamp 114 is separated, the cured nanoimprint resin R 'remains on the substrate 100 as shown in FIG. 5 (c), which is then transferred to the hole type sacrificial layer pattern 110. It becomes available.
  • the concave-convex pattern 113 is formed to have a columnar shape to form a hole, and can be formed by controlling the shape, size, spacing, etc. according to the design of the nanoimprint method.
  • the hole shape, size, and two-dimensional arrangement of the nanoimprint resin (R ') can also be adjusted. If necessary, the shape of the cured nanoimprint resin (R ′) may be modified by additional heating or ultraviolet irradiation.
  • the pattern of the concave-convex structure may be manufactured by laser interference lithography or the like.
  • Laser interference exposure process is a method of forming a periodic pattern using a two-dimensional or three-dimensional interference phenomenon generated by two or more laser light sources, it is an advantage that it can easily implement a fine pattern of less than 1 ⁇ m.
  • a method of forming the hole type sacrificial layer pattern 110 is relatively simple, and the degree of damage to the substrate is relatively small compared to the case of etching the substrate in a technique such as PSS, and the process may be simplified. Can be.
  • the substrate 100 on which the various hole type sacrificial layer patterns 110 are formed all hetero-monocrystalline substrates used for heterogeneous epitaxial growth of nitride semiconductor layers such as sapphire, silicon, SiC, and GaAs substrates may be used.
  • nitride semiconductor layers such as sapphire, silicon, SiC, and GaAs substrates
  • sapphire substrate the case of a sapphire substrate is demonstrated as an example.
  • the sacrificial layer pattern 110 is formed as shown in FIGS. 2A and 3A, the sacrificial layer pattern 110 is described with reference to FIGS. 2B and 3B.
  • An inorganic thin film 130 is formed on the top.
  • the inorganic thin film 130 subsequently defines an empty space integrated with the substrate 100.
  • the inorganic thin film 130 is performed within a temperature limit at which the sacrificial layer pattern 110 is not deformed. It is desirable to.
  • the inorganic thin film 130 has a thickness such that the original shape can be stably maintained.
  • Processes for forming the inorganic thin film 130 may be various methods such as atomic layer deposition (ALD), wet synthesis, metal deposition and oxidation, sputtering, etc. It is also possible to form metal nitride by supplying nitrogen in a gas or plasma state in the process of depositing the metal thin film.
  • ALD atomic layer deposition
  • wet synthesis metal deposition and oxidation
  • sputtering etc.
  • metal nitride by supplying nitrogen in a gas or plasma state in the process of depositing the metal thin film.
  • the inorganic thin film 130 includes silica (SiO 2 ), alumina (Al 2 O 3 ), titania (TiO 2 ), zirconia (ZrO 2 ), yttria (Y 2 O 3 ) -zirconia, copper oxide (CuO, Cu 2 O) and tantalum oxide (Ta 2 O 5 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), or at least one of an oxide or a nitride, in the preferred embodiment using a sapphire substrate, the inorganic thin film is alumina Is preferably. In an embodiment using a silicon substrate, the inorganic thin film is preferably AlN.
  • the inorganic thin film 130 By adjusting at least one of the composition, strength, and thickness of the inorganic thin film 130, it is possible to control the stress applied to the nitride semiconductor layer formed on the substrate structure using the same. As illustrated, the inorganic thin film 130 is formed on the entire surface of the substrate 100 while covering the sacrificial layer pattern 110.
  • the inorganic thin film 130 when the inorganic thin film 130 is formed of ALD, a thin film can be deposited with a very uniform thickness.
  • the inorganic thin film 130 has a hole ( H)
  • the inner wall and the bottom of the hole H are coated without filling the inside, and the upper surface of the sacrificial layer pattern 110 is covered.
  • Part of the inorganic thin film which is shaped like a pipe. If the diameter of the hole H is very small even by the method other than ALD or ALD, the inside of the hole H may be filled with the inorganic thin film 130. In such a case, the leg becomes columnar.
  • the diameter of the hole H is preferably 2 ⁇ m or less. This is to fill the upper portion of the hole H when the nitride semiconductor layer is formed using ELO.
  • the pitch between the holes H is preferably 2 ⁇ m or more. Maximizing the pitch is desirable to minimize the density of bridges such as pipes and columns.
  • the alumina may be formed in a uniform thickness along the shape of the substrate 100 and the sacrificial layer pattern 110 by a deposition method such as ALD.
  • a wet synthesis method using a wet solution is also possible.
  • the wet solution may be uniformly coated along the shape of the substrate 100 and the hole type sacrificial layer pattern 110, and then alumina may be synthesized by heating, drying, or chemical reaction.
  • an aluminum precursor powder such as aluminum chloride (AlCl 3 ) is mixed with a solvent such as tetrachloroethylene (C 2 Cl 4 ), and then coated on a substrate 100 on which the hole type sacrificial layer pattern 110 is formed.
  • alumina thin film When heated and reacted in an oxygen atmosphere, an alumina thin film may be coated.
  • alumina may be formed by depositing a metal Al thin film by sputtering or the like and then performing an oxidation process. Such alumina is formed in a state consisting of polycrystals of amorphous or fine particles.
  • the sacrificial layer pattern 110 may be selectively removed from the substrate 100 as shown in FIGS. 2C and 3C. Since the sacrificial layer pattern 110 is a polymer such as a photoresist film or a nanoimprint resin as described with reference to FIGS. 4 and 5, a method of easily removing the sacrificial layer pattern 110 is heating. Photoresist films with spontaneous flash points usually around 600 ° C can be easily removed by heat. And in order to burn more easily by the oxidation method, a chemical reaction with a gas containing oxygen may be added. Heating to a high temperature in an oxygen atmosphere makes it easy to remove polymer components by a pyrolysis process, commonly called ashing. When the heat treatment of the oxygen atmosphere is not appropriate, for example, when the substrate 100 is a silicon substrate and an oxide is concerned, wet removal using an organic solvent may be used.
  • the integrated empty space C defined by the substrate 100 and the inorganic thin film 130 is formed. Can be formed.
  • the empty space C defined by the inorganic thin film 130 has a shape in which the sacrificial layer pattern 110 is inverted. That is, when the sacrificial layer pattern 110 is formed to have a plurality of holes H spaced apart from each other, the inorganic thin film 130 is connected to the substrate 100 through the plurality of holes H.
  • the empty space C is the remaining portion except for the portion where the inorganic thin film 130 is connected to the substrate 100 and the holes H are spaced apart from each other so that the empty space C is integrated into one in which each other is in communication with each other.
  • the volume is larger when the empty space C is a continuous continuous space compared to a plurality of discrete spaces separated from each other.
  • the substrate 100 and the structure formed thereon may have a minimum contact area.
  • As-deposited inorganic thin film 130 usually has an amorphous or very small polycrystalline crystals.
  • the heat treatment is preferably performed to raise the temperature to a high temperature so that the amorphous or polycrystalline inorganic thin film 130 can be densified and crystallized.
  • the inorganic thin film 130 is made of the same composition as the substrate 100 or the substrate 100 is a silicon substrate and the inorganic thin film 130, such as the substrate 100 is a sapphire substrate and the inorganic thin film 130 is alumina. Even when the inorganic thin film 130 is of a material different from that of the substrate 100 as in the case of AlN, for example, when the heating is performed at about 1000 ° C., the inorganic thin film 130 is heat treated by heat treatment. As shown in FIG. 3 (d), the inorganic thin film 130 ′ crystallized in the same crystal structure as the substrate 100 is formed.
  • the interface between the crystallized inorganic thin film 130 ′ and the substrate 100 disappears. This is because direct contact with the substrate 100 during the high temperature heat treatment and solid phase epitaxy occurs in the inorganic thin film 130 to cause crystallization along the crystal direction of the substrate 100.
  • the solid phase epitaxy starts from the interface between the substrate 100 and the inorganic thin film 130, and when the inorganic thin film 130 is amorphous, the finally crystallized inorganic thin film 130 ′ becomes polycrystalline or fine polycrystalline. If the size is larger or most desirable, it will turn into a single crystal, such as the substrate 100.
  • This crystallization is preferably to occur throughout the inorganic thin film 130, in particular formed in the portion of the crystallized inorganic thin film 130 ', ie, the substrate 100 and subsequent processing over the integrated void space (C)
  • FIG. 6 is a view illustrating the crystallized inorganic thin film 130 ′ according to the present invention for better viewing.
  • the crystallized inorganic thin film 130 ′ includes a leg portion 130a contacting the substrate 100 and an upper surface portion 130b extending from the leg portion 130a and parallel to the substrate 100. have.
  • An empty space C integrated between the substrate 100 and the substrate 100 is defined by the crystallized inorganic thin film 130 ′.
  • There are a plurality of leg portions 130a and the upper surface portion 130b extends from the plurality of leg portions 130a and is formed continuously.
  • the area occupied by the empty space C is larger than the area occupied by the leg portion 130a.
  • the inorganic thin film 130 ′ is very important in the present invention because it defines the void space C integrated with the substrate 100 and serves as a seed layer and a support of the nitride semiconductor layer subsequently grown thereon. to be.
  • the substrate structure according to the present invention has a leg 130a and a leg in contact with the substrate 100 so that an empty space C integrated between the substrate 100 and the substrate 100 is defined.
  • An inorganic thin film 130 ′ including an upper surface portion 130b extending from the portion 130a and parallel to the substrate 100 and crystallized in the same crystal structure as the substrate 100 is included.
  • a substrate structure according to the present invention will be defined as CES (Cavity Engineered Substrate).
  • CES Chemical Engineered Substrate
  • the present invention relates to a semiconductor laminated structure using such a CES, a method of forming the same, and a method of manufacturing a nitride semiconductor.
  • the nitride semiconductor layer 150 is further formed on the crystallized inorganic thin film 130 ′.
  • the nitride semiconductor layer 150 may be formed in a multilayer structure including an appropriate buffer layer.
  • the nitride semiconductor layer 150 includes all nitride semiconductor materials such as Ga x Al y In z N (0 ⁇ x, y, z ⁇ 1), which is GaN, InN, AlN, or a combination thereof.
  • the band gap may be adjusted according to the material of the nitride semiconductor layer 150 to emit light in the ultraviolet, visible and infrared regions.
  • the nitride semiconductor layer 150 is not grown on the substrate 100, but the seeds are formed from the portion of the crystallized inorganic thin film 130 ′, particularly the upper surface 130b, above the integrated void C.
  • the parts grown therefrom are coalesced according to the growth conditions to finally form the nitride semiconductor layer 155 in the form of a thin film connected as shown in FIGS. 2F and 3F.
  • the nitride semiconductor layer 155 is grown not from the substrate 100 but from the portion of the crystallized inorganic thin film 130 'on the integrated empty space C, the nitride semiconductor layer 155 is grown in a completely different manner from the ELO method.
  • the semiconductor layer 155 is formed.
  • the nitride semiconductor is formed on the upper flat surface of the inorganic thin film 130 ', that is, the upper surface portion 130b.
  • the growth of the layer 150 starts to grow in the form of covering the leg portion 130a, that is, the upper portion of the hole shape.
  • the nitride semiconductor layer 150 started to grow in the upper surface portion 130b is formed in the nitride semiconductor layer 155 which is connected laterally and has fewer crystal defects.
  • the inorganic thin film 130 ′ crystallized according to the present invention can solve the stress by dividing the stress with the nitride semiconductor layer 155 growing thereon, thereby acting as a compliant layer, and the stress which can generate dislocations is eliminated. As it grows, it grows with high quality with small defect density.
  • the stress due to the physical difference between the substrate and the thin film becomes a driving force that is converted into elastic energy at the interface to generate dislocations.
  • the deformation is difficult. Instead, the stress is released as the dislocation is generated in the thin film.
  • the elastic energy at the interface becomes larger than the generated energy of the dislocation so that dislocations start to occur.
  • the inorganic thin film 130 ′ when the inorganic thin film 130 ′ is thinner than the nitride semiconductor layer 155, the potential thickness of the nitride semiconductor layer 155 is lowered because the critical thickness is larger.
  • the inorganic thin film 130 ′ when the inorganic thin film 130 ′ is thinner than the nitride semiconductor layer 155, it can be regarded that the roles of the substrate and the thin film are changed in a normal case, and the nitride semiconductor layer 155 grows in a state in which dislocations are generated less. Done. Therefore, since the nitride semiconductor layer 155 of high quality having a small defect density can be formed and the nitride semiconductor crystal defect density is reduced, the internal quantum efficiency can be increased when manufacturing the LED.
  • the semiconductor stack structure according to the present invention formed as described above has a single crystal substrate 100 heterogeneous with a nitride semiconductor and a crystallized inorganic thin film 130 ′. It includes. An integrated empty space C is defined between the substrate 100 and the inorganic thin film 130 ′.
  • the substrate structure also includes a nitride semiconductor layer 155 that is grown and coalesced from the crystallized inorganic thin film 130 'above the integrated void space C.
  • the integrated empty space C is a position where the hole type sacrificial layer pattern 110 is removed during the formation method. Since there is an integrated void space C, if there is a difference in coefficient of thermal expansion between the substrate 100 and the nitride semiconductor layer 155 formed thereon, the integrated void space C is locally stretched or compressed in the plane direction. Phosphorus deformation may occur and stress energy may be consumed. Accordingly, the thermal stress applied to the nitride semiconductor layer 155 may be reduced, and thus the warpage phenomenon of the substrate 100 may be reduced. This makes it possible to use a relatively thin thickness even if the substrate 100 has a large area.
  • the integrated empty space C may be controlled by adjusting the shape, size, and two-dimensional arrangement of the hole type sacrificial layer pattern, such as photolithography or nanoimprint when forming the hole type sacrificial layer pattern 110. Since it is formed in a controlled manner, the integrated void space C is not formed irregularly or randomly, but is formed in a controlled manner, and thus the reproducibility is good and the device uniformity is excellent.
  • nitride semiconductor layer 155 having excellent physical properties can be epitaxially grown, an optoelectronic device having high efficiency and high reliability can be realized.
  • high-output LD and LED may be implemented according to an increase in light extraction efficiency.
  • the integrated empty space C enables a structure in which the connection between the substrate 100 and the nitride semiconductor layer 155 is minimized. Since the substrate 100 and the nitride semiconductor layer 155 are physically separated to some extent, the stress generation is further suppressed, and naturally, during the cooling after the growth of the nitride semiconductor layer 155, or a large energy such as a laser is applied. It is possible to separate between the nitride semiconductor layer 155 and the substrate 100 as shown in Fig. 2 (g) and 3 (g) by a small physical force or impact without applying.
  • the area occupied by the empty space C is larger than the area occupied by the leg portion 130a. Therefore, it is easy to separate the nitride semiconductor layer 155 from the substrate 100 even without using laser lift-off. Since it is naturally separated or separated by a small force, the nitride semiconductor layer 155 can be separated without bending, cracking or breaking. Accordingly, the substrate 100 and the nitride semiconductor layer 155 are highly advantageous for the manufacture of applications requiring the separation of the substrate 100 such as a vertical LED or a horizontal LED, an LED transferred to any substrate, and the substrate 100 is easy to recycle.
  • the nitride semiconductor layer 155 is formed into a thick film to be separated from the substrate 100 or may be used as a free standing nitride semiconductor substrate, it is easy to manufacture a nitride semiconductor substrate as a homogeneous substrate for excellent nitride semiconductor growth.
  • the substrate 100 and the nitride semiconductor layer 155 are connected to each other by a non-linear point.
  • the part connected by dots is the leg part 130a of the inorganic thin film 130 ', Preferably it is a hollow pipe shape.
  • the preferred embodiment of the present invention uses the hole type sacrificial layer pattern 120 and the formation of the inorganic thin film 130 by ALD.
  • the final structure obtained by removing such a sacrificial layer pattern 120 has an integrated empty space C connected in series.
  • This integrated empty space C facilitates physical lift-off without using a laser.
  • FIG. 7 illustrates the bridge portion 130a connecting the nitride semiconductor layer 155 and the substrate 100, that is, the area of the pillar becomes smaller from (a) to (d) and with the nitride semiconductor layer 155 with a smaller force.
  • the figure shows that the substrate 100 can be separated.
  • the most preferred embodiment is to minimize the direct connection between the nitride semiconductor layer 155 and the substrate 100 such that the pillar structure is hollow, that is, a pipe shape such as (d).
  • a structure for supporting the nitride semiconductor layer 155 using the inorganic thin film 130 'having the pipe-shaped leg portion 130a having an empty inside is used.
  • the present invention it is possible to induce dislocations to be generated only in the upper portion of the leg 130a, that is, the hole, and unlike the PSS, it is possible to improve the crystal quality even when growing AlN.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

질화물 반도체층 성장시 질화물 반도체층이 받는 응력을 감소시키고 고품질의 질화물 반도체층을 형성할 수 있을 뿐만 아니라 기판과의 분리가 쉽도록 하는 기판 구조 및 그 형성방법, 그리고 이를 이용한 반도체 적층 구조 및 그 형성방법, 그리고 이를 이용한 질화물 반도체 제조방법을 제공한다. 본 발명에 따른 기판 구조는 질화물 반도체와 이종인 단결정 기판; 및 상기 기판과의 사이에 일체화된 빈 공간(cavity)이 정의되도록 상기 기판과 접촉하는 다리부 및 상기 다리부로부터 연장되어 상기 기판과 평행한 상면부를 포함하고 상기 기판과 같은 결정 구조로 결정화된 무기물 박막을 포함한다.

Description

기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
본 발명은 질화갈륨(GaN) 또는 갈륨과 다른 금속의 혼합 질화물로 된 반도체층 및 그 형성방법에 관한 것이다. 본 발명은 또한 이러한 층을 포함하는 전자 또는 광전자 소자(opto-electronic device), 질화물 반도체 기판 및 그 제조방법에 관한 것이다. 본 발명의 기술분야는 결정결함이 적은 고품질의 질화물 반도체층을 형성하기 위한 기판 구조 및 그 형성방법으로 넓게 정의될 수 있다.
질화갈륨과 같은 질화물 반도체 소자로는 LED가 대표적이다. LED 시장은 핸드폰 등 휴대형 통신기기나 소형가전제품의 키패드, 액정 디스플레이(LCD)의 백라이트 유닛(back light unit) 등에 사용되는 저출력 LED를 기반으로 성장하였다. 최근에는 인테리어 조명, 외부 조명, 자동차 내외장, 대형 LCD의 백라이트 유닛 등에 사용되는 고출력, 고효율 광원의 필요성이 대두되면서, LED 시장 또한 고출력 제품 중심으로 옮겨 가고 있다.
질화물 반도체를 이용하는 소자들에서, 질화물 반도체층의 성장을 위해 가장 빈번히 사용되는 기판은 사파이어, 실리콘 카바이드(SiC), 실리콘과 같은 “이종” 기판이다. 그런데, 이들 이종 기판 물질은 질화물과의 격자상수 불일치와 열팽창계수의 차이가 있기 때문에, 이종 기판에 성장시킨 질화물 반도체층은 전위(dislocation) 등의 결정결함을 다량으로 포함하고 있다. 이러한 결함은 LED 성능을 떨어뜨리는 주요인으로 작용한다.
사파이어 기판은 질화물 반도체층보다 열팽창계수가 크기 때문에 질화물 반도체층을 고온에서 성장시킨 후 냉각시키면 질화물 반도체층에 압축 응력이 걸린다. 실리콘 기판은 질화물 반도체층보다 열팽창계수가 작기 때문에 질화물 반도체층을 고온에서 성장시킨 후 냉각시키면 질화물 반도체층에 인장 응력이 걸린다. 이 때문에 기판의 휘어짐 현상이 나타나고, 기판 휘어짐을 억제하기 위해서 기판의 두께도 커져야 하는 문제점이 있다. 두꺼운 기판을 사용하는 것은 표면적인 현상을 감소하는 역할을 할 뿐, 박막의 응력 자체를 감소하는 기술이 아니다. 박막의 응력 자체를 감소시킬 수 있다면 얇은 기판을 사용할 수 있게 되어 유리하다. 또한, LED 제작 후 칩 분리를 위해서 기판을 100 ㎛ 정도 남기고 갈아내야 하는 실상을 볼 때 얇은 기판의 사용이 가능해진다면 LED 생산적 측면에서 큰 이득을 얻을 수 있다.
필요에 따라서는 이종 기판 상에 형성된 질화물 반도체층을 이종 기판으로부터 분리시켜야 할 경우가 있는데, 종래 기술로는 레이저 리프트 오프(laser lift off)가 제안되어 있다. 그러나, 레이저 리프트 오프법을 사용하는 경우에도, 사파이어 기판과 질화물 반도체간에 열팽창계수 차이 등의 원인으로 기판의 휘어짐이 발생하거나 반도체층이 손상되는 문제가 발생한다. 또한, 레이저 빔에 의한 충격에 의해 에피층에 크랙(crack) 등의 결함이 발생하기 쉽고, 나아가 에피층이 깨지기 쉬워 공정이 불안정하다. 레이저 리프트 오프법은 질화물 반도체의 열적 및 기계적 변형과 분해를 수반한다. 따라서, 이미 성장시킨 박막의 손실뿐만 아니라 에너지 측면에서도 효율적이지 못하다.
또한, LED에 있어서 가장 큰 문제점은 낮은 발광 효율이다. 일반적으로, 발광 효율은 빛의 생성 효율(내부양자효율)과, 소자 밖으로 방출되는 효율(외부광추출효율), 및 형광체에 의해 빛이 증폭되는 효율에 의하여 결정된다. LED의 고출력화를 위해서는 내부양자효율의 측면에서 활성층 특성을 향상시키는 방법이 중요하고, 실제 발생된 광의 외부광추출효율을 증가시키는 것도 중요하다.
사파이어 기판에 패턴을 형성한 PSS(patterned sapphire substrate)는 질화물 반도체층 성장시 발생되는 결함을 줄여 내부양자효율을 증가시킬 수 있고 내부 전반사를 줄여 외부광추출효율을 증가시킬 수 있는 것으로 알려져 있다.
도 1은 기존 PSS를 사용해서 질화물 반도체층을 성장시키는 경우를 설명하기 위한 도면이다.
도 1의 (a)를 참조하면, 기존 PSS(10)에서는 기판 바닥면에서 질화물 반도체층(20)의 성장이 시작되어 횡방향 과도성장(Epitaxial Lateral Overgrowth : ELO)에 의해 PSS 렌즈(15) 상부를 덮는 형태로 성장이 된다. 이에 따라 도 1의 (b)와 같이 전위가 발생된 영역 사이에 전위밀도가 낮은 영역이 형성되는 최종 질화물 반도체층(25) 구조를 얻을 수 있다.
질화물 반도체층이 GaN인 경우, GaN의 성장은 1100℃ 이하이다. 이 온도에서는 도 1의 (a)와 같이 비등방성이 강한 성장 모드에 따라 바닥면에서만 주로 GaN 성장이 일어나 (b)와 같이 ELO가 발생하는 영역에서는 전위밀도가 감소하므로 결정 품질이 개선될 수 있다.
그런데, 질화물 반도체층이 AlN인 경우에는 그렇지 못한 문제가 있다. AlN의 성장은 GaN보다 고온인 1300℃ 이상이다. 이 온도에서는 등방성이 강한 성장 모드를 가진다. 이에 따라 도 1의 (c)를 참조하면, PSS(10) 바닥면뿐만 아니라 렌즈(15) 표면에서도 AlN(30)이 활발하게 성장된다. 이에 따라, 바닥면을 다 채우기 전에 AlN 에피층이 병합(merge)될 확률이 매우 높아, 결국 도 1의 (d)에서와 같이 AlN 에피층(35) 내부에 보이드(40, void)가 생성된다. 이러한 보이드(40)는 결정 품질을 저하시킨다.
이와 같은 문제점으로 인해 AlN 에피층을 성장시키는 데에는 PSS를 적용하기 어려워 결정 품질이 열화되는 문제가 있다. 뿐만 아니라 GaN보다 성장 온도가 100℃ 이상 더 높기 때문에 열팽창계수 차이에 의한 응력 발생, 기판 휘어짐 등의 현상이 AlN 경우에 더 심각하게 나타난다.
따라서, 고신뢰성의 기판 분리 방법이나 고품질의 질화물 반도체 기판, 질화물 반도체 소자 또는 질화물 반도체층과 같은 질화물 반도체를 그 물질 종류에 관계없이 얻을 수 있는 방법이 요구된다.
본 발명이 해결하려는 과제는 질화물 반도체층 성장시 질화물 반도체층이 받는 응력을 감소시키고 고품질의 질화물 반도체층을 형성할 수 있을 뿐만 아니라 기판과의 분리가 쉽도록 하는 기판 구조 및 그 형성방법, 그리고 이를 이용한 반도체 적층 구조 및 그 형성방법, 그리고 이를 이용한 질화물 반도체 제조방법을 제공하는 것이다.
상기의 과제를 해결하기 위하여, 본 발명에 따른 기판 구조는 질화물 반도체와 이종인 단결정 기판; 및 상기 기판과의 사이에 일체화된 빈 공간(cavity)이 정의되도록 상기 기판과 접촉하는 다리부 및 상기 다리부로부터 연장되어 상기 기판과 평행한 상면부를 포함하고 상기 기판과 같은 결정 구조로 결정화된 무기물 박막을 포함한다.
상기 다리부는 속이 빈 파이프 모양일 수 있다. 바람직한 실시예에서, 상기 다리부는 복수개이고 상기 상면부는 복수개의 다리부로부터 연장되어 연속적으로 형성되어 있다. 상기 다리부가 차지하는 면적보다 상기 빈 공간이 차지하는 면적이 더 큰 것이 바람직하다.
본 발명에 따른 반도체 적층 구조는 이러한 기판 구조를 이용해, 상기 무기물 박막 상에 형성된 질화물 반도체층을 더 포함한다. 상기 질화물 반도체층은 2층 이상의 막이 될 수 있다. 상기 기판과 상기 질화물 반도체층의 열팽창계수가 달라도 상기 일체화된 빈 공간이 상기 질화물 반도체층에 의해 압축이 되거나 신장이 될 수 있으므로, 상기 질화물 반도체층에 걸리는 응력은 감소된다.
본 발명에 따른 기판 구조 형성방법에서는 질화물 반도체와 이종인 단결정 기판 상에 홀 타입(hole type) 희생층 패턴을 형성한 다음, 상기 희생층 패턴 상에 무기물 박막을 형성한다. 상기 기판과 무기물 박막으로 정의되는 일체화된 빈 공간이 형성되도록, 상기 무기물 박막이 형성된 상기 기판으로부터 상기 희생층 패턴을 제거한다. 이후, 상기 기판과 같은 결정 구조로 상기 무기물 박막을 결정화시킨다.
상기 희생층 패턴은 다양한 방법으로 형성할 수 있다. 상기 기판 상에 감광막을 도포한 후 사진식각 방법으로 형성하거나, 상기 기판 상에 나노임프린트용 수지를 도포한 후 나노임프린트 방법으로 형성할 수 있다.
상기 무기물 박막을 형성하는 단계는 상기 희생층 패턴이 변형되지 않는 온도 한도 내에서 수행하는 것이 바람직하다. 상기 무기물 박막을 형성하는 단계는 ALD에 의할 수 있다. 그리고, 상기 희생층 패턴을 제거하는 단계는 산소 분위기에서의 열처리 또는 유기 용매를 이용한 습식 제거일 수 있다. 상기 빈 공간은 상기 희생층 패턴이 제거되어 없어진 자리이다.
본 발명에 따른 반도체 적층 구조 형성방법에서는 이러한 기판 구조 형성방법을 수행한 후에, 또는 본 발명에 따른 기판 구조를 이용해, 상기 결정화된 무기물 박막 상에 질화물 반도체층을 형성하는 단계를 수행한다.
고품질의 질화물 반도체층, 이를 포함하는 소자나 기판을 제조하기 위한 바람직한 실시예에서, 본 발명에 따른 반도체 적층 구조 형성방법의 결과물, 또는 본 발명에 따른 반도체 적층 구조에서, 상기 기판과 상기 질화물 반도체층 사이를 분리시키는 단계를 수행함으로써 수직형 또는 수평형 LED, 임의의 기판에 전사 혹은 이전된 LED 또는 자유 기립(free-standing)의 질화물 반도체 기판과 같은 질화물 반도체를 제조할 수도 있다.
본 발명에 따른 기판 구조 및 그 형성방법, 반도체 적층체 및 그 형성방법, 그리고 질화물 반도체 제조방법을 이용하면 자외선 광검출기, 탄성 표면파 소자, LED, LD, 마이크로파 전자 소자 등을 제조할 수 있으며 그 소자를 이용한 모듈, 시스템 등으로 확장할 수 있다. 뿐만 아니라 자유 기립의 질화물 반도체 기판을 제조할 수도 있다. 기타 실시예의 구체적 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따르면, 기판 구조는 일체화된 빈 공간을 정의하는 무기물 박막을 포함하는데, 이 무기물 박막은 기판과의 접촉면을 최소화하면서 포함될 수 있다. 이러한 기판 구조에 질화물 반도체층을 형성하게 되면, 빈 공간의 존재로 인해 질화물 반도체층의 전체 응력이 감소된다. 따라서, 기판과 질화물 반도체층 사이의 열팽창계수 차이로 인해 질화물 반도체층에 응력이 발생되더라도 국부적인 응력 이완이 되고 이로 인한 기판 휘어짐 현상이 감소될 수 있다. 이에 따라, 대면적 기판에서도 상대적으로 얇은 기판을 사용하는 것이 가능해진다.
본 발명에 따른 반도체 적층 구조에서, 질화물 반도체층은 일체화된 빈 공간 위의 결정화된 무기물 박막 상에 형성된다. 결정화된 무기물 박막은 그 위에서 성장하는 질화물 반도체층과 응력을 나누어서 해소할 수 있어, 본 발명에 따르면 질화물 반도체층이 결함 밀도가 작은 고품질로 성장이 된다. 따라서, 결함 밀도가 작은 고품질의 질화물 반도체층을 형성할 수 있고 질화물 반도체 결정결함 밀도 감소로 내부양자효율을 증대시킬 수 있다. 등방성 성장 모드가 우세한 AlN의 경우에도 불규칙한 보이드 발생없이 고품질로 형성하는 것이 가능하다.
특히, 본 발명에 따른 기판 구조 및 반도체 적층 구조 형성방법에서, 홀 타입 희생층 패턴 형성시 사진식각 또는 나노임프린트와 같은 제어된 방법으로 형성하기 때문에 일체화된 빈 공간이 불규칙적이거나 무작위적으로 형성되는 것이 아니라 제어된 방법으로 형성되므로 재현성이 좋고 소자 균일도가 우수하다.
이와 같은 결과로, 우수한 물성을 갖는 질화물 반도체 에피층을 성장시킬 수 있으므로, 고효율, 고신뢰성을 가지는 광전자 소자를 구현할 수 있다.
특히 본 발명에 따른 기판 구조 및 반도체 적층 구조는 일체화된 빈 공간을 포함함에 따라, 기판과 질화물 반도체층간은 접촉이 적고 그 사이가 어느 정도 물리적으로 분리되어 있게 된다. 이에 따라, 질화물 반도체층 성장 후 냉각하는 과정에서 자연스럽게, 혹은 레이저와 같은 큰 에너지를 가하지 않고도 작은 물리적 힘이나 충격에 의해 질화물 반도체층과 기판 사이를 분리시킬 수 있다. 따라서, 레이저 리프트 오프를 사용하지 않더라도 기판으로부터 질화물 반도체층을 분리하는 것이 용이해져, 수직형 또는 수평형 LED, 임의의 기판에 전사 혹은 이전된 LED 또는 자유 기립의 질화물 반도체 기판 제조가 용이해져, 고품질의 질화물 반도체 제조가 가능해진다.
도 1은 기존 PSS를 사용해서 질화물 반도체층을 성장시키는 경우를 설명하기 위한 도면이다.
도 2는 본 발명에 따른 기판 구조와 반도체 적층 구조 및 그 형성방법들, 그리고 질화물 반도체 제조방법을 설명하기 위해 도시한 공정별 사시도이다.
도 3은 도 2의 각 단계별 Ⅲ-Ⅲ' 단면을 도시한다.
도 4와 도 5는 본 발명에 따른 방법들에서 홀 타입 희생층 패턴을 형성할 수 있는 다양한 방법들을 설명하기 위한 도면들이다.
도 6은 본 발명에 따른 결정화된 무기물 박막을 더 잘 보이기 위해 도시한 도면이다.
도 7은 본 발명에 따라 더 작은 힘으로 질화물 반도체층과 기판 분리가 가능한 것을 보여주는 도면이다.
이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 설명하고자 한다. 다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명에 따른 기판 구조와 반도체 적층 구조 및 그 형성방법들, 그리고 질화물 반도체 제조방법을 설명하기 위해 도시한 공정별 사시도이고, 도 3은 도 2의 각 단계별 Ⅲ-Ⅲ' 단면을 도시한다.
먼저 도 2의 (a)와 도 3의 (a)에 도시한 바와 같이, 질화물 반도체와 이종인 단결정 기판(100) 상에 홀 타입(hole type) 희생층 패턴(110)을 형성한다. 희생층 패턴(110)은 홀(H)을 갖도록 형성된다. 홀(H)은 기판(100) 바닥면을 노출시키는 개구부이다.
이와 같은 희생층 패턴(110)은 다양한 방법에 따라 형성될 수 있는데, 도 4와 도 5는 본 발명에 따른 방법들에서 홀 타입 희생층 패턴을 형성할 수 있는 다양한 방법들을 설명하기 위한 도면들이다.
먼저, 사진식각 방법(photo lithography)에 의할 수 있다. 예를 들어, 도 4의 (a)에서와 같이 기판(100) 상에 감광막(PR)을 도포한다. 감광막(PR)은 스핀 코팅(spin coating), 딥코팅(dip coating), 스프레이 코팅(spray coating), 용액 적하(dropping), 디스펜싱(dispensing)의 방법 중에서 선택하여 기판(100)에 도포될 수 있으며 코팅막의 균일성을 위해서는 스핀 코팅의 방법이 좋다.
그런 다음, 도 4의 (b)에서와 같이 적절한 차광 패턴(111)을 가진 포토마스크(112)를 이용해 감광막(PR)을 노광(E)한다. 차광 패턴(111) 이외의 영역을 투과한 광은 감광막(PR) 중의 일부를 노광하며, 노광된 부분(EA)이 생긴다. 이후 노광된 부분(EA)을 현상하여 제거하면 도 4의 (c)에서와 같이 홀(H)을 갖는 감광막 패턴(PR')을 남길 수 있다. 여기서 감광막(PR)은 노광된 부분이 제거되는 포지티브 타입인 것을 예로 들었으나, 노광된 부분이 제거되지 않는 네거티브 타입의 감광막도 이용될 수 있으며, 그럴 경우에는 포토마스크의 차광 패턴 위치 등이 변경되어 적용된다는 것을 당업자라면 알 수 있을 것이다.
차광 패턴(111)은 반도체 제조 공정의 설계 기술대로 규칙적인 개구부의 모양과 크기, 간격 등으로 제어하여 형성할 수 있으므로 이로부터 형성할 수 있는 감광막 패턴(PR')의 홀도 그 모양, 크기, 2 차원적인 배열을 조절할 수 있으며, 이러한 감광막 패턴(PR')을 홀 타입 희생층 패턴(110)으로 이용할 수 있다. 필요하다면 감광막 패턴(PR')의 모양을 변형시키기 위한 리플로우와 같은 추가의 공정을 더 수행할 수도 있다.
아니면, 홀 타입 희생층 패턴(110)은 나노임프린트(nano-imprint) 방법으로 형성할 수 있다. 도 5의 (a)를 참조하여 기판(100) 상에 나노임프린트용 수지(R)를 도포한다. 나노임프린트용 수지(R)도 스핀 코팅, 딥코팅, 스프레이 코팅, 용액 적하, 디스펜싱의 방법 중에서 선택하여 기판(100)에 도포될 수 있다. 적절한 요철 구조의 패턴(113)을 가진 나노임프린트 스탬프(114)를 준비한다. 나노임프린트 스탬프(114)는 통상의 제조 방법으로 제조된 실리콘 또는 석영 재질의 마스터 몰드일 수 있으며, 이 마스터 몰드를 복제한 유기물 몰드일 수도 있다.
그런 다음, 나노임프린트 스탬프(114)를 도 5의 (b)에서와 같이 나노임프린트용 수지(R) 상에 가압한다. 이로써, 나노임프린트 스탬프(114)의 패턴(113) 사이에 나노임프린트용 수지(R)가 충진된다. 가압와 동시에 가열을 하거나 자외선을 조사하거나 가열함과 동시에 자외선을 조사하면 나노임프린트용 수지(R)가 경화된다. 이후 나노임프린트 스탬프(114)를 분리해내면 도 5의 (c)에서와 같이 경화된 나노임프린트용 수지(R')가 기판(100) 상에 남게 되고, 이를 홀 타입 희생층 패턴(110)으로 이용할 수 있게 된다.
요철 구조의 패턴(113)은 홀을 형성하기 위해서는 기둥 모양을 가지도록 형성하며 나노임프린트 방법의 설계에 따라 규칙적인 모양과 크기, 간격 등으로 제어하여 형성할 수 있으므로 이로부터 형성할 수 있는 경화된 나노임프린트용 수지(R')의 홀 모양, 크기, 2 차원적인 배열도 조절할 수 있다. 필요하다면 추가의 가열 또는 자외선 조사 등을 통해 경화된 나노임프린트용 수지(R')의 모양을 변형시킬 수도 있다.
그 밖에도 요철구조의 패턴은 레이저 간섭 노광공정(Laser Interference Lithography) 등에 의해서 제작될 수도 있다. 레이저 간섭 노광공정은 2개 이상의 레이저 광원이 만들어내는 2차원 또는 3차원의 간섭 현상을 이용하여, 주기적인 패턴을 형성하는 방법으로서 1 ㎛ 이하의 미세한 패턴도 용이하게 구현할 수 있다는 것이 장점이다.
이와 같이 본 발명에 따르면 홀 타입 희생층 패턴(110)을 형성하는 방법이 비교적 간단하며, 기존에 PSS와 같은 기술에서 기판을 에칭하는 경우에 비하면 기판이 훼손되는 정도가 상대적으로 작고 공정을 단순화할 수 있다.
이렇게 다양한 홀 타입 희생층 패턴(110)이 형성되는 기판(100)은 사파이어, 실리콘, SiC, GaAs 기판 등 질화물 반도체층의 이종 에피 박막 성장에 이용되는 모든 이종 단결정 기판이 이용될 수 있으며, 바람직한 실시예에서는 사파이어 기판인 경우를 예로 들어 설명한다.
도 2의 (a) 및 도 3의 (a)에서와 같이 희생층 패턴(110)을 형성한 다음에는, 도 2의 (b)와 도 3의 (b)를 참조하여 희생층 패턴(110) 상에 무기물 박막(130)을 형성한다. 무기물 박막(130)은 후속적으로 기판(100)과의 사이에 일체화된 빈 공간을 정의하는 것으로, 무기물 박막(130)을 형성할 때에는 희생층 패턴(110)이 변형되지 않는 온도 한도 내에서 수행하는 것이 바람직하다. 무기물 박막(130)은 희생층 패턴(110)이 제거된 후 구조물이 본래의 형상이 안정적으로 유지될 수 있는 두께로 한다. 무기물 박막(130)을 형성하기 위한 공정은 원자층 증착(Atomic Layer Deposition : ALD), 습식 합성(wet synthesis), 금속 박막 형성 후 산화공정(metal deposition and oxidation), 스퍼터링 등 다양한 방법이 가능하며, 금속박막을 증착하는 과정에 질소를 기체나 플라즈마 상태로 공급하여 금속 질화물을 형성하는 것도 가능하다. 무기물 박막(130)은 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 이트리아(Y2O3)-지르코니아, 산화구리(CuO, Cu2O) 및 산화탄탈륨(Ta2O5), 질화알루미늄(AlN), 질화실리콘(Si3N4) 등 산화물이나 질화물 중 적어도 어느 하나일 수 있으며, 사파이어 기판을 이용하는 바람직한 실시예에서는 무기물 박막이 알루미나인 것이 바람직하다. 실리콘 기판을 이용하는 실시예에서는 무기물 박막이 AlN인 것이 바람직하다. 이러한 무기물 박막(130)의 조성, 강도 및 두께 중 적어도 어느 하나를 조절하면 후속적으로 이를 이용한 기판 구조 상에 형성되는 질화물 반도체층에 걸리는 응력을 조절할 수 있다. 무기물 박막(130)은 도시한 바와 같이 희생층 패턴(110)을 덮으면서 기판(100) 위로 전면적으로 형성된다.
실시예로서, 무기물 박막(130)을 ALD로 형성하게 되면 얇은 두께의 막을 매우 균일한 두께로 증착할 수 있어, 단면인 도 3의 (b)에 잘 보이는 바와 같이 무기물 박막(130)이 홀(H) 안을 채우지 않고 홀(H)의 내벽과 바닥을 도포하며 희생층 패턴(110)의 상면을 덮는 형상이 된다. 이와 같은 경우에, 기판(100)과 후속 공정에서 형성하는 질화물 반도체층을 연결하는 지지 구조로서의 무기물 박막 중 기판(100)에 대체로 수직인 부분을 가리키는 다리부는 홀(H)의 내벽과 바닥에 쌓인 무기물 박막의 부분으로, 파이프 모양이 된다. ALD 이외의 다른 방법에 의하거나, 아니면 ALD에 의하더라도 홀(H)의 직경이 매우 작은 경우에는 홀(H) 안이 무기물 박막(130)으로 모두 채워질 수도 있다. 이와 같은 경우에는, 다리부가 기둥 모양이 된다.
대체적으로 홀(H)의 직경은 2 ㎛ 이하임이 바람직한데, 이것은 ELO를 이용해 질화물 반도체층 형성시 홀(H) 윗부분을 잘 메우기 위함이다. 홀(H) 사이의 피치는 2 ㎛ 이상임이 바람직하다. 파이프나 기둥과 같은 다리부의 밀도를 최소화하려면 피치를 극대화하는 것이 바람직하다.
바람직한 실시예에서, 알루미나는 ALD와 같은 증착 방법으로 기판(100)과 희생층 패턴(110)의 모양을 따라 균일한 두께로 형성할 수 있다. 증착 방법 대신에 습식 용액을 이용한 습식 합성 방법도 가능하다. 습식 용액을 기판(100)과 홀 타입 희생층 패턴(110)의 모양을 따라 균일하게 코팅한 후 가열, 건조 혹은 화학 반응을 통해 알루미나를 합성할 수 있다. 예를 들어 알루미늄 클로라이드(AlCl3)와 같은 알루미늄 전구체 분말을 테트라클로로에틸렌(C2Cl4)과 같은 용매에 혼합한 후 홀 타입 희생층 패턴(110)이 형성된 기판(100)에 적용하여 코팅하고 산소 분위기에서 가열하여 반응시키면 알루미나 박막을 입힐 수 있다. 혹은 금속 Al 박막을 스퍼터링 등의 방법으로 증착한 후에 산화 공정을 수행하여 알루미나를 형성하기도 한다. 이러한 알루미나는 비정질 또는 미세한 입자의 다결정으로 이루어진 상태로 형성된다.
무기물 박막(130) 형성 후에는 도 2의 (c) 및 도 3의 (c)에서와 같이 기판(100)으로부터 희생층 패턴(110)을 선택적으로 제거하도록 한다. 희생층 패턴(110)은 도 4 및 도 5를 참조하여 설명한 바와 같이 감광막 혹은 나노임프린트용 수지와 같은 폴리머이므로 이를 쉽게 제거하는 방법은 가열이다. 자연발화점이 보통 600℃ 부근인 감광막은 열에 의해서 쉽게 제거될 수 있다. 그리고 산화 방식으로 더욱 쉽게 태워 제거하기 위해서는 산소를 포함하는 가스와의 화학 반응을 추가할 수 있다. 산소 분위기에서 고온으로 가열하면 흔히 애싱(ashing)이라고 부르는 열분해 공정에 의해 폴리머 성분을 쉽게 제거할 수 있는 것이다. 산소 분위기의 열처리가 적절하지 않은 경우, 예를 들어 기판(100)이 실리콘 기판이어서 산화물 생성이 우려되는 경우라면 유기 용매를 이용한 습식 제거를 이용할 수도 있다.
희생층 패턴(110)을 제거하고 나면, 도 2의 (c) 및 도 3의 (c)에 도시한 바와 같이 기판(100)과 무기물 박막(130)으로 정의되는 일체화된 빈 공간(C)을 형성할 수 있다. 무기물 박막(130)에 의해 정의되는 빈 공간(C)은 희생층 패턴(110)이 반전된 형상을 갖는다. 즉, 희생층 패턴(110)이 서로 이격된 복수개의 홀(H)을 갖도록 형성된 경우, 무기물 박막(130)은 그러한 복수개의 홀(H)을 통하여 기판(100)과 연결된다. 빈 공간(C)은 무기물 박막(130)이 기판(100)과 연결된 부분을 제외한 나머지 부분이며 홀(H)이 서로 이격되어 불연속적인 공간이라면, 빈 공간(C)은 서로 서로가 연통되는 하나로 일체화된 연속적인 공간이다. 빈 공간(C)이 서로 분리된 복수개의 불연속적인 공간인 것에 비해 일체화된 연속적인 공간일 때에 그 부피가 더 크다. 다시 말해, 연속적인 빈 공간(C)을 형성함에 따라 기판(100)과 그 위에 형성되는 구조물은 최소의 접촉 면적을 가질 수 있게 된다.
바로 형성된 상태(as-deposited)의 무기물 박막(130)은 보통 비정질이거나 매우 작은 입자로 이루어진 다결정을 갖는 것이 보통이다. 고온으로 온도를 올려 비정질 혹은 다결정 무기물 박막(130)을 치밀화하고 결정화할 수 있도록, 열처리를 진행하는 것이 바람직하다.
기판(100)이 사파이어 기판이고 무기물 박막(130)이 알루미나인 경우처럼 무기물 박막(130)이 기판(100)과 조성이 같은 물질인 경우나, 기판(100)이 실리콘 기판이고 무기물 박막(130)이 AlN인 경우처럼 무기물 박막(130)이 기판(100)과 조성이 다른 물질인 경우에도, 예를 들어 1000℃ 부근으로 가열을 하면 열처리에 의해 무기물 박막(130)은 도 2의 (d) 및 도 3의 (d)에서와 같이 기판(100)과 같은 결정 구조로 결정화된 무기물 박막(130')이 된다. 이에 따라 결정화된 무기물 박막(130')과 기판(100) 사이의 계면(도면에서는 점선으로 표시)은 사라지게 된다. 그 이유는 고온 열처리 동안 기판(100)과 직접 접촉하고 무기물 박막(130) 부분에서 고체상 에피성장(solid phase epitaxy)이 일어나서 기판(100)의 결정 방향을 따라 결정화가 일어나기 때문이다. 고체상 에피택시는 기판(100)과 무기물 박막(130) 사이의 계면에서부터 시작되어 무기물 박막(130)이 비정질로 이루어진 경우에는 최종적으로 결정화된 무기물 박막(130')은 다결정이 되거나, 미세한 다결정은 그 크기가 더 커지거나 가장 바람직한 경우에는 기판(100)과 같은 단결정으로 바뀌게 된다. 이러한 결정화는 무기물 박막(130) 전체에 걸쳐 일어나도록 함이 바람직하며, 특히 일체화된 빈 공간(C) 위의 결정화된 무기물 박막(130') 부분, 다시 말해, 기판(100)과 후속 공정에서 형성하는 질화물 반도체층을 연결하는 지지 구조로서의 무기물 박막 (130')중 기판(100)에 대체로 평행한 부분을 가리키는 상면부는 추후 질화물 반도체 에피층 성장시 씨앗 부분으로 작용을 하게 되므로 반드시 결정화가 되어 있는 것이 바람직하다.
도 6은 본 발명에 따른 결정화된 무기물 박막(130')을 더 잘 보이기 위해 도시한 도면이다. 도 6을 참조하면 결정화된 무기물 박막(130')은 기판(100)과 접촉하는 다리부(130a) 및 다리부(130a)로부터 연장되어 기판(100)과 평행한 상면부(130b)를 포함하고 있다. 결정화된 무기물 박막(130')에 의해 기판(100)과의 사이에 일체화된 빈 공간(C)이 정의된다. 다리부(130a)는 복수개이고 상면부(130b)는 복수개의 다리부(130a)로부터 연장되어 연속적으로 형성되어 있다. 바람직한 실시예에서, 다리부(130a)가 차지하는 면적보다 빈 공간(C)이 차지하는 면적이 더 크다. 무기물 박막(130')은 기판(100)과의 사이에 일체화된 빈 공간(C)을 정의하면서, 후속적으로 그 위에 성장되는 질화물 반도체층의 씨앗층 및 지지부 역할을 하므로 본 발명에서 매우 중요한 구성이다.
이상 설명한 것과 같이, 본 발명에 따른 기판 구조는 기판(100)과, 기판(100)과의 사이에 일체화된 빈 공간(C)이 정의되도록 기판(100)과 접촉하는 다리부(130a) 및 다리부(130a)로부터 연장되어 기판(100)과 평행한 상면부(130b)를 포함하고 기판(100)과 같은 결정 구조로 결정화된 무기물 박막(130')을 포함한다.
기존의 PSS와 대비하여 본 발명에 따른 이러한 기판 구조는 CES(Cavity Engineered Substrate)라고 정의하기로 한다. 다음에 설명하는 공정서부터는 이러한 CES를 이용한 반도체 적층 구조와 그 형성방법, 그리고 질화물 반도체 제조방법에 관한 것이다.
계속하여, 도 2의 (e) 및 도 3의 (e)에서와 같이 결정화된 무기물 박막(130') 위로 질화물 반도체층(150)을 더 형성한다. 질화물 반도체층(150)은 적절한 버퍼층을 포함하여 다층 구조로 형성될 수 있다. 질화물 반도체층(150)은 GaN, InN, AlN 또는 이들의 조합인 GaxAlyInzN(0<x,y,z<1) 등의 모든 질화물 반도체 물질을 포함한다. 질화물 반도체층(150) 물질 종류에 따라 밴드갭 조절이 되어 자외선, 가시광선, 적외선 영역의 빛을 방출하도록 할 수 있다. 이 때, 질화물 반도체층(150)은 기판(100) 상에서부터 성장하는 것이 아니라 일체화된 빈 공간(C) 위의 결정화된 무기물 박막(130') 부분, 특히 그 중에서도 상면부(130b)에서부터 씨앗이 성장하고, 성장 조건에 따라 그곳에서부터 성장된 부분들이 합체되면서 최종적으로는 도 2의 (f) 및 도 3의 (f)에서와 같이 연결된 박막 형태의 질화물 반도체층(155)을 이루게 된다. 이와 같이 본 발명에서는 질화물 반도체층(155)이 기판(100)에서부터가 아니라 일체화된 빈 공간(C) 위의 결정화된 무기물 박막(130') 부분에서부터 성장하는 것이므로 ELO 방법과는 전혀 다른 방식으로 질화물 반도체층(155)이 형성된다.
이와 같이 본 발명에 따른 CES에서의 결정 성장은 도 3의 (e) 및 (f)를 참조하면 확실히 알 수 있는데, 무기물 박막(130')의 상부 평탄면, 즉 상면부(130b)에서 질화물 반도체층(150)의 성장이 시작되어 다리부(130a), 즉 홀 형태의 윗부분을 덮는 형태로 성장이 된다. 상면부(130b)에서 성장이 시작된 질화물 반도체층(150)은 횡방향으로 연결되어 결정결함이 적은 질화물 반도체층(155)으로 형성된다.
본 발명에 따라 결정화된 무기물 박막(130')은 그 위에서 성장하는 질화물 반도체층(155)과 응력을 나누어서 해소할 수 있기에 compliant layer의 역할을 할 수 있게 되고, 전위를 발생시킬 수 있는 응력이 해소되면서 성장하기 때문에 결함 밀도가 작은 고품질로 성장이 된다.
기판과 박막의 물리적 차이에 의한 응력은 계면에서 탄성에너지로 변환되어 전위를 생성하는 구동력(driving force)이 된다. 보통의 경우는 기판의 두께가 박막에 비해 상당히 두껍기 때문에 변형이 어렵고, 대신 박막에 전위가 생성되면서 응력이 해소된다. 이 때, 임계 두께(critical thickness)라는 일정 두께 이상의 박막이 성장될 때 계면에서의 탄성에너지가 전위의 생성에너지보다 커져서 전위가 발생하기 시작한다.
하지만 본 발명의 경우에는 무기물 박막(130')이 질화물 반도체층(155)보다 얇은 경우에는 임계 두께가 더욱 크기 때문에 질화물 반도체층(155)의 전위 발생이 저하된다. 이와 같이 무기물 박막(130')이 질화물 반도체층(155)보다 충분히 얇다면 보통의 경우의 기판과 박막의 역할이 바뀌었다고 볼 수 있고, 질화물 반도체층(155)은 전위가 적게 발생하는 상태로 성장하게 된다. 따라서, 결함 밀도가 작은 고품질의 질화물 반도체층(155)을 형성할 수 있고 질화물 반도체 결정결함 밀도가 감소하기 때문에 LED로 제조시 내부양자효율을 증대시킬 수 있다.
이와 같은 방법으로 형성한 본 발명에 따른 반도체 적층 구조는 도 2의 (f) 및 도 3의 (f)에서 보는 바와 같이, 질화물 반도체와 이종인 단결정 기판(100)과 결정화된 무기물 박막(130')을 포함한다. 기판(100)과 무기물 박막(130') 사이는 일체화된 빈 공간(C)이 정의되어 있다. 기판 구조는 또한 일체화된 빈 공간(C) 위의 결정화된 무기물 박막(130') 상에서부터 성장하여 합체된 질화물 반도체층(155)을 포함한다.
일체화된 빈 공간(C)은 형성방법 중에 홀 타입 희생층 패턴(110)이 제거되어 없어진 자리이다. 일체화된 빈 공간(C)이 존재하므로 기판(100)과 그 위에 형성하는 질화물 반도체층(155) 사이의 열팽창계수 차이가 있다면 일체화된 빈 공간(C)이 면 방향으로 늘어나거나 압축되는 형태로 국부적인 변형을 일으켜 응력 에너지를 소모시킬 수 있다. 이에 따라 질화물 반도체층(155)에 걸리는 열응력을 감소시킬 수 있고, 따라서 기판(100) 휘어짐 현상을 줄일 수 있다. 이에 따라, 기판(100)이 대면적이라도 상대적으로 얇은 두께를 사용하는 것이 가능해진다.
특히, 이러한 일체화된 빈 공간(C)은 홀 타입 희생층 패턴의 모양, 크기, 2차원 배열 등을 조절하여 제어할 수 있으며, 홀 타입 희생층 패턴(110) 형성시 사진식각 또는 나노임프린트와 같은 제어된 방법으로 형성하기 때문에 일체화된 빈 공간(C)이 불규칙적이거나 무작위적으로 형성되는 것이 아니라 제어된 방법으로 형성되므로 재현성이 좋고 소자 균일도가 우수하다.
이와 같은 결과로, 우수한 물성을 갖는 질화물 반도체층(155)을 에피 성장시킬 수 있으므로, 고효율, 고신뢰성을 가지는 광전자 소자를 구현할 수 있다. 또한, 광 추출 효율 증가에 따른 고출력 LD 및 LED가 구현될 수 있다.
한편, 일체화된 빈 공간(C)은 기판(100)과 질화물 반도체층(155) 사이의 연결을 최소화한 구조가 가능하게 한다. 기판(100)과 질화물 반도체층(155)은 어느 정도 물리적으로 분리되어 있는 것이므로 응력 발생은 더욱 억제된 상태이고, 질화물 반도체층(155) 성장 후 냉각하는 과정에서 자연스럽게, 혹은 레이저와 같은 큰 에너지를 가하지 않고도 작은 물리적 힘이나 충격에 의해 도 2의 (g) 및 도 3의 (g)와 같이 질화물 반도체층(155)과 기판(100) 사이를 분리시킬 수 있다.
특히 바람직한 실시예에서, 다리부(130a)가 차지하는 면적보다 빈 공간(C)이 차지하는 면적이 더 크다. 따라서, 레이저 리프트 오프를 사용하지 않더라도 기판(100)으로부터 질화물 반도체층(155)을 분리하는 것이 용이해진다. 자연적으로 분리되거나 작은 힘으로도 분리가 되므로, 질화물 반도체층(155)이 휘어지거나 크랙이 발생하거나 깨지는 일이 없이 분리할 수 있다. 따라서, 기판(100)과 질화물 반도체층(155)의 분리가 필요한 응용 분야, 예컨대 수직형 LED 또는 수평형 LED, 임의의 기판에 이전된 LED 제조에 매우 유리하고 기판(100)을 재활용하기 쉽다. 뿐만 아니라 질화물 반도체층(155)을 후막으로 형성하여 기판(100)과 분리하게 되면 또는 자유 기립의 질화물 반도체 기판으로도 활용할 수 있으므로 우수한 질화물 반도체 성장을 위한 동종 기판으로서의 질화물 반도체 기판 제조가 용이해진다.
이상 설명한 바와 같이, 본 발명에서는 질화물 반도체층(155)과 기판(100) 사이의 연결 부분을 최소화하기 위하여, 선이 아닌 점으로 기판(100)과 질화물 반도체층(155)을 연결한다. 점으로 연결된 부분은 바로 무기물 박막(130')의 다리부(130a)로, 바람직하게는 속이 빈 파이프 모양이다. 이러한 파이프 모양의 다리부(130a) 형성을 위해, 본 발명의 바람직한 실시예에서는 홀 타입 희생층 패턴(120)과 ALD에 의한 무기물 박막(130) 형성을 이용한다. 그러한 희생층 패턴(120)을 제거하여 얻어진 최종 구조물은 연속으로 연결된 일체화된 빈 공간(C)을 갖게 된다.
이렇게 일체화된 빈 공간(C)으로 인하여 레이저를 사용하지 않는 물리적인 리프트 오프가 수월해진다.
도 7은 질화물 반도체층(155)과 기판(100)을 연결하는 다리부(130a), 즉 기둥의 면적이 (a)에서 (d)로 갈수록 작아지면서 더 작은 힘으로 질화물 반도체층(155)과 기판(100) 분리가 가능한 것을 보여주는 도면이다. 본 발명에 따라 가장 바람직한 실시예는 이러한 기둥 구조이되 속이 빈, 즉 (d)와 같은 파이프 모양이 되도록 하여 질화물 반도체층(155)과 기판(100)간의 직접적인 연결을 최소화하는 것이다. 이와 같이 본 발명에서는 내부가 비어있는 파이프 모양의 다리부(130a)를 갖는 무기물 박막(130')을 이용해 질화물 반도체층(155)을 지지하는 구조를 이용한다.
본 발명에 따르면, 다리부(130a), 즉 홀의 상부에서만 전위가 생성되도록 유도할 수 있고, PSS와는 다르게 AlN을 성장시키는 경우에도 결정 품질을 우수하게 할 수 있다. 뿐만 아니라, 스트레스를 흡수할 수 있는 일체화된 빈 공간(C)의 특성을 이용하여 열팽창계수 차이에 의한 휘어짐을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (12)

  1. 질화물 반도체와 이종인 단결정 기판; 및
    상기 기판과의 사이에 일체화된 빈 공간(cavity)이 정의되도록 상기 기판과 접촉하는 다리부 및 상기 다리부로부터 연장되어 상기 기판과 평행한 상면부를 포함하고 상기 기판과 같은 결정 구조로 결정화된 무기물 박막을 포함하는 기판 구조.
  2. 제1항에 있어서, 상기 다리부는 속이 빈 파이프 모양인 것을 특징으로 하는 기판 구조.
  3. 제1항에 있어서, 상기 다리부는 복수개이고 상기 상면부는 복수개의 다리부로부터 연장되어 연속적으로 형성되어 있는 것을 특징으로 하는 기판 구조.
  4. 제3항에 있어서, 상기 다리부가 차지하는 면적보다 상기 빈 공간이 차지하는 면적이 더 큰 것을 특징으로 하는 기판 구조.
  5. 질화물 반도체와 이종인 단결정 기판;
    상기 기판과의 사이에 일체화된 빈 공간(cavity)이 정의되도록 상기 기판과 접촉하는 다리부 및 상기 다리부로부터 연장되어 상기 기판과 평행한 상면부를 포함하고 상기 기판과 같은 결정 구조로 결정화된 무기물 박막; 및
    상기 무기물 박막 상에 형성된 질화물 반도체층을 포함하는 반도체 적층 구조.
  6. 제5항에 있어서, 상기 질화물 반도체층은 상기 일체화된 빈 공간 위의 결정화된 무기물 박막 상에서부터 성장하여 합체된 것임을 특징으로 하는 반도체 적층 구조.
  7. 질화물 반도체와 이종인 단결정 기판 상에 홀 타입 희생층 패턴을 형성하는 단계;
    상기 희생층 패턴 상에 무기물 박막을 형성하는 단계;
    상기 기판과 무기물 박막으로 정의되는 일체화된 빈 공간(cavity)이 형성되도록, 상기 무기물 박막이 형성된 상기 기판으로부터 상기 희생층 패턴을 제거하는 단계; 및
    상기 기판과 같은 결정 구조로 상기 무기물 박막을 결정화시키는 단계를 포함하는 기판 구조 형성방법.
  8. 제7항에 있어서, 상기 무기물 박막을 형성하는 단계는 ALD에 의하는 것을 특징으로 하는 기판 구조 형성방법.
  9. 제7항에 있어서, 상기 희생층 패턴을 제거하는 단계는 산소 분위기에서의 열처리 또는 유기 용매를 이용한 습식 제거인 것을 특징으로 하는 기판 구조 형성방법.
  10. 제7항에 있어서, 상기 희생층 패턴을 제거하는 단계는 산소 분위기에서의 열처리로 수행하고, 상기 무기물 박막을 결정화시키는 단계는 그보다 온도가 높은 열처리로 수행하는 것을 특징으로 하는 기판 구조 형성방법.
  11. 질화물 반도체와 이종인 단결정 기판 상에 홀 타입 희생층 패턴을 형성하는 단계;
    상기 희생층 패턴 상에 무기물 박막을 형성하는 단계;
    상기 기판과 무기물 박막으로 정의되는 일체화된 빈 공간(cavity)이 형성되도록, 상기 무기물 박막이 형성된 상기 기판으로부터 상기 희생층 패턴을 제거하는 단계;
    상기 기판과 같은 결정 구조로 상기 무기물 박막을 결정화시키는 단계; 및
    상기 빈 공간 위의 상기 결정화된 무기물 박막 상에 질화물 반도체층을 성장시키는 단계를 포함하는 반도체 적층 구조 형성방법.
  12. 질화물 반도체와 이종인 단결정 기판 상에 홀 타입 희생층 패턴을 형성하는 단계;
    상기 희생층 패턴 상에 무기물 박막을 형성하는 단계;
    상기 기판과 무기물 박막으로 정의되는 일체화된 빈 공간(cavity)이 형성되도록, 상기 무기물 박막이 형성된 상기 기판으로부터 상기 희생층 패턴을 제거하는 단계;
    상기 기판과 같은 결정 구조로 상기 무기물 박막을 결정화시키는 단계;
    상기 빈 공간 위의 상기 결정화된 무기물 박막 상에 질화물 반도체층을 성장시키는 단계; 및
    상기 기판과 상기 질화물 반도체층 사이를 분리시키는 단계를 더 포함하는 질화물 반도체 제조방법.
PCT/KR2015/006263 2014-07-14 2015-06-19 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법 WO2016010270A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112015003258.4T DE112015003258T5 (de) 2014-07-14 2015-06-19 Substratstruktur, Verfahren zum Bilden derselben und Verfahren zur Herstellung eines Nitridhalbleiters unter Verwendung derselben
CN201580048455.3A CN106688112B (zh) 2014-07-14 2015-06-19 衬底结构、其形成方法以及使用其制造氮化物半导体的方法
US15/326,256 US10355169B2 (en) 2014-07-14 2015-06-19 Substrate structure, method for forming same, and method for manufacturing nitride semiconductor using same
JP2017523745A JP6745799B2 (ja) 2014-07-14 2015-06-19 基板構造及びその形成方法、並びにこれを用いた窒化物半導体の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0088372 2014-07-14
KR1020140088372A KR102232265B1 (ko) 2014-07-14 2014-07-14 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법

Publications (1)

Publication Number Publication Date
WO2016010270A1 true WO2016010270A1 (ko) 2016-01-21

Family

ID=55078715

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/006263 WO2016010270A1 (ko) 2014-07-14 2015-06-19 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법

Country Status (6)

Country Link
US (1) US10355169B2 (ko)
JP (1) JP6745799B2 (ko)
KR (1) KR102232265B1 (ko)
CN (1) CN106688112B (ko)
DE (1) DE112015003258T5 (ko)
WO (1) WO2016010270A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10458041B2 (en) * 2015-03-23 2019-10-29 Tdk Corporation Alumina substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102232265B1 (ko) * 2014-07-14 2021-03-25 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
KR102230458B1 (ko) * 2018-11-30 2021-03-23 한국산업기술대학교산학협력단 다이아몬드 기판 제조 방법
CN111628053B (zh) * 2019-02-27 2021-11-16 錼创显示科技股份有限公司 微型发光二极管载板
KR20210075729A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 마이크로 led 정렬 방법 및 이를 적용한 마이크로 led 디스플레이 제조 방법
KR20210102739A (ko) 2020-02-12 2021-08-20 삼성전자주식회사 Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118294A (ja) * 2000-04-24 2002-04-19 Nichia Chem Ind Ltd フリップチップ型発光ダイオード及び製造方法
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR20120118778A (ko) * 2011-04-19 2012-10-29 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
KR20120129439A (ko) * 2011-05-20 2012-11-28 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
US20140159065A1 (en) * 2012-12-11 2014-06-12 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (fr) 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
JP3589200B2 (ja) 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
MY128644A (en) 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
JP2002200599A (ja) * 2000-10-30 2002-07-16 Sony Corp 三次元構造体の作製方法
KR102232265B1 (ko) * 2014-07-14 2021-03-25 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118294A (ja) * 2000-04-24 2002-04-19 Nichia Chem Ind Ltd フリップチップ型発光ダイオード及び製造方法
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR20120118778A (ko) * 2011-04-19 2012-10-29 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
KR20120129439A (ko) * 2011-05-20 2012-11-28 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
US20140159065A1 (en) * 2012-12-11 2014-06-12 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10458041B2 (en) * 2015-03-23 2019-10-29 Tdk Corporation Alumina substrate

Also Published As

Publication number Publication date
CN106688112A (zh) 2017-05-17
KR102232265B1 (ko) 2021-03-25
JP2017521878A (ja) 2017-08-03
JP6745799B2 (ja) 2020-08-26
CN106688112B (zh) 2019-10-22
US20170213938A1 (en) 2017-07-27
DE112015003258T5 (de) 2017-04-13
US10355169B2 (en) 2019-07-16
KR20160008339A (ko) 2016-01-22

Similar Documents

Publication Publication Date Title
WO2016010270A1 (ko) 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
WO2012161451A9 (ko) 반도체 박막 구조 및 그 형성 방법
WO2012093758A1 (ko) 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
WO2016010323A1 (ko) 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
WO2010143778A1 (ko) 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US11450737B2 (en) Nanorod production method and nanorod produced thereby
JP2009102218A (ja) 化合物半導体基板の製造方法
KR100705225B1 (ko) 수직형 발광소자의 제조방법
CN102439695A (zh) 应变材料层的松弛和转移
CN109599468B (zh) 超宽禁带氮化铝材料外延片及其制备方法
US8779468B2 (en) Nitride semiconductor structure
JP2001274093A (ja) 半導体基材及びその製造方法
KR20140073646A (ko) 단결정 질화갈륨 기판 및 그 제조 방법
WO2020111790A1 (ko) 다이아몬드 기판 제조 방법
WO2012060600A2 (ko) 기판과 분할기구, 성장박막 및 성장, 분리, 가열방법, 에피웨이퍼, 발광다이오드
KR101557083B1 (ko) 반도체 적층 구조 및 그 형성 방법
KR100771227B1 (ko) 유전체 ｄｂｒ을 구비한 질화물계 발광소자 및 이의제조방법
KR20070115209A (ko) 실리콘 웨이퍼 상에 ＧａＮ 박막을 형성하는 방법
JP2013256440A (ja) 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
KR20100061062A (ko) 질화물 단결정 박막의 성장 방법 및 이를 이용한 질화물 반도체 발광소자의 제조 방법
WO2010064837A2 (ko) 3족 질화물 반도체 발광소자의 제조방법
KR101590475B1 (ko) 반도체 적층 구조 및 그 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15821393

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017523745

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15326256

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015003258

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15821393

Country of ref document: EP

Kind code of ref document: A1