WO2010064837A2 - 3족 질화물 반도체 발광소자의 제조방법 - Google Patents

3족 질화물 반도체 발광소자의 제조방법 Download PDF

Info

Publication number
WO2010064837A2
WO2010064837A2 PCT/KR2009/007139 KR2009007139W WO2010064837A2 WO 2010064837 A2 WO2010064837 A2 WO 2010064837A2 KR 2009007139 W KR2009007139 W KR 2009007139W WO 2010064837 A2 WO2010064837 A2 WO 2010064837A2
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
defect
group iii
layer
emitting device
Prior art date
Application number
PCT/KR2009/007139
Other languages
English (en)
French (fr)
Other versions
WO2010064837A3 (ko
Inventor
이재완
김문덕
오재응
Original Assignee
우리엘에스티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우리엘에스티 주식회사 filed Critical 우리엘에스티 주식회사
Publication of WO2010064837A2 publication Critical patent/WO2010064837A2/ko
Publication of WO2010064837A3 publication Critical patent/WO2010064837A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Definitions

  • the present disclosure generally relates to a method for manufacturing a group III nitride semiconductor light emitting device.
  • the optical density of the light emitting device is minimized by minimizing defect density in the group III nitride semiconductor layer.
  • the present invention relates to a method for manufacturing a group III nitride semiconductor light emitting device capable of improving characteristics.
  • the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It means a light emitting device such as a light emitting diode including a.
  • Group III nitride semiconductors such as gallium nitride (GaN) and aluminum nitride (AlN) have excellent thermal stability and have a direct transition energy band structure. I am getting it.
  • blue and green light emitting devices using GaN have been utilized in various applications such as large-screen natural color flat panel display devices, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications.
  • group III nitride semiconductors especially gallium nitride (GaN)
  • GaN gallium nitride
  • Sapphire (Al 2 O 3) substrates and silicon (Si) single crystal substrates are mainly used as heterologous substrates.
  • Such defects in the Group III nitride semiconductor layer are transferred to the Group III nitride semiconductor layers sequentially stacked through subsequent processes, thereby degrading the optical and electrical characteristics of the entire device.
  • a method of minimizing lattice mismatch between the substrate and the group III nitride semiconductor layer has been proposed by forming a buffer layer more than a predetermined thickness before growing the group III nitride semiconductor layer on the substrate.
  • AlN, Al1-xGaxN, or the like may be used as the buffer layer.
  • a method of preparing a substrate comprising: preparing a substrate; Providing a first buffer layer on the substrate; Providing a defect healing metal layer on the first buffer layer; And melting the defect-healing metal layer and moving the defect-healing metal layer to a defect site formed in the first buffer layer.
  • FIG. 1 is a flowchart illustrating an example of a method of manufacturing a group III nitride semiconductor light emitting device according to the present disclosure
  • 2 to 4 is a view showing a manufacturing process of a group III nitride semiconductor light emitting device according to the present disclosure
  • FIG. 5 is a view illustrating a process added to a process of manufacturing a group III nitride semiconductor light emitting device according to FIGS. 2 to 4;
  • FIG. 6 is a photograph showing an upper surface of the first buffer layer according to FIG. 2;
  • FIG. 7 is a photograph showing a top surface of the second buffer layer according to FIG. 5.
  • FIGS. 2 to 4 are views illustrating a manufacturing process of the group III nitride semiconductor light emitting device according to the present disclosure.
  • a substrate is prepared (S101), and a first buffer layer 102 is formed on the substrate 101 (S102).
  • the first buffer layer 102 may be formed of a material included in a general formula of In (x) Al (y) Ga (1-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1), and may include a substrate ( 101 may be a silicon (Si) single crystal substrate or a sapphire (Al 2 O 3 ) substrate.
  • the defect healing metal layer 103 is formed in the first buffer layer 102 having a high dislocation defect density (S103).
  • the defect healing metal layer 103 may be formed through physical vapor deposition or chemical vapor deposition.
  • molecular beam epitaxy or atomic layer epitaxy may be used as physical vapor deposition.
  • Group 3 metal elements such as Al, Ga, and In may be formed on the first buffer layer 102. It is deposited directly on to form a defect healing metal layer (103).
  • TMA TriMethylAluminum: ((CH 3 ) 3 Al), TMG (precursor) of Group 3 metal elements
  • TMA TriMethylAluminum: ((CH 3 ) 3 Al)
  • TMG precursor of Group 3 metal elements
  • TMI Trimethylindium: ((CH 3 ) 3 In) is adsorbed on the first buffer layer 102 and then supplied with a reducing gas on the first buffer layer 102
  • the defect-healing metal layer 103 made of any one of Al, Ga, and In can be formed on the substrate.
  • the thickness of the defect healing metal layer 103 may be adjusted according to the size of the defect formed in the first buffer layer 102.
  • the defect healing metal layer 103 made of a Group 3 metal element is melted in the first buffer layer 102, and the molten defect healing metal layer 103 is formed in the first buffer layer 102. Will be moved to the defect (102a) site formed.
  • the defect healing metal layer 103 may be melted by the heat applied to the substrate 101 (S104). In this case, the defect healing metal layer 103 is melted by conduction.
  • heat may be directly applied to the defect healing metal layer 103 by a radiation method.
  • defect healing metal layer 103 may be formed of a Group 3 metal element.
  • the molten defect healing metal layer 103 is divided into a metal cluster 103a, and the divided metal cluster 103a is moved to a defect 102a portion of the first buffer layer 102. It may be located (S105).
  • the principle of the cleaved defect healing metal layer 103 that is, the metal cluster 103a, moves to the portion where the defect 102a of the first buffer layer 102 exists.
  • the portion where the defect 102a is present on the surface of the first buffer layer 102 has a relatively low surface energy state compared to the portion where the defect is not present.
  • the thermal energy applied to the substrate 101 causes the metal cluster 103a having the high energy state to move to the site where the defect 102a having the relatively low energy state exists in order to be thermodynamically stabilized. .
  • the substrate 101 is preferably heated to a temperature corresponding to the melting point of the defect healing metal layer 103.
  • FIG. 5 is a view illustrating a process added to the manufacturing process of the group III nitride semiconductor light emitting device according to FIGS. 2 to 4, wherein the defect 102a of the first buffer layer 102 is formed by the cleaved defect healing metal layer 103.
  • the method further includes a step S106 of providing the second buffer layer 104 in the first buffer layer 102 in the healed state.
  • the second buffer layer 104 may be formed of the same material as the first buffer layer 102, and specifically, In (x) Al (y) Ga (1-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ It may be formed of a material contained in the general formula of 1).
  • the second buffer layer 104 formed on the first buffer layer 102 may be grown while the density of the defect 102a is minimized.
  • both the first and second buffer layers 102 and 104 or the second buffer layer 104 are formed of GaN
  • GaN crystals having a minimum defect density are obtained by removing the substrate 101 after formation of the second buffer layer 104. It may be used as a substrate of the GaN-based semiconductor light emitting device.
  • a plurality of semiconductor layers including a group III nitride semiconductor may be stacked on the second buffer layer 104, and the plurality of semiconductor layers are lattice compared to the first buffer layer 102 including the defect-healing metal layer 103. Since the constant is grown in the more uniform second buffer layer 104, the defect density of the plurality of semiconductor layers can be further reduced.
  • the plurality of semiconductor layers may be provided as an active layer interposed between the n-type semiconductor layer, the p-type semiconductor layer, the n-type semiconductor layer and the p-type semiconductor layer to generate light by recombination of electrons and holes.
  • a process of providing the second buffer layer 104 may be omitted, and a plurality of semiconductor layers may be grown in the first buffer layer 102 formed by the process of FIG. 4.
  • the defect density of the plurality of semiconductor layers grown is higher than the defect density of the plurality of semiconductor layers grown in the second buffer layer 104. Will be large.
  • the substrate 101 is a silicon single crystal substrate in the (111) direction
  • the first buffer layer 102 is formed of AlN having a thickness of 250 nm. This was used.
  • the substrate 101 and the defect healing metal layer 103 form a lattice mismatch of about 19%.
  • the pinhole may be formed in a form in which a nucleation of the first buffer layer 102 and a space between the nuclei are grown, or may be formed in a hexagonal shape while growing spirally by a difference in growth rate between the nucleus and the nucleus.
  • FIG. 7 is a photograph showing the top surface of the second buffer layer according to FIG. 5, and it can be seen that a defect existing on the top surface of the first buffer layer 102 is not seen in FIG. 6, and the second buffer layer 104 is relatively smooth. It can be seen that
  • defect healing metal layer 103 is melted by the heat energy applied to the defect healing metal layer 103 and moved to the defect 102a portion of the first buffer layer 102 to cover the defect 102a. This proves that defects are prevented during growth of the second buffer layer 104.
  • a method for manufacturing a group III nitride semiconductor light emitting device characterized in that the defect healing metal layer is divided and moved in the form of a metal cluster.
  • the defect healing metal layer is divided in the form of a metal cluster and positioned at the defect site, the area where the first buffer layer is covered by the defect healing metal layer can be minimized.
  • the first buffer layer is made of a material contained in the general formula of In (x) Al (y) Ga (1-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1). Method of manufacturing a group III nitride semiconductor light emitting device.
  • the lattice constant of the first buffer layer including the metal clusters may be substantially uniform.
  • the defect density of the plurality of nitride based semiconductor layers may be further reduced.
  • the first buffer layer and the second buffer layer are made of the same material and are included in the general formula of In (x) Al (y) Ga (1-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1).
  • Method for producing a group III nitride semiconductor light emitting device characterized in that provided with a material.
  • the lattice constant mismatch between the plurality of nitride based semiconductor layers and the first complete layer grown in the first buffer layer can be minimized.
  • a method for manufacturing a nitride light emitting device characterized in that the defect healing metal layer is provided with a group III element.
  • the lattice constant of the first buffer layer including the metal clusters may be substantially uniform.
  • the defects formed in the buffer layer by the defect healing metal layer can be removed.
  • the defect density of the group III nitride semiconductor layer formed in the buffer layer can be minimized.
  • the optical and electrical characteristics of the group III nitride semiconductor light emitting device can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 개시는 기판을 준비하는 단계; 기판에 제1 완충층(buffer layer)을 구비하는 단계; 제1 완충층에 결함 치유용 금속층을 구비하는 단계; 및 결함 치유용 금속층을 용융시켜 제1 완충층에 형성된 결함 부위로 이동시키는 단계;를 포함하는 3족 질화물 반도체 발광소자의 제조방법에 관한 것이다.

Description

3족 질화물 반도체 발광소자의 제조방법
본 개시는 전체적으로 3족 질화물 반도체 발광소자의 제조방법에 관한 것으로, 특히 격자상수가 상이한 기판에 3족 질화물 반도체층을 형성함에 있어서 3족 질화물 반도체층 내의 결함 밀도를 최소화하여 발광소자의 광학적, 전기적 특성을 향상시킬 수 있는 3족 질화물 반도체 발광소자의 제조방법에 관한 것이다.
여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미한다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 3족 질화물 반도체는 열적 안정성이 우수하고 직접천이형의 에너지밴드(energy band) 구조를 갖고 있어, 청색 및 자외선 영역의 발광소자용 물질로 각광을 받고 있다.
특히, GaN을 이용한 청색 및 녹색 발광소자는 대화면 천연색 평판표시장치, 신호등, 실내 조명, 고밀도 광원, 고해상도 출력시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
한편, 이러한 3족 질화물 반도체 특히, 질화갈륨(GaN)은 그것을 성장시킬 수 있는 동종(homo)의 기판을 제작하기가 어려워 유사한 결정 구조를 갖는 이종(hetero) 기판에서 성장시킨다.
이종 기판으로는 사파이어(sapphire, Al2O3) 기판, 실리콘(Si) 단결정 기판이 주로 사용된다.
그러나, 결정 구조가 유사하더라도 기판과 그 기판에 성장되는 3족 질화물 반도체층의 격자상수의 차이로 인해 3족 질화물 반도체층에 결함이 발생된다.
예를 들어, 사파이어 기판 상에 3족 질화물 반도체층을 임계 두께 이상으로 성장시키게 되면 3족 질화물 반도체층 내에 전위(dislocation), 마이크로 트윈(micro-twin) 등과 같은 결함이 필연적으로 발생하게 된다.
이와 같은 3족 질화물 반도체층 내의 결함은 후속 공정을 통해 순차적으로 적층되는 3족 질화물 반도체층으로 전이되어 소자 전체의 광학적 특성 및 전기적 특성을 저하시키게 된다.
이와 같은 문제점을 해결하기 위해, 기판에 3족 질화물 반도체층을 성장시키기 전에 완충층(buffer layer)을 일정 두께 이상 형성시켜 기판과 3족 질화물 반도체층 사이의 격자 부정합을 최소화하는 방법이 제시된 바 있다. 이때, 완충층으로는 AlN, Al1-xGaxN 등이 이용될 수 있다.
그러나, 이 경우에도 완충층과 기판의 격자 부정합으로 인해 완충층에 결함이 발생되며, 이러한 결함은 완충층에 성장되는 3족 질화물 반도체층으로 여전히 전이되는 문제가 있다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 기판을 준비하는 단계; 기판에 제1 완충층(buffer layer)을 구비하는 단계; 제1 완충층에 결함 치유용 금속층을 구비하는 단계; 및 결함 치유용 금속층을 용융시켜 제1 완충층에 형성된 결함 부위로 이동시키는 단계;를 포함하는 3족 질화물 반도체 발광소자의 제조방법이 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1은 본 개시에 따른 3족 질화물 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 순서도,
도 2 내지 도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 제조 공정을 보인 도면,
도 5는 도 2 내지 도 4에 따른 3족 질화물 반도체 발광소자의 제조 공정에 추가되는 공정을 보인 도면,
도 6은 도 2에 따른 제1 완충층의 상면을 보인 사진,
도 7은 도 5에 따른 제2 완충층의 상면을 보인 사진.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 1은 본 개시에 따른 3족 질화물 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 순서도이고, 도 2 내지 도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 제조 공정을 보인 도면이다.
먼저, 도 2에 도시된 바와 같이, 기판을 준비하고(S101), 기판(101)에 제1 완충층(102)을 형성한다(S102).
제1 완충층(102)은 In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 구성될 수 있으며, 기판(101)은 실리콘(Si) 단결정 기판, 사파이어(Al2O3) 기판이 사용될 수 있다.
이때, 기판(101)과 제1 완충층(102)의 격자 상수 차이(격자 부정합)로 인해,제1 완충층(102)에는 많은 전위 결함(dislocation defect)(102a)이 발생된다.
다음으로, 도 3에 도시된 바와 같이, 높은 전위 결함 밀도를 갖는 제1 완충층(102))에 결함 치유용 금속층(103)을 형성한다(S103).
결함 치유용 금속층(103)은 물리기상증착법(physical vapor deposition) 또는 화학기상증착법(chemical vapor deposition)을 통해 형성할 수 있다.
물리기상증착법으로는 분자선 결정성장법(molecular beam epitaxy) 또는 원자층 적층법(atomic layer epitaxy)을 이용할 수 있으며, 이 경우 Al, Ga, In 등의 3족 금속원소를 제1 완충층(102) 상에 직접 증착시켜 결함 치유용 금속층(103)을 형성한다.
화학기상증착법으로는 금속유기화학기상증착법(metal organic chemical vapor deposition)을 적용할 수 있으며, 이 경우 3족 금속원소의 전구체(precursor)인 TMA(TriMethylAluminum:((CH3)3Al), TMG(Trimethylgalium: ((CH3)3Ga), TMI (Trimethylindium: ((CH3)3In) 중 어느 하나를 제1 완충층(102) 상에 흡착시킨 후 환원가스를 공급하여 제1 완충층(102) 상에 Al, Ga, In 중 어느 하나로 이루어지는 결함 치유용 금속층(103)을 형성할 수 있다.
여기서, 결함 치유용 금속층(103)의 두께는 제1 완충층(102)에 형성되는 결함의 크기에 따라 조절될 수 있다.
다음으로, 도 4에 도시된 바와 같이, 제1 완충층(102)에 3족 금속원소로 이루어진 결함 치유용 금속층(103)을 용융시키며, 용융된 결함 치유용 금속층(103)은 제1 완충층(102)에 형성된 결함(102a) 부위로 이동되게 된다.
여기서, 결함 치유용 금속층(103)은 기판(101)에 가해지는 열에 의해 용융될 수 있다(S104). 이 경우 전도에 의해 결함 치유용 금속층(103)이 용융된다.
이와 달리, 복사 방식에 의해 결함 치유용 금속층(103)에 직접 열이 가해질 수도 있다.
또한, 결함 치유용 금속층(103)은 3족 금속 원소로 구비될 수 있다.
또한, 용융된 결함 치유용 금속층(103)은 금속 클러스터(cluster)(103a) 형태로 분열되고, 분열된 금속 클러스터(103a)는 제1 완충층(102)에 존재하는 결함(102a) 부위로 이동되어 위치될 수 있다.(S105).
분열된 결함 치유용 금속층(103) 즉, 금속 클러스터(103a)가 제1 완충층(102)의 결함(102a)이 존재하는 부위로 이동하는 원리는 다음과 같다.
제1 완충층(102)의 표면에서 결함(102a)이 존재하는 부위는 결함이 존재하지 않는 부위에 비해 상대적으로 낮은 표면 에너지 상태를 이룬다.
이와 같은 상태에서, 기판(101)에 가해진 열에너지로 인해 높은 에너지 상태를 갖는 금속 클러스터(103a)는 열역학적으로 안정화되기 위해 상대적으로 낮은 에너지 상태를 갖는 결함(102a)이 존재하는 부위로 이동하게 되는 것이다.
여기서, 결함 치유용 금속층(103)의 분열 및 금속 클러스터(103a)의 구동력을 확보하기 위해, 기판(101)은 결함 치유용 금속층(103)의 녹는점에 상응하는 온도로 가열되는 것이 바람직하다.
도 5는 도 2 내지 도 4에 따른 3족 질화물 반도체 발광소자의 제조 공정에 추가되는 공정을 보인 도면으로서, 분열된 결함 치유용 금속층(103)에 의해 제1 완충층(102)의 결함(102a)이 치유된 상태에서 제1 완충층(102)에 제2 완충층(104)을 구비하는 공정(S106)을 더 포함한다.
제2 완충층(104)은 제1 완충층(102)과 동일한 물질로 형성할 수 있으며, 구체적으로 In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 형성할 수 있다.
이때, 제1 완충층(102)의 결함(102a)이 치유된 상태이므로, 제1 완충층(102) 에 형성되는 제2 완충층(104)은 결함(102a) 밀도가 최소화된 상태에서 성장될 수 있다.
여기서, 제1,2 완충층(102,104) 모두 또는 제2 완충층(104)이 GaN으로 형성되는 경우, 제2 완충층(104)의 형성 후 기판(101)을 제거함으로써 결함 밀도가 최소화된 GaN 결정을 얻을 수 있으며, 이는 GaN계 반도체 발광소자의 기판으로 사용될 수 있다.
또한, 제2 완충층(104)에는 3족 질화물 반도체로 구비되는 복수의 반도체층이 적층될 수 있는데, 복수의 반도체층이 결함 치유용 금속층(103)을 포함하는 제1 완충층(102)에 비해 격자 상수가 보다 균일해진 제2 완충층(104)에 성장되므로, 복수의 반도체층의 결함 밀도가 더욱 감소될 수 있다.
여기서, 복수의 반도체층은 n형 반도체층, p형 반도체층, n형 반도체층과 p형 반도체층 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 발생시키는 활성층으로 구비될 수 있다.
한편, 본 예에 있어서, 제2 완충층(104)을 구비하는 공정을 생략하고, 도 4의 공정에 의해 형성된 제1 완충층(102)에 복수의 반도체층이 성장될 수도 있을 것이다. 이 경우 금속 클러스터(103a)로 인해 제1 완충층(102)의 표면이 매끄럽지 못하므로 성장되는 복수의 반도체층의 결함 밀도는, 제2 완충층(104)에 성장되는 복수의 반도체층의 결함 밀도에 비해 클 것이다.
이하에서는, 분열된 결함 치유용 금속층(103)에 의해 제1 완충층(102)에 형성되는 결함(102a)이 치유되는 과정을 실험 결과를 통해 설명한다.
도 6은 도 2에 따른 제1 완충층의 상면을 보인 사진으로서, 구체적으로, 기판(101)은 (111)방향의 실리콘 단결정 기판이 사용되었으며, 제1 완충층(102)은 250nm 두께로 적층된 AlN이 사용되었다.
도 6을 참조하면, 전형적인 전위 결함의 하나인 핀홀(pin hole)이 형성되어 있음을 알 수 있다.
이는 기판(101)과 결함 치유용 금속층(103)이 약 19%의 격자부정합(lattice mismatch)을 이루기 때문이다.
핀홀은 제1 완충층(102)의 핵(nucleation)과 핵 사이의 공간이 성장되는 형태로 형성되거나, 핵과 핵 사이의 성장속도 차이에 의해 나선형으로 자라면서 육각형의 형태로 형성될 수도 있다.
도 7은 도 5에 따른 제2 완충층의 상면을 보인 사진으로서, 도 6에서 제1 완충층(102)의 상면에 존재하던 결함이 보이지 않음을 알 수 있으며, 제2 완충층(104)이 비교적 매끄러운 상면을 갖음을 알 수 있다.
이는 결함 치유용 금속층(103)에 가해진 열에너지에 의해 결함 치유용 금속층(103)이 용융되어 제1 완충층(102)의 결함(102a) 부위로 이동되어 결함(102a)을 가리도록 위치되었으며, 그로 인해 제2 완충층(104)의 성장시 결함 발생이 방지되었음을 반증한다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 결함 치유용 금속층은, 금속 클러스터(cluster) 형태로 분열되어 이동되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
이에 의해, 결함 치유용 금속층이 금속 클러스터 형태로 분열되어 결함 부위에 위치되므로, 결함 치유용 금속층에 의해 제1 완충층이 가려지는 면적이 최소화될 수 있다.
(2) 제1 완충층은, In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 구비되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
이에 의해, 제1 완충층에 성장되는 질화물계 반도체층과 제1 완층층의 격자 상수 불일치를 최소화할 수 있다.
(3) 결함 치유용 금속층은, 3족 원소로 구비되는 것을 특징으로 하는 질화물 발광소자의 제조방법.
이에 의해, 금속 클러스터가 포함된 제1 완충층의 격자 상수가 실질적으로 균일하게 될 수 있다.
(4) 결함 치유용 금속층을 포함하는 제1 완충층에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 포함하는 복수의 3족 질화물계 반도체층을 성장시키는 단계;를 더 포함하는 3족 질화물 반도체 발광소자의 제조방법.
(5) 복수의 질화물계 반도체층의 성장 전에 제2 완충층을 구비하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
이에 의해, 복수의 질화물계 반도체층이 결함 치유용 금속층을 포함하는 제1 완충층에 비해 격자 상수가 보다 균일해진 제2 완충층에 성장되므로, 복수의 질화물계 반도체층의 결함 밀도가 더욱 감소될 수 있다.
(6) 제1 완충층과 제2 완충층은 동일한 물질로 구비되며, In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 구비되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
이에 의해, 제1 완충층에 성장되는 복수의 질화물계 반도체층과 제1 완층층의 격자 상수 불일치를 최소화할 수 있다.
(7) 결함 치유용 금속층은 3족 원소로 구비되는 것을 특징으로 하는 질화물 발광소자의 제조방법.
이에 의해, 금속 클러스터가 포함된 제1 완충층의 격자 상수가 실질적으로 균일하게 될 수 있다.
본 개시에 따른 하나의 3족 질화물 반도체 발광소자의 제조방법에 의하면, 격자상수가 상이한 기판에 3족 질화물 반도체층을 형성함에 있어서, 결함 치유용 금속층에 의해 완충층에 형성된 결함을 제거할 수 있으며, 완충층에 형성되는 3족 질화물 반도체층의 결함 밀도를 최소화할 수 있다.
따라서, 3족 질화물 반도체 발광소자의 광학적, 전기적 특성을 향상시킬 수 있다.

Claims (10)

  1. 기판을 준비하는 단계;
    기판에 제1 완충층(buffer layer)을 구비하는 단계;
    제1 완충층에 결함 치유용 금속층을 구비하는 단계; 및
    결함 치유용 금속층을 용융시켜 제1 완충층에 형성된 결함 부위로 이동시키는 단계;를 포함하는 3족 질화물 반도체 발광소자의 제조방법.
  2. 청구항 1에 있어서,
    결함 치유용 금속층은, 금속 클러스터(cluster) 형태로 분열되어 이동되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
  3. 청구항 1에 있어서,
    제1 완충층은, In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 구비되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
  4. 청구항 3에 있어서,
    결함 치유용 금속층은, 3족 원소로 구비되는 것을 특징으로 하는 질화물 발광소자의 제조방법.
  5. 청구항 1에 있어서,
    결함 치유용 금속층을 포함하는 제1 완충층에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 포함하는 복수의 3족 질화물계 반도체층을 성장시키는 단계;를 더 포함하는 3족 질화물 반도체 발광소자의 제조방법.
  6. 청구항 5에 있어서,
    복수의 질화물계 반도체층의 성장 전에 제2 완충층을 구비하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
  7. 청구항 6에 있어서,
    제1 완충층과 제2 완충층은 동일한 물질로 구비되며, In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 구비되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
  8. 청구항 7에 있어서,
    결함 치유용 금속층은 3족 원소로 구비되는 것을 특징으로 하는 질화물 발광소자의 제조방법.
  9. 청구항 1에 있어서,
    기판은 사파이어 기판으로 구비되며,
    제1 완충층(buffer layer)은 In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 구비되고,
    결함 치유용 금속층은 Al, In, Ga 중 하나로 구비되며,
    용융된 결함 치유용 금속층은 금속 클러스터(cluster) 형태로 분열되어 제1 완충층에 형성된 결함 부위로 이동되고,
    금속 클러스터를 포함하는 제1 완충층에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 포함하는 복수의 3족 질화물계 반도체층이 성장되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
  10. 청구항 6에 있어서,
    기판은 사파이어 기판으로 구비되며,
    제1 완충층(buffer layer)과 제2 완충층은 동일한 물질로 구비되되, In(x)Al(y)Ga(1-y)N(0≤x≤1, 0≤y≤1)의 일반식에 포함되는 물질로 구비되고,
    결함 치유용 금속층은 Al, In, Ga 중 하나로 구비되며,
    용융된 결함 치유용 금속층은 금속 클러스터(cluster) 형태로 분열되어 제1 완충층에 형성된 결함 부위로 이동되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조방법.
PCT/KR2009/007139 2008-12-02 2009-12-02 3족 질화물 반도체 발광소자의 제조방법 WO2010064837A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080120972A KR101062283B1 (ko) 2008-12-02 2008-12-02 질화물계 발광소자 및 그 제조방법
KR10-2008-0120972 2008-12-02

Publications (2)

Publication Number Publication Date
WO2010064837A2 true WO2010064837A2 (ko) 2010-06-10
WO2010064837A3 WO2010064837A3 (ko) 2010-08-19

Family

ID=42233727

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/007139 WO2010064837A2 (ko) 2008-12-02 2009-12-02 3족 질화물 반도체 발광소자의 제조방법

Country Status (2)

Country Link
KR (1) KR101062283B1 (ko)
WO (1) WO2010064837A2 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
KR100670531B1 (ko) * 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20070090384A1 (en) * 2005-10-06 2007-04-26 Liang-Wen Wu Nitride based semiconductor device having multiple layer buffer structure and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
KR100670531B1 (ko) * 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20070090384A1 (en) * 2005-10-06 2007-04-26 Liang-Wen Wu Nitride based semiconductor device having multiple layer buffer structure and fabrication method thereof

Also Published As

Publication number Publication date
KR20100062364A (ko) 2010-06-10
KR101062283B1 (ko) 2011-09-05
WO2010064837A3 (ko) 2010-08-19

Similar Documents

Publication Publication Date Title
WO2012161451A9 (ko) 반도체 박막 구조 및 그 형성 방법
WO2012093758A1 (ko) 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
WO2011025266A2 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2010101335A1 (en) Light emitting device
WO2014168339A1 (ko) 자외선 발광 소자
WO2010085042A2 (en) Semiconductor device, light emitting device and method for manufacturing the same
WO2011096684A2 (en) Method for manufacturing galium naitride wafer
WO2011129548A2 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
WO2016010270A1 (ko) 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
WO2014133267A1 (en) Method of fabricating nitride substrate
WO2017150848A1 (ko) 나노 로드 제조방법 및 이에 의해 제조된 나노 로드
WO2009136718A2 (ko) 반도체 소자 및 그 제조방법
WO2012118250A1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 및 그 제조 방법
WO2010147357A2 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
WO2016208993A1 (ko) 발광소자 및 이를 포함하는 표시장치
WO2009093846A2 (ko) 발광소자의 제조방법
KR101171324B1 (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층
KR100781659B1 (ko) 개선된 버퍼층을 사용하여 발광 다이오드를 제조하는 방법및 그것에 의해 제조된 발광 다이오드
WO2012118251A1 (ko) Wurtzite 파우더를 이용한 질화물계 발광소자 및 그 제조 방법
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
US7875470B2 (en) Method of forming buffer layer for nitride compound semiconductor light emitting device and nitride compound semiconductor light emitting device having the buffer layer
WO2010064837A2 (ko) 3족 질화물 반도체 발광소자의 제조방법
WO2012118249A1 (ko) 결정성 및 휘도가 우수한 질화물계 발광소자 및 그 제조 방법
WO2012118246A1 (ko) 실리콘 기판을 이용한 질화물계 발광소자 및 그 제조 방법
KR20140075253A (ko) 반도체층 형성 방법 및 반도체 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09830575

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09830575

Country of ref document: EP

Kind code of ref document: A2