WO2015016507A1 - 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법 - Google Patents

발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법 Download PDF

Info

Publication number
WO2015016507A1
WO2015016507A1 PCT/KR2014/006452 KR2014006452W WO2015016507A1 WO 2015016507 A1 WO2015016507 A1 WO 2015016507A1 KR 2014006452 W KR2014006452 W KR 2014006452W WO 2015016507 A1 WO2015016507 A1 WO 2015016507A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type semiconductor
pressure
semiconductor layer
light emitting
Prior art date
Application number
PCT/KR2014/006452
Other languages
English (en)
French (fr)
Inventor
박기연
한창석
김화목
이아람차
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of WO2015016507A1 publication Critical patent/WO2015016507A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Definitions

  • the present invention relates to a template for manufacturing a light emitting device and a method for manufacturing an ultraviolet light emitting device, and more particularly, to a template for manufacturing a light emitting device and a method for manufacturing an ultraviolet light emitting device capable of forming a superlattice layer to form a high quality semiconductor layer.
  • Light emitting diodes are inorganic semiconductor devices that emit light generated by recombination of electrons and holes. Recently, light emitting diodes have been used in various fields such as displays, automobile lamps, general lighting, and optical communication devices. In particular, ultraviolet light emitting devices such as ultraviolet light emitting diodes can be used for UV curing, sterilization, white light sources, medical applications, and equipment accessory parts, and the like, and the range of their use is increasing.
  • an ultraviolet light emitting device When manufacturing an ultraviolet light emitting device using a nitride semiconductor, since the ultraviolet light emitting device emits light of a relatively short peak wavelength (generally, a peak wavelength of less than 400nm), AlGaN having an Al content of 10% or more is used.
  • AlGaN having an Al content of 10% or more is used.
  • the bandgap energy of the n-type and p-type nitride semiconductor layers is smaller than the energy of the ultraviolet light emitted from the active layer
  • the ultraviolet light emitted from the active layer is applied to the n-type and p-type nitride semiconductor layers in the light emitting device. Can be absorbed.
  • the luminous efficiency of the light emitting element is very low. Therefore, not only the active layer of the ultraviolet light emitting device, but also other semiconductor layers located in the light emission path of the light emitting device are manufactured to have an Al content of 10% or more.
  • a sapphire substrate In manufacturing an ultraviolet light emitting device, a sapphire substrate is generally used as a growth substrate.
  • Al x Ga (1-x) N (0.1 ⁇ x ⁇ 1) layer is grown on the sapphire substrate, cracking or breaking occurs due to thermal and structural deformation due to the high Al content. This is due to the lattice mismatch and / or thermal expansion coefficient difference between the sapphire substrate and the Al x Ga (1-x) N (0.1 ⁇ x ⁇ 1) layer.
  • Al x Ga (1-x) N (0.2? X?
  • An n-type semiconductor layer, an active layer, and a p-type semiconductor layer including 1) were formed to manufacture an ultraviolet light emitting device.
  • an ultraviolet light emitting device including an AlN layer grown on a sapphire substrate
  • a laser lift off is used to separate the growth substrate from the semiconductor layers.
  • the wavelength of excimer lasers mainly used in the laser lift-off technique is longer or almost similar to that of AlN.
  • the KrF excimer laser is difficult to use because its wavelength is 248 nm to transmit the AlN layer.
  • the ArF excimer laser can be absorbed in the AlN layer with a wavelength of 193 nm, but it is not largely different from the wavelength corresponding to the band gap energy of AlN (about 200 nm). There is a possibility of penetrating the light, and the pulse energy of the ArF excimer laser is low to provide sufficient energy to separate the substrate.
  • the conventional ultraviolet light emitting device is made of a horizontal light emitting device, or a flip chip light emitting device including a growth substrate.
  • the horizontal type or flip chip type light emitting device part of the active layer is removed and the heat emitting device is vulnerable, and thus the efficiency of the light emitting device is low.
  • Al x Ga (1-x) N (0.1? X? 1) is difficult to grow a film having a relatively high crystallinity compared to GaN, resulting in low internal quantum efficiency of the manufactured light emitting device.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • MOCVD equipment generally used at high temperature of more than 1200 °C can shorten the life of the equipment, it is difficult to stably grow Al x Ga (1-x) N (0.1 ⁇ x ⁇ 1). Therefore, when using the MOCVD equipment by the conventional method, it was difficult to manufacture a large amount of ultraviolet light emitting device having excellent crystallinity and high internal quantum efficiency.
  • the problem to be solved by the present invention is to provide a template for manufacturing an ultraviolet light emitting device.
  • Another object of the present invention is to provide an ultraviolet light emitting device having excellent crystallinity and no damage to semiconductor layers, and a method of manufacturing the same.
  • Template for manufacturing a light emitting device a growth substrate; A GaN layer located on the growth substrate; An AlN layer located on the GaN layer; A first n-type semiconductor layer on the AlN layer and including n-type Al x Ga (1-x) N (0 ⁇ x ⁇ 1); And an Al y a (1-y) N layer (0 ⁇ y ⁇ 1) / Al z a (1-z) N layer (0 ⁇ z ⁇ 1) located on the first n-type semiconductor layer. It includes a second superlattice layer.
  • the template may further include a first superlattice layer positioned between the AlN layer and the first n-type semiconductor layer, wherein the first superlattice layer is grown at a first pressure and at a second pressure. It includes a repeating laminated structure of the grown AlN layer, the first pressure and the second pressure may be different from each other.
  • the template may further include a GaN buffer layer positioned between the growth substrate and the GaN layer.
  • the growth substrate may include a sapphire substrate.
  • a method of fabricating an ultraviolet light emitting device comprising: forming a GaN layer on a growth substrate; Forming an AlN layer on said GaN layer at a first temperature; Forming a first n-type semiconductor layer including n-type Al x Ga (1-x) N (0 ⁇ x ⁇ 1) on the AlN layer; Forming a second superlattice layer on the first n-type semiconductor layer; Forming a second n-type semiconductor layer including AlGaN on the second superlattice layer; Forming an active layer and a p-type semiconductor layer including a nitride semiconductor on the second n-type semiconductor layer; Separating the growth substrate from the GaN layer, wherein forming the second superlattice layer comprises: an Al y a (1-y) N layer (0 ⁇ y ⁇ 1) and a third layer grown at a third pressure; Alternately repeating the alternating Al z a (1-z) N layers (0 ⁇ z
  • the third pressure may be lower than the fourth pressure.
  • the third pressure may be greater than 0 or less than 100 Torr, and the fourth pressure may be greater than 0 and less than 300 Torr.
  • the manufacturing method may further include forming a first superlattice layer on the AlN layer at a second temperature before forming the first n-type semiconductor layer.
  • Forming the first superlattice layer may include alternately laminating an AlN layer grown at a first pressure and an AlN layer grown at a second pressure, wherein the first pressure and the second pressure are mutually alternate. can be different.
  • the first pressure may be lower than the second pressure, the first pressure may be greater than 0 and 100 Torr or less, and the second pressure may be greater than 0 and 400 Torr or less.
  • the second temperature may be a temperature higher than the first temperature.
  • the manufacturing method may further include bonding the support substrate onto the p-type semiconductor layer before separating the growth substrate.
  • the manufacturing method may further include exposing one surface of the second n-type semiconductor layer by removing the GaN layer, the AlN layer, the first n-type semiconductor layer, and the second superlattice layer after separating the growth substrate. Can be.
  • the method may further include forming a first electrode on the exposed surface of the second n-type semiconductor layer.
  • the manufacturing method may partially remove the p-type semiconductor layer and the active layer to partially expose the second n-type semiconductor layer, and may include a first electrode on the exposed surface of the second n-type semiconductor layer, And forming a second electrode on the p-type semiconductor layer.
  • the method may further include forming a GaN buffer layer on the growth substrate before forming the GaN layer.
  • the growth substrate may be a sapphire substrate, and separating the growth substrate may include using a laser lift off.
  • a template for manufacturing a light emitting device including a second superlattice layer by providing a template for manufacturing a light emitting device including a second superlattice layer, it is possible to excellent crystallinity of the semiconductor layers grown on the template, and to minimize the stress applied.
  • 1 to 4 are cross-sectional views for describing a light emitting device manufacturing template and a method of manufacturing the same according to an embodiment of the present invention.
  • 5 to 11 are cross-sectional views illustrating a method of manufacturing an ultraviolet light emitting device according to still another embodiment of the present invention.
  • composition ratio, growth method, growth conditions, thickness, etc. for the semiconductor layers described below correspond to an example, and the present invention is not limited as described below.
  • the composition ratio of Al and Ga may be variously applied according to the needs of those skilled in the art.
  • the semiconductor layers described below can be grown using a variety of methods generally known to those skilled in the art (hereinafter referred to as "normal technician"), for example, MOCVD (Metal Organic Chemical) It may be grown using techniques such as Vapor Deposition, Molecular Beam Epitaxy (MBE), or Hydride Vapor Phase Epitaxy (HVPE).
  • the semiconductor layers are grown in the same chamber using MOCVD, and source gases introduced into the chamber may use a source known to those skilled in the art according to the composition ratio, and thus the present invention This is not a limitation.
  • 1 to 4 are cross-sectional views for describing a light emitting device manufacturing template and a method of manufacturing the same according to an embodiment of the present invention.
  • a GaN layer 130 and an AlN layer 140 are formed on a growth substrate 110. Further, before forming the GaN 130, the GaN buffer layer 120 may be further formed on the growth substrate 110.
  • the growth substrate 110 is not limited as long as it is a substrate for growing a nitride semiconductor layer, and may be, for example, a sapphire substrate, a silicon carbide substrate, a spinel substrate, or a nitride substrate such as a GaN substrate or an AlN substrate.
  • the growth substrate 110 may be a sapphire substrate.
  • the GaN layer 130 may be grown to a thickness of about 1 ⁇ m on the growth substrate 110, and may be grown at a temperature of about 900 to 1100 ° C. and a pressure of about 200 Torr. Since the light emitting device manufacturing template includes the GaN layer 130, the laser lift-off may be used during the growth process of the growth substrate 110 to be described later.
  • the AlN layer 140 may be grown to a thickness of about 20 nm on the GaN layer 130, and may be grown at a pressure of about 200 Torr and a first temperature.
  • the first temperature may be, for example, 650 to 750 ° C.
  • the AlN layer 140 may allow the semiconductor layers including AlGaN grown on the AlN layer 140 to be easily grown.
  • the GaN buffer layer 120 may be grown to a thickness of about 25 nm on the growth substrate 110 before the growth of the GaN layer 130, and may be grown at a temperature of about 600 ° C. and a pressure of 600 Torr.
  • the GaN buffer layer 120 may serve as a nuclear layer so that other semiconductor layers can be grown, and may also serve to mitigate the difference in lattice constant.
  • the first n-type semiconductor layer 160 is formed on the AlN layer 140.
  • a first superlattice layer 150 may be further formed on the AlN layer 140.
  • Forming the first superlattice layer 150 alternates between an AlN layer grown at a first pressure and an AlN layer grown at a second pressure under a second temperature, for example, a temperature of about 900 to about 1100 ° C. It may include laminating repeatedly.
  • the repeatedly stacked AlN layers may each have a thickness of about 5 nm, and thus a superlattice layer may be formed.
  • the first pressure may be different from the second pressure, and the first pressure may be lower than the second pressure.
  • the first pressure may be greater than 0 and 100 Torr or less
  • the second pressure may be greater than 0 and 400 Torr or less.
  • the AlN layer grown at the first pressure of the first superlattice layer 150 and the AlN layer grown at the second pressure may have different growth rates due to the pressure difference. Accordingly, dislocations can be prevented from being propagated or the propagation path can be changed, thereby reducing the dislocation density of other semiconductor layers grown in a subsequent process.
  • the first superlattice layer 150 since the first superlattice layer 150 is grown at a second temperature higher than the first temperature, the first superlattice layer 150 may have better crystallinity than the AlN layer 140. Accordingly, the crystallinity of the other semiconductor layers grown in a subsequent process can be excellent.
  • the first n-type semiconductor layer 160 may include an Al x Ga (1-x) N layer (0 ⁇ x ⁇ 1) and may be doped n-type, including impurities such as Si.
  • the first n-type semiconductor layer 160 may be grown to have a thickness of about 1 ⁇ m at a temperature of about 900 to 1100 ° C. and a pressure of 100 Torr.
  • a second superlattice layer 170 is formed on the first n-type semiconductor layer 160.
  • the second superlattice layer 170 may be formed of an Al y Ga (1-y) N layer grown at a third pressure (0 ⁇ y ⁇ 1) and an Al z Ga (1-z ) grown at a fourth pressure. ) May be alternately repeated lamination of N layers (0 ⁇ z ⁇ 1).
  • the third pressure and the fourth pressure may be different pressures, and the third pressure may be a pressure lower than the fourth pressure.
  • the third pressure may be greater than 0 and 100 Torr or less
  • the fourth pressure may be greater than 0 and 300 Torr or less.
  • the composition ratio of the Al y Ga (1-y) N layer (0 ⁇ y ⁇ 1) and the Al z Ga (1-z) N layer (0 ⁇ z ⁇ 1) may be different, or You can do the same.
  • the AlGaN layer grown at a lower pressure may have a higher Al composition ratio than the AlGaN layer grown at a higher pressure.
  • the source inflow of the Al y Ga (1-y) N layer (0 ⁇ y ⁇ 1) and the Al z Ga (1-z) N layer (0 ⁇ z ⁇ 1) may be adjusted to have the same composition ratio.
  • Al y Ga (1-y ) N layer (0 ⁇ y ⁇ 1) and Al z Ga (1-z) N layer (0 ⁇ z ⁇ 1) If a constant source flow rate of the different composition ratios An Al y Ga (1-y) N layer (0 ⁇ y ⁇ 1) and an Al z Ga (1-z) N layer (0 ⁇ z ⁇ 1) can be formed.
  • Al y Ga (1-y) N layer (0 ⁇ y ⁇ 1) and Al z Ga (1-z) N layer (0 ⁇ z ⁇ 1) is due to the difference of the growth pressure may have different growth rates. Accordingly, it is possible to block the dislocation from propagating or to change the propagation path, thereby reducing the dislocation density of other semiconductor layers grown in a subsequent process. Furthermore, when the composition ratios of the Al y Ga (1-y) N layers (0 ⁇ y ⁇ 1) and the Al z Ga (1-z) N layers (0 ⁇ z ⁇ 1) are different, The stress can be relaxed, so that the crystallinity of the other semiconductor layers grown in the subsequent process can be excellent, and damage such as cracks can be prevented from occurring.
  • the Al composition ratio of the second superlattice layer 170 and the first n-type semiconductor layer 160 may be adjusted differently.
  • the composition ratio of each layer may be adjusted such that x ⁇ y and x ⁇ z.
  • the first n-type semiconductor layer 160 includes Al 0.08 Ga 0.92 N
  • the second superlattice layer At least one layer of 170 may be an Al 0.2 Ga 0.8 N layer.
  • the light emitting device manufacturing template includes the above-described configurations, thereby making it possible to improve the crystallinity of the semiconductor layers formed on the template, and also to relieve stress due to the lattice constant difference to damage cracks and the like. This can be prevented from occurring. Therefore, the light emitting device manufactured from the semiconductor layers grown on the template may have high internal quantum efficiency and reliability.
  • 5 to 11 are cross-sectional views illustrating a method of manufacturing an ultraviolet light emitting device according to still another embodiment of the present invention.
  • a second n-type semiconductor layer 181 is formed on a template for manufacturing a light emitting device as shown in FIG. 4.
  • the second n-type semiconductor layer 181 may include an AlGaN layer and may be doped with an n-type including impurities such as Si.
  • the second n-type semiconductor layer 180 may be grown to have a thickness of about 2 ⁇ m at a temperature of about 900 to 1100 ° C. and a pressure of 100 Torr.
  • the second n-type semiconductor layer 181 may be an n-type semiconductor layer that substantially supplies electrons for emitting light.
  • the second n-type semiconductor layer 181 may be doped at a relatively higher concentration than the first n-type semiconductor layer 160.
  • the second n-type semiconductor layer 181 may be a single layer or may be formed of multiple layers including a plurality of layers. Further, the second n-type semiconductor layer 181 may be formed as a gradient layer in which the composition ratio continuously changes. For example, the second n-type semiconductor layer 181 may be formed to continuously change the Al composition ratio so as to reduce the stress due to the difference in lattice constant between the second superlattice layer 170 and the active layer 183. .
  • the active layer 183 and the p-type semiconductor layer 185 are formed on the second n-type semiconductor layer 181.
  • the active layer 183 may include (Al, Ga, In) N, and include a multi-quantum well structure (MQW) including barrier layers (not shown) and well layers (not shown) that are alternately stacked with each other. Can be formed.
  • the barrier layer and the well layer may each include a four-component nitride semiconductor such as AlInGaN.
  • the material may be adjusted so that the bandgap energy of the barrier layer is greater than the bandgap energy of the well layer.
  • the composition ratio of the nitride semiconductor of the active layer 183 may be adjusted to emit light having a peak wavelength in a desired ultraviolet region.
  • the barrier layer closest to the second n-type semiconductor layer 181 among the barrier layers may have a higher Al content than other barrier layers.
  • the p-type semiconductor layer 185 may be formed on the active layer 183, and may be formed to a thickness of about 0.1 ⁇ m at a temperature of about 900 to 1000 ° C. and a pressure of about 100 Torr.
  • the p-type semiconductor layer 185 may include a nitride semiconductor such as AlGaN, and may further be doped to p-type by further including impurities such as Mg.
  • the p-type semiconductor layer 185 may further include a delta doping layer (not shown) to lower ohmic contact resistance.
  • the support substrate 190 is formed on the p-type semiconductor layer 185.
  • the support substrate 190 may be an insulating substrate, a conductive substrate, or a circuit board.
  • the support substrate 190 may be a sapphire substrate, a gallium nitride substrate, a glass substrate, a silicon carbide substrate, a silicon substrate, a metal substrate, or a ceramic substrate.
  • the support substrate 190 may be formed by being bonded to the p-type semiconductor layer 185, and thus, a bonding layer (not shown) for bonding them between the support substrate 190 and the p-type semiconductor layer 185. This can be further formed.
  • the bonding layer may include a metal material and may include, for example, AuSn.
  • the bonding layer including AuSn may process bond the support substrate 190 and the p-type semiconductor layer 185.
  • the bonding layer electrically connects the p-type semiconductor layer 185 and the support substrate 190.
  • a metal layer (not shown) may be further formed between the support substrate 190 and the p-type semiconductor layer 185.
  • the metal layer may include a reflective metal layer (not shown) and a barrier metal layer (not shown), and the barrier metal layer may be formed to cover the reflective metal layer.
  • the reflective metal layer may be formed through deposition and lift off techniques.
  • the reflective metal layer may serve to reflect light and may also serve as an electrode electrically connected to the p-type semiconductor layer 185.
  • the reflective metal layer preferably includes a material having high reflectivity to ultraviolet rays and capable of forming ohmic contact.
  • the reflective metal layer may include, for example, a metal including at least one of Ni, Pt, Pd, Rh, W, Ti, Al, Ag, and Au.
  • the barrier metal layer prevents mutual diffusion of the reflective metal layer and other materials. Accordingly, it is possible to prevent an increase in contact resistance and a decrease in reflectivity due to damage of the reflective metal layer.
  • the barrier metal layer may include Ni, Cr, Ti, and may be formed of multiple layers.
  • the growth substrate 110 is separated from the semiconductor layers.
  • the growth substrate 110 may be separated from the GaN layer 130.
  • the growth substrate 110 may be separated by various methods such as laser lift off, chemical lift off, stress lift off, heat lift off, and the like.
  • the growth substrate 110 when the growth substrate 110 is a sapphire substrate, it may be separated by using a laser lift off.
  • the GaN layer 130 may be formed under the AlN layer 140, the growth substrate 110 may be easily separated even using a KrF excimer laser. Therefore, it is possible to solve the problem of conventionally difficult to separate the growth substrate by using a laser lift-off in the ultraviolet light emitting device.
  • the present invention is not limited thereto, and additional layers (eg, sacrificial layers) may be further formed between the growth substrate 110 and the semiconductor layers, and the growth substrate may be formed using chemical lift off or stress lift off. 110 may be separated.
  • additional layers eg, sacrificial layers
  • the first n-type semiconductor layer 170 may be removed to expose one surface of the second n-type semiconductor layer 181.
  • the layers 120, 130, 140, 150, 160, and 170 positioned on the second n-type semiconductor layer 181 may be chemically and / or It may be removed by a physical method or etching.
  • the roughness of the exposed surface of the second n-type semiconductor layer 181 may be increased to form roughness (not shown) on the surface of the second n-type semiconductor layer 181.
  • the roughness may be formed using a wet etching process, for example, a photo-enhanced chemical (PEC) etching process, an etching process using a sulfuric acid solution, or the like.
  • PEC photo-enhanced chemical
  • the size of the roughness is variously determined according to the etching conditions, for example, the average height may be 0.5 ⁇ m or less.
  • the device dividing groove 210 may be formed by patterning the first n-type semiconductor layer 181, the active layer 183, and the p-type semiconductor layer 185. As the device dividing groove 210 is formed, the top surface of the support substrate 190 may be partially exposed. Further, the first electrode 220 may be formed on each device region divided by the device division groove 210.
  • the patterning of the first n-type semiconductor layer 181, the active layer 183, and the p-type semiconductor layer 185 may be performed using a photolithography and etching process, and the side surface of the device dividing groove 210 may be It may be formed to have a predetermined slope.
  • the first electrode 220 may function to supply external power to the second n-type semiconductor layer 181, and may be formed using a deposition and lift-off technique.
  • an ultraviolet light emitting device as shown in FIG. 11 may be provided.
  • the ultraviolet light emitting device includes a first n-type semiconductor layer 181, an active layer 183, and a p-type semiconductor layer 185 formed on the template for manufacturing the light emitting device of FIG. 4. Accordingly, the first n-type semiconductor layer 181, the active layer 183, and the p-type semiconductor layer 185 may have a low defect density and have excellent crystallinity, and the first n-type semiconductor layer 181 and the active layer The stress applied to the 183 and the p-type semiconductor layer 185 may be less, thereby preventing damage such as cracks. Accordingly, the light emitting device can have high light efficiency and reliability.
  • the vertical light emitting device in which the growth substrate 110 is removed is described, but the present invention is not limited thereto.
  • the above-described template for manufacturing a light emitting device may also be used when manufacturing a horizontal type or flip chip type light emitting device.
  • a portion of the p-type semiconductor layer 185 and the active layer 183 may be removed to partially expose the second n-type semiconductor layer 181, and the p-type semiconductor layer 185 and the exposed portions.
  • the horizontal type or flip chip type light emitting device can be manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법이 개시된다. 본 발명에 따른 발광 소자 제조용 템플릿은, 성장 기판, 성장 기판 상에 위치하는 GaN층, GaN층 상에 위치하는 AlN층, AlN층 상에 위치하며, n형 AlxGa(1-x)N(0＜x＜1)을 포함하는 제1 n형 반도체층, 및 제1 n형 반도체층 상에 위치하며, Alya(1-y)N층(0＜y＜1)/Alza(1-z)N층(0＜z＜1)을 포함하는 제2 초격자층을 포함한다. 이에 따라, 상기 템플릿 상에 형성되는 반도체층들의 결정성을 우수하게 할 수 있다.

Description

발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
본 발명은 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법에 관한 것으로, 특히, 초격자층을 형성하여 고품질의 반도체층을 형성할 수 있는 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법에 관한 것이다.
발광 다이오드는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명, 광통신 기기 등의 여러 분야에서 사용되고 있다. 특히, 자외선 발광 다이오드와 같은 자외선 발광 소자는 UV 경화, 살균, 백색 광원, 의학 분야, 및 장비 부속 부품 등으로 이용될 수 있어서, 그 이용 범위가 증가하고 있다.
질화물 반도체를 이용하여 자외선 발광 소자를 제조하는 경우, 자외선 발광 소자는 상대적으로 짧은 피크 파장의 광(일반적으로, 400nm이하의 피크 파장)을 방출하므로 10% 이상의 Al 함량을 갖는 AlGaN을 이용한다. 이러한 자외선 발광 소자에 있어서, n형 및 p형 질화물 반도체층의 밴드갭 에너지가 활성층에서 방출되는 자외선광의 에너지보다 작은 경우, 활성층에서 방출된 자외선광이 발광 소자 내의 n형 및 p형 질화물 반도체층에 흡수될 수 있다. 이 경우에 발광 소자의 발광 효율은 매우 저하된다. 따라서 자외선 발광 소자의 활성층뿐만 아니라, 발광 소자의 광 방출 경로에 위치하는 다른 반도체층도 10% 이상의 Al 함량을 갖도록 제조된다.
자외선 발광 소자 제조 시, 일반적으로 사파이어 기판을 성장기판으로 이용한다. 그런데 사파이어 기판 상에 AlxGa(1-x)N (0.1 ≤ x ≤ 1)층을 성장시키면, 높은 Al 함량으로 인해 열적, 구조적 변형으로 인하여 크랙 또는 브레이킹이 발생한다. 이는 사파이어 기판과 AlxGa(1-x)N (0.1 ≤ x ≤ 1)층 간의 격자 부정합 및/또는 열팽창 계수 차이에서 기인한다. 종래에는 이와 같은 문제가 발생하는 것을 최소화하기 위하여, 사파이어 기판 상에 고온 성장된 AlN 층을 형성하거나, AlN/AlGaN 초격자층을 형성한 후에 AlxGa(1-x)N (0.2 ≤ x ≤ 1)를 포함하는 n형 반도체층, 활성층, 및 p형 반도체층을 형성하여 자외선 발광 소자를 제조하였다.
그러나 사파이어 기판 상에 성장된 AlN층을 포함하는 자외선 발광 소자의 경우, 성장 기판을 반도체층들로부터 분리하는 것이 어려운 문제점이 있다. 일반적으로 사파이어 기판이 성장 기판으로 사용된 경우, 레이저 리프트 오프를 이용하여 성장 기판을 반도체층들로부터 분리한다. 그런데 레이저 리프트 오프 기술에서 주로 이용하는 엑시머 레이저들의 파장은 AlN의 밴드갭 에너지보다 장파장이거나 거의 유사한 파장을 갖는다. 예를 들어, KrF 엑시머 레이저는 그 파장이 248nm여서 AlN층을 투과하게 되므로 이용이 어렵다. 또한, ArF 엑시머 레이저는 그 파장이 193nm로 AlN층에 흡수될 수 있으나, AlN의 밴드갭 에너지에 대응하는 파장(약 200nm)과 차이가 크지 않아 레이저의 일부는 AlN층 또는 AlN/AlGaN 초격자층을 투과해버릴 가능성이 있으며, ArF 엑시머 레이저의 펄스 에너지(pulse energy)가 낮아서 기판을 분리하기에 충분한 에너지를 제공하지 못한다.
이와 같은 이유로, 종래의 자외선 발광 소자는 수평형 발광 소자로 제조되거나, 성장 기판을 포함하는 플립칩 형태의 발광 소자로 제조되었다. 수평형 이나 플립칩형 발광 소자는 활성층의 일부가 제거되고, 또한 열 방출에 취약하여, 발광 소자의 효율이 낮다.
또한, AlxGa(1-x)N (0.1 ≤ x ≤ 1)은 GaN에 비하여 상대적으로 결정성이 우수한 막을 성장시키는 것이 어려워, 제조된 발광 소자의 내부 양자 효율이 떨어진다. 일반적으로, AlxGa(1-x)N (0.1 ≤ x ≤ 1)을 MOCVD(Metal Organic Chemical Vapor Deposition)를 이용하여 1200℃ 이상의 고온에서 성장하면, 결정성이 향상되는 것이 알려져 있다. 그런데 일반적으로 사용되는 MOCVD 장비는 1200℃ 이상의 고온으로 사용하면 장비의 수명이 단축될 수 있으며, 안정적으로 AlxGa(1-x)N (0.1 ≤ x ≤ 1)을 성장시키는 것이 어렵다. 따라서, 종래의 방법으로 MOCVD 장비를 이용하는 경우, 결정성이 우수하며 내부 양자 효율이 높은 자외선 발광 소자를 대량으로 제조하기 어려웠다.
본 발명이 해결하고자 하는 과제는, 자외선 발광 소자 제조용 템플릿을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 결정성이 우수하고, 손상이 없는 반도체층들을 갖는 자외선 발광 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 소자 제조용 템플릿은, 성장 기판; 상기 성장 기판 상에 위치하는 GaN층; 상기 GaN층 상에 위치하는 AlN층; 상기 AlN층 상에 위치하며, n형 AlxGa(1-x)N(0＜x＜1)을 포함하는 제1 n형 반도체층; 및 상기 제1 n형 반도체층 상에 위치하며, Alya(1-y)N층(0＜y＜1)/Alza(1-z)N층(0＜z＜1)을 포함하는 제2 초격자층을 포함한다.
상기 템플릿은, 상기 AlN층과 제1 n형 반도체층 사이에 위치하는 제1 초격자층을 더 포함할 수 있고, 상기 제1 초격자층은 제1 압력에서 성장된 AlN층과 제2 압력에서 성장된 AlN층의 반복 적층 구조를 포함하며, 상기 제1 압력과 제2 압력은 서로 다를 수 있다.
상기 템플릿은, 상기 성장 기판과 상기 GaN층 사이에 위치하는 GaN 버퍼층을 더 포함할 수 있다.
상기 x＜y이고, x＜z일수 있다.
상기 성장 기판은 사파이어 기판을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 자외선 발광 소자 제조 방법은, 성장 기판 상에 GaN층을 형성하고; 제1 온도에서 상기 GaN층 상에 AlN층을 형성하고; 상기 AlN층 상에 n형 AlxGa(1-x)N(0＜x＜1)을 포함하는 제1 n형 반도체층을 형성하고; 상기 제1 n형 반도체층 상에 제2 초격자층을 형성하고; 상기 제2 초격자층 상에 AlGaN을 포함하는 제2 n형 반도체층을 형성하고; 상기 제2 n형 반도체층 상에 질화물 반도체를 포함하는 활성층 및 p형 반도체층을 형성하고; 상기 GaN층으로부터 상기 성장 기판을 분리하는 것을 포함하되, 상기 제2 초격자층을 형성하는 것은, 제3 압력에서 성장되는 Alya(1-y)N층(0＜y＜1)과 제4 압력에서 성장되는 Alza(1-z)N층(0＜z＜1)을 교대로 반복 적층하는 것을 포함하며, 상기 제3 압력과 제4 압력은 서로 다를 수 있다.
상기 제3 압력은 상기 제4 압력보다 낮을 수 있다.
상기 제3 압력은 0 초과 100Torr 이하일 수 있고, 상기 제4 압력은 0 초과 300Torr이하일 수 있다.
상기 제조 방법은, 상기 제1 n형 반도체층을 형성하기 전에, 제2 온도에서 상기 AlN층 상에 제1 초격자층을 형성하는 것을 더 포함할 수 있다.
상기 제1 초격자층을 형성하는 것은, 제1 압력에서 성장되는 AlN층과 제2 압력에서 성장되는 AlN층을 교대로 반복 적층하는 것을 포함할 수 있고, 상기 제1 압력과 제2 압력은 서로 다를 수 있다.
상기 제1 압력은 상기 제2 압력보다 낮을 수 있고, 상기 제1 압력은 0 초과 100Torr이하이고, 상기 제2 압력은 0 초과 400Torr이하일 수 있다.
상기 제2 온도는 상기 제1 온도보다 높은 온도일 수 있다.
상기 제조 방법은, 상기 성장 기판을 분리하기 전에, 상기 p형 반도체층 상에 지지 기판을 본딩하는 것을 더 포함할 수 있다.
상기 제조 방법은, 상기 성장 기판 분리 후, 상기 GaN층, AlN층, 제1 n형 반도체층 및 제2 초격자층을 제거하여, 상기 제2 n형 반도체층의 일면을 노출시키는 것을 더 포함할 수 있다.
나아가, 상기 제2 n형 반도체층의 노출된 면 상에 제1 전극을 형성하는 것을 더 포함할 수 있다.
한편, 상기 제조 방법은, 상기 p형 반도체층 및 상기 활성층의 일부를 제거하여 상기 제2 n형 반도체층을 부분적으로 노출시키고, 상기 제2 n형 반도체층의 노출된 면 상에 제1 전극, 및 상기 p형 반도체층 상에 위치하는 제2 전극을 형성하는 것을 더 포함할 수 있다.
다른 실시예들에서, 상기 GaN층을 형성하기 전에, 상기 성장 기판 상에 GaN 버퍼층을 형성하는 것을 더 포함할 수 있다.
또한, 상기 성장 기판은 사파이어 기판일 수 있고, 상기 성장 기판을 분리하는 것은, 레이저 리프트 오프를 이용하는 것을 포함할 수 있다.
본 발명에 따르면, 제2 초격자층을 포함하는 발광 소자 제조용 템플릿을 제공함으로써, 상기 템플릿 상에 성장되는 반도체층들의 결정성을 우수하게 할 수 있고, 인가되는 응력을 최소화시킬 수 있다.
또한, 상기 템플릿을 이용한 자외선 발광 소자 제조 방법을 제공함으로써, 광효율 및 신뢰성이 향상된 자외선 발광 소자를 제공할 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 발광 소자 제조용 템플릿 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 5 내지 도 11은 본 발명의 또 다른 실시예에 따른 자외선 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하 설명되는 반도체층들에 대한 각 조성비, 성장 방법, 성장 조건, 두께 등은 예시에 해당하며, 하기 기재된 바에 따라 본 발명이 제한되는 것은 아니다. 예를 들어, AlGaN로 표기되는 경우, Al과 Ga의 조성비는 통상의 기술자의 필요에 따라 다양하게 적용될 수 있다. 또한, 이하 설명되는 반도체층들은 이 기술 분야의 통상의 지식을 가진 자(이하, "통상의 기술자")에게 일반적으로 알려진 다양한 방법을 이용하여 성장될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다. 다만, 이하 설명되는 실시예에서는, 반도체층들이 MOCVD를 이용하여 동일한 챔버 내에서 성장된 것으로 설명되고, 챔버 내에 유입되는 소스 가스들은 조성비에 따라 통상의 기술자에게 알려진 소스를 이용할 수 있으며, 이에 본 발명이 제한되는 것은 아니다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 발광 소자 제조용 템플릿 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 성장 기판(110) 상에 GaN층(130) 및 AlN층(140)을 형성한다. 나아가, GaN(130)을 형성하기 전에, 성장 기판(110) 상에 GaN 버퍼층(120)을 더 형성할 수 있다.
성장 기판(110)은 질화물 반도체층을 성장시키기 위한 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 스피넬 기판, 또는 GaN 기판이나 AlN 기판과 같은 질화물 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(110)은 사파이어 기판일 수 있다.
GaN층(130)은 성장 기판(110) 상에 약 1㎛의 두께로 성장될 수 있으며, 약 900 내지 1100℃ 온도 및 약 200Torr의 압력에서 성장될 수 있다. 상기 발광 소자 제조용 템플릿이 GaN층(130)을 포함함으로써, 후술하는 성장 기판(110) 분리 공정 시, 레이저 리프트 오프를 이용할 수 있다.
AlN층(140)은 GaN층(130) 상에 약 20nm의 두께로 성장될 수 있으며, 약 200Torr의 압력 및 제1 온도에서 성장될 수 있다. 제1 온도는, 예를 들어, 650 내지 750℃일 수 있다. AlN층(140)은 AlN층(140) 상에 성장되는 AlGaN을 포함하는 반도체층들이 용이하게 성장될 수 있도록 할 수 있다.
한편, GaN 버퍼층(120)은 GaN층(130)의 성장 전에 성장 기판(110) 상에 약 25nm의 두께로 성장될 수 있으며, 약 600℃의 온도 및 600Torr의 압력에서 성장될 수 있다. 특히, 성장 기판(110)이 사파이어 기판인 경우, GaN 버퍼층(120)은 다른 반도체층들이 성장될 수 있도록 핵층 역할을 할 수 있고, 또한 격자상수의 차이를 완화시키는 역할을 할 수 있다.
도 2 및 도 3을 참조하면, AlN층(140) 상에 제1 n형 반도체층(160)을 형성한다. 또한, 제1 n형 반도체층(160)을 형성하기 전에, 상기 AlN층(140) 상에 제1 초격자층(150)을 더 형성할 수 있다.
제1 초격자층(150)을 형성하는 것은, 제2 온도, 예를 들어, 약 900 내지 약 1100℃의 온도 하에, 제1 압력에서 성장되는 AlN층과 제2 압력에서 성장되는 AlN층을 교대로 반복 적층하는 것을 포함할 수 있다. 상기 반복 적층되는 AlN층은 각각 약 5nm의 두께를 가질 수 있고, 이에 따라, 초격자층이 형성될 수 있다. 이때, 제1 압력은 제2 압력과 다를 수 있고, 또한, 제1 압력은 제2 압력보다 낮은 압력일 수 있다. 예를 들어, 제1 압력은 0 초과 100Torr 이하이고, 제2 압력은 0 초과 400Torr 이하일 수 있다.
제1 초격자층(150)의 제1 압력에서 성장되는 AlN층과 제2 압력에서 성장되는 AlN층은 압력의 차이로 인하여 서로 다른 성장률(growth rate)을 가질 수 있다. 이에 따라, 전위(dislocation)가 전파(propagation)되는 것을 차단하거나 또는 전파 경로를 변화시킬 수 있어서, 후속 공정에서 성장되는 다른 반도체층들의 전위 밀도를 감소시킬 수 있다. 또한, 제1 초격자층(150)은 제1 온도보다 높은 제2 온도에서 성장되므로, AlN층(140)보다 우수한 결정질을 가질 수 있다. 이에 따라, 후속 공정에서 성장되는 다른 반도체층들의 결정질을 우수하게 할 수 있다.
제1 n형 반도체층(160)은 AlxGa(1-x)N층(0＜x＜1)을 포함할 수 있으며, Si와 같은 불순물을 포함하여 n형으로 도핑될 수 있다. 제1 n형 반도체층(160)은 약 900 내지 1100℃의 온도 및 100Torr의 압력에서 약 1㎛의 두께를 갖도록 성장될 수 있다.
이어서, 도 4를 참조하면, 제1 n형 반도체층(160) 상에 제2 초격자층(170)을 형성한다.
제2 초격자층(170)을 형성하는 것은, 제3 압력에서 성장되는 AlyGa(1-y)N층(0＜y＜1)과 제4 압력에서 성장되는 AlzGa(1-z)N층(0＜z＜1)을 교대로 반복 적층하는 것을 포함할 수 있다. 상기 반복 적층되는 AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)은 약 900 내지 1100℃의 온도에서 각각 약 5nm 및 약 10nm의 두께를 갖도록 성장될 수 있다. 이에 따라, AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)을 포함하는 초격자층이 형성될 수 있다.
제3 압력과 제4 압력은 서로 다른 압력일 수 있으며, 또한, 제3 압력은 제4 압력보다 낮은 압력일 수 있다. 예를 들어, 상기 제3 압력은 0 초과 100Torr 이하일 수 있고, 상기 제4 압력은 0 초과 300Torr 이하일 수 있다. 성장 압력을 달리함으로써, AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)의 조성비를 다르게 할 수도 있고, 또는 동일하게 할 수도 있다. 예를 들어, 압력 외에 다른 성장 조건이 동일한 경우, 더 낮은 압력에서 성장된 AlGaN층은 더 높은 압력에서 성장된 AlGaN층에 비해 높은 Al 조성비를 가질 수 있다. 따라서, AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)의 소스 유입량을 달리하여 동일한 조성비를 갖도록 조절할 수 있다. 이와 달리, AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)의 소스 유입량을 일정하게 하면, 서로 다른 조성비를 갖는 AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)을 형성할 수 있다.
AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)은 성장 압력의 차이로 인하여 서로 다른 성장률을 가질 수 있다. 이에 따라, 전위가 전파되는 것을 차단하거나 또는 전파 경로를 변화시킬 수 있어서, 후속 공정에서 성장되는 다른 반도체층들의 전위 밀도를 감소시킬 수 있다. 나아가, AlyGa(1-y)N층(0＜y＜1)과 AlzGa(1-z)N층(0＜z＜1)의 조성비를 각각 다르게 할 경우, 격자 상수 차이에 의한 응력을 완화시킬 수 있어서, 후속 공정에서 성장되는 다른 반도체층들의 결정성을 우수하게 할 수 있고, 크랙 등의 손상이 발생하는 것을 방지할 수 있다.
한편, 제2 초격자층(170)과 제1 n형 반도체층(160)의 Al 조성비를 서로 다르게 조절될 수 있다. 또한, x＜y 및 x＜z가 되도록 각 층들의 조성비가 조절될 수 있으며, 예를 들어, 제1 n형 반도체층(160)은 Al0.08Ga0.92N를 포함하고, 제2 초격자층(170) 중 적어도 한 층은 Al0.2Ga0.8N층일 수 있다.
상술한 제조 방법에 따라, 도 4에 도시된 바와 같은 발광 소자 제조용 템플릿이 제공된다. 본 실시예에 따른 발광 소자 제조용 템플릿은 상술한 구성들을 포함함으로써, 상기 템플릿 상에 형성되는 반도체층들의 결정성을 우수하게 할 수 있고, 또한, 격자 상수 차이에 따른 응력을 완화시켜 크랙 등의 손상이 발생하는 것을 방지할 수 있다. 따라서 상기 템플릿에 성장된 반도체층들로부터 제조된 발광 소자는, 높은 내부 양자 효율 및 신뢰성을 가질 수 있다.
도 5 내지 도 11은 본 발명의 또 다른 실시예에 따른 자외선 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 도 4에 도시된 바와 같은 발광 소자 제조용 템플릿 상에 제2 n형 반도체층(181)을 형성한다.
제2 n형 반도체층(181)은 AlGaN층을 포함할 수 있으며, Si와 같은 불순물을 포함하여 n형으로 도핑될 수 있다. 제2 n형 반도체층(180)은 약 900 내지 1100℃의 온도 및 100Torr의 압력에서 약 2㎛의 두께를 갖도록 성장될 수 있다. 제2 n형 반도체층(181)은 제1 n형 반도체층(160)과 달리, 실질적으로 광 방출을 위한 전자를 공급하는 n형 반도체층일 수 있다. 따라서, 제2 n형 반도체층(181)은 제1 n형 반도체층(160)에 비해 상대적으로 고농도로 도핑될 수 있다.
제2 n형 반도체층(181)은 단일층일 수 있고, 또는 복수의 층을 포함하는 다중층으로 형성될 수도 있다. 나아가, 제2 n형 반도체층(181)은 연속적으로 조성비가 변화하는 그레디언트층으로 형성될 수도 있다. 예를 들어, 제2 n형 반도체층(181)은 제2 초격자층(170)과 활성층(183) 간의 격자 상수 차이에 따른 응력을 감소시킬 수 있도록 Al조성비가 연속적으로 변화하도록 형성될 수 있다.
이어서, 도 6을 참조하면, 제2 n형 반도체층(181) 상에 활성층(183) 및 p형 반도체층(185)을 형성한다.
활성층(183)은 (Al, Ga, In)N을 포함할 수 있고, 서로 교대로 적층된 장벽층들(미도시)과 우물층들(미도시)을 포함하여 다중양자우물구조(MQW)로 형성될 수 있다. 예를 들어, 상기 장벽층과 우물층은 각각 AlInGaN과 같은 4성분계 질화물 반도체를 포함할 수 있다. 이때, 장벽층의 밴드갭 에너지는 우물층의 밴드갭 에너지보다 크도록 물질이 조절될 수 있다. 또한, 활성층(183)의 질화물 반도체의 조성비를 조절하여 원하는 자외선 영역의 피크 파장을 갖는 광을 방출할 수 있다.
덧붙여, 장벽층들 중 제2 n형 반도체층(181)에 가장 가까운 장벽층은 다른 장벽층들에 비해 Al 함량이 더 높을 수 있다. 상기 제2 n형 반도체층(181)에 가장 가까운 장벽층을 다른 장벽층들보다 더 넓은 밴드갭을 갖도록 형성함으로써 전자의 이동 속도를 감소시켜 전자의 오버플로우를 효과적으로 방지할 수 있다.
p형 반도체층(185)은 활성층(183) 상에 형성될 수 있으며, 약 900 내지 1000℃의 온도 및 약 100Torr의 압력에서 약 0.1㎛의 두께로 형성될 수 있다. p형 반도체층(185)은 AlGaN과 같은 질화물 반도체를 포함할 수 있고, Mg과 같은 불순물을 더 포함하여 p형으로 도핑될 수 있다.
나아가, p형 반도체층(185)은 오믹 컨택 저항을 낮추기 위한 델타 도핑층(미도시)을 더 포함할 수 있다.
도 7을 참조하면, p형 반도체층(185) 상에 지지 기판(190)을 형성한다.
지지 기판(190)은 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(190)은 사파이어 기판, 질화갈륨 기판, 유리 기판, 실리콘카바이드 기판, 실리콘 기판, 금속 기판, 세라믹 기판일 수 있다.
또한, 지지 기판(190)은 p형 반도체층(185)에 본딩되어 형성될 수 있고, 이에 따라, 지지 기판(190)과 p형 반도체층(185) 사이에 이들을 본딩하는 본딩층(미도시)이 더 형성될 수 있다.
상기 본딩층은 금속 물질을 포함할 수 있고, 예를 들어, AuSn을 포함할 수 있다. AuSn을 포함하는 본딩층은 지지 기판(190)과 p형 반도체층(185)을 공정 본딩(Eutectic Bonding)할 수 있다. 지지 기판(190)이 도전성 기판인 경우, 본딩층은 p형 반도체층(185)과 지지 기판(190)을 전기적으로 연결한다.
나아가, 지지 기판(190)과 p형 반도체층(185) 사이에 금속층(미도시)이 더 형성될 수 있다.
상기 금속층은 반사 금속층(미도시) 및 베리어 금속층(미도시)을 포함할 수 있고, 상기 베리어 금속층은 상기 반사 금속층을 덮도록 형성될 수 있다.
상기 반사 금속층은 증착 및 리프트 오프 기술 등을 통해서 형성될 수 있다. 반사 금속층은 광을 반사시키는 역할을 할 수 있고, 또한, p형 반도체층(185)과 전기적으로 연결된 전극 역할을 할 수도 있다. 따라서, 반사 금속층은 자외선에 대해 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하는 것이 바람직하다. 상기 반사 금속층은, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속을 포함할 수 있다.
한편, 상기 베리어 금속층은 반사 금속층과 다른 물질의 상호 확산을 방지한다. 이에 따라, 상기 반사 금속층의 손상에 의한 접촉 저항 증가 및 반사도 감소를 방지할 수 있다. 베리어 금속층은 Ni, Cr, Ti을 포함할 수 있으며, 다중층으로 형성될 수 있다.
도 8을 참조하면, 성장 기판(110)을 반도체층들로부터 분리한다. 성장 기판(110)은 GaN층(130)에서 분리될 수 있다.
성장 기판(110)은 레이저 리프트 오프, 화학적 리프트 오프, 응력 리프트 오프, 열 리프트 오프 등 다양한 방법을 통하여 분리될 수 있다.
예를 들어, 성장 기판(110)이 사파이어 기판인 경우, 레이저 리프트 오프를 이용하여 분리할 수 있다. 본 실시예에 따르면, AlN층(140) 아래에 GaN층(130)이 형성될 수 있으므로, KrF 엑시머 레이저를 이용하더라도 용이하게 성장 기판(110)을 분리할 수 있다. 따라서, 종래에 자외선 발광 소자에서 레이저 리프트 오프를 이용하여 성장 기판을 분리하기 어려웠던 문제를 해결할 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 성장 기판(110)과 반도체층들 사이에 추가적인 층들(예를 들어, 희생층)을 더 형성하여, 화학적 리프트 오프 또는 응력 리프트 오프 등을 이용하여 성장 기판(110)을 분리할 수 있다.
이어서, 도 9를 참조하면, 성장 기판(110)이 분리된 후, GaN 버퍼층(120), GaN층(130), AlN층(140), 제1 및 제2 초격자층(160, 180), 및 제1 n형 반도체층(170)을 제거하여, 제2 n형 반도체층(181)의 일면을 노출시킬 수 있다.
제2 n형 반도체층(181)의 일면이 노출될 수 있도록, 제2 n형 반도체층(181)의 상부에 위치하는 층들(120, 130, 140, 150, 160, 170)은 화학적 및/또는 물리적인 방법, 또는 식각 등에 의해 제거될 수 있다.
한편, 노출된 제2 n형 반도체층(181)의 표면의 거칠기를 증가시켜, 제2 n형 반도체층(181)의 표면에 러프니스(미도시)를 형성하는 것을 더 수행할 수 있다. 상기 러프니스는 습식 식각 등을 이용하여 형성할 수 있으며, 예컨대, PEC(Photo-Enhanced Chemical) 식각, 황인산 용액을 이용한 식각 등일 수 있다. 러프니스의 크기는 식각 조건에 따라 다양하게 결정되며, 예컨대, 평균 높이가 0.5㎛ 이하일 수 있다. 러프니스를 형성함으로써, 본 발명의 자외선 발광 소자의 광 추출 효율을 향상시킬 수 있다.
도 10을 참조하면, 제1 n형 반도체층(181), 활성층(183) 및 p형 반도체층(185)을 패터닝하여, 소자 분할 홈(210)을 형성할 수 있다. 소자 분할 홈(210)이 형성됨으로써, 지지 기판(190)의 상면이 부분적으로 노출될 수 있다. 나아가, 소자 분할 홈(210)에 의해 분할된 각각의 소자 영역 상에 제1 전극(220)을 형성할 수 있다.
제1 n형 반도체층(181), 활성층(183) 및 p형 반도체층(185)을 패터닝하는 것은, 사진 및 식각 공정을 이용하여 수행될 수 있고, 또한, 소자 분할 홈(210)의 측면이 소정의 기울기를 갖도록 형성될 수도 있다.
제1 전극(220)은 제2 n형 반도체층(181)에 외부 전원을 공급하는 기능을 할 수 있고, 증착 및 리프트 오프 기술을 이용하여 형성될 수 있다.
이어서, 각각의 소자 분할 홈(210) 아래 영역의 지지 기판(190)을 S1을 따라 분리함으로써, 도 11에 도시된 바와 같은 자외선 발광 소자가 제공될 수 있다.
본 실시예에 따른 자외선 발광 소자는, 도 4의 발광 소자 제조용 템플릿 상에 형성된 제1 n형 반도체층(181), 활성층(183) 및 p형 반도체층(185)을 포함한다. 따라서, 제1 n형 반도체층(181), 활성층(183) 및 p형 반도체층(185)은 낮은 결함 밀도를 가져 우수한 결정질을 가질 수 있고, 또한, 제1 n형 반도체층(181), 활성층(183) 및 p형 반도체층(185)에 가해지는 응력이 적어 크랙 등의 손상이 방지될 수 있다. 이에 따라, 상기 발광 소자는 높은 광 효율 및 신뢰성을 가질 수 있다.
한편, 도면들을 참조하여 설명한 실시예에서는, 성장 기판(110)이 제거된 수직형 발광 소자를 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 상술한 발광 소자 제조용 템플릿은 수평형, 플립칩형 발광 소자 제조시에도 이용될 수 있다. 예를 들어, 도 6의 상태에서 p형 반도체층(185) 및 활성층(183)의 일부를 제거하여 제2 n형 반도체층(181)을 부분적으로 노출시키고, p형 반도체층(185) 및 노출된 제2 n형 반도체층(181)의 표면 상에 각각 제2 전극 및 제1 전극을 형성함으로써, 수평형 또는 플립칩형 발광 소자를 제조할 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (18)

  1. 성장 기판;
    상기 성장 기판 상에 위치하는 GaN층;
    상기 GaN층 상에 위치하는 AlN층;
    상기 AlN층 상에 위치하며, n형 AlxGa(1-x)N(0＜x＜1)을 포함하는 제1 n형 반도체층; 및
    상기 제1 n형 반도체층 상에 위치하며, Alya(1-y)N층(0＜y＜1)/Alza(1-z)N층(0＜z＜1)을 포함하는 제2 초격자층을 포함하는 발광 소자 제조용 템플릿.
  2. 청구항 1에 있어서,
    상기 AlN층과 제1 n형 반도체층 사이에 위치하는 제1 초격자층을 더 포함하고,
    상기 제1 초격자층은 제1 압력에서 성장된 AlN층과 제2 압력에서 성장된 AlN층의 반복 적층 구조를 포함하며, 상기 제1 압력과 제2 압력은 서로 다른, 발광 소자 제조용 템플릿.
  3. 청구항 1에 있어서,
    상기 성장 기판과 상기 GaN층 사이에 위치하는 GaN 버퍼층을 더 포함하는 발광 소자 제조용 템플릿.
  4. 청구항 1에 있어서,
    상기 x＜y이고, 상기 x＜z인 발광 소자 제조용 템플릿.
  5. 청구항 1에 있어서,
    상기 성장 기판은 사파이어 기판을 포함하는 발광 소자 제조용 템플릿.
  6. 성장 기판 상에 GaN층을 형성하고;
    제1 온도에서 상기 GaN층 상에 AlN층을 형성하고;
    상기 AlN층 상에 n형 AlxGa(1-x)N(0＜x＜1)을 포함하는 제1 n형 반도체층을 형성하고;
    상기 제1 n형 반도체층 상에 제2 초격자층을 형성하고;
    상기 제2 초격자층 상에 AlGaN을 포함하는 제2 n형 반도체층을 형성하고;
    상기 제2 n형 반도체층 상에 질화물 반도체를 포함하는 활성층 및 p형 반도체층을 형성하고;
    상기 GaN층으로부터 상기 성장 기판을 분리하는 것을 포함하되,
    상기 제2 초격자층을 형성하는 것은, 제3 압력에서 성장되는 Alya(1-y)N층(0＜y＜1)과 제4 압력에서 성장되는 Alza(1-z)N층(0＜z＜1)을 교대로 반복 적층하는 것을 포함하며, 상기 제3 압력과 제4 압력은 서로 다른, 자외선 발광 소자 제조 방법.
  7. 청구항 6에 있어서,
    상기 제3 압력은 상기 제4 압력보다 낮은, 자외선 발광 소자 제조 방법.
  8. 청구항 7에 있어서,
    상기 제3 압력은 0 초과 100Torr 이하이고, 상기 제4 압력은 0 초과 300Torr이하인 자외선 발광 소자 제조 방법.
  9. 청구항 6에 있어서,
    상기 제1 n형 반도체층을 형성하기 전에,
    제2 온도에서 상기 AlN층 상에 제1 초격자층을 형성하는 것을 더 포함하는 자외선 발광 소자 제조 방법.
  10. 청구항 9에 있어서,
    상기 제1 초격자층을 형성하는 것은,
    제1 압력에서 성장되는 AlN층과 제2 압력에서 성장되는 AlN층을 교대로 반복 적층하는 것을 포함하고, 상기 제1 압력과 제2 압력은 서로 다른, 자외선 발광 소자 제조 방법.
  11. 청구항 10에 있어서,
    상기 제1 압력은 상기 제2 압력보다 낮고,
    상기 제1 압력은 0 초과 100Torr이하이고, 상기 제2 압력은 0 초과 400Torr이하인 자외선 발광 소자 제조 방법.
  12. 청구항 9에 있어서,
    상기 제2 온도는 상기 제1 온도보다 높은 온도인 자외선 발광 소자 제조 방법.
  13. 청구항 6에 있어서,
    상기 성장 기판을 분리하기 전에,
    상기 p형 반도체층 상에 지지 기판을 본딩하는 것을 더 포함하는 자외선 발광 소자 제조 방법.
  14. 청구항 13에 있어서,
    상기 성장 기판 분리 후,
    상기 GaN층, AlN층, 제1 n형 반도체층 및 제2 초격자층을 제거하여, 상기 제2 n형 반도체층의 일면을 노출시키는 것을 더 포함하는 자외선 발광 소자 제조 방법.
  15. 청구항 14에 있어서,
    상기 제2 n형 반도체층의 노출된 면 상에 제1 전극을 형성하는 것을 더 포함하는 자외선 발광 소자 제조 방법.
  16. 청구항 6에 있어서,
    상기 p형 반도체층 및 상기 활성층의 일부를 제거하여 상기 제2 n형 반도체층을 부분적으로 노출시키고,
    상기 제2 n형 반도체층의 노출된 면 상에 제1 전극, 및 상기 p형 반도체층 상에 위치하는 제2 전극을 형성하는 것을 더 포함하는 자외선 발광 소자 제조 방법.
  17. 청구항 6에 있어서,
    상기 GaN층을 형성하기 전에, 상기 성장 기판 상에 GaN 버퍼층을 형성하는 것을 더 포함하는 자외선 발광 소자 제조 방법.
  18. 청구항 17에 있어서,
    상기 성장 기판은 사파이어 기판이고,
    상기 성장 기판을 분리하는 것은, 레이저 리프트 오프를 이용하는 것을 포함하는 자외선 발광 소자 제조 방법.
PCT/KR2014/006452 2013-08-01 2014-07-16 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법 WO2015016507A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0091553 2013-08-01
KR1020130091553A KR20150015760A (ko) 2013-08-01 2013-08-01 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법

Publications (1)

Publication Number Publication Date
WO2015016507A1 true WO2015016507A1 (ko) 2015-02-05

Family

ID=52431991

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/006452 WO2015016507A1 (ko) 2013-08-01 2014-07-16 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법

Country Status (2)

Country Link
KR (1) KR20150015760A (ko)
WO (1) WO2015016507A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102347387B1 (ko) * 2015-03-31 2022-01-06 서울바이오시스 주식회사 자외선 발광 소자
US10644194B2 (en) 2016-04-15 2020-05-05 Lg Innotek Co., Ltd. Light-emitting device, light-emitting device package, and light-emitting module
KR101697462B1 (ko) * 2016-07-04 2017-01-18 (주)유니드엘이디 수직형 자외선 발광소자, 이의 제조 방법, 수직형 자외선 발광소자용 AlN 템플릿 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060191474A1 (en) * 2005-02-02 2006-08-31 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
US20060237745A1 (en) * 2002-11-25 2006-10-26 Gordon Munns Super lattice modification of overlying transistor
JP2008251643A (ja) * 2007-03-29 2008-10-16 Ngk Insulators Ltd ＡｌＧａＮ結晶層の形成方法
KR20110133239A (ko) * 2010-06-04 2011-12-12 서울옵토디바이스주식회사 신뢰성 있는 발광 다이오드
US20130082237A1 (en) * 2011-10-04 2013-04-04 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having enhanced light extraction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237745A1 (en) * 2002-11-25 2006-10-26 Gordon Munns Super lattice modification of overlying transistor
US20060191474A1 (en) * 2005-02-02 2006-08-31 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
JP2008251643A (ja) * 2007-03-29 2008-10-16 Ngk Insulators Ltd ＡｌＧａＮ結晶層の形成方法
KR20110133239A (ko) * 2010-06-04 2011-12-12 서울옵토디바이스주식회사 신뢰성 있는 발광 다이오드
US20130082237A1 (en) * 2011-10-04 2013-04-04 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having enhanced light extraction

Also Published As

Publication number Publication date
KR20150015760A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
EP2802012B1 (en) Method of manufacturing a semiconductor device
WO2013018937A1 (ko) 반도체 발광소자
WO2011046292A2 (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2010101335A1 (en) Light emitting device
WO2014163323A1 (en) Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
WO2012108627A2 (en) Light emitting diode having photonic crystal structure and method of fabricating the same
WO2010013936A2 (en) Semiconductor device, light emitting device and method of manufacturing the same
WO2010085042A2 (en) Semiconductor device, light emitting device and method for manufacturing the same
WO2011025291A2 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2016159638A1 (en) Uv light emitting diode
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2011025266A2 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2014104688A1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
WO2013100619A1 (ko) 탄소 도핑된 ｐ형 질화물층을 포함하는 질화물계 발광소자
WO2012118250A1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 및 그 제조 방법
KR100705225B1 (ko) 수직형 발광소자의 제조방법
WO2009093846A2 (ko) 발광소자의 제조방법
WO2013129812A1 (en) Light emitting diode having gallium nitride substrate
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
WO2010098606A2 (en) Method for fabricating light emitting device
JP2015525973A (ja) Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
WO2016159614A1 (en) Uv light emitting device
JPH11145515A (ja) ＧａＮ系半導体発光素子およびその製造方法
JP2009123836A (ja) 窒化物半導体発光素子
WO2013081348A1 (en) Method for separating epitaxial layer from growth substrate

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14831485

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14831485

Country of ref document: EP

Kind code of ref document: A1