JP2002200599A - 三次元構造体の作製方法 - Google Patents

三次元構造体の作製方法

Info

Publication number
JP2002200599A
JP2002200599A JP2000385176A JP2000385176A JP2002200599A JP 2002200599 A JP2002200599 A JP 2002200599A JP 2000385176 A JP2000385176 A JP 2000385176A JP 2000385176 A JP2000385176 A JP 2000385176A JP 2002200599 A JP2002200599 A JP 2002200599A
Authority
JP
Japan
Prior art keywords
film
forming
sacrificial
layer
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000385176A
Other languages
English (en)
Inventor
Masateru Hara
昌輝 原
Toshiyuki Samejima
俊之 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000385176A priority Critical patent/JP2002200599A/ja
Publication of JP2002200599A publication Critical patent/JP2002200599A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 比較的簡単な工程でウィンドウ効果を低減
し、複雑な構造であってもエッチング工程に要する時間
を短縮することができる三次元構造体の作製方法を提供
する。 【構成】 ガラス基板11上に第1の犠牲層(フォトレ
ジスト膜)を形成した後、フォトレジスト膜上に第2の
犠牲層(二酸化シリコン膜)を形成し、そののちフォト
レジスト膜を除去することにより空隙14を形成する。
続いて、第2の犠牲層(二酸化シリコン膜)上に第3の
犠牲層(非晶質シリコン膜15)を形成した後、第2の
犠牲層を除去することにより空隙14を拡大させる。続
いて、第3の犠牲層上に所望の構造膜(窒化シリコン膜
16)を形成した後、第3の犠牲層(非晶質シリコン膜
15)をドライエッチングにより除去する。非晶質シリ
コン膜15をエッチングする際に、下部の空隙14が大
きいため、エッチングガスの接触面積が大きくなり、エ
ッチング工程に要する時間が短縮される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、犠牲層を除去する
ことにより空隙を形成する工程を有する三次元構造体の
作製方法に係り、特に、MEMS(Micro Electro Mech
anical System )分野におけるデバイスを製造する際に
用いて好適な三次元構造体の作製方法に関する。
【0002】
【従来の技術】従来、MEMS分野において、三次元構
造体を実現する技術の1つとして、基板上に予め犠牲層
を形成し、この犠牲層上に構造膜を形成した後、犠牲層
をエッチングして除去することにより所望の構造を実現
する方法が採用されている。犠牲層としてはSiO
2 (二酸化シリコン)やSi(シリコン)が用いられ、
SiO2 により犠牲層を形成した場合にはHF(フッ化
水素)系のエッチング液、また、Siにより犠牲層を形
成した場合には気相のXeF2 (フッ化キセノン)やB
rF3 (フッ化臭素)が用いられている。
【0003】MEMSデバイスの一例としては、例え
ば、SLM(Silicon Light Machines)社の三次元構造の
GLV(Grating Light Valve) と称される光バルブがあ
る。この光バルブは、基板上に6本の可動リボン(架橋
部)を一組として設け、これら可動リボンのうちのいく
つかを選択的に動かすことによって回折格子を形成して
入射光の方向を変えるものである。その動作原理は、可
動リボンに電極を付設し、可動リボンの下方の基板側に
設けた対向電極との間の静電引力で可動リボンを変形さ
せるというものである。この可動リボンを基板から浮い
た形(架橋構造)に作製するプロセスとして、Si(シ
リコン)の犠牲層を例えばXeF2 ガスでエッチングす
る技術が使われている。
【0004】ところで、このような液系あるいはガスな
どのエッチャントを用いて犠牲層を除去する場合、エッ
チングは犠牲層とエッチェントが接した部分で進行する
わけであるから、その接し方、つまり接触面積が反応速
度を律速している。従って、上述の光バルブのような簡
単な構造であれば、反応速度は比較的速くなる。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
光バルブ以上に幅の広い可動リボンや、リボンの下の基
板上に複雑な構造がある場合、あるいはリボンと基板の
間が更に狭いなど、入り組んだ複雑な構造でエッチング
物質が侵入しにくい場合や、犠牲層の膜厚が薄い場合に
は、エッチェントが除去しようとする犠牲層に接触する
ことが困難になり、エッチング工程に多大な時間を要し
ていた。ちなみに、このようなエッチェントの犠牲層部
分への入りにくさがエッチング速度を大幅に落とす現象
は「ウィンドウ(window)効果」と呼ばれている。
【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、比較的簡単な工程でウィンドウ効果
を低減し、複雑な構造であってもエッチング工程に要す
る時間を短縮することができる三次元構造体の作製方法
を提供することにある。
【0007】
【課題を解決するための手段】本発明による三次元構造
体の作製方法は、犠牲層をエッチングすることにより空
隙を有する構造体を作製する工程において、最終の犠牲
層の下に1または2以上の別の種類の犠牲層を予め設け
ておき、これら別の種類の犠牲層を最終の犠牲層のエッ
チングの前に除去し、これにより得られた空隙を利用し
て最終の犠牲層のエッチングを行うようにしたものであ
る。
【0008】本発明による三次元構造体の作製方法は、
具体的には、基板上に第1の犠牲層を形成した後、第1
の犠牲層上に別の種類の第2の犠牲層を形成し、そのの
ち第1の犠牲層を除去することにより第1の空隙を形成
する工程と、第2の犠牲層上に別の種類の第3の犠牲層
を形成した後、第2の犠牲層を除去することにより第1
の空隙よりも大きな第2の空隙を形成する工程と、第3
の犠牲層上に所望の構造膜を形成した後、第2の空隙を
利用して第3の犠牲層を除去する工程とを含むものであ
る。
【0009】本発明による三次元構造体の作製方法は、
その他、基板上に第1の犠牲層を形成した後、第1の犠
牲層上に別の種類の第2の犠牲層を形成し、そののち第
1の犠牲層を除去することにより空隙を形成する工程
と、第2の犠牲層上に所望の構造膜を形成した後、空隙
を利用して第2の犠牲層の一部あるいは全部を除去する
工程とを含むようにしてもよい。
【0010】また、基板の表面に複数の柱状部を有する
型の柱状部を覆うように柱状部とは別の種類の第1の犠
牲膜を形成し、そののち柱状部を除去することにより空
隙を形成する工程と、空隙を形成した後、第1の犠牲膜
を覆うように更に別の種類の第2の犠牲膜を形成し、そ
ののち基板上に前記複数の柱状部を埋め込むように所望
の構造体を形成する工程と、構造体を形成した後、基板
を除去し、そののち空隙を利用して第1の犠牲膜および
第2の犠牲膜をこの順に除去する工程とを含むような構
成としてもよい。
【0011】さらに、基板の表面に複数の柱状凹部を有
する膜を形成して型を作製する工程と、型の膜上に柱状
凹部に沿って第1の犠牲膜を形成し、そののち膜を除去
することにより第1の空隙を形成する工程と、空隙を形
成した後、第1の犠牲膜を覆うように別の種類の第2の
犠牲膜を形成し、そののち第2の犠牲膜上に複数の凹部
を埋め込むように所望の構造体を形成する工程と、構造
体を形成した後、第1の犠牲膜を選択的に除去すること
により第1の空隙よりも大きな第2の空隙を形成すると
共に、構造体を前記基板から切り離す工程と、構造体を
基板から切り離したのち、空隙を利用して第2の犠牲膜
を除去する工程とを含むようにしてもよい。
【0012】本発明による三次元構造体の作製方法で
は、最終の犠牲層(犠牲膜)をエッチングにより除去す
る前に、その下の別の種類の犠牲層(犠牲膜)が除去さ
れ、これにより得られた空隙を利用して最終の犠牲層
(犠牲膜)のエッチングが行われる。これによりエッチ
ャントの侵入が容易になると共にエッチャントの犠牲層
との接触面積が大きくなり、最終の犠牲層のエッチング
工程が効率よく実行される。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0014】〔第1の実施の形態〕図1〜図7は本発明
の第1の実施の形態に係る三次元構造体の製造工程を表
すものである。ここでは、前述のような光バルブの架橋
構造(可動リボン部)を一例としてその作製方法につい
て説明する。なお、図1〜図7の各図において、(B)
は平面構造、(A)は(B)のA−A線に沿った断面構
造を示している。
【0015】まず、図1に示したように、基板、例えば
ガラス基板11の上の所定位置に、例えば長方形のフォ
トレジスト(感光性樹脂)膜12を例えば100nmの
厚みに形成する。次に、図2に示したように、フォトレ
ジスト膜12の上に二酸化シリコン(SiO2 )膜13
を例えば100nmの厚みに形成し、更に、例えばフッ
化水素(HF)溶液を用いたウェットエッチングによ
り、二酸化シリコン膜13を図3(B)のようなフォト
レジスト膜12を覆う形状に成形する。ここで、二酸化
シリコン膜13の成膜には、例えば基板加熱をしないス
パッタリング法等の低温の成膜法が用いられる。それ
は、後にエッチング除去されるフォトレジスト膜12が
一般的に150℃以上の温度で加熱されると剥離が困難
になるためであり、二酸化シリコン膜13の形成はおし
なべて150℃以下の低温で行なうことが望ましい。な
お、フォトレジスト膜12が本発明の「第1の犠牲層」
の一具体例に対応している。
【0016】次に、図3に示したように、例えばこのガ
ラス基板11に対してエッチングを施し、フォトレジス
ト膜12のみを除去して空隙14を形成する。ここで
は、二酸化シリコン膜13を選択的に残すようにエッチ
ングを行なうもので、例えば高圧アセトン処理法(例え
ば、第47回応用物理学関係連合講演会講演予稿集,p86
8,29a-YK-2(2000))などが用いられる。高圧アセトン処
理法とは、例えば、ガラス基板11をアセトンと共に密
閉容器内に封入して、280℃に加熱する方法である。
この方法によれば、二酸化シリコン膜13の側から浸透
してきたアセトンがフォトレジスト膜12を容易に分解
する。
【0017】次に、図4に示したように、例えば、二酸
化シリコン膜13の上に水素を導入した非晶質シリコン
(a−Si:H)膜15を例えば100nmの厚みで形
成する。形成方法としては、例えばプラズマCVD(Ch
emical Vapor Deposition:化学的気相成長 )法が用いら
れ、成膜後、例えばSF6 ガスを用いたドライエッチン
グにより非晶質シリコン膜15を所定形状に成形する。
非晶質シリコン膜15は、ここでは二酸化シリコン膜1
3よりも幅が狭くなっている。なお、二酸化シリコン膜
13が本発明の「第2の犠牲層」,また、非晶質シリコ
ン膜15が本発明の「第3の犠牲層」の一具体例にそれ
ぞれ対応している。
【0018】次に、図5に示したように、二酸化シリコ
ン膜13を例えばエッチングにより選択的に除去する。
ここでは、非晶質シリコン膜15を選択的に残すように
エッチングが行なわれ、例えばフッ化水素溶液を用いた
短時間のウェットエッチングなどが用いられる。これに
より、空隙14は、フォトレジスト膜12に加えて二酸
化シリコン膜13が占めていた空間にまで拡張される。
【0019】次に、図6に示したように、例えば非晶質
シリコン膜15の上に架橋するようにして、窒化シリコ
ン(SiNX )膜16を例えば100nmの厚みで形成
する。形成方法としては、例えばプラズマCVD法が用
いられ、成膜後、例えばCF 4 ガスを用いたドライエッ
チングにより窒化シリコン膜16を所定形状に成形す
る。窒化シリコン膜16は、非晶質シリコン膜15より
も更に幅が狭くなっている。
【0020】最後に、図7に示したように、例えばエッ
チングにより非晶質シリコン膜15を除去する。エッチ
ング方法としては、XeF2 ガスを用いたドライエッチ
ング等を用いることができ、これによれば非晶質シリコ
ン膜15の除去を高い選択比で行なうことが可能であ
る。ここで、空隙14は、以上の工程において形成・除
去された膜の形状や厚みにより図7(A)に示したよう
な形状に形成される。このようにして、空隙14をエア
ギャップとして湾曲した断面形状を有すると共に、所定
の幅の短冊状の窒化シリコン膜16が得られる。以後、
説明は省略するが電極等を形成することにより、この窒
化シリコン膜16が例えば静電気力によって上下に変位
する可動リボンとして機能する。
【0021】このように、本実施の形態によれば、犠牲
層である二酸化シリコン膜13、非晶質シリコン膜15
の下に空隙14を設けるようにしたので、エッチングの
際にこれら犠牲層にエッチャントが空隙14の側から達
し、容易かつ充分に除去することができ、エッチング所
要時間を大幅に短縮することができる。よって、このよ
うな方法によれば、ウィンドウ効果を防止し、例えば犠
牲層の膜厚が薄かったり、犠牲層を含む形成物の構造が
複雑であったりして、従来はエッチャントが犠牲層の隅
々まで浸透しにくかった場合にも容易にエッチングする
ことができる。
【0022】また、二酸化シリコン膜13を介すること
によって、フォトレジスト膜12を除去した後に非晶質
シリコン膜15を形成するようにしたので、高温で形成
されるために直接フォトレジスト12の上に形成するこ
とが難しかった非晶質シリコン膜15を犠牲層として利
用することが可能となる。
【0023】(変形例)次に、第1の実施の形態の変形
例について図8〜図12を参照して説明する。この変形
例は、所望の架橋部の下の空隙が比較的大きく、上記実
施の形態よりエッチングの難易度が低い場合に簡便で好
適な方法である。
【0024】まず、図8に示したように、基板、例えば
ガラス基板21の上の所定位置に、例えば矩形状のフォ
トレジスト膜22を例えば300nmの厚みに形成す
る。次に、図9に示したように、例えばスパッタリング
法により非晶質シリコン(a−Si)膜23を例えば2
00nmの厚みで形成する。続いて、例えばSF6 ガス
を用いたドライエッチングにより非晶質シリコン膜23
を所定形状に成形する。非晶質シリコン膜23は、ここ
ではフォトレジスト膜22よりも幅が狭くなっている。
ここで、フォトレジスト膜22が本発明の「第1の犠牲
層」、また、非晶質シリコン膜23が本発明の「第2の
犠牲層」の一具体例にそれぞれ対応している。
【0025】次に、図10に示したように、フォトレジ
スト膜22を選択的に除去する。これによりフォトレジ
スト膜22が占めていた空間に空隙24が形成される。
ここでは、非晶質シリコン膜23を選択的に残すよう
に、前述の高圧アセトン処理を行う。次に、図11に示
したように、例えば非晶質シリコン膜23の上に架橋す
るようにして、例えばプラズマCVD法により窒化シリ
コン(SiNX )膜25を例えば100nmの厚みで形
成する。成膜後、例えばCF4 ガスを用いたドライエッ
チングにより窒化シリコン膜25を所定形状に成形す
る。なお、窒化シリコン膜25は、更に、非晶質シリコ
ン膜23よりも幅を狭くする。
【0026】最後に、図12に示したようにエッチング
により非晶質シリコン膜23を除去する。エッチング方
法としては、XeF2 ガスを用いたドライエッチング等
を用いることができ、これにより非晶質シリコン膜23
の除去を高い選択比で行なうことができる。ここで、空
隙24は、以上の工程において形成・除去された膜の形
状や厚みにより図12(A)に示したような形状にな
る。このようにして、空隙24をエアギャップとして湾
曲した断面形状を有すると共に、所定の幅の短冊状の窒
化シリコン膜25が得られる。
【0027】このように、本変形例では、形成しようと
する可動リボン(窒化シリコン膜25)下の空隙が大き
いという前提のもとに、フォトレジスト膜22上に非晶
質シリコン膜23を直接スパッタリングにより成膜し、
これを第2の犠牲層として利用した。スパッタリングに
より非晶質シリコン膜を形成すると不純物が混入しやす
いが、空隙が大きければ、犠牲層(非晶質シリコン膜)
のエッチングが比較的容易に進むからである。なお、本
来なら、上記実施の形態のように不純物の少ないCVD
法により非晶質シリコン膜を形成することがエッチング
の観点からは望ましいが、成膜温度が高くなるという不
利な点がある。これに対して本変形例では、温度は高く
する必要はないので、比較的簡便な方法で犠牲層のエッ
チングを行うことができる。なお、その他の作用効果は
上記実施の形態の場合と同様である。
【0028】〔第2の実施の形態〕次に、図13〜図1
8を参照して本発明の第2の実施の形態に係る三次元構
造体の製造工程を説明する。本実施の形態では、第1の
犠牲層をエッチングする際に、第1の犠牲層を被覆する
膜(第2の犠牲層)に開孔を設け、その開孔を利用して
第1の犠牲層のエッチングを容易にしたものである。
【0029】まず、図13に示したように、基板、例え
ばガラス基板31の上に、水素を導入した非晶質シリコ
ン(a−Si:H)膜32をプラズマCVD法により1
00nmの厚みで形成する。成膜後、例えばSF6 ガス
を用いたドライエッチングにより非晶質シリコン膜32
を所定形状に成形する。ここで、非晶質シリコン膜32
が本発明の「第1の犠牲層」の一具体例に対応してい
る。
【0030】次に、図14に示したように、蒸着法によ
り非晶質シリコン膜32を覆うようにアルミニウム(A
l)膜33を成膜し、ウェットエッチング法によって方
形状に成形する。続いて、陽極化成法によりアルミニウ
ム膜33を陽極化することによって、多数の微細な開孔
34を有するポーラスアルミナ膜33aとする。次い
で、図15に示したように、このポーラスアルミナ膜3
3aを軽くドライエッチングすることによって開孔34
が下地の非晶質シリコン膜32まで到達するようにす
る。なお、開孔34は、後にポーラスアルミナ膜33a
の上に形成する窒化シリコン膜36の内部への侵入を防
止するために、高アスペクト比、例えば5〜10程度の
ものとすることが望ましい。なお、アルミニウム膜33
またはポーラスアルミナ膜33aが本発明の「第2の犠
牲層」の一具体例に対応している。
【0031】次に、図16に示したように、例えばXe
2 ガスを用いたドライエッチング等によって非晶質シ
リコン膜32を除去する。このとき非晶質シリコン膜3
2を覆っているポーラスアルミナ膜33aには多数の開
孔34が設けられているので、これら開孔34を通して
非晶質シリコン膜32が容易に除去される。これにより
ポーラスアルミナ膜33aの下に空隙35が形成され
る。続いて、図17に示したように、例えばプラズマC
VD法によってポーラスアルミナ膜33aの上に架橋す
るようにして、窒化シリコン膜36を例えば100nm
の厚みで形成する。成膜後、例えばCF4 ガスを用いた
ドライエッチングにより窒化シリコン膜36を所定形状
に成形する。なお、窒化シリコン膜36はポーラスアル
ミナ膜33aよりも幅が狭くなっている。
【0032】最後に、図18に示したように、ウェット
エッチングによってポーラスアルミナ膜33aを除去す
る。これにより窒化シリコン膜16の下の空隙35がポ
ーラスアルミナ膜33aの分だけ拡大される。
【0033】このように本実施の形態では、第1の犠牲
層(非晶質シリコン膜32)を覆う第2の犠牲層を多数
の開孔34を有するポーラスアルミナ膜33aとしたの
で、非晶質シリコン膜32をドライエッチングにより除
去する際に、XeF2 などのガスが開孔34を通して進
入するため、非晶質シリコン膜32の除去が容易に行わ
れる。すなわち、犠牲層が複雑に入り組んだ構造上に成
膜されている場合でも、犠牲層へのエッチングガスの接
触を容易にすることができる。ちなみに、ポーラスアル
ミナ膜33a上に、窒化シリコン膜16を成膜する際に
は、開孔34が極めて微細でかつ高アスペクト比である
ため、開孔34内へ窒化シリコンが侵入することは殆ど
なく、窒化シリコン膜16への開孔の影響はない。ま
た、窒化シリコンの成膜方法として、CVD法よりも被
覆率(カバレッジ)の悪い(低被覆率の)成膜方法、例
えばスパッタリング法を適用することによっても開孔の
影響を防止することができる。なお、本実施の形態で
は、最後にはポーラスアルミナ膜33aを除去したが、
ポーラスアルミナ膜33aは構造材として残して利用す
ることも可能である。
【0034】〔第3の実施の形態〕次に、本発明の第3
の実施の形態について説明する。本実施の形態では、図
19に示したシリコンの型40を用いて圧電材料の三次
元構造体を実現するものである。このような構造体は例
えば医療用超音波振動子,ピエゾ素子などに利用するこ
とができる。シリコンの型40はシリコン基板41の表
面に、例えば直径10μm,高さ100μm程度の多数
のシリコン柱42を剣山状に設けたものである。なお、
この型40はディープRIE(Reactive Ion Etching)
によって作製することができる。
【0035】この型40を用いて圧電材料の三次元構造
体を作製するには、従来では、図20に示したように、
型40の上に圧電材料、例えばPZT(鉛ジルコン酸塩
チタン酸塩)の粉末43を埋込み、所定の圧力を加えて
固めたのち、シリコン基板41をCMP(Chemical and
Mechanical Polishing : 化学的機械研磨)法によって
削り取り、引き続き例えばXeF2 ガスを用いたドライ
エッチングによってシリコン柱42を除去する。これに
より、型40に対して反転した形状の圧電材料による構
造体44を得ることができる。しかしながら、この方法
では、シリコン柱42の高さが径に比較して大きいた
め、高価なXeF2 ガスによるエッチング工程に長時間
を要する。
【0036】このようなことから、本実施の形態では、
まず、図21(A)に示したように、シリコン基板41
の表面に多数のフォトレジスト柱45を設け、型を形成
した後、非加熱プラズマCVD法により、これらフォト
レジスト柱45を覆うように二酸化シリコン膜47(第
1の犠牲膜)を形成する。引き続き、図21(B)に示
したように、例えば高圧アセトン法を用いたエッチング
によりフォトレジスト柱45を除去し、空隙49を設け
る。その後、図22(A)に示したように、二酸化シリ
コン膜47を覆うように熱CVD法によってシリコン膜
48(第2の犠牲膜)を形成した後に、PZTの粉末4
3を埋め込み、所定の圧力をかけて固める。次いで、図
22(B)に示したように、シリコン基板41をCMP
法により削り取って、更に二酸化シリコン膜47を除去
し、続いて、XeF2 ガスを用いたドライエッチングに
よってシリコン膜48を除去する。
【0037】この方法によれば、空隙の分だけXeF2
ガスの接触面積が広がるので、ドライエッチングによる
シリコン膜46のエッチングが容易になり、高価なXe
2ガスによるエッチング時間を短縮することができ
る。
【0038】〔第4の実施の形態〕次に、図23〜図2
9を参照して本発明の第4の実施の形態に係る三次元構
造体の製造工程を説明する。本実施の形態も、圧電材料
の三次元構造体を実現するものである。本実施の形態に
係る三次元構造体も例えば医療用超音波振動子,ピエゾ
素子などに利用することができる。
【0039】本実施の形態では、まず、図23(A)に
示したように、シリコン基板51の表面を熱酸化して、
例えば厚さ2.0μmのSiO2 からなる熱酸化膜52
を全面に形成する。次いで、シリコン基板51の主面上
において、熱酸化膜52上にフォトレジストを厚さ10
0μmに塗布する。このフォトレジストをパターニング
して図23(B)に示したように、例えば直径30μm
の円柱形の多数の凹部53aを有するフォトレジストパ
ターン53を形成し型を作製する。なお、凹部53aの
形状は、円柱状に限らず角柱状でもよく、所望の構造体
の形状により決定される。
【0040】次に、図24に示したように、例えば14
0℃程度の基板加熱を伴うプラズマCVD法により、こ
のフォトレジストパターン53を覆うように二酸化シリ
コン膜54(第1の犠牲膜)を形成する。二酸化シリコ
ン膜54の厚さは、例えば500nmである。引き続
き、図25に示したように、例えば高圧アセトン法を用
いたエッチングによりフォトレジストパターン53を除
去し、空隙55(第1の空隙)を設ける。
【0041】その後、図26に示したように、例えば6
00℃程度の基板加熱を伴う減圧CVD法により、二酸
化シリコン膜54を覆うように多結晶シリコン(pol
y−Si)膜56(第2の犠牲膜)を形成し、薄い3次
元構造の二酸化シリコン膜54を補強する。この多結晶
シリコン膜56の厚さは例えば1.5μmである。その
後、図27に示したように、PZTの粉末を10%PV
A(polyvinyl alcohol )に混合して得たスラリー状の
PZT57を埋め込み、HIP(Hot Isostatic Pressi
ng;高温静水圧圧縮)法により所定の圧力をかけて(例
えば1000℃、70MPa)固める。
【0042】次いで、図28に示したように、フッ酸中
に浸漬することにより二酸化シリコン膜54をエッチン
グ除去すると共に、PZT57をシリコン基板51から
切り離す。なお、このとき空隙55が拡大される(第2
の空隙)。続いて、図29に示したように、拡大された
空隙55を利用し、XeF2 ガスを用いたドライエッチ
ングによって多結晶シリコン膜56を除去する。このよ
うにして、例えば直径26μm、高さ100μmの多数
の円柱状の柱状部(ロッド)57aを有する、PZTか
らなる三次元構造体が完成する。
【0043】本実施の形態によれば、多結晶シリコン膜
56のみをXeF2 ガスを用いたドライエッチングによ
って除去すればよいので、エッチングすべきシリコンの
量を大幅に低減させることができ、プロセスのスループ
ットを向上させることができる。また、空隙の分だけX
eF2 ガスの接触面積が広がるので、ドライエッチング
による多結晶シリコン膜56のエッチングが容易にな
り、高価なXeF2 ガスによるエッチング時間を短縮す
ることができる。
【0044】以下、本発明の具体的な実施例について説
明する。
【0045】〔実施例1〕本実施例は第1〜第3の犠牲
層を利用した第1の実施の形態(図1〜図7)に対応す
るもので、ガラス基板上に可動リボンを作製した例であ
る。
【0046】本実施例では、先ず、ガラス基板11上
に、厚さ100nm、1.5μm×3.0μmのフォト
レジスト膜12のパターンを形成した(図1参照)。続
いて、ガラス基板11を加熱することなくスパッタリン
グ法によって膜厚100nmの二酸化シリコン(SiO
2 )膜13を成膜し、続いて、この二酸化シリコン膜1
3をHF溶液を用いたウェットエッチングによって、フ
ォトレジスト膜12を覆うように2.0μm×4.0μ
mの大きさにパターニングした(図2参照)。なお、こ
の二酸化シリコン膜は強い引っ張り応力を示した。な
お、スパッタリング時の温度は、80℃とした。
【0047】次に、密閉した容器内にアセトンと共にガ
ラス基板11を入れて280℃に加熱した。これによ
り、二酸化シリコン膜13を通して侵入したアセトンが
容易にレジストを分解し、その結果二酸化シリコン膜1
3のパターンの下に高さ0.1μmの空隙14を得た
(図3参照)。次いで、ガラス基板11を300℃に加
熱してプラズマCVD法によって、厚さ100nmの非
晶質シリコン(a- Si:H)膜15を成膜し、続いて
SF6 ガスを用いたドライエッチング法によって非晶質
シリコン膜15を1.2μm×5.0μmの大きさにパ
ターニングした(図4参照)。
【0048】次に、ガラス基板11を短時間、HF溶液
中に保持することにより、二酸化シリコン膜13を除去
し、非晶質シリコン膜15の下の空隙14を拡大した
(図5参照)。続いて、ガラス基板11を300℃に加
熱してプラズマCVD法により厚さ100nmの窒化シ
リコン膜16を成膜し、CF4 ガスを用いたドライエッ
チング法により1.0μm×6.0μmの大きさにパタ
ーニングした(図6参照)。なお、この窒化シリコン膜
16も強い引っ張り応力を示した。
【0049】次に、このガラス基板11を図示しないエ
ッチングチャンバに投入し、XeF 2 ガスを0.8To
rrの圧力で流すことにより、高い選択比で非晶質シリ
コン膜15だけを除去した(図7参照)。以上のプロセ
スにより、ガラス基板11の上にその表面から0.3μ
mの大きな空隙14を持つ窒化シリコン膜16の架橋構
造(リボン)が完成した。本実施例では、XeF2 ガス
のエッチングを行う際に、既に非晶質シリコン膜15の
下に0.2μmの空隙14があるため、XeF 2 ガスの
侵入が容易になり、犠牲層の断面積が小さい場合の所謂
ウィンドウ効果を低減させることができた。以上のプロ
セスにより、犠牲層の膜厚が薄い場合や犠牲層下地の凹
凸が激しくエッチャントが侵入しにくい場合であって
も、容易に犠牲層をエッチングすることが可能になっ
た。
【0050】〔実施例2〕本実施例は第1の実施の形態
の変形例に対応するものであるが、ここでは2層の犠牲
層を用いた場合の例である。
【0051】本実施例では、先ず、ガラス基板21上
に、厚さ300nm,1.5μm×3.0μmのフォト
レジスト膜22のパターンを形成した(図8参照)。続
いて、ガラス基板11を加熱することなくスパッタリン
グ法によって厚さ200nmの非晶質シリコン(a- S
i:H)膜23を成膜し、続いてSF6 ガスを用いたド
ライエッチング法によって1.2μm×4.0μmの大
きさにパターニングした(図9参照)。なお、この非晶
質シリコン膜23は強い引っ張り応力を示した。また、
スパッタリング時の温度は、80℃とした。
【0052】次に、密閉した容器内にアセトンと共に上
記ガラス基板21を入れて280℃に加熱する。これに
より、非晶質シリコン膜23を通して侵入したアセトン
が容易にレジストを分解し、その結果、非晶質シリコン
膜23のパターンの下に高さ0.3μmの空隙24を得
た(図10参照)。続いて、ガラス基板21を300℃
に加熱し、プラズマCVD法により非晶質シリコン膜2
3の上に厚さ100nmの窒化シリコン膜25を成膜
し、CF4 ガスを用いたドライエッチング法により1.
0μm×6.0μmの大きさにパターニングした(図1
1参照)。この窒化シリコン膜25も強い引っ張り応力
を示した。
【0053】次に、このガラス基板21を図示しないエ
ッチングチャンバに投入し、XeF 2 ガスを0.8To
rrの圧力で流すことにより、高い選択比で非晶質シリ
コン膜23だけを除去した(図12参照)。以上のプロ
セスにより、ガラス基板21の上にその表面から0.5
μmの空隙24を持つ窒化シリコン膜25の架橋構造
(リボン)が完成した。前述のように、スパッタリング
により非晶質シリコン膜を形成すると不純物が混入しや
すいが、XeF2 ガスのエッチングを行う際に、既に非
晶質シリコン膜23の下に0.3μmの空隙14があ
り、しかも非晶質シリコン膜23の膜厚が0.2μmと
厚く、XeF2 ガスの侵入が容易であるため、犠牲層と
して十分に機能した。従って、本実施例は、犠牲層のエ
ッチングが容易な場合に簡便な手法として利用すること
ができる。
【0054】〔実施例3〕本実施例は第2の実施の形態
(図12〜図18)に対応するもので、第2の犠牲層に
開孔を設け、その開孔を利用して第1の犠牲層のエッチ
ングを容易にする例である。
【0055】本実施例では、先ず、ガラス基板31を3
00℃に加熱し、プラズマCVD法により厚さ100n
mの非晶質シリコン(a- Si:H)膜32を成膜し、
続いてSF6 ガスを用いたドライエッチング法によって
3.0μm×6.0μmの大きさにパターニングした
(図13参照)。次に、蒸着法によりアルミニウム(A
l)膜33を200nmの厚みに形成し、引き続き、燐
酸中でウェットエッチングを行い、4.0μm×6.0
μmの大きさにパターニングした(図14参照)。この
アルミニウム膜は強い引っ張り圧力を示した。
【0056】続いて、ガラス基板31を3wt%のシュ
ウ酸に入れ、アルミニウム膜33を陽極にしてアルミニ
ウム膜を陽極酸化した。化成電圧は90Vであった。そ
の結果、アルミニウム膜33はポーラスアルミナ膜33
aに変化し、孔径が約40nmの開孔34を持つに至っ
た(図15参照)。続いて、塩素(Cl2 )ガスを用い
たドライエッチング法によって、ポーラスアルミナ膜3
3aを軽くエッチングすることにより、開孔34が下地
の非晶質シリコン膜32まで到達するように変えた。
【0057】次に、このガラス基板31を図示しないエ
ッチングチャンバに投入し、XeF 2 ガスを0.8To
rrの圧力で流すことにより、高い選択比で非晶質シリ
コン膜32だけをポーラスアルミナ膜33aの開孔34
を通して除去した(図16参照)。その結果、ポーラス
アルミナ膜33aの下に100nmの空隙35を得るこ
とができた。
【0058】続いて、ガラス基板31を350℃に加熱
し、プラズマCVD法によって窒化シリコン(Si
x )膜36を100nmの厚みに形成し、CF4 ガス
を用いたドライエッチング法により3.0μm×8.0
μmの大きさにパターニングした(図17参照)。この
とき、下地のポーラスアルミナ膜33aの孔径が微細で
あるため、CVD膜でもこの孔の中に均一に成膜され
ず、開孔は窒化シリコンにより塞がれて、窒化シリコン
膜36の表面に下地の開孔の影響が出ることは殆ど無か
った。続いて、燐酸によりポーラスアルミナ膜33aを
エッチングして除去し、窒化シリコン膜36の下に30
0nmの空隙35を得ることができた(図18参照)。
以上のプロセスにより、犠牲層の膜厚が薄い場合や犠牲
層下地の凹凸が激しくエッチャントが侵入しにくい場合
であっても容易に犠牲層をエッチングすることが可能に
なった。
【0059】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、各部の寸法、基板の
材質、膜厚、プロセス条件等は本発明の主旨を逸脱しな
い限りにおいて変更が可能である。例えば、フッ化キセ
ノン(XeF2 )ガスの代わりにフッ化臭素(Br
3 )ガスを用いることも可能である。
【0060】また、第1の実施の形態および実施例1で
は、二酸化シリコン膜でレジストパターンを完全に被覆
するようにしたが、完全に被覆しないようなパターンと
してもよい。更に、第2の実施の形態および実施例3で
は、陽極酸化によりポーラスアルミナ膜を形成するよう
にしたが、ポーラスアルミナ以外でも、微細な開孔を持
つ他の物質、例えばスパッタ法により形成されたポーラ
スSiO2 などを使用するようにしてもよい。
【0061】また、各実施の形態において、二酸化シリ
コン膜,非晶質シリコン膜および窒化シリコン膜をスパ
ッタリング法またはプラズマCVD法により形成するよ
うにしたが、その他の方法でもよいことはいうまでもな
い。更に、膜の種類についても、三次元構造の態様に応
じて適宜選択することができるものであり、また、その
エッチングについても膜の材質に応じた方法を選択する
ことができる。
【0062】また、上記実施の形態においては、2層ま
たは3層の犠牲層を用いるようにしたが、4層以上の犠
牲層を用いるようにして、より空隙を大きくするように
してもよい。
【0063】加えて、上記実施の形態では、半導体デバ
イスの一例として光バルブ等を例に挙げて説明したが、
本発明は、MEMS分野におけるセンサなどの他の半導
体デバイスを製造する場合についても広く適用すること
ができる。
【0064】
【発明の効果】以上説明したように本発明の三次元構造
体の製造方法によれば、犠牲層をエッチングして空隙を
有する構造体を作製する工程において、最終の犠牲層の
下に1または2以上の別の種類の犠牲層を予め設けてお
き、これら別の種類の犠牲層を最終の犠牲層のエッチン
グの前に除去し、これにより得られた空隙を利用して最
終の犠牲層のエッチングを行うようにしたので、最終の
犠牲層のエッチングの際に、エッチャントの侵入が容易
になると共にエッチャントの犠牲層との接触面積が大き
くなるため、最終の犠牲層のエッチング工程を効率よく
実行することができる。よって、凹凸の激しい犠牲層や
膜厚の薄い犠牲層を短時間で効率良くエッチングするこ
とが可能になり、複雑な立体構造を容易に実現すること
ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る光バルブの製
造工程を説明するための図であり、(B)は平面図、
(A)は(B)のA−A線に沿った断面図である。
【図2】図1の工程に続く工程を説明するための断面図
および平面図である。
【図3】図2の工程に続く工程を説明するための断面図
および平面図である。
【図4】図3の工程に続く工程を説明するための断面図
および平面図である。
【図5】図4の工程に続く工程を説明するための断面図
および平面図である。
【図6】図5の工程に続く工程を説明するための断面図
および平面図である。
【図7】図6の工程に続く工程を説明するための断面図
および平面図である。
【図8】第1の実施の形態の変形例を説明するための断
面図および平面図である。
【図9】図8の工程に続く工程を説明するための断面図
および平面図である。
【図10】図9の工程に続く工程を説明するための断面
図および平面図である。
【図11】図10の工程に続く工程を説明するための断
面図および平面図である。
【図12】図11の工程に続く工程を説明するための断
面図および平面図である。
【図13】本発明の第2の実施の形態に係る光バルブの
製造工程を説明するための断面図および平面図である。
【図14】図13の工程に続く工程を説明するための断
面図および平面図である。
【図15】図14の工程に続く工程を説明するための断
面図および平面図である。
【図16】図15の工程に続く工程を説明するための断
面図および平面図である。
【図17】図16の工程に続く工程を説明するための断
面図である。
【図18】図17の工程に続く工程を説明するための断
面図および平面図である。
【図19】本発明の第3の実施の形態を説明するための
シリコンの型の斜視図である。
【図20】図19の型を用いた三次元構造体の製造工程
の一例を説明するための断面図である。
【図21】図19の型を用いた三次元構造体の製造工程
の他の例を説明するための断面図である。
【図22】図21に続く工程を説明するための断面図で
ある。
【図23】本発明の第4の実施の形態に係る三次元構造
体の製造工程の一例を説明するための図であり、(B)
は平面図、(A)は(B)のA−A線に沿った断面図で
ある。
【図24】図23に続く工程を説明するための断面図で
ある。
【図25】図24に続く工程を説明するための断面図で
ある。
【図26】図25に続く工程を説明するための断面図で
ある。
【図27】図26に続く工程を説明するための断面図で
ある。
【図28】図27に続く工程を説明するための断面図で
ある。
【図29】図28に続く工程を説明するための断面図で
ある。
【符号の説明】
11,21,31…ガラス基板、12,22…フォトレ
ジスト膜、13,54…二酸化シリコン(SiO2
膜、14,24,35,49,55…空隙、15…非晶
質シリコン(a- Si:H)膜、16,25…窒化シリ
コン(SiNx )膜(可動リボン)、23,32…非晶
質シリコン膜、33…アルミニウム膜、33a…ポーラ
スアルミナ膜、34…開孔、43,57…PZT、51
…シリコン基板、52…熱酸化膜、53…フォトレジス
トパターン、53a…凹部、55…多結晶シリコン膜

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 犠牲層をエッチングすることにより空隙
    を有する構造体を作製する工程を含む三次元構造体の作
    製方法において、 最終の犠牲層の下に1または2以上の別の種類の犠牲層
    を予め設けておき、これら別の種類の犠牲層を前記最終
    の犠牲層のエッチングの前に除去し、これにより得られ
    た空隙を利用して前記最終の犠牲層のエッチングを行う
    ことを特徴とする三次元構造体の作製方法。
  2. 【請求項2】 基板上に第1の犠牲層を形成した後、前
    記第1の犠牲層上に別の種類の第2の犠牲層を形成し、
    そののち前記第1の犠牲層を除去することにより第1の
    空隙を形成する工程と、 前記第2の犠牲層上に別の種類の第3の犠牲層を形成し
    た後、前記第2の犠牲層を除去することにより前記第1
    の空隙よりも大きな第2の空隙を形成する工程と、 前記第3の犠牲層上に所望の構造膜を形成した後、前記
    第2の空隙を利用して前記第3の犠牲層を除去する工程
    とを含むことを特徴とする三次元構造体の作製方法。
  3. 【請求項3】 前記第1の犠牲層がフォトレジスト膜で
    あることを特徴とする請求項2記載の三次元構造体の作
    製方法。
  4. 【請求項4】 前記第2の犠牲層を150℃以下の基板
    温度で成膜し、前記第3の犠牲層を150℃以上の温度
    で成膜することを特徴とする請求項2記載の三次元構造
    体の作製方法。
  5. 【請求項5】 前記第3の犠牲層がSi(シリコン)で
    あり、その除去にXeF2 (フッ化キセノン)あるいは
    BrF3 (フッ化臭素)を用いることを特徴とする請求
    項4記載の三次元構造体の作製方法。
  6. 【請求項6】 基板上に第1の犠牲層を形成した後、前
    記第1の犠牲層上に別の種類の第2の犠牲層を形成し、
    そののち前記第1の犠牲層を除去することにより空隙を
    形成する工程と、 前記第2の犠牲層上に所望の構造膜を形成した後、前記
    空隙を利用して前記第2の犠牲層の一部あるいは全部を
    除去する工程とを含むことを特徴とする三次元構造体の
    作製方法。
  7. 【請求項7】 前記第1の犠牲層がフォトレジスト膜で
    あることを特徴とする請求項6記載の三次元構造体の作
    製方法。
  8. 【請求項8】 前記第1の犠牲層を150℃以下の基板
    温度で成膜し、前記所望の膜を150℃以上の温度で成
    膜することを特徴とする請求項6記載の三次元構造体の
    作製方法。
  9. 【請求項9】 前記第1の犠牲層の上に前記第2の犠牲
    層を形成した後、前記第2の犠牲層に選択的に開孔を形
    成し、そののち前記開孔を利用して前記第1の犠牲層を
    除去することを特徴とする請求項6記載の三次元構造体
    の作製方法。
  10. 【請求項10】 前記第1の犠牲層をフォトレジスト膜
    により形成することを特徴とする請求項8記載の三次元
    構造体の作製方法。
  11. 【請求項11】 前記第1の犠牲層を非晶質Si(シリ
    コン)により形成すると共に、前記第2の犠牲層をAl
    (アルミニウム)により形成し、そののちAl層を陽極
    酸化することによりポーラスアルミナ層とすることを特
    徴とする請求項8記載の三次元構造体の作製方法。
  12. 【請求項12】 前記第2の犠牲層に形成する開孔を高
    アスペクト比のものとし、前記開孔の形成された第2の
    犠牲層上に低被覆率の成膜方法で前記構造膜を形成する
    ことにより、前記第1の犠牲層の開孔の影響を前記構造
    膜表面で無視できるようにしたことを特徴とする請求項
    9記載の三次元構造体の作製方法。
  13. 【請求項13】 基板の表面に複数の柱状部を有する型
    の前記柱状部を覆うように前記柱状部とは別の種類の第
    1の犠牲膜を形成し、そののち前記柱状部を除去するこ
    とにより空隙を形成する工程と、 前記空隙を形成した後、前記第1の犠牲膜を覆うように
    更に別の種類の第2の犠牲膜を形成し、そののち前記基
    板上に前記第2の犠牲膜を埋め込むように所望の構造体
    を形成する工程と、 前記構造体を形成した後、前記基板を除去し、そののち
    前記空隙を利用して前記第1の犠牲膜および第2の犠牲
    膜をこの順に除去する工程とを含むことを特徴とする三
    次元構造体の作製方法。
  14. 【請求項14】 前記柱状部はフォトレジストによって
    形成されたものであることを特徴とする請求項13記載
    の三次元構造体の作製方法。
  15. 【請求項15】 前記第2の犠牲膜がSi(シリコン)
    であり、その除去にXeF2 (フッ化キセノン)あるい
    はBrF3 (フッ化臭素)を用いることを特徴とする請
    求項14記載の三次元構造体の作製方法。
  16. 【請求項16】 前記構造体を圧電材料の粉末を固める
    ことにより形成することを特徴とする請求項14記載の
    三次元構造体の作製方法。
  17. 【請求項17】 基板の表面に複数の柱状凹部を有する
    膜を形成して型を作製する工程と、 前記型の膜上に柱状凹部に沿って第1の犠牲膜を形成
    し、そののち前記膜を除去することにより第1の空隙を
    形成する工程と、 前記空隙を形成した後、前記第1の犠牲膜を覆うように
    別の種類の第2の犠牲膜を形成し、そののち前記第2の
    犠牲膜上に複数の凹部を埋め込むように所望の構造体を
    形成する工程と、 前記構造体を形成した後、前記第1の犠牲膜を選択的に
    除去することにより前記第1の空隙よりも大きな第2の
    空隙を形成すると共に、前記構造体を前記基板から切り
    離す工程と、 前記構造体を前記基板から切り離したのち、前記空隙を
    利用して前記第2の犠牲膜を除去する工程とを含むこと
    を特徴とする三次元構造体の作製方法。
  18. 【請求項18】 前記型を、Si(シリコン)基板の表
    面を酸化し酸化膜(SiO2 )を形成した後、前記酸化
    膜上にフォトレジストのパターンを形成することにより
    作製することを特徴とする請求項17記載の三次元構造
    体の作製方法。
  19. 【請求項19】 前記第1の犠牲膜を酸化膜(Si
    2 )により形成し、その除去にフッ酸を用いると共
    に、前記第2の犠牲膜をSi(シリコン)により形成
    し、その除去にXeF2 (フッ化キセノン)あるいはB
    rF3 (フッ化臭素)を用いることを特徴とする請求項
    18記載の三次元構造体の作製方法。
  20. 【請求項20】 前記構造体を圧電材料の粉末を固める
    ことにより形成することを特徴とする請求項18記載の
    三次元構造体の作製方法。
JP2000385176A 2000-10-30 2000-12-19 三次元構造体の作製方法 Pending JP2002200599A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385176A JP2002200599A (ja) 2000-10-30 2000-12-19 三次元構造体の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-330347 2000-10-30
JP2000330347 2000-10-30
JP2000385176A JP2002200599A (ja) 2000-10-30 2000-12-19 三次元構造体の作製方法

Publications (1)

Publication Number Publication Date
JP2002200599A true JP2002200599A (ja) 2002-07-16

Family

ID=26603024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385176A Pending JP2002200599A (ja) 2000-10-30 2000-12-19 三次元構造体の作製方法

Country Status (1)

Country Link
JP (1) JP2002200599A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006503335A (ja) * 2002-10-16 2006-01-26 ジョージア テック リサーチ コーポレイション ポリマー、その使用方法、およびその分解方法
US7072798B2 (en) 2003-02-07 2006-07-04 Tokyo Electron Limited Semiconductor fabricating apparatus
JP2007152546A (ja) * 2005-11-11 2007-06-21 Semiconductor Energy Lab Co Ltd 微小構造体及び微小電気機械式装置の作製方法
JP2008508704A (ja) * 2004-07-29 2008-03-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 基板上で層をエッチングする方法
WO2012161451A2 (ko) * 2011-05-20 2012-11-29 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
CN103926034A (zh) * 2014-03-25 2014-07-16 慧石(上海)测控科技有限公司 硅压力芯片结构设计及工艺
JP2015207012A (ja) * 2015-06-16 2015-11-19 信越化学工業株式会社 マイクロ構造体用樹脂構造体の製造方法及びマイクロ構造体の製造方法
WO2016010323A1 (ko) * 2014-07-14 2016-01-21 서울대학교 산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
KR20160008339A (ko) * 2014-07-14 2016-01-22 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
JP2018110174A (ja) * 2016-12-28 2018-07-12 豊田合成株式会社 半導体構造体および半導体素子
WO2020203227A1 (ja) * 2019-03-29 2020-10-08 株式会社カネカ 太陽電池の製造方法、仕掛太陽電池基板、及び太陽電池
JP7507148B2 (ja) 2019-03-29 2024-06-27 株式会社カネカ 太陽電池の製造方法、仕掛太陽電池基板、及び太陽電池

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956805B2 (en) 2002-10-16 2015-02-17 Georgia Tech Research Corporation Polymers, methods of use thereof, and methods of decomposition thereof
JP2011090335A (ja) * 2002-10-16 2011-05-06 Georgia Tech Research Corp ポリマー、その使用方法、およびその分解方法
JP4814522B2 (ja) * 2002-10-16 2011-11-16 ジョージア・テック・リサーチ・コーポレーション ポリマーの使用方法
JP2006503335A (ja) * 2002-10-16 2006-01-26 ジョージア テック リサーチ コーポレイション ポリマー、その使用方法、およびその分解方法
US7072798B2 (en) 2003-02-07 2006-07-04 Tokyo Electron Limited Semiconductor fabricating apparatus
JP2008508704A (ja) * 2004-07-29 2008-03-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 基板上で層をエッチングする方法
JP4686544B2 (ja) * 2004-07-29 2011-05-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 基板上で層をエッチングする方法
US8182707B2 (en) 2004-07-29 2012-05-22 Robert Bosch Gmbh Method for etching a layer on a substrate
JP2007152546A (ja) * 2005-11-11 2007-06-21 Semiconductor Energy Lab Co Ltd 微小構造体及び微小電気機械式装置の作製方法
WO2012161451A2 (ko) * 2011-05-20 2012-11-29 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
WO2012161451A3 (ko) * 2011-05-20 2013-03-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
CN103608897A (zh) * 2011-05-20 2014-02-26 财团法人首尔大学校产学协力团 半导体薄膜结构以及其形成方法
JP2014519188A (ja) * 2011-05-20 2014-08-07 エスエヌユー アールアンドディービー ファウンデーション 半導体薄膜構造及びその形成方法
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
CN103608897B (zh) * 2011-05-20 2017-10-31 海瑟解决方案股份有限公司 半导体薄膜结构以及其形成方法
TWI557939B (zh) * 2011-05-20 2016-11-11 海瑟解決方案股份有限公司 半導體薄膜結構以及其形成方法
US9793359B2 (en) 2011-05-20 2017-10-17 Hexasolution Co., Ltd. Semiconductor thin film structure and method of forming the same
CN103926034A (zh) * 2014-03-25 2014-07-16 慧石(上海)测控科技有限公司 硅压力芯片结构设计及工艺
WO2016010323A1 (ko) * 2014-07-14 2016-01-21 서울대학교 산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
US10205052B2 (en) 2014-07-14 2019-02-12 Seoul National University R&Db Foundation Semiconductor stacking structure, and method and apparatus for separating nitride semiconductor layer using same
JP2017521878A (ja) * 2014-07-14 2017-08-03 ヘキサソリューション カンパニー リミテッドHexasolution Co., Ltd. 基板構造及びその形成方法、並びにこれを用いた窒化物半導体の製造方法
JP2017524268A (ja) * 2014-07-14 2017-08-24 ソウル ナショナル ユニバーシティ アール アンド ディービー ファウンデーション 半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置
KR20160008339A (ko) * 2014-07-14 2016-01-22 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
US11476388B2 (en) 2014-07-14 2022-10-18 Samsung Electronics Co., Ltd. Semiconductor stacking structure, and method and apparatus for separating nitride semiconductor layer using same
KR102232265B1 (ko) * 2014-07-14 2021-03-25 주식회사 헥사솔루션 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
CN106688113A (zh) * 2014-07-14 2017-05-17 首尔大学校产学协力团 半导体层叠结构以及使用半导体层叠结构分离氮化物半导体层的方法和装置
US10355169B2 (en) 2014-07-14 2019-07-16 Hexasolution Co., Ltd. Substrate structure, method for forming same, and method for manufacturing nitride semiconductor using same
US10916681B2 (en) 2014-07-14 2021-02-09 Samsung Electronics Co., Ltd. Semiconductor stacking structure, and method and apparatus for separating nitride semiconductor layer using same
JP2015207012A (ja) * 2015-06-16 2015-11-19 信越化学工業株式会社 マイクロ構造体用樹脂構造体の製造方法及びマイクロ構造体の製造方法
JP2018110174A (ja) * 2016-12-28 2018-07-12 豊田合成株式会社 半導体構造体および半導体素子
WO2020203227A1 (ja) * 2019-03-29 2020-10-08 株式会社カネカ 太陽電池の製造方法、仕掛太陽電池基板、及び太陽電池
JP7507148B2 (ja) 2019-03-29 2024-06-27 株式会社カネカ 太陽電池の製造方法、仕掛太陽電池基板、及び太陽電池

Similar Documents

Publication Publication Date Title
US20230224657A1 (en) Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof
US9458009B2 (en) Semiconductor devices and methods of forming thereof
KR100692593B1 (ko) Mems 구조체, 외팔보 형태의 mems 구조체 및밀봉된 유체채널의 제조 방법.
US7745248B2 (en) Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
US20140264475A1 (en) Mems device structure with a capping structure
JP2003517611A (ja) 半導体素子、殊には加速度センサをマイクロメカニカル製造するための方法
JP2002200599A (ja) 三次元構造体の作製方法
TW201005874A (en) Semiconductor devices with extended active regions
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US6930366B2 (en) Method for forming a cavity structure on SOI substrate and cavity structure formed on SOI substrate
JP2008030189A (ja) Memsデバイスに関するシリコン−オン−金属
JP4081868B2 (ja) 微小装置の製造方法
JP2005342817A (ja) 中空構造素子およびその製造方法ならびに電子機器
US20150175408A1 (en) Method for thin film encapsulation (tfe) of a microelectromechanical system (mems) device and the mems device encapsulated thereof
JP2006224219A (ja) Mems素子の製造方法
JPH06302834A (ja) 薄膜構造の製造方法
JP4994096B2 (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JPH10294442A (ja) 微小構造体の製造法および該構造体
JPH07169736A (ja) シリコン構造体の製造方法
JP2002214548A (ja) 三次元構造体およびその製造方法
JP2007111832A (ja) Mems素子の製造方法およびmems素子
KR100701151B1 (ko) 미세기전집적시스템용 부양 구조물 제조 방법
JP2001093972A (ja) 半導体装置の製造方法
JP2005349533A (ja) マイクロ電気機械システムの製造方法
JPH11163119A (ja) 半導体装置の製造方法