JP2005349533A - マイクロ電気機械システムの製造方法 - Google Patents

マイクロ電気機械システムの製造方法 Download PDF

Info

Publication number
JP2005349533A
JP2005349533A JP2004173437A JP2004173437A JP2005349533A JP 2005349533 A JP2005349533 A JP 2005349533A JP 2004173437 A JP2004173437 A JP 2004173437A JP 2004173437 A JP2004173437 A JP 2004173437A JP 2005349533 A JP2005349533 A JP 2005349533A
Authority
JP
Japan
Prior art keywords
silicon
region
film
forming
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004173437A
Other languages
English (en)
Inventor
Hiroto Kasai
弘人 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004173437A priority Critical patent/JP2005349533A/ja
Publication of JP2005349533A publication Critical patent/JP2005349533A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

【課題】シリコン中に中空領域を制御性よく容易に形成するという目的を、中空領域を形成する領域に水素イオン注入を行った後、水素イオン注入領域に熱処理を行うことで、水素イオン注入領域に中空領域を形成することを可能とする。
【解決手段】基板11上にシリコン系膜12を形成する工程と、シリコン系膜12の中空領域を形成しようとする領域に水素イオンを注入して水素イオン注入領域14を形成する工程と、水素イオン注入領域14の一部が露出するようにシリコン系膜12を加工する工程と、熱処理を行うことによって水素イオン注入領域14に中空領域17を形成する工程とを備えたことを最も主要な特徴とする。
【選択図】図1

Description

本発明は、中空構造を形成することが容易なマイクロ電気機械システムの製造方法に関するものである。
MEMS(マイクロ電気機械システム)デバイスの特徴は、中空構造を有している点にある。中空領域を利用して、例えば静電駆動によるスイッチング素子や、共振素子を構成することができる。また光を反射、回折させる素子を構成することも可能となる。
中空構造を形成する方法は、中空にするための層(以下、犠牲層という)をどのような材料にするかによって異なる。犠牲層の材料は大きく分けて3種類がある。一つはシリコン(Si)系の導電膜(アモルファスシリコン、ポリシリコン、バルクシリコン等)、二つ目は酸化シリコン(SiO2)膜などの絶縁膜、三つ目はレジストを利用する方法である。シリコン膜の場合、フッ化キセノン(XeF2)によるドライエッチングやフッ硝酸によるウェットエッチングなどが一般的である。酸化シリコン(SiO2)膜の場合は、フッ酸(HF)によるウェットエッチングや最近ではフッ化水素(HF)蒸気を用いたドライエッチングも開発されてきている。
次に、第1従来技術による中空構造の具体的な形成方法について以下に説明する。第1従来技術としては、ビーム材料に導電膜を用い、中空領域を形成するための犠牲層に酸化シリコン(SiO2)膜を用いた一例を、図9の製造工程断面図によって説明する。
図9(1)に示すように、シリコン(Si)やガリウム砒素(GaAs)などの半導体基板上に絶縁膜を形成した基板、石英基板もしくはガラス基板のような少なくとも表面が絶縁性を有する基板111を使用する。
次に、上記基板111上に下部電極112を形成する。この下部電極112は、例えば、不純物をドーピングした多結晶シリコン膜、タングステン(W)、クロム(Cr)等の金属膜などで形成される。上記多結晶シリコン膜の成膜は、例えば、減圧CVD法により、原料ガスにモノシラン(SiH4)と水素(H2)ガスとの混合ガスを用いて真性多結晶シリコン膜または真性非晶質シリコン膜を形成後、リン(P)をイオン注入するかもしくは熱拡散することにより多結晶シリコン膜中に導入し、活性化処理を行う。または、成膜時にホスフィン(PH3)を添加することにより直接導電性の多結晶シリコン膜を形成する。また、上記金属膜はスパッタリングもしくは蒸着法により形成する。
次に、図9(2)に示すように、上記下部電極112上に犠牲層113を形成する。この犠牲層113は、例えば、酸化シリコン膜で形成される。例えば、酸化シリコン膜は、減圧CVD法により、原料ガスにモノシラン(SiH4)、ジメチルシラン(SiH2(CH32)もしくはテトラエトキシシラン(TEOS)などの有機シランを用い、800℃程度の成膜温度で形成する。
次に、図9(3)に示すように、通常のリソグラフィー技術とエッチング技術とによって、上記犠牲層113を後の中空領域となる形状にパターニングする。
次に、図9(4)に示すように、上記犠牲層113上にビームを形成するためのビーム形成膜114を形成する。このビーム形成膜114は、例えば、多結晶シリコン膜もしくは炭素膜(例えばダイヤモンド)を成膜される。その後、図9(5)に示すように、通常のリソグラフィー技術とエッチング技術を用いてビーム形成膜114をパターニングしてビーム115を形成する。これにより、上記犠牲層113が露出される。
次に、図9(6)に示すように、上記犠牲層113〔前記図9(5)参照〕をエッチングにより除去する。このエッチングを例えばウェットエッチングで行う場合で犠牲層113が酸化シリコン膜で形成されている場合には、フッ酸(HF)に浸漬してサイドエッチングにより上記犠牲層113を除去する。ここで、犠牲層113を除去して形成された中空領域が10nm以下の厚さとなるような場合、犠牲層113を除去する際にビーム115が下地電極112を接触する現象(sticking)を懸念する場合には、ドライフッ化水素(HF)によるドライエッチングにより犠牲層113の除去を行う。これによって、ビーム115と下部電極112との間に中空領域116が形成される。
次に、第2従来技術による中空構造の具体的な形成方法について以下に説明する。第2従来技術として、ビーム材料に無機膜を用い、中空領域を形成するための犠牲層にシリコン(Si)膜を用いた一例を図10の製造工程断面図によって説明する。
図10(1)に示すように、前記図9(1)によって説明したのと同様なる基板211を用意する。次いで、上記基板211上に下部電極212を形成する。さらに、前記図9(2)によって説明したのと同様なる方法により、上記下部電極212上に犠牲層213を形成する。この犠牲層213は、例えば非晶質シリコンもしくは多結晶シリコン等にシリコン系材料で形成する。そして、前記図9(3)によって説明したのと同様なる方法により、上記犠牲層213を後の中空領域となる形状にパターニングする。
次に、図10(2)に示すように、上記犠牲層213上にビームを形成する膜214を形成する。このビームを形成する膜214は、例えば、窒化シリコン(SiN)膜もしくは酸化シリコン(SiO2)膜で形成する。さらにビームを形成する膜214上にアルミニウム(Al)膜等の導電膜215を形成する。
その後、図10(3)に示すように、通常のリソグラフィー技術とエッチング技術を用いて、上記導電膜215で駆動電極216を形成するとともにビームを形成する膜214でビーム217を形成する。
次に、図10(4)に示すように、上記犠牲層213〔前記図10(3)参照〕をエッチングにより除去する。このエッチングは、駆動電極216を腐食することがないように、例えばエッチングガスにフッ化キセノン(XeF2)を用いたドライエッチングにより行う。これによって、ビーム217と下部電極212との間に中空領域218が形成される。
しかしながら、犠牲層のエッチングは、以下のような問題がある。それは犠牲層材料によって残したい膜種が限定されることである。例えばシリコンのビームを形成したい場合、犠牲層はシリコン(Si)以外の材料として、例えば酸化シリコン(SiO2)もしくはレジストとなる。またこの場合、エッチングを停止させるためのストップ材料も犠牲層材料によって限定されることになる。
犠牲層の除去は基本的にサイドエッチングを利用しているためエッチング速度が遅い。したがって、特にパターン面積が大きなデバイスには不利となる。例えば、20μm×20μmの大きさで膜厚が1μmの犠牲層を除去する場合、エッチング速度は等方的に1μm/minと仮定すると膜厚方向には1min、膜表面方向は左右からエッチングが進んだとしても10倍の10minかかることになる。さらに犠牲層の膜厚を薄く(Gapを小さく)したい場合には、サイドエッチング速度はさらに遅くなり、その生産性は非常に悪化する。
また、ウェットエッチングにより犠牲層を除去した場合、図11に示すように、処理後にビーム217が下部電極212に張り付くこと(sticking)が起こる場合がある。また、犠牲層にシリコン(Si)膜を用いた場合、そのエッチングガスのXeF2は高価である。安価なフッ硝酸は酸化シリコン(SiO2)などのエッチングストップ層との選択比が小さいという問題がある。さらに、犠牲層が酸化シリコン(SiO2)膜の場合、現状ではフッ化水素(HF)を用いたドライエッチング技術は開発段階であり、しかもHFガスは特にエッチング速度が遅く、上部電極との併用が困難などの問題がある。また、レジストの場合、犠牲層の膜厚が通常のレジストコート膜厚(1μm以上)の場合には有効だが、薄い犠牲層の膜厚を求められる場合には困難となる。
また、水素のイオン注入により膜が剥離される現象が古くから知られている(例えば、非特許文献1参照。)。この技術を適用したものとして、貼り合わせSOI(Silicon on insulator)の製造方法が有名である(例えば、非特許文献2〜5参照。)。
ここで、上記非特許文献4等に記載されたスマートカット法の概要を、図12によって説明する。基本的には、高濃度に注入された水素(H2)の領域が、400〜600℃程度のアニ−ルで脱離する現象を利用したものである。特に水素(H2)の濃度が支持体であるシリコン(Si)と同程度になる領域は、水素(H2)脱離により中空領域を形成すると考えられている(後に詳細に説明)。
次に、図12(1)に示すように、表面に貼り合わせ用の膜311が形成された第1シリコン基板310の表面側に、第1シリコン基板310の表層313が形成されるように、水素イオンを注入した水素イオン注入層312を形成する。このときの水素イオン注入は、1×1016cm-2〜1×1017cm-2程度のドーズ量にて行う。
次に、図12(2)に示すように、上記貼り合わせ用の膜311表面を清浄化処理した後に、上記貼り合わせ用の膜311表面に第2シリコン基板320を貼り合わせる。
次に、図12(3)に示すように、熱処理を行って、上記水素イオン注入領域312で分離する。これによって、水素イオン注入領域312を境に第1シリコン基板310の表層313が貼り合わせ用の膜311を介して第2シリコン基板320側に形成されて、第1シリコン基板310が分離される。上記熱処理は、第1段階として400℃〜600℃で行って、第1シリコン基板310を分離し、第2段階として1000℃〜1100℃で行って、結晶性の回復処理を行う。上記基板の分離は、水素イオン注入領域312中の水素が熱処理によってガス化して膨張し、内部からシリコンを剥離させるために起こるものである。
次に、図12(4)に示すように、第2シリコン基板320側に形成された第1シリコン基板の表層313の露出表面を、例えば化学的機械研磨により研磨して仕上げる。
Ion Implantation in Semiconduncors 1976、Pelenum, New York、1977年、p483 M.Bruel他著 Proceeding of IEEE International SOI Conference、1995年、p178. L.Di Cioccio他著 Electronics Letters、1996年 Vol.32 p1144. M.Bruel他著 Jpn.J.Appl.Phys. vol.36 1997年 p1636 梶山他著 電子情報通信学会技報 SDM―161 1996年 p31
解決しようとする問題点は、犠牲層を形成する材料によって残したい部分、例えば下部電極やビームを構成する材料が限定されるという点である。例えばシリコンのビームを形成したい場合、犠牲層はシリコン(Si)以外の材料として、例えば酸化シリコン(SiO2)もしくはレジストを選択することになる。この場合、エッチングを停止させるための材料層も犠牲層の材料によって限定されることになる。
また、犠牲層の除去は基本的にサイドエッチングを利用しているためエッチング速度が遅いという問題点がある。特にパターン面積が大きなデバイスには不利となる。したがって、その生産性は非常に悪化する。
また、ウェットエッチングにより犠牲層を除去した場合、ビームが下部電極に貼り付くことが起こる場合がある。貼り付きを防止するため、犠牲層にシリコン膜を用い、そのエッチングガスにXeF2を用いると製造コストが高価になるという問題がある。また安価なフッ硝酸を用いた場合には、酸化シリコン(SiO2)などのエッチングストップ層との選択比が小さいという問題が生じる。さらに犠牲層が酸化シリコン(SiO2)膜の場合、フッ化水素(HF)を用いたドライエッチング技術では、エッチング速度が遅く、また上部電極との併用が困難であるという問題がある。また犠牲層にレジストを用いた場合、薄い犠牲層を形成することが困難であるという点である。
本発明のマイクロ電気機械システムの第1製造方法は、基板上にシリコン系膜を形成する工程と、前記シリコン系膜の中空領域を形成しようとする領域に水素イオンを注入して水素イオン注入領域を形成する工程と、前記水素イオン注入領域の一部が露出するように前記シリコン系膜を加工する工程と、熱処理を行うことによって前記水素イオン注入領域に中空領域を形成する工程とを備えたことを最も主要な特徴とする。
本発明のマイクロ電気機械システムの第2製造方法は、基板上にシリコン系膜を形成する工程と、前記シリコン系膜上にビームを形成するためのビーム形成膜を形成する工程と、前記シリコン系膜の中空領域を形成しようとする領域に水素イオンを注入して水素イオン注入領域を形成する工程と、前記水素イオン注入領域の一部が露出するように前記ビーム形成膜を加工してビームを形成する工程と、熱処理を行うことによって前記水素イオン注入領域に中空領域を形成する工程とを備えたことを最も主要な特徴とする。
本発明のマイクロ電気機械システムの第3製造方法は、一端もしくは両端が支持されるビーム下部に設けられた犠牲層をエッチングにより除去する工程を備えたマイクロ電気機械システムの製造方法であって、前記犠牲層を除去する前に、前記犠牲層中に水素イオンを注入することで前記犠牲層中に隙間を形成することを最も主要な特徴とする。
本発明のマイクロ電気機械システムの第1、第2製造方法は、シリコン系膜中に水素をイオン注入した後、熱処理を施すことにより膜面が剥離する現象(デラミネ―ション)を利用して膜中の水素イオン注入領域に中空領域を形成するので、イオン注入条件で、ビーム膜厚、中空領域の形状、厚さ等を制御することができ、均一な厚さの中空領域を形成することが可能となるという利点がある。また、水素イオン注入と熱処理によって中空領域を形成することから、基本的にビーム材料に関係なく犠牲層となる水素イオン注入領域に中空領域を形成することが可能となる。また、水素イオン注入後の水素イオン注入領域に剥離面が形成されるが、この剥離面は適度な表面凹凸(例えば10nm程度の高さの凹凸)があるため、中空領域の上部と下部との貼り付き(sticking)が起きにくいという利点がある。したがって、本発明の第1、第2製造方法により製造されるマイクロ電気機械システムは、ビーム膜厚、中空領域の大きさ、厚さをイオン注入条件で均一、かつ容易に制御することが可能となる。また、本発明の第1、第2製造方法は、従来の等方性エッチングによる犠牲層除去では困難であったもので素子面積に比べて犠牲層幅が狭い構造のものに対して特に有効である。
本発明のマイクロ電気機械システムの第3製造方法は、犠牲層を除去する前に犠牲層中に水素イオンを注入することで犠牲層中に隙間を形成するため、大面積の犠牲層であっても隙間にエッチング種が入り込み、犠牲層の膜厚方向にエッチングが進行されるため、エッチング時間が大幅に短縮される。このため、スループットの大幅な短縮が可能になるので製造コストの低減が図れるという利点がある。
本発明の一つは、中空領域を制御性よく容易に形成するという目的を、中空領域を形成する領域に水素イオン注入を行った後の工程で熱処理を行って水素イオン注入領域に中空領域を形成することで、犠牲層のエッチング工程を行わずに実現した。また本発明の一つは、従来の製造方法において工程時間を短縮するという目的を、犠牲層に水素イオン注入を行って水素イオン注入領域に隙間を形成することで実現した。
本発明のマイクロ電気機械システムの第1製造方法に係る第1実施例を、図1の製造工程断面図によって説明する。
図1(1)に示すように、シリコン(Si)やガリウム砒素(GaAs)などの半導体基板上に絶縁膜を形成した基板、石英基板もしくはガラス基板のような少なくとも表面が絶縁性を有する基板11を使用する。
次に、上記基板11上に下部電極、犠牲層、ビームを形成する膜としてシリコン系膜12を形成する。このシリコン系膜12は、例えば多結晶シリコン膜もしくは非晶質シリコン膜で形成される。例えば、減圧CVD法により、原料ガスにモノシラン(SiH4)と水素(H2)ガスとの混合ガスを用いて真性多結晶シリコン膜または真性非晶質シリコン膜として形成することができる。
次に、図1(2)に示すように、上記シリコン系膜12の下層に下部電極13を形成する。この下部電極13の形成は、シリコン系膜12に不純物をイオン注入することによる。上記不純物には、リン(P)やヒ素(As)などのn型不純物もしくはホウ素(B)などのp型不純物のいずれでも用いることができる。その際、ドーズ量は例えば1×1015cm-2〜1×1016cm-2程度とする。また、注入エネルギー膜厚との相関によりイオン注入条件は決定される。ピーク深さを意味する射影飛程(Rp)と注入エネルギーの関係を図2に示す。図2では、縦軸に射影飛程(Rp)を示し、横軸に注入エネルギーを示す。
図2に示すように、シリコン系膜12(例えば多結晶シリコン膜)中に、イオン注入する場合、同一注入エネルギーでイオン注入した場合、軽いイオンであるホウ素(B)が最も深く注入することができ、次にリン(P)をイオン注入した場合であり、最も重いヒ素(As)が浅い位置にイオン注入されることが判る。ちなみに、同一注入エネルギーの場合、リン(P)はヒ素(As)のおよそ2倍の深さに注入でき、ホウ素(B)はヒ素(As)のおよそ7倍の深さに注入することができる。したがって、下部電極13を形成する深さによって、注入する不純物種、注入エネルギーを適宜選択すればよい。なお、例えばシリコン系膜12の膜厚が厚いためにイオン注入により必要なピーク深さが得られない場合については後に説明する。
次に、図1(3)に示すように、上記シリコン系膜12の中空領域を形成しようとする領域に水素イオン(H)を注入して、いわゆる犠牲層となる水素イオン注入領域14を形成する。この水素イオン注入注入領域14は、シリコン系膜12上に通常のレジストプロセス(レジスト塗布、露光、現像、ベーキング等のプロセス)によってレジストマスク15を形成することにより、所望の形状に形成することができる。したがって、後に形成されるビームを支持する部分には水素イオン注入を行わないことにより、ビームの支持部を形成することができる。また、水素イオン注入により形成される水素イオン注入領域14は中空の薄い剥離層(図示せず)が形成される。
シリコン膜中に水素(H)をイオン注入した際の水素イオン濃度のピーク深さ(射影飛程)と水素の注入エネルギーとの関係を、図3に示す。図3では、縦軸に射影飛程(Rp)を示し、横軸に注入エネルギーを示す。
図3に示すように、例えば、ビームの厚みを1μmにしたい場合には注入エネルギーは110keVに、ビームの厚みを2μmにしたい場合には注入エネルギーは320keVに、ビームの厚みを3μmにしたい場合には注入エネルギーは650keVに設定する。注入ドーズ量は中空領域、すなわち犠牲層の厚さを決定する上で重要なパラメータとなる。熱処理を施すことにより膜面が剥離する現象(デラミネ―ション)を起こすための注入量は3.5×1016cm-2〜1×1017cm-2であることが知られている。
一例として、ビームの膜厚が1μmで水素の注入エネルギー110keVの場合の水素(H)の濃度分布を、図4に示す。図4では、縦軸に水素濃度を示し、横軸に注入深さを示す。図4に示すように、ドーズ量が3.5×1016cm-2の場合の水素濃度は1.5×1021cm-3であることがわかる。したがって、1.5×1021cm-3以上の水素濃度がある水素イオン注入領域が中空領域を形成する犠牲層の膜厚となることが期待される。
また、水素イオン注入のドーズ量に対する犠牲層となる領域の幅の計算値(犠牲層幅という)との関係、図5に示す。図5では、縦軸に犠牲層幅を示し、横軸に水素注入ドーズ量を示す。図5に示すように、例えば犠牲層幅は水素の注入量で変更可能となり、特に犠牲層幅を極力薄くしたい場合には、本手法は極めて有利な方法となることがわかる。
次に、図1(4)に示すように、上記水素イオン注入領域14の一部が露出するようにシリコン系膜12を加工して、ビーム16を形成する。この加工は、通常のレジストマスクを用いたリソグラフィー技術およびエネルギー技術によって行うことができる。
次に、図1(5)に示すように、熱処理を行うことによって上記水素イオン注入領域14〔前記図1(3)参照〕に中空領域17を形成する。このとき、水素イオン注入を行って以内領域が上記ビーム16を支持する支持部18として形成される。上記熱処理は、400℃〜600℃で行う。熱処理を施すと高濃度に水素がイオン注入された領域で、シリコン(Si)と水素(H)との結合が切れて、過飽和の水素(H)原子がシリコン(Si)結晶面に析出し、シリコン−水素(Si−H)結合による平板欠陥を形成する。熱処理の温度を上記温度とし熱処理時間を増すと水素(H)の析出量が増加し、その析出された水素(H)同士が結合して水素(H2)ガスとして脱離する。すなわち、デラミネ−ションが起こる。これによって、シリコン結晶面が破断されて、中空領域17が薄く形成される。この原理は、例えば、梶山健一、他著「注入水素を用いた脆化によるシリコン単結晶の薄膜形成」信学技報 TECHNICAL REPORT OF IEICE, SDM96-161 (1996−12)に開示されている。なお、上記熱処理では、SiH3、SiH2、SiH結合手の一部が脱離する。ここで、より低温で剥離処理を行うにはホウ素(B)、リン(P)等の不純物を水素(H)とともに注入すると有効である。
また、水素イオン注入により形成された水素イオン注入領域14により形成された中空領域17の下部電極13側表面およびビーム16側表面にはデラミネ−ションにより適度の凹凸が発生している(表面粗さでおよそ10nm程度)。この表面粗さを有することも後の張り付き(sticking)の防止対策となる。
上記第1実施例では、図面において片持ち梁形状のビームを示したが、両端支持梁形状のビームとすることもできる。この場合には、水素イオン注入の際に、ビームの両端となる領域上にイオン注入マスクを形成し、水素イオンが注入されないようにすればよい。その結果、デラミネーション時に中空領域17とともにビーム16の両端にビーム支持部が形成されることになる。この場合には、ビーム16側方下部に露出している水素イオン注入領域14の部分より水素ガスの離脱が起こり、中空領域17が形成される。
上記製造方法に係る第1実施例では、シリコン系膜12中に水素をイオン注入した後、熱処理を施すことにより膜面が剥離する現象(デラミネ―ション)を利用してシリコン系膜12中の水素イオン注入領域14に中空領域17を形成するので、イオン注入条件で、ビーム16の膜厚、中空領域17の形状、厚さ等を制御することができ、均一な厚さの中空領域17を形成することが可能となるという利点がある。また、水素イオン注入と熱処理によって中空領域17を形成することから、基本的にビーム材料に関係なく犠牲層となる水素イオン注入領域14に中空領域17を形成することが可能となる。また、水素イオン注入後の水素イオン注入領域14に剥離面が形成されるが、この剥離面は適度な表面凹凸(例えば10nm程度の高さの凹凸)があるため、中空領域17の上部と下部との貼り付き(sticking)が起きにくいという利点がある。さらに、シリコン系膜12は、下部電極13、犠牲層となる水素イオン注入領域14、ビーム16を一層の膜として一度に形成することが可能であるため、成膜回数を最小限にすることができるという利点がある。
また、ビーム16を形成する材料が導電膜の場合、従来の製造方法では中空領域を形成するための犠牲層を酸化シリコン(SiO2)などの絶縁膜で形成する必要があり、このためにエッチング速度が遅い、薄い犠牲層の形成が困難等の問題があったが、上記第1実施例の製造方法では犠牲層を絶縁膜で形成する必要がないという利点がある。また熱処理により中空領域17を形成することから中空領域の形成時間が短縮できるという利点がある。
次に、本発明のマイクロ電気機械システムの第1製造方法に係る第2実施例を、図6の製造工程断面図によって説明する。第2実施例では、シリコン系膜の形成に先だって、基板上に下部電極を形成する製造方法を説明する。
図6に示すように、シリコン(Si)やガリウム砒素(GaAs)などの半導体基板上に絶縁膜を形成した基板、石英基板もしくはガラス基板のような少なくとも表面が絶縁性を有する基板11を使用する。
次に、上記基板11上に下部電極21を形成する。この下部電極21の形成は、多結晶シリコン膜を形成した後、リン(P)、ヒ素(As)等のn型不純物もしくはホウ素(B)のようなp型不純物を導入してもよく、または多結晶シリコン膜を成膜するときに成膜原料ガスに上記不純物を含むガスを導入して、不純物を含む多結晶シリコン膜を形成してもよい。または、下部電極21は金属材料で形成することもできる。金属材料としては、その後の熱処理によって拡散、変質等を起こさない金属材料を用いる。例えば、タングステン(W)、クロム(Cr)、チタン(Ti)等の高融点金属材料で形成することができる。
次いで上記下部電極21上にシリコン系膜12を形成する。その後は、前記第1実施例と同様に水素イオン注入領域を形成する工程以降のプロセスを行えばよい。
次に、本発明のマイクロ電気機械システムの第2製造方法に係る一実施例を、図7の製造工程断面図によって説明する。第2実施例では、ビームを絶縁膜で形成する製造方法を説明する。
図7(1)に示すように、シリコン(Si)やガリウム砒素(GaAs)などの半導体基板上に絶縁膜を形成した基板、石英基板もしくはガラス基板のような少なくとも表面が絶縁性を有する基板11を使用する。次に、上記基板11上に下部電極および犠牲層を形成する膜としてシリコン系膜12を形成する。このシリコン系膜12は、例えば多結晶シリコン膜もしくは非晶質シリコン膜で形成される。例えば、減圧CVD法により、原料ガスにモノシラン(SiH4)と水素(H2)ガスとの混合ガスを用いて真性多結晶シリコン膜または真性非晶質シリコン膜として形成することができる。
次に、図7(2)に示すように、上記シリコン系膜12の下層に下部電極13を形成する。この下部電極13の形成は、シリコン系膜12に不純物をイオン注入することによる。上記不純物には、リン(P)やヒ素(As)などのn型不純物もしくはホウ素(B)などのp型不純物のいずれでも用いることができる。その際、ドーズ量は例えば1×1015cm-2〜1×1016cm-2程度とする。
次に、図7(3)に示すように、上記シリコン系膜12上にビームを形成するためのビーム形成膜31を形成する。このビーム形成膜31は、例えば、窒化シリコン(SiN)膜や酸化シリコン(SiO2)膜等の絶縁膜で形成する。
次に、図7(4)に示すように、上記シリコン系膜12の中空領域を形成しようとする領域に水素イオン(H)を注入して、いわゆる犠牲層となる水素イオン注入領域14を形成する。この水素イオン注入注入領域14は、ビーム形成膜31上に通常のレジストプロセス(レジスト塗布、露光、現像、ベーキング等のプロセス)によってレジストマスク15を形成することにより、所望の形状に形成することができる。したがって、後に形成されるビームを支持する部分には水素イオン注入を行わないことにより、ビームの支持部を形成することができる。また水素イオン注入における水素イオン濃度が最も高くなるピーク深さは上記ビーム形成膜31との界面となるように、イオン注入条件を定める。また、水素イオン注入により形成される水素イオン注入領域14は中空の薄い剥離層(図示せず)が形成される。
次に、図7(5)に示すように、上記水素イオン注入領域14の一部が露出するようにビーム形成膜31を加工して、ビーム32を形成する。この加工は、通常のレジストマスクを用いたリソグラフィー技術およびエネルギー技術によって行うことができる。
次に、図7(6)に示すように、熱処理を行うことによって上記水素イオン注入領域14に中空領域17を形成する。このとき、水素イオン注入を行っていない上記シリコン系膜12の領域が上記ビーム32を支持する支持部18として形成される。上記熱処理は、400℃〜600℃で行う。熱処理を施すと高濃度に水素がイオン注入された領域で、シリコン(Si)と水素(H)との結合が切れて、過飽和の水素(H)原子がシリコン(Si)結晶面に析出し、シリコン−水素(Si−H)結合による平板欠陥を形成する。熱処理の温度を上記温度とし熱処理時間を増すと水素(H)の析出量が増加し、その析出された水素(H)同士が結合して水素(H2)ガスとして脱離する。すなわち、デラミネ−ションが起こる。これによって、シリコン結晶面が破断されて、中空領域17が薄く形成される。なお、上記熱処理では、SiH3、SiH2、SiH結合手の一部が脱離する。ここで、より低温で剥離処理を行うにはホウ素(B)、リン(P)等の不純物を水素(H)とともに注入すると有効である。
また、水素イオン注入により形成された水素イオン注入領域14により形成された中空領域の下部電極13側表面およびビーム32側表面にはデラミネ−ションにより適度の凹凸が発生している(表面粗さでおよそ10nm程度)。この表面粗さを有することも後の張り付き(sticking)の防止対策となる。
次に、図示はしないが、上記ビーム32上に例えばアルミニウム(Al)膜などからなる駆動側電極を形成する。
上記第3実施例では、図面において片持ち梁形状のビームを示したが、両端支持梁形状のビームとすることもできる。この場合には、水素イオン注入の際に、ビームの両端となる領域上にイオン注入マスクを形成し、水素イオンが注入されないようにすればよい。その結果、デラミネーション時に中空領域17とともにビーム32の両端にビーム支持部が形成されることになる。この場合には、ビーム32側方下部に露出している水素イオン注入領域14の部分より水素ガスの離脱が起こり、中空領域17が形成される。
上記製造方法の第3実施例では、シリコン系膜12中に水素をイオン注入した後、熱処理を施すことにより膜面が剥離する現象(デラミネ―ション)を利用してシリコン系膜12中の水素イオン注入領域14に中空領域17を形成するので、イオン注入条件で、中空領域17の形状、厚さ等を制御することができ、均一な厚さの中空領域17を形成することが可能となるという利点がある。また、水素イオン注入と熱処理によって中空領域17を形成することから、基本的にビーム材料に関係なく犠牲層となる水素イオン注入領域14に中空領域17を形成することが可能となる。また、水素イオン注入後の水素イオン注入領域14に剥離面が形成されるが、この剥離面は適度な表面凹凸(例えば10nm程度の高さの凹凸)があるため、中空領域17の上部と下部との貼り付き(sticking)が起きにくいという利点がある。さらに、シリコン系膜12は、下部電極13、犠牲層となる水素イオン注入領域14を一層の膜として一度に形成することが可能であるため、成膜回数を従来技術よりも少なくすることができるという利点がある。
次に、本発明のマイクロ電気機械システムの第3製造方法に係る一実施例を、図8の製造工程断面図によって説明する。本実施例では、従来技術の製造方法において水素イオン注入を適用した一例を説明する。
図8(1)に示すように、シリコン(Si)やガリウム砒素(GaAs)などの半導体基板上に絶縁膜を形成した基板、石英基板もしくはガラス基板のような少なくとも表面が絶縁性を有する基板11を使用する。
次に、上記基板11上に下部電極21を形成する。この下部電極21は、例えば、タングステン(W)、クロム(Cr)等の金属膜などで形成される。また、上記金属膜はスパッタリングもしくは蒸着法により形成する。
次いで、上記下部電極21上に犠牲層41を形成する。この犠牲層41は、例えば、シリコン系膜で形成される。このシリコン系膜は、例えば多結晶シリコン膜もしくは非晶質シリコン膜で形成される。例えば、減圧CVD法により、原料ガスにモノシラン(SiH4)と水素(H2)ガスとの混合ガスを用いて真性多結晶シリコン膜または真性非晶質シリコン膜として形成することができる。
次に、図8(2)に示すように、通常のリソグラフィー技術とエッチング技術とによって、上記犠牲層41を後の中空領域となる形状にパターニングする。
次に、図8(3)に示すように、上記犠牲層41上にビームを形成するためのビーム形成膜42を形成する。このビーム形成膜42は、例えば、窒化シリコン(SiN)膜、炭化シリコン膜のような絶縁膜で形成する。
次に、図8(4)に示すように、上記犠牲層41中に水素イオンを注入することで上記犠牲層41中に薄い剥離層(図示せず)を形成する。
その後、図8(5)に示すように、通常のリソグラフィー技術とエッチング技術を用いてビーム形成膜42をパターニングしてビーム43を形成する。これにより、上記犠牲層41の一部が露出される。このエッチングでは、ビーム43に被覆されない部分の上記犠牲層41をエッチングしてもよい。
次に、図8(6)に示すように、上記犠牲層41〔前記図8の(5)参照〕をエッチングにより完全に除去する。このエッチングを例えばウエットエッチングで行う場合で犠牲層41がシリコン系膜で形成されているので、フッ酸硝酸に浸漬してサイドエッチングにより上記犠牲層41を除去する。このとき、犠牲層41には薄い剥離層が形成されているため、その剥離層をエッチング液が浸透し、犠牲層41はその膜厚方向にエッチングされる。このようにして、犠牲層41の除去を行う。これによって、ビーム43と下部電極21との間に中空領域44が形成される。
なお、上記プロセスにおいて、水素イオン注入後のビーム形成膜42上に駆動側電極を形成するためのアルミニウムもしくは高融点金属からなる導電膜を形成し、その後、導電膜を駆動側電極に加工するとともにビーム形成膜42をビーム43に加工してもよい。または、ビーム43を形成した後に上記駆動側電極を形成してもよい。
上記第3製造方法に係る実施例は、犠牲層41を除去する前に犠牲層41中に水素イオンを注入することで犠牲層41中に隙間を形成するため、大面積の犠牲層41であっても隙間にエッチング種(例えばエッチング液)が入り込み、犠牲層41の膜厚方向にエッチングが進行されるため、通常はエッチング時間がかかるフッ硝酸によるウエットエッチングではあるが、エッチング時間が大幅に短縮できる。このため、スループットの大幅な短縮が可能になるので製造コストの低減が図れるという利点がある。
本発明のマイクロ電気機械システム(MEMS)の製造方法は、NEMSといわれるナノ電気機械システムの製造方法という用途にも同様に適用できる。
本発明のマイクロ電気機械システムの第1製造方法に係る第1実施例を示した製造工程断面図である。 下部電極を形成する不純物イオン注入における射影飛程(Rp)と注入エネルギーとの関係図である。 水素イオン注入における射影飛程(Rp)と注入エネルギーとの関係図である。 水素イオン注入におけるドーズ量をパラメータとしたシリコン中の水素濃度と注入エネルギーとの関係図である。 水素イオン注入における水素イオン注入領域の幅と水素イオン注入のドーズ量との関係図である。 本発明のマイクロ電気機械システムの第1製造方法に係る第2実施例を示した製造工程断面図である。 本発明のマイクロ電気機械システムの第2製造方法に係る一実施例を示した製造工程断面図である。 本発明のマイクロ電気機械システムの第3製造方法に係る一実施例を示した製造工程断面図である。 第1従来技術による中空構造の具体的な形成方法の一例を示した製造工程断面図である。 第2従来技術による中空構造の具体的な形成方法の一例を示した製造工程断面図である。 従来技術の問題点を示した概略構成断面図である。 スマートカット法の概要を示した製造工程断面図である。
符号の説明
11…基板、12…シリコン系膜、14…水素イオン注入領域、17…中空領域

Claims (10)

  1. 基板上にシリコン系膜を形成する工程と、
    前記シリコン系膜の中空領域を形成しようとする領域に水素イオンを注入して水素イオン注入領域を形成する工程と、
    前記水素イオン注入領域の一部が露出するように前記シリコン系膜を加工する工程と、
    熱処理を行うことによって前記水素イオン注入領域に中空領域を形成する工程と
    を備えたことを特徴とするマイクロ電気機械システムの製造方法。
  2. 前記水素イオン注入領域上部の前記シリコン系膜でビームが形成され、
    前記シリコン系膜の水素イオン注入されない領域もしくは水素イオンが導入されても前記熱処理によって前記中空領域が形成されない領域で前記ビームを支持する固定部が形成される
    ことを特徴とする請求項1記載のマイクロ電気機械システムの製造方法。
  3. 前記水素イオン注入領域よりも下層の前記シリコン系膜にn型もしくはp型不純物を注入することで下部電極を形成する
    ことを特徴とする請求項1記載のマイクロ電気機械システムの製造方法。
  4. 前記シリコン系膜を形成する前の前記基板上に下部電極を形成した後、前記シリコン系膜を形成する
    ことを特徴とする請求項1記載のマイクロ電気機械システムの製造方法。
  5. 前記水素イオン注入領域上部の前記シリコン系膜でビームを形成し、
    前記シリコン系膜の水素イオン注入されない領域もしくは水素イオンが導入されても前記熱処理によって前記中空領域が形成されない領域で前記ビームを支持する固定部を形成する
    ことを特徴とする請求項4記載のマイクロ電気機械システムの製造方法。
  6. 基板上にシリコン系膜を形成する工程と、
    前記シリコン系膜上にビームを形成するためのビーム形成膜を形成する工程と、
    前記シリコン系膜の中空領域を形成しようとする領域に水素イオンを注入して水素イオン注入領域を形成する工程と、
    前記水素イオン注入領域の一部が露出するように前記ビーム形成膜を加工してビームを形成する工程と、
    熱処理を行うことによって前記水素イオン注入領域に中空領域を形成する工程と
    を備えたことを特徴とするマイクロ電気機械システムの製造方法。
  7. 前記水素イオン注入領域よりも下層の前記シリコン系膜にn型もしくはp型不純物を注入することで下部電極を形成する
    ことを特徴とする請求項6記載のマイクロ電気機械システムの製造方法。
  8. 前記ビームの上部に駆動電極を形成する
    ことを特徴とする請求項6記載のマイクロ電気機械システムの製造方法。
  9. 一端もしくは両端が支持されるビーム下部に設けられた犠牲層をエッチングにより除去する工程を備えたマイクロ電気機械システムの製造方法であって、
    前記犠牲層を除去する前に、前記犠牲層中に水素イオンを注入することで前記犠牲層中に隙間を形成する
    ことを特徴とするマイクロ電気機械システムの製造方法。
  10. 基板上に下部電極を形成する工程と、
    前記下部電極上で中空領域を形成しようとする領域に犠牲層を形成する工程と、
    前記犠牲層を被覆するビーム形成膜を形成する工程と、
    前記犠牲層に水素イオンを注入することで前記犠牲層中に隙間を形成する工程と、
    前記ビーム形成膜を加工して前記犠牲層の一部を露出させるとともに一端もしくは両端が支持されるビームを形成する工程と、
    前記犠牲層を除去して前記ビームと前記下部電極との間に中空領域を形成する工程と
    を備えたことを特徴とする請求項9記載のマイクロ電気機械システムの製造方法。

JP2004173437A 2004-06-11 2004-06-11 マイクロ電気機械システムの製造方法 Pending JP2005349533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004173437A JP2005349533A (ja) 2004-06-11 2004-06-11 マイクロ電気機械システムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004173437A JP2005349533A (ja) 2004-06-11 2004-06-11 マイクロ電気機械システムの製造方法

Publications (1)

Publication Number Publication Date
JP2005349533A true JP2005349533A (ja) 2005-12-22

Family

ID=35584407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004173437A Pending JP2005349533A (ja) 2004-06-11 2004-06-11 マイクロ電気機械システムの製造方法

Country Status (1)

Country Link
JP (1) JP2005349533A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063422A1 (de) 2008-02-13 2009-08-20 DENSO CORPORATION, Kariya-shi Sensor zur Erfassung einer physikalischen Grösse
JP2011115940A (ja) * 2009-11-30 2011-06-16 Imec 半導体素子の製造方法および半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063422A1 (de) 2008-02-13 2009-08-20 DENSO CORPORATION, Kariya-shi Sensor zur Erfassung einer physikalischen Grösse
US8146426B2 (en) 2008-02-13 2012-04-03 Denso Corporation Physical sensor
JP2011115940A (ja) * 2009-11-30 2011-06-16 Imec 半導体素子の製造方法および半導体素子

Similar Documents

Publication Publication Date Title
JP4064816B2 (ja) 気体種の導入を含む薄膜製造方法
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
JP4686544B2 (ja) 基板上で層をエッチングする方法
WO2008045544A2 (en) Patterning methods
CN102826502A (zh) 半导体器件及其制造方法
CN101084577A (zh) 修整通过组装两晶片构成的结构的方法
JP2004247610A (ja) 基板の製造方法
TWI242796B (en) Substrate and manufacturing method therefor
TWI390631B (zh) 製造薄膜裝置之方法
TW200408054A (en) Method of forming a self-aligned floating gate in flash memory cell
US7060587B2 (en) Method for forming macropores in a layer and products obtained thereof
JP2007329200A (ja) 半導体装置の製造方法
EP1493711B1 (en) Process for the obtainment of a semiconductor device comprising a suspended micro-system and corresponding device
US11978658B2 (en) Method for manufacturing a polysilicon SOI substrate including a cavity
WO2007082745A1 (en) Selective etching for semiconductor devices
US20080164577A1 (en) Patterned silicon submicron tubes
TWI616978B (zh) 界定半導體結構之隔離區域的方法
TW200425335A (en) A method of forming an element of a microelectronic circuit
JP2002200599A (ja) 三次元構造体の作製方法
JP2005349533A (ja) マイクロ電気機械システムの製造方法
JPH1131825A (ja) 半導体力学量センサの製造方法
JP3811323B2 (ja) 量子細線の製造方法
US20080108224A1 (en) Patterning methods
JPH1197654A (ja) 半導体基板の製造方法
KR100527544B1 (ko) 소자 분리막 형성 방법