TWI616978B - 界定半導體結構之隔離區域的方法 - Google Patents

界定半導體結構之隔離區域的方法 Download PDF

Info

Publication number
TWI616978B
TWI616978B TW104117400A TW104117400A TWI616978B TW I616978 B TWI616978 B TW I616978B TW 104117400 A TW104117400 A TW 104117400A TW 104117400 A TW104117400 A TW 104117400A TW I616978 B TWI616978 B TW I616978B
Authority
TW
Taiwan
Prior art keywords
insulator layer
densified
layer
additional
recess
Prior art date
Application number
TW104117400A
Other languages
English (en)
Other versions
TW201614767A (en
Inventor
埃羅爾 托德 萊恩
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201614767A publication Critical patent/TW201614767A/zh
Application granted granted Critical
Publication of TWI616978B publication Critical patent/TWI616978B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供用於界定半導體結構之隔離區域的方法。舉例而言,本方法包括:提供具有凹口於其中之半導體結構;在該半導體結構中之該凹口內保形布置絕緣體層以部分填充該凹口;修改該絕緣體層之至少一種材料特性以在該凹口內獲得緻密化絕緣體層,其中與該絕緣體層之厚度相比,該修改縮減該緻密化絕緣體層之厚度;以及在該緻密化絕緣體層上方於該凹口內沉積至少一個附加絕緣體層,其中該凹口內之該緻密化絕緣體層至少部分界定該半導體結構之隔離區域。

Description

界定半導體結構之隔離區域的方法
本發明係關於一種界定半導體結構之隔離區域的方法。
諸如積體電路之半導體裝置典型地係由半導體晶圓大批量製造。接著將半導體晶圓分切成個別晶粒、或微晶片,隨後加以封裝。舉例而言,在積體電路製造期間,藉由製造諸如深溝槽隔離區域及淺溝槽隔離區域之隔離區域,可將個別裝置彼此電性隔離。至少部分由於,舉例而言,包括製造藉以在晶圓上形成電路結構之隔離區域在內的製造程序中的效能增強,因而造成對更小電路結構及更快裝置效能的需求日益增加。
在一項態樣中,透過提供一種方法克服先前技術的缺點並提供附加優點,舉例而言,該方法包括:提供具有凹口於其中之半導體結構;在該半導體結構中之該凹口內保形布置絕緣體層以部分填充該凹口;修改該絕緣體層之至少一種材料特性以在該凹口內獲得緻密化絕緣 體層,其中與該絕緣體層之厚度相比,該修改縮減該緻密化絕緣體層之厚度;以及在該緻密化絕緣體層上方於該凹口內沉積至少一個附加絕緣體層,其中該凹口內之該緻密化絕緣體層至少部分界定該半導體結構之隔離區域。
附加特徵及優點係透過本發明之技術來實現。本發明之其它具體實施例及態樣係於本文中詳述,並且係視為本發明之一部分。
100‧‧‧結構
102‧‧‧基材
104‧‧‧凹口
106‧‧‧絕緣體層
106’‧‧‧緻密化絕緣體層
108‧‧‧第一附加絕緣體層
108’‧‧‧緻密化第一附加絕緣體層
110‧‧‧第二附加絕緣體層
110’‧‧‧緻密化第二附加絕緣體層
112、116‧‧‧一(多)個隔離區域
114‧‧‧附加絕緣體層
本發明的一或多項態樣係特別指出並且清楚地主張作為本說明書結論處申請專利範圍中的實施例。本發明的前述及其它目的、特徵、以及優點經由下文的詳細說明配合附圖將顯而易知,其中:第1A圖根據本發明之一或多項態樣,為半導體結構製造程序之一項具體實施例期間所獲得之結構的截面立視圖;第1B圖根據本發明之一或多項態樣,繪示基材內形成一或多個凹口後之第1A圖的結構;第1C圖根據本發明之一或多項態樣,繪示具有已經布置用以部分填充凹口之絕緣體層之第1B圖的結構;第1D圖根據本發明之一或多項態樣,繪示以一或多個物種之氣體團簇轟擊絕緣體層以舉例而言獲得緻密化絕緣體層後之第1C圖的結構;第1E圖根據本發明之一或多項態樣,繪示 具有布置於緻密化絕緣體層上方之第一附加絕緣體層之第1D圖的結構;第1F圖根據本發明之一或多項態樣,繪示以一或多個物種之氣體團簇轟擊第一附加絕緣體層以舉例而言獲得緻密化第一附加絕緣體層後之第1E圖的結構;第1G圖根據本發明之一或多項態樣,繪示具有已布置於緻密化第一附加絕緣體層上方之第二附加絕緣體層之第1F圖的結構;第1H圖根據本發明之一或多項態樣,繪示以一或多個物種之氣體團簇轟擊第二附加絕緣體層以舉例而言獲得緻密化第二附加絕緣體層後之第1G圖的結構;第1I圖根據本發明之一或多項態樣,繪示平坦化緻密化絕緣體層及一或多個緻密化附加絕緣體層以至少部分界定半導體結構之隔離區域後之第1H圖的結構;第1J圖根據本發明之一或多項態樣,繪示具有已布置於緻密化絕緣體層上方之附加絕緣體層之第1D圖的結構;以及第1K圖根據本發明之一或多項態樣,繪示平坦化緻密化絕緣體層及附加絕緣體層以至少部分界定半導體結構之隔離區域後之第1J圖的結構。
本發明之態樣及特定特徵、優點、及其細節係引用附圖所示非限制性具體實施例於下文更完整闡釋。省略眾所周知之材料、製造工具、處理技術等之說明 以避免非必要地混淆本發明之實施方式。然而,應該了解的是,實施方式及特定實施例雖然指示本發明之具體實施例,但仍係僅以說明方式來提供,並非作為限制。本發明概念之精神及/或範疇內之各種取代、修改、添加及/或配置經由本揭露對所屬技術領域中具有通常知識者將顯而易見。
本文中揭示者部分為一種用於界定具有緻密化絕緣體層之半導體結構之隔離區域的方法。在一項態樣中,半導體裝置製造於早期製造階段典型為含括製造隔離區域以在單一晶片或晶圓區內電性隔離各種積體電路的程序。舉例來說,隔離區域可包括例如淺溝槽隔離(STI)區域及深溝槽隔離(DTI)區域。舉例來說,藉由在半導體基材中圖案化或蝕刻一或多個凹口,且隨後在該(些)凹口內布置絕緣體層,可形成欲有電性隔離之淺溝槽隔離(STI)區域。隨著技術節點之尺寸轉變為7奈米以下的尺寸,現有半導體製造程序技術可能持續面臨重大挑戰。
舉例來說,布置於半導體結構中該(些)凹口內的絕緣體層可包括或可由以下材料製造,舉例而言,諸如於所欲積體電路之間生成電性隔離之可流動氧化物材料或高深寬比程序(HARP)氧化矽材料。舉一特定實施例來說,布置於半導體結構中凹口內之寡氮矽烷先驅物材料(舉例而言,獲得自矽、氮、及含氫(SixNyHz)先驅物,舉例而言,諸如三矽烷胺(TSA)或二矽烷胺)可能經受例如一或多道退火程序以至少部分氧化寡氮矽烷材料,用以形成諸如 氧化矽材料之氧化物材料。舉例來說,退火程序可在溫度為約400℃至700℃之含有例如蒸汽或水等製程氣體之氧環境下進行約30分鐘至3小時之時間週期以形成氧化物材料。這種氧化物材料一經受諸如熱或乾式退火程序等附加退火程序之後,便促使解離氧化物材料以獲得諸如可流動氧化物材料等交聯氧化物材料,並且移除產生之諸如含矽醇、水或氮副產物材料等副產物材料。所屬技術領域中具有通常知識者知道熱或乾式退火程序典型可在溫度為約500℃至1200℃之含氧製程氣體環境下進行1分鐘至2小時,用以獲得於半導體結構內界定隔離區域之交聯氧化物材料。在一項實施例中,諸如可流動氧化物材料等交聯氧化物材料之形成可表示如下:
上述用以界定半導體結構之隔離區域的方法所面臨的一項挑戰在於,提供絕緣體層期間典型運用的高溫退火程序其缺點會導致半導體結構之半導體材料降解。這轉而會對可用於高深寬比半導體製造處理之半導體 材料造成不理想的限制。另外,由於隔離區域與裝置基材(例如:包括矽之半導體材料)之熱膨脹係數(CTE)不同,提供絕緣體層期間運用的高溫退火程序也會在隔離區域中導致顯著拉伸應力(tensile stress)。隔離區域鄰近處所產生之應力其缺點會造成結構改變,舉例來說,產生之裝置之鰭形結構會彎曲。
為了要克服這些問題,在一項態樣中,本文中於下文揭示一種用於界定半導體結構之隔離區域的增強方法,其舉例而言利用製程溫度降低之氣體團簇離子束(GCIB)程序以獲得布置於其中之緻密化絕緣體層。舉例來說,本方法包括提供具有凹口之半導體結構;在該半導體結構中之該凹口內保形布置絕緣體層以部分填充該凹口;修改該絕緣體層之至少一種材料特性以於該凹口內獲得緻密化絕緣體層,其中與該絕緣體層之厚度比較,該修改縮減該緻密化絕緣體層之厚度;以及在該緻密化絕緣體層上方於該凹口內沉積至少一個附加絕緣體層,其中該凹口內之該緻密化絕緣體層至少部分界定該半導體結構之隔離區域。
舉例來說,修改該絕緣體層之該至少一種材料特性可包括利用至少一物種之氣體團簇轟擊該絕緣體層以修改其該至少一種材料特性。舉例來說,該轟擊部分使用氣體團簇離子束程序。在一項實施例中,該至少一物種之氣體團簇可為或可包括下列之至少一者:氬(Ar)、水(H2O)或氬加水(Ar+H2O)、二氧化碳(CO2)、一氧化碳(CO) 或臭氧(O3)分子。
在一個具體實施例中,該布置該絕緣體層可包括於該凹口內保形提供單體先驅物材料,並且該修改可包括轟擊該絕緣體層以促使解離該單體先驅物材料,用以獲得該緻密化絕緣體層及至少一種副產物材料,其中該轟擊促使將該至少一種副產物材料從該緻密化絕緣體層移除。在這項實施例中,注意由緻密化絕緣體層移除之至少一種副產物材料可為或可包括例如矽醇(Si-OH)及/或水(H2O)分子。在這項實施例中,該修改可包括利用離子束能量轟擊該絕緣體層以於該絕緣體層之上表面內提供局部化高能量交互作用,其中該高能量交互作用其優點促使縮減該絕緣體層之厚度。修改可更包括以垂直於該半導體結構之入射角轟擊該絕緣體層,用以促使依該入射角之方向縮減該絕緣體層之厚度。在一項實施例中,布置於凹口內之單體先驅物材料可包括或可由諸如四乙氧基矽烷(TEOS)等氧基矽烷先驅物材料製造,並且緻密化絕緣體層可包括或可由至少部分由修改具有氧基矽烷先驅物材料之絕緣體層獲得之交聯氧化物材料製造。注意交聯氧化物材料可包括舉例而言具有Si-O-Si交鏈布置於其中之緻密化高深寬比(HARP)氧化物材料。
在另一具體實施例中,布置該絕緣體層可包括提供寡聚先驅物材料,並且該修改可包括轟擊該絕緣體層以將該寡聚先驅物材料轉換成寡聚氧化物材料,其中該轟擊解離該寡聚氧化物材料以獲得該緻密化絕緣體層及 至少一種副產物材料。在這項實施例中,注意轟擊該絕緣體層更促使移除布置於其中之至少一種副產物材料,其中該至少一種副產物材料可為或可包括舉例而言具有一或多個羥基布置於其中之矽醇(Si-OH)及/或水(H2O)分子。在另一實施例中,該修改可更包括退火具有舉例而言寡聚先驅物材料之絕緣體層,用以促使至少部分氧化絕緣體層以形成寡聚氧化物(Si-O-Si)材料及至少一種副產物材料。在這項實施例中,該轟擊偏向移除至少一種副產物材料,舉例而言例如:矽醇(Si-OH)、水(H2O)及/或諸如乙醇(C2H5OH)分子等其它有機副產物材料。在這項具體實施例中,寡聚先驅物材料可包括或可由具有至少一種矽-氧(Si-O)及/或矽-氮(Si-N)基團布置於其中之寡氮矽烷先驅物材料製造,並且緻密化絕緣體層可包括或可由舉例而言諸如緻密化可流動氧化物材料等交聯氧化物材料製造,該緻密化可流動氧化物材料係至少部分經由修改具有寡氮矽烷先驅物材料之絕緣體層獲得。
在一項態樣中,該修改包括利用至少一物種之氣體團簇轟擊絕緣體層以促使降低緻密化絕緣體層之拉伸應力。在一項特定實施例中,緻密化絕緣體層可包括或可由諸如交聯氧化物材料(例如:緻密化可流動氧化物材料)等第一材料層製造,並且附加絕緣體層可包括或可由諸如高密度電漿(HDP)氧化物材料等第二材料層製造。注意第一材料層及第二材料層為不同材料層。
在另一態樣中,至少一個附加絕緣體層可 包括第一附加絕緣體層及第二絕緣體層。舉例來說,本方法可更包括修改第一附加絕緣體層之至少一種材料特性以獲得緻密化第一附加絕緣體層,並且修改第二絕緣體層之至少一種材料特性以獲得緻密化第二附加絕緣體層,並且緻密化第二附加絕緣體層係布置於緻密化第一附加絕緣體層上方。舉例來說,緻密化絕緣體層可包括或可由交聯氧化物層製造,並且緻密化第一附加絕緣體層可包括或可由第一附加絕緣體層製造,並且緻密化第二附加絕緣體層可包括或可由第二交聯氧化物層製造。在一項特定實施例中,注意交聯氧化物層、第一交聯氧化物層及第二交聯氧化物層可為或可包括諸如緻密化可流動氧化物材料等相同材料。在另一實施例中,交聯氧化物層、第一交聯氧化物層及第二交聯氧化物層可為或可包括諸如緻密化高深寬比氧化物材料等相同材料。
下文引用為易於了解未依比例繪示的圖式,其中各個不同圖中所用相同的參考元件符號表示相同或類似組件。
舉例來說,第1A至1I圖繪示用於界定半導體結構之隔離區域的增強方法之實施例。如下文所述,根據本發明之一或多項態樣,其優點在於具有緻密化絕緣體層之隔離區域係使用例如氣體團簇離子束(GCIB)程序取得。
第1A圖根據本發明之一或多項態樣,為半導體製造處理早期階段期間取得之結構100之一項具體實 施例的截面立視圖。在一項實施例中,結構100可為或可包括晶圓,可由該晶圓製造許多微晶片。
結構100可包括基材102,例如:主體半導體材料,例如主體矽晶圓。在一項實施例中,基材102可為或可包括任何含矽基材,其包括但不侷限於矽(Si)、單晶矽、多晶Si、非晶Si、氣孔上覆矽(SON)、絕緣層上覆矽(SOI)、或取代層上覆矽(SRI)基材及類似者。基材102可包括其它合適的基本半導體,舉例而言,例如:晶體中的鍺(Ge)、化合物半導體,諸如碳化矽(SiC)、砷化鎵(GaAs),磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、及/或銻化銦(InSb)或其組合;合金半導體,包括GaAsP、AlInAs、GaInAs、GaInP、或GaInAsP或其組合。雖然圖中未繪示,仍可視需要地布置一或多層於基材102上方而有助於在基材102內進行圖案化及蝕刻以形成一或多個凹口,並且舉例而言可用於在後續處理期間保護基材。
第1B圖說明在基材102內形成一或多個凹口104後之第1A圖的結構。於第1B圖中繪示的製造階段,一(多)個凹口104可用各種習知製造程序中的任一者來形成,其可包括圖案化及材料移除等一或多個步驟。在一項實施例中,基材102可使用各個方法圖案化,包括直接微影、側壁影像移轉技術、極紫外光微影(EUV)、電子束技術、微影蝕刻微影蝕刻技術、或微影蝕刻微影凍結技術。圖案化之後,可使用諸如蝕刻程序等任一合適的移除程序移除基材102之材料以形成一(多)個凹口104。在一項實施 例中,取決於所蝕刻層之材料,蝕刻可為使用適當化學之非等向性蝕刻,例如:反應性離子蝕刻(RIE)。在一特定實施例中,反應性離子蝕刻可使用氟系化學及氣體來進行,例如:四氟甲烷(CF4)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、氟代甲烷(CH3F),八氟甲烷(C4F8)、六氟-1,3-丁二烯(C4F6)、六氟化硫(SF6)及氧(O2)。
第1C圖說明具有已經保形布置用以部分填充一(多)凹口104之絕緣體層106之第1B圖的結構。舉例來說,在一個具體實施例中,絕緣體層可包括或可由單體先驅物材料製造,並且可使用諸如化學氣相沉積(CVD)程序等習知沉積程序來沉積。在一項實施例中,單體先驅物材料可為或可包括氧基矽烷先驅物材料,舉例而言,例如:四乙基矽氧烷(TEOS)、三乙基矽氧烷(TRIES)、四甲氧矽烷(TMOS)或三甲氧矽烷(TRIMOS)。在另一實施例中,單體先驅物材料亦可為或可包括矽氧烷先驅物材料,舉例來說,例如:六甲氧基二矽氧烷(HMODS)或八甲氧基三矽氧烷(OMOTS)。在又另一具體實施例中,絕緣體層可包括或可由寡聚先驅物材料製造,例如,具有矽-氧(Si-O)及/或矽-氮(Si-N)官能基之至少一者布置於其中的寡氮矽烷先驅物材料。在一項實施例中,寡氮矽烷先驅物可自含矽、氮及氫(SixNyHz)前驅物獲得,舉例而言,例如:三矽烷胺(TSA)或二矽烷胺。在一項具體實施例中,注意部分布置於一(多)凹口104內之絕緣體層的高度可取決於所運用之製程參數及技術節點。
第1D圖說明利用一或多個物種之氣體團簇轟擊絕緣體層106(第1C圖)以促使修改絕緣體層之至少一種材料特性後之第1C圖的結構。在這項具體實施例中,利用一或多個物種之氣體團簇轟擊絕緣體層106(第1C圖)可部分利用氣體團簇離子束(GCIB)程序來完成。舉例來說,氣體團簇物種可包括或可由氧化氣體分子製造,舉例而言,例如:氬(Ar)、水(H2O)、氧(O2)、氬加水(Ar+H2O)、二氧化碳(CO2)、臭氧(O3)、一氧化碳(CO)分子。
在一項實施例中,含氧製程氣體(例如:臭氧)環境下例如氧基矽烷先驅物材料(舉例而言,例如:四乙基矽氧烷(TEOS))之轟擊其優點促使氧化四乙基矽氧烷先驅物材料以形成原位氧化膜。這種原位氧化膜轉而解離以獲得交聯氧化物材料及一或多種副產物材料,在該(些)凹口內產生緻密化絕緣體層106'。在這項實施例中,交聯氧化物材料可為或可包括例如緻密化高深寬比(HARP)氧化物材料,並且該一(多)種副產物材料可為或可包括揮發性材料,例如矽醇(Si-OH)、水(H2O)及/或其它有機副產物材料,例如:乙醇(C2H5OH)分子。另外,絕緣體層之高能量轟擊也促使由緻密化絕緣體層移除該一(多)種副產物材料。
在另一實施例中,在例如氬加水(Ar+H2O)之氧化氣體分子的環境下轟擊例如寡氮矽烷先驅物材料(舉例來說,其具有矽-氧(Si-O)及/或矽-氮(Si-N)官能基之至少一者布置於其中)之寡聚先驅物材料其優點促使將寡氮 矽烷先驅物轉換成寡聚氧化物材料。另外,絕緣體層之高能量轟擊也促使解離寡聚氧化物材料以獲得交聯氧化物材料及一或多種副產物材料,在該(些)凹口內產生緻密化絕緣體層106'。絕緣體層之高能量轟擊也促使由緻密化絕緣體層移除該一(多)種副產物材料。在這項實施例中,交聯氧化物材料可為或可包括例如緻密化可流動氧化物材料,並且由該緻密化絕緣體層移除之一(多)種副產物材料可為或可包括揮發性材料,舉例來說,例如矽醇(Si-OH)、水(H2O)及/或其它有機副產物材料,例如:乙醇(C2H5OH)分子。
另外或在一替代具體實施例中,具有例如寡氮矽烷先驅物材料之寡聚先驅物材料可經受一或多道退火程序以促使將寡氮矽烷先驅物材料轉換成寡聚氧化物材料。這一或多道退火程序可使用例如快速熱退火或蒸汽退火來進行。在一項實施例中,退火程序可在諸如水等氧化製程氣體的環境下以約400℃至600℃之溫度使用蒸汽退火程序來進行。寡聚氧化物材料隨後可經由例如氣體團簇離子束(GCIB)程序利用一(多)個氣體團簇物種來轟擊,用以獲得交聯氧化物材料及一或多種副產物材料,產生緻密化絕緣體層,如上述。
在一項具體實施例中,注意經由例如氣體團簇離子束(GCIB)程序利用一(多)個氣體團簇物種轟擊絕緣體層可藉由控制諸如所選氣體團簇之物種、團簇束之能量、絕緣體層之材料、及一(多)個氣體團簇遭受轟擊之角度等製程參數來完成,以便促使修改絕緣體層之至少一種 材料特性。舉例來說,絕緣體層之轟擊其優點可促使形成緻密化絕緣體層106',以及與絕緣體層106(第1C圖)之厚度相比,可縮減緻密化絕緣體層之厚度。在一項實施例中,可在絕緣體層厚度約10%至50%的範圍內縮減緻密化絕緣體層之厚度。
如已知,在氣體團簇離子束(GCIB)程序期間,絕緣體層之上表面可藉由一束高能量奈米級氣體團簇物種來轟擊,舉例而言,例如:氧(O2)或水(H2O)。舉例來說,例如藉由在高壓氣體絕熱膨脹成真空期間凝結個別氣體原子(或分子)所形成的氣體團簇物種典型為可在高速下加速而聚焦成高能量離子束,該高能量離子束一經轟擊便於絕緣體層之上表面內提供局部化高能量交互作用。舉例來說,氣體團簇離子束一經衝擊,其高能量便轉換成熱能,在以微微秒的時標生成例如高溫,有助於各種表面改質程序,例如:緻密化絕緣體層、以及縮減緻密化絕緣體層之厚度。在一項實施例中,取決於運用的製程參數,可利用一(多)個氣體團簇將絕緣體層轟擊到約2nm至20nm的深度,藉以控制緻密化絕緣體層之厚度。注意氣體團簇離子束(GCIB)程序之局部化高能量交互作用其優點有助於使這種程序適合與半導體材料搭配使用,舉例而言,例如:磷化銦(InP)、砷化銦(InAs)、及/或銻化銦(InSb)以及周期表之其它IV-VI族材料。再者,絕緣體層可利用一(多)個氣體團簇以垂直於半導體結構之入射角來轟擊,以便促使依入射角之方向縮減絕緣體層之厚度。另外,可控制利用一(多) 個氣體團簇轟擊絕緣體層所造成的局部化高能量交互作用,以便影響對緻密化絕緣體層之上表面的所欲變化,但不會對緻密化絕緣體層造成次表面破壞。舉例來說,如此其優點導致緻密化絕緣體層之拉伸應力降低,轉而促使產生之一(多)個裝置之結構變化減少或減至最少。
第1E圖說明具有布置於緻密化絕緣體層106'上方之第一附加絕緣體層108之第1D圖的結構。第一附加絕緣體層108之材料可類似或等同於絕緣體層106之材料,並且可使用為了提供關於第1C圖之絕緣體層106所述之沉積程序之任一者來形成。簡言之,第一附加絕緣體層可包括或可由單體先驅物材料製造,舉例來說,例如:氧基矽烷先驅物材料,包括但不侷限於四乙基矽氧烷(TEOS)。在另一實施例中,單體先驅物材料可包括或可由矽氧烷先驅物材料製造,舉例來說,例如:六甲氧基二矽氧烷(HMODS)。在又另一具體實施例中,第一附加絕緣體層可包括或可由寡聚先驅物材料製造,例如具有矽-氧(Si-O)及/或矽-氮(Si-N)官能基布置於其中之寡氮矽烷先驅物材料。在一項具體實施例中,注意部分布置於一(多)個凹口104內之第一附加絕緣體層108的高度可取決於所運用的製程參數及技術節點。
第1F圖說明利用一或多個物種之氣體團簇轟擊第一附加絕緣體層108(第1E圖)以促使修改第一絕緣體層之至少一種材料特性後之第1E圖的結構。第一附加層之轟擊可部分利用為了轟擊關於第1D圖之絕緣體層106 所述之氣體團簇離子束程序來完成。如以上所示及所述,利用一(多)個氣體團簇轟擊第一附加絕緣體層108(第1E圖)導致形成緻密化第一附加絕緣體層108',以及縮減第一附加絕緣體層之厚度。在一項具體實施例中,注意緻密化第一附加絕緣體層108'的材料可類似或等同於以上關於第1D圖所述之緻密化絕緣體層106'的材料。在一項實施例中,緻密化第一附加絕緣體層108'及緻密化絕緣體層106'可為或可包括交聯氧化物材料,舉例來說,例如:緻密化可流動氧化物材料。在另一實施例中,緻密化第一附加絕緣體層108'及緻密化絕緣體層106'可為或可包括交聯氧化物材料,舉例來說,例如:緻密化高深寬比(HARP)氧化物材料。
第1G圖說明具有布置於緻密化第一絕緣體層108'上方之第二附加絕緣體層110之第1F圖的結構。第二附加絕緣體層110的材料可類似或等同於絕緣體層106及第一附加絕緣體層108的材料,並且可使用為了提供關於第1C圖之絕緣體層106所述之沉積程序之任一者來形成。簡言之,第二附加絕緣體層可包括或可由單體先驅物材料製造,舉例來說,例如:氧基矽烷先驅物材料,包括但不侷限於四乙基矽氧烷(TEOS)。在另一實施例中,單體先驅物材料亦可包括或可由矽氧烷先驅物材料製造,舉例來說,例如:六甲氧基二矽氧烷(HMODS)。在又另一具體實施例中,第二附加絕緣體層110可包括或可由寡聚先驅物材料製造,例如具有矽-氧(Si-O)及/或矽-氮(Si-N)官能基 布置於其中之寡氮矽烷先驅物材料。在一項具體實施例中,注意部分布置於一(多)個凹口104內之第二附加絕緣體層110的高度可取決於所運用的製程參數及技術節點。
第1H圖說明利用一或多個物種之氣體團簇轟擊第二附加絕緣體層110(第1G圖)以促使修改第二絕緣體層之至少一種材料特性後之第1G圖的結構。第二附加層之轟擊可部分利用為了轟擊關於第1D圖之絕緣體層106所述之氣體團簇離子束程序來完成。如以上所示及所述,利用一(多)個氣體團簇轟擊第二附加絕緣體層110(第1G圖)導致形成緻密化第二附加絕緣體層110',以及縮減第二附加絕緣體層之厚度。在一項具體實施例中,注意緻密化第二附加絕緣體層110'的材料可類似或等同於以上關於第1D圖所述之緻密化絕緣體層106'的材料、以及以上關於第1F圖所述之緻密化第二絕緣體層108'的材料。在一項實施例中,緻密化第二附加絕緣體層110'可為或可包括交聯氧化物材料,舉例來說,例如:緻密化可流動氧化物材料。在另一實施例中,緻密化第二附加絕緣體層110'可為或可包括交聯氧化物材料,舉例來說,例如:緻密化高深寬比(HARP)氧化物材料。
繼續引用第1H圖,在一項具體實施例中,雖然未在圖中繪示,但第1G至1H圖中繪示的程序步驟可循序反覆進行一或多個迭代,舉例來說,如上所述,用以促使以一或多個緻密化附加絕緣體層填充凹口。在一特定實施例中,程序步驟可包括例如在先前緻密化之附加絕緣 體層上方提供附加絕緣體層,部分利用氣體團簇離子束(GCIB)程序以一(多)個氣體團簇轟擊該附加絕緣體層,用以修改該附加絕緣體層之至少一種材料特性。在一項實施例中,注意待進行以便實質填充凹口之程序步驟之週期數可取決於諸如半導體結構之凹口之寬度及/或待用之緻密化附加絕緣體層之材料等參數。舉例來說,在緻密化附加絕緣體層為緻密化高深寬比(HARP)氧化物之情況下,可反覆進行更少週期之程序步驟,而至於用以實質填充凹口之緻密化可流動氧化物材料,則可能需要更大週期數之程序步驟。
如第1I圖所示,(在一項具體實施例中)可將基材102之上表面當作蝕刻終止使用,進行非選擇性化學機械研磨或回蝕研磨以移除過量的緻密化絕緣體層106'、緻密化第一附加絕緣體層108'及緻密化第二絕緣體層110',藉以至少部分界定結構100之一(多)個隔離區域112。
第1J圖說明一替代具體實施例中具有已布置於緻密化絕緣體層106'上方之附加絕緣體層114之第1D圖的結構。附加絕緣體層114可包括或可由諸如高密度電漿(HDP)氧化物等氧化物材料製造,並且可使用各種技術來沉積,舉例而言,例如:化學氣相沉積(CVD)、電漿增強型CVD、或次大氣壓熱CVD(SACVD)程序。附加絕緣體層114的厚度(在一項實施例中)可足以進行後續的結構平坦化。在這項實施例中,注意附加絕緣體材料之高密度電 漿(HDP)氧化物材料充分密集,以便促使凹口內的材料均勻沉積,進而排除對利用一(多)個氣體團簇物種進行轟擊的需求。在這項實施例中,亦注意所運用的緻密化絕緣體層106',舉例來說,可為緻密化可流動氧化物材料。
如第1K圖所示,(在一項具體實施例中)可將基材102之上表面當作蝕刻終止使用,進行非選擇性化學機械研磨或回蝕研磨以移除過量的附加絕緣體層114、及緻密化絕緣體層106',藉以至少部分界定結構100之一(多)個隔離區域116。
本文所使用的術語用途只是說明特殊具體實施例並且無意於限制本發明。如本文中所用,單數形式「一」、「一種」、「一個」、以及「該」的用意在於同時包括複數形式,上下文另有所指除外。將再理解術語「包含」(以及包含的任何形式,如單數的「包含」和動名詞的「包含」)、「具有」(以及具有的任何形式,如單數的「具有」和動名詞的「具有」)、「包括」(以及包含的任何形式,如單數的「包括」和動名詞的「包括」)、「含有」(以及包含的任何形式,如單數的「含有」和動名詞的「含有」)為開放式連接動詞。因此,「包含」、「具有」、「包括」或「含有」一或多個步驟或元件的方法或裝置處理那些一或多個步驟或元件,但不受限於僅處理那些一或多個步驟或元件。同樣地,「包含」、「具有」、「包括」或「含有」一或多個特徵之方法的步驟或裝置的元件處理那些一或多個特徵,但不受限於僅處理那些一或多個特徵。此外,以特定方式予以配置 的裝置或結構係以至少那方式予以配置,但也可用未列示的方式予以配置。
下文申請專利範圍中所有手段或步驟加上功能元件的相應結構、材料、動作、及均等意,若存在,係有意於包括以明確主張專利權之其它所主張專利權元件共同用於進行功能的任何結構、材料、或動作。已為了描述及說明而呈現本發明的說明,但無意於具有徹底性或侷限於所揭示形式的發明。許多改進及變化對於具有本技術普通技能者將顯而易知而不脫離本發明的範疇及精神。具體實施例經選用及說明是為了解釋本發明一或多個態樣的原理及實際應用,並且令具有本技術普通技能者隨著適於所思的特定使用能夠對於具有各種改進之各種具體實施例理解本發明的一或多個態樣。

Claims (19)

  1. 一種形成半導體結構之方法,該方法包含:提供具有凹口於其中之半導體結構;在該半導體結構中之該凹口內保形布置絕緣體層以部分填充該凹口;藉由利用至少一物種之氣體團簇轟擊該絕緣體層修改該絕緣體層之至少一種材料特性以在該凹口內獲得緻密化絕緣體層,其中與該絕緣體層之厚度相比,該轟擊該絕緣體層包括控制該氣體團簇以在該絕緣體層的上表面內提供在微微秒的時標生成高溫之局部化高能量交互作用,以縮減該緻密化絕緣體層之厚度;以及在該緻密化絕緣體層上方於該凹口內沉積至少一個附加絕緣體層,其中該凹口內之該緻密化絕緣體層至少部分界定該半導體結構之隔離區域。
  2. 如申請專利範圍第1項所述之方法,其中,該轟擊係部分使用氣體團簇離子束程序。
  3. 如申請專利範圍第1項所述之方法,其中,該至少一物種之氣體團簇包含下列之至少一者:氬(Ar)、水(H2O)、氬加水(Ar+H2O)、二氧化碳(CO2)、臭氧(O3)或一氧化碳(CO)分子。
  4. 如申請專利範圍第1項所述之方法,其中,該布置該絕緣體層包含於該凹口內保形提供單體先驅物材料,並且其中,該修改包含轟擊該絕緣體層以促使解離該單體先驅物材料,用以獲得該緻密化絕緣體層及至少一種副產 物材料,該轟擊將該至少一種副產物材料從該緻密化絕緣體層移除。
  5. 如申請專利範圍第4項所述之方法,其中,該修改包含利用離子束能量轟擊該絕緣體層以於該絕緣體層之上表面內提供局部化高能量交互作用,該高能量交互作用縮減該絕緣體層之該厚度。
  6. 如申請專利範圍第4項所述之方法,其中,該修改包含以垂直於該半導體結構之入射角轟擊該絕緣體層,用以促使依該入射角之方向縮減該絕緣體層之厚度。
  7. 如申請專利範圍第4項所述之方法,其中,該絕緣體層包含氧基矽烷先驅物材料,並且其中,該緻密化絕緣體層包含至少部分由修改該具有該氧基矽烷先驅物材料之該絕緣體層而獲得之交聯氧化物材料。
  8. 如申請專利範圍第1項所述之方法,其中,該布置該絕緣體層包含提供寡聚先驅物材料,並且其中,該修改包含轟擊該絕緣體層以將該寡聚先驅物材料轉換成寡聚氧化物材料,該轟擊解離該寡聚氧化物材料以獲得該緻密化絕緣體層及至少一種副產物材料。
  9. 如申請專利範圍第8項所述之方法,其中,該轟擊該絕緣體層促使移除布置於其中之該至少一種副產物。
  10. 如申請專利範圍第8項所述之方法,其中,該修改更包含退火該絕緣體層以促使至少部分氧化該絕緣體層,用以形成寡聚氧化物材料及至少一種副產物材料,並且其中,該轟擊偏向移除該至少一種副產物材料。
  11. 如申請專利範圍第8項所述之方法,其中,該絕緣體層包含寡氮矽烷(oligo-azasilane)先驅物材料,並且其中該緻密化絕緣體層包含由修改具有該寡氮矽烷先驅物材料之該絕緣體層至少部分而獲得之交聯氧化物材料。
  12. 如申請專利範圍第1項所述之方法,其中,該修改包含利用至少一物種之氣體團簇轟擊該絕緣體層以促使降低其拉伸應力。
  13. 如申請專利範圍第1項所述之方法,其中,該緻密化絕緣體層包含第一材料層,並且該附加絕緣體層包含第二材料層,該第一材料層與該第二材料層為不同材料層。
  14. 如申請專利範圍第13項所述之方法,其中,該第一材料層包含交聯氧化物材料,並且該第二材料層包含高密度電漿氧化物材料。
  15. 如申請專利範圍第1項所述之方法,其中,該方法包含修改該至少一個附加絕緣體層之至少一種材料特性以獲得緻密化之至少一個附加絕緣體層,該緻密化之至少一個附加絕緣體層係布置於該緻密化絕緣體層上方。
  16. 如申請專利範圍第15項所述之方法,其中,該至少一個附加絕緣體層包含第一附加絕緣體層及第二附加絕緣體層,並且該方法更包含修改該第一附加絕緣體層之至少一種材料特性以獲得緻密化第一附加絕緣體層,並且其中,該方法更包含修改該第二附加絕緣體層之至少一種材料特性以獲得緻密化第二附加絕緣體層,該緻密化第二附加絕緣體層係布置於該緻密化第一附加絕緣 體層上方。
  17. 如申請專利範圍第16項所述之方法,其中,該緻密化絕緣體層包含交聯氧化物層,並且該第一附加絕緣體層包含第一交聯氧化物層,並且該緻密化第二附加絕緣體層包含第二交聯氧化物層,並且其中該交聯氧化物層、該第一交聯氧化物層及該第二交聯氧化物層為相同材料。
  18. 如申請專利範圍第17項所述之方法,其中,該相同材料包含緻密化可流動氧化物材料。
  19. 如申請專利範圍第17項所述之方法,其中,該相同材料包含緻密化高深寬比氧化物材料。
TW104117400A 2014-10-02 2015-05-29 界定半導體結構之隔離區域的方法 TWI616978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/504,479 US9349631B2 (en) 2014-10-02 2014-10-02 Method for defining an isolation region(s) of a semiconductor structure
US14/504,479 2014-10-02

Publications (2)

Publication Number Publication Date
TW201614767A TW201614767A (en) 2016-04-16
TWI616978B true TWI616978B (zh) 2018-03-01

Family

ID=55633301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117400A TWI616978B (zh) 2014-10-02 2015-05-29 界定半導體結構之隔離區域的方法

Country Status (3)

Country Link
US (1) US9349631B2 (zh)
CN (1) CN105489547B (zh)
TW (1) TWI616978B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016004214T5 (de) * 2015-09-16 2018-07-26 Tel Epion Inc. Verfahren für hohen Durchsatz unter Verwendung von Strahl-Scangröße und Strahlen-Position in einem Strahlen-Bearbeitungssystem
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
CN109427647B (zh) * 2017-09-04 2021-04-20 联华电子股份有限公司 隔离结构的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222081A1 (en) * 2006-03-23 2007-09-27 International Business Machine Corporation Surface treatment of inter-layer dielectric
US20080237743A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Integration Scheme for Dual Work Function Metal Gates
US20090072401A1 (en) * 2007-09-19 2009-03-19 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US20130210241A1 (en) * 2012-02-14 2013-08-15 Novellus Systems Inc. Precursors for Plasma Activated Conformal Film Deposition
US20130249045A1 (en) * 2012-03-22 2013-09-26 Samsung Electronics Co., Ltd. Semiconductor devices with stress relief layers and methods of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284626B1 (en) * 1999-04-06 2001-09-04 Vantis Corporation Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
US6812043B2 (en) * 2002-04-25 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a carbon doped oxide low-k insulating layer
US7381659B2 (en) * 2005-11-22 2008-06-03 International Business Machines Corporation Method for reducing film stress for SiCOH low-k dielectric materials
JP5329825B2 (ja) * 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
US8829144B2 (en) * 2008-06-10 2014-09-09 Silbond Corporation MQ resins from stable ethylsilicate polymers
EP2448378A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up materials for embedding of active components
CN103579076B (zh) * 2012-07-26 2016-08-03 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离区的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222081A1 (en) * 2006-03-23 2007-09-27 International Business Machine Corporation Surface treatment of inter-layer dielectric
US20080237743A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Integration Scheme for Dual Work Function Metal Gates
US20090072401A1 (en) * 2007-09-19 2009-03-19 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US20130210241A1 (en) * 2012-02-14 2013-08-15 Novellus Systems Inc. Precursors for Plasma Activated Conformal Film Deposition
US20130249045A1 (en) * 2012-03-22 2013-09-26 Samsung Electronics Co., Ltd. Semiconductor devices with stress relief layers and methods of manufacturing the same

Also Published As

Publication number Publication date
US20160099168A1 (en) 2016-04-07
CN105489547A (zh) 2016-04-13
US9349631B2 (en) 2016-05-24
TW201614767A (en) 2016-04-16
CN105489547B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
US8975155B2 (en) Method of forming a shallow trench isolation structure
US7947551B1 (en) Method of forming a shallow trench isolation structure
US9786542B2 (en) Mechanisms for forming semiconductor device having isolation structure
TW201216467A (en) FinFET and method of manufacturing the same
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
TW201639154A (zh) 包括鰭式結構的半導體裝置及其製造方法
US20150041948A1 (en) Semiconductor device including sti structure and method for forming the same
CN102867774A (zh) 浅沟槽隔离的制造方法
TWI616978B (zh) 界定半導體結構之隔離區域的方法
CN109585278A (zh) 用以形成多层式光罩的方法
WO2014059686A1 (zh) FinFET鳍状结构的制造方法
WO2007082745A1 (en) Selective etching for semiconductor devices
CN107424923A (zh) 一种自限制精确刻蚀硅的方法
CN105633070B (zh) 一种半导体器件及其制作方法
US20110207290A1 (en) Semiconductor device fabrication method
US11572619B2 (en) Method of thin film deposition in trenches
CN106233452A (zh) 由局部硅外延籽晶形成的体晶片中的隔离半导体层
JP2010098319A (ja) 基板上に積層され自己整合された部品の製造方法
WO2009090520A1 (en) High aspect ratio holes or trenches
US9349814B2 (en) Gate height uniformity in semiconductor devices
CN105448700A (zh) 一种半导体器件及其制造方法
CN104183486A (zh) 一种FinFET半导体器件的制备方法
US20150087134A1 (en) Semiconductor isolation region uniformity
TWI725151B (zh) 隔離結構及其製造方法
TWI697958B (zh) 用於蝕刻遮罩與鰭片結構形成之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees