JPH10294442A - 微小構造体の製造法および該構造体 - Google Patents
微小構造体の製造法および該構造体Info
- Publication number
- JPH10294442A JPH10294442A JP10086479A JP8647998A JPH10294442A JP H10294442 A JPH10294442 A JP H10294442A JP 10086479 A JP10086479 A JP 10086479A JP 8647998 A JP8647998 A JP 8647998A JP H10294442 A JPH10294442 A JP H10294442A
- Authority
- JP
- Japan
- Prior art keywords
- sacrificial material
- forming
- substrate
- column
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title description 24
- 239000000463 material Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 28
- 230000009969 flowable effect Effects 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000009987 spinning Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000003631 wet chemical etching Methods 0.000 abstract 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00111—Tips, pillars, i.e. raised structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0156—Lithographic techniques
- B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Micromachines (AREA)
Abstract
(57)【要約】
【課題】 微小構造体の製造法。
【解決手段】 第一の構造体を得るために、基板の表面
の部分の上に垂直に延在する柱状物を形成させ、第二の
構造体を得るために、第一の構造体の表面上に流動可能
な犠牲材料を付着させ、第二の構造体の表面上に非犠牲
材料を付着させ、付着した犠牲材料を除去する一方で、
非犠牲材料が、該非犠牲材料によって得られる水平部材
および基板の表面上の予定された間隔を柱状物の下方部
分によって支持された水平部材を有する第三の構造体を
形成するために残留している工程からなる方法。 【効果】 本発明による微小構造体は、2つのフォトリ
ソグラフィック工程だけで簡単に製造される。
の部分の上に垂直に延在する柱状物を形成させ、第二の
構造体を得るために、第一の構造体の表面上に流動可能
な犠牲材料を付着させ、第二の構造体の表面上に非犠牲
材料を付着させ、付着した犠牲材料を除去する一方で、
非犠牲材料が、該非犠牲材料によって得られる水平部材
および基板の表面上の予定された間隔を柱状物の下方部
分によって支持された水平部材を有する第三の構造体を
形成するために残留している工程からなる方法。 【効果】 本発明による微小構造体は、2つのフォトリ
ソグラフィック工程だけで簡単に製造される。
Description
【0001】
【発明の属する技術分野】本発明は、一般に、微細構造
体、更に詳細には、半導体集積回路を有するモノリス構
造体中で使用するのに適した微細構造体に関する。
体、更に詳細には、半導体集積回路を有するモノリス構
造体中で使用するのに適した微細構造体に関する。
【0002】
【従来の技術】公知のように、微細構造体は、加速度
計、ボロメータおよびトランスジューサのような広範に
わたる用途での使用が示唆されている。
計、ボロメータおよびトランスジューサのような広範に
わたる用途での使用が示唆されている。
【0003】また、公知のように、半導体集積回路、例
えばダイナミック・ランダム・アクセス・メモリ(DR
AM)には、電荷の記憶のためのコンデンサが含まれて
いる。DRAM素子の大きさは小さくされているので、
十分な容量を有するコンデンサを形成させるのは困難に
なっている。これは、容量が、就中、コンデンサを形成
するプレートの表面積によって定められているからであ
る。
えばダイナミック・ランダム・アクセス・メモリ(DR
AM)には、電荷の記憶のためのコンデンサが含まれて
いる。DRAM素子の大きさは小さくされているので、
十分な容量を有するコンデンサを形成させるのは困難に
なっている。これは、容量が、就中、コンデンサを形成
するプレートの表面積によって定められているからであ
る。
【0004】一般に、既存のコンデンサには、一対の導
電性層、典型的には酸化物薄膜、窒化物薄膜、これらの
混合物からなる誘電性層を前記の層の間に配置されたド
ープされたされた多結晶シリコンまたは高誘電性材料、
例えばTa2O5が含まれている。米国特許第55433
46号明細書中で報告されているように、コンデンサの
プレートの表面積を増大させるために使用された1つの
技術は、多段構造体としておよびピンの形、円筒状の形
または多層構造体を通って延在する長方形のフレームの
形を有するスペーサを有する多結晶層を形成させてい
る。前記米国特許明細書中に記載されたピン型のコンデ
ンサは、多くの用途で有用であるかもしれないが、相対
的に複雑な製造法を必要としている。更に、シリコーン
ベースの微小構造体のための前記の多くの製造技術は、
ドープされた多結晶シリコンおよび異なるドーピング濃
度を有する材料間のエッチング選択性を当てにしてい
る。従って、前記製造技術は、イオンプレーティングの
ようなドーピング技術に使用を必要としている。更に、
結果として生じる構造体は、導電性が高く、その結果、
用途を制限している。
電性層、典型的には酸化物薄膜、窒化物薄膜、これらの
混合物からなる誘電性層を前記の層の間に配置されたド
ープされたされた多結晶シリコンまたは高誘電性材料、
例えばTa2O5が含まれている。米国特許第55433
46号明細書中で報告されているように、コンデンサの
プレートの表面積を増大させるために使用された1つの
技術は、多段構造体としておよびピンの形、円筒状の形
または多層構造体を通って延在する長方形のフレームの
形を有するスペーサを有する多結晶層を形成させてい
る。前記米国特許明細書中に記載されたピン型のコンデ
ンサは、多くの用途で有用であるかもしれないが、相対
的に複雑な製造法を必要としている。更に、シリコーン
ベースの微小構造体のための前記の多くの製造技術は、
ドープされた多結晶シリコンおよび異なるドーピング濃
度を有する材料間のエッチング選択性を当てにしてい
る。従って、前記製造技術は、イオンプレーティングの
ようなドーピング技術に使用を必要としている。更に、
結果として生じる構造体は、導電性が高く、その結果、
用途を制限している。
【0005】
【発明が解決しようとする課題】本発明には、従来技術
の欠点を克服するという課題が課されている。
の欠点を克服するという課題が課されている。
【0006】
【課題を解決するための手段】前記課題は、本発明によ
り解決される。
り解決される。
【0007】本発明の1つの特徴によれば、垂直に延在
する柱状物は、第一の構造体を得るために、基板の表面
の部分の上に形成されている。流動可能な犠牲材料は、
第一の構造体の表面上に付着している。流動可能な犠牲
材料は、第二の構造体を得るために、柱状物の頂面およ
び側壁面の部分から基板の表面の隣接部分の上へ流去す
る。非犠牲材料は、第二の構造体の表面上に付着してい
る。この非犠牲材料は、第二の構造体の表面に合わせる
ようにして付着している。非犠牲材料は、犠牲材料の
上、柱状物の側壁面の部分の上および柱状物の頂面の上
に付着している。また、付着した犠牲材料は除去され、
他方で、非犠牲材料が、該非犠牲材料によって得られる
水平部材を有する第三の構造体を形成するために残留し
ている。該水平部材は、柱状物の下方部分によって基板
の表面上の予定された間隔を支持している。
する柱状物は、第一の構造体を得るために、基板の表面
の部分の上に形成されている。流動可能な犠牲材料は、
第一の構造体の表面上に付着している。流動可能な犠牲
材料は、第二の構造体を得るために、柱状物の頂面およ
び側壁面の部分から基板の表面の隣接部分の上へ流去す
る。非犠牲材料は、第二の構造体の表面上に付着してい
る。この非犠牲材料は、第二の構造体の表面に合わせる
ようにして付着している。非犠牲材料は、犠牲材料の
上、柱状物の側壁面の部分の上および柱状物の頂面の上
に付着している。また、付着した犠牲材料は除去され、
他方で、非犠牲材料が、該非犠牲材料によって得られる
水平部材を有する第三の構造体を形成するために残留し
ている。該水平部材は、柱状物の下方部分によって基板
の表面上の予定された間隔を支持している。
【0008】前記の配置を用いた場合、微小構造体は、
2つのフォトリソグラフィック工程だけで;即ち、柱状
物を形成させるために使用される工程および最終微小構
造体を形成させるための工程だけで形成される。更に、
該構造体は、広範にわたる用途に適する誘電性構造体で
ある。
2つのフォトリソグラフィック工程だけで;即ち、柱状
物を形成させるために使用される工程および最終微小構
造体を形成させるための工程だけで形成される。更に、
該構造体は、広範にわたる用途に適する誘電性構造体で
ある。
【0009】1つの実施態様の場合、流動可能な材料
は、流動可能な酸化物、例えば水素シルセスキオキサン
ガラス(ドープされていないガラス)であり、かつ柱状
物は、20μm未満の幅を有している。
は、流動可能な酸化物、例えば水素シルセスキオキサン
ガラス(ドープされていないガラス)であり、かつ柱状
物は、20μm未満の幅を有している。
【0010】本発明の別の特徴によれば、コンデンサの
製造法が提供される。前記方法には、基板を準備し;基
板の表面から垂直に延在する支持構造体を形成させ;垂
直に延在する支持構造体の表面部分の上にコンデンサを
付着させる工程が含まれる。別の実施態様の場合、コン
デンサは、複数の工程の順序によって形成され、この場
合、前記の工程は、支持構造体の表面上に第一の導電性
層を付着させ;前記の導電性層上に誘電性層を付着さ
せ;誘電性層上に第二の導電性層を付着させることから
なる。
製造法が提供される。前記方法には、基板を準備し;基
板の表面から垂直に延在する支持構造体を形成させ;垂
直に延在する支持構造体の表面部分の上にコンデンサを
付着させる工程が含まれる。別の実施態様の場合、コン
デンサは、複数の工程の順序によって形成され、この場
合、前記の工程は、支持構造体の表面上に第一の導電性
層を付着させ;前記の導電性層上に誘電性層を付着さ
せ;誘電性層上に第二の導電性層を付着させることから
なる。
【0011】別の実施態様の場合、第一の導電性層は、
ドープされた領域と電気的に接触して形成されている。
ドープされた領域と電気的に接触して形成されている。
【0012】本発明の更に別の特徴によれば、構造体
は、基板;基板の表面から垂直に延在する支持構造体;
および垂直に延在する支持構造体の表面部分の上に配置
されたコンデンサから得られる。該コンデンサは、支持
構造体の表面上に配置された第一の導電性層;前記の導
電性層上に配置された誘電性層;および前記の誘電性層
上に配置された第二の導電性層からなる。
は、基板;基板の表面から垂直に延在する支持構造体;
および垂直に延在する支持構造体の表面部分の上に配置
されたコンデンサから得られる。該コンデンサは、支持
構造体の表面上に配置された第一の導電性層;前記の導
電性層上に配置された誘電性層;および前記の誘電性層
上に配置された第二の導電性層からなる。
【0013】本発明の別の実施態様によれば、ドープさ
れた領域は、基板中に配置されており、かつ第一の導電
性層は、ドープされた領域と電気的に接触している。
れた領域は、基板中に配置されており、かつ第一の導電
性層は、ドープされた領域と電気的に接触している。
【0014】本発明の別の特徴によれば、支持構造体
は、基板の表面の部分の上に配置された垂直に延在する
柱状物;および基板の表面上の予定された間隔を柱状物
の下方部分によって支持された水平部材からなる。柱状
物および水平部材は、誘電性材料、有利に二酸化珪素で
ある。該柱状物は、20μm未満の底部幅を有してい
る。
は、基板の表面の部分の上に配置された垂直に延在する
柱状物;および基板の表面上の予定された間隔を柱状物
の下方部分によって支持された水平部材からなる。柱状
物および水平部材は、誘電性材料、有利に二酸化珪素で
ある。該柱状物は、20μm未満の底部幅を有してい
る。
【0015】更に別の実施態様の場合、支持構造体に
は、第一の水平部材の上で柱状物によって予定された間
隔で支持された第二の水平部材が含まれる。
は、第一の水平部材の上で柱状物によって予定された間
隔で支持された第二の水平部材が含まれる。
【0016】図面の概要 本発明の他の特徴は、本発明自体と同様に、添付された
図面とともに以下の詳細な説明から一層容易に明らかに
なる。
図面とともに以下の詳細な説明から一層容易に明らかに
なる。
【0017】図1〜10は、本発明により、構造体の製
造の際に種々の工程で製造された構造体の横断面図であ
る。
造の際に種々の工程で製造された構造体の横断面図であ
る。
【0018】図11〜15は、本発明の選択的な実施態
様により、構造体の製造の際に種々の工程で製造された
構造体の横断面図である。
様により、構造体の製造の際に種々の工程で製造された
構造体の横断面図である。
【0019】発明の説明 本発明は、所定の全体寸法を有する微小構造体に関す
る。説明のために、本発明は、記憶装置の記憶素子中で
採用されたコンデンサのようなコンデンサのベースとし
ての微小構造体の使用の状況において説明される。例え
ば、前記記憶装置には、ダイナミック・ランダム・アク
セス・メモリ(DRAM)、シンクロナスDRAMまた
はスタティック・ランダム・アクセス・メモリ(SRA
M)が含まれる。しかしながら、本発明には、より幅広
い用途がある。例えば、本発明は、一般に、微小構造体
の製造に適用可能である。特に、本発明は、全体寸法を
増大させることなくより大きな表面積になる微小構造体
の製造に適用可能である。
る。説明のために、本発明は、記憶装置の記憶素子中で
採用されたコンデンサのようなコンデンサのベースとし
ての微小構造体の使用の状況において説明される。例え
ば、前記記憶装置には、ダイナミック・ランダム・アク
セス・メモリ(DRAM)、シンクロナスDRAMまた
はスタティック・ランダム・アクセス・メモリ(SRA
M)が含まれる。しかしながら、本発明には、より幅広
い用途がある。例えば、本発明は、一般に、微小構造体
の製造に適用可能である。特に、本発明は、全体寸法を
増大させることなくより大きな表面積になる微小構造体
の製造に適用可能である。
【0020】
【実施例】図1によれば、基板10が準備される。図示
されているように、前記基板は、例えば基板の上側表面
部分に形成されたエピタキシャル層を有するシリコンか
らなる半導体基板である。図によれば、基板10には、
トランジスタ用のドライン領域またはソース領域を得る
ために該基板中に形成されたドープされた領域12が含
まれる。例えば、前記トランジスタは、記憶装置中の記
憶素子のトランジスタである。
されているように、前記基板は、例えば基板の上側表面
部分に形成されたエピタキシャル層を有するシリコンか
らなる半導体基板である。図によれば、基板10には、
トランジスタ用のドライン領域またはソース領域を得る
ために該基板中に形成されたドープされた領域12が含
まれる。例えば、前記トランジスタは、記憶装置中の記
憶素子のトランジスタである。
【0021】誘電性層14は、基板10の上側表面上に
形成されている。例えば、前記誘電性層は、二酸化珪素
または他の誘電性材料からなる。1つの実施態様の場
合、二酸化珪素層14は、低圧化学蒸着法(LPCV
D)によって形成されている。該二酸化珪素層の肉厚
は、約2000Å〜10000Åの間である。1つの例
示的実施態様によれば、二酸化珪素層は、約800℃の
温度でのLPCVDであり、約5000Åの肉厚を有し
ている。また、層14は、約400℃の温度でのプラズ
マ化学蒸着法(PECVD)によって形成させることが
できる。
形成されている。例えば、前記誘電性層は、二酸化珪素
または他の誘電性材料からなる。1つの実施態様の場
合、二酸化珪素層14は、低圧化学蒸着法(LPCV
D)によって形成されている。該二酸化珪素層の肉厚
は、約2000Å〜10000Åの間である。1つの例
示的実施態様によれば、二酸化珪素層は、約800℃の
温度でのLPCVDであり、約5000Åの肉厚を有し
ている。また、層14は、約400℃の温度でのプラズ
マ化学蒸着法(PECVD)によって形成させることが
できる。
【0022】フォトレジストの層は、誘電性層14の上
側表面上に付着させられている。マスク(図示されてい
ない)は、例えば常用のステッパー・リソグラフィー・
システムからの露光源を用いてフォトレジストの部分を
感光させるために使用される。フォトレジスト層が現像
され、露光源によって感光された部分が除去され、構造
体16が製造される。また、陰画フォトレジスト層が使
用される。陰画フォトレジスト層の使用により、現像に
より残った未露光部分が結果として生じる。
側表面上に付着させられている。マスク(図示されてい
ない)は、例えば常用のステッパー・リソグラフィー・
システムからの露光源を用いてフォトレジストの部分を
感光させるために使用される。フォトレジスト層が現像
され、露光源によって感光された部分が除去され、構造
体16が製造される。また、陰画フォトレジスト層が使
用される。陰画フォトレジスト層の使用により、現像に
より残った未露光部分が結果として生じる。
【0023】図2によれば、残ったフォトレジスト層1
4によって露出された誘電性層の部分が不均一にエッチ
ングされる。腐食により、フォトレジストによって保護
された部分を除いて誘電性層14は除去される。1つの
実施態様の場合、フォトレジストは、フッ素化学、例え
ばCF4、CHF3、C4F8またはこれらの組合せ物を使
用するリアクティブイオンエッチング(RIE)によっ
て除去される。RIEの結果として、垂直に延在する二
酸化珪素カラムまたは柱状物18が形成される。このカ
ラム18は、幅Wおよび高さHである。従って、カラム
18の縦横比はH/Wである。1つの例示的実施態様の
場合、カラムの幅は、20μm未満、有利に約0.2μ
m〜5μm、更に有利に約0.2μmである。カラムの
縦横比は、約2.5〜3、有利に約2.5である。
4によって露出された誘電性層の部分が不均一にエッチ
ングされる。腐食により、フォトレジストによって保護
された部分を除いて誘電性層14は除去される。1つの
実施態様の場合、フォトレジストは、フッ素化学、例え
ばCF4、CHF3、C4F8またはこれらの組合せ物を使
用するリアクティブイオンエッチング(RIE)によっ
て除去される。RIEの結果として、垂直に延在する二
酸化珪素カラムまたは柱状物18が形成される。このカ
ラム18は、幅Wおよび高さHである。従って、カラム
18の縦横比はH/Wである。1つの例示的実施態様の
場合、カラムの幅は、20μm未満、有利に約0.2μ
m〜5μm、更に有利に約0.2μmである。カラムの
縦横比は、約2.5〜3、有利に約2.5である。
【0024】図3によれば、流動可能な犠牲材料は、基
板表面およびカラム18の上に付着している。前記の流
動可能な犠牲材料は、柱状物18の頂面22および側壁
面部分24から基板10の表面の隣接部分の上へ流去
し、層20を製造している。
板表面およびカラム18の上に付着している。前記の流
動可能な犠牲材料は、柱状物18の頂面22および側壁
面部分24から基板10の表面の隣接部分の上へ流去
し、層20を製造している。
【0025】1つの実施態様の場合、層20の流動可能
な材料は、水素シルセスキオキサンガラス(ドープされ
ていないガラス)からなる流動可能な酸化物である。水
素シルセスキオキサンガラスは、例えばミッドランドの
ダウ・コーニング社(Dow-Corning of Midland)、MI
により、FOx−15として製造され、かつ販売されて
いる。前記の流動可能な材料は、基板の表面上での前記
の流動可能な材料のスピニングによって付着させられて
いる。
な材料は、水素シルセスキオキサンガラス(ドープされ
ていないガラス)からなる流動可能な酸化物である。水
素シルセスキオキサンガラスは、例えばミッドランドの
ダウ・コーニング社(Dow-Corning of Midland)、MI
により、FOx−15として製造され、かつ販売されて
いる。前記の流動可能な材料は、基板の表面上での前記
の流動可能な材料のスピニングによって付着させられて
いる。
【0026】前記の材料をスピニングにより付着させた
後に、該材料を焼き付けて二酸化珪素薄膜にする。流動
可能な材料を、スピニングにより、柱状物18の高さよ
りも少ない肉厚にする。1つの実施態様の場合、層20
の肉厚は、約300Å〜4000Åである。焼付け処理
の間に、流動可能な酸化物は、流動可能な酸化物肉厚を
上回る高さと同様に20μm未満の幅を有する局所的な
断から流去し、かつ前記の外形の間の空間を均一に充填
する(即ち、結果として生じる層は、「自己水平化」ま
たは「自己平面化」している)。
後に、該材料を焼き付けて二酸化珪素薄膜にする。流動
可能な材料を、スピニングにより、柱状物18の高さよ
りも少ない肉厚にする。1つの実施態様の場合、層20
の肉厚は、約300Å〜4000Åである。焼付け処理
の間に、流動可能な酸化物は、流動可能な酸化物肉厚を
上回る高さと同様に20μm未満の幅を有する局所的な
断から流去し、かつ前記の外形の間の空間を均一に充填
する(即ち、結果として生じる層は、「自己水平化」ま
たは「自己平面化」している)。
【0027】図4によれば、非犠牲層26は、基板の表
面上に付着させられている。前記の非犠牲層は、例えば
二酸化珪素のような誘電性材料からなる。二酸化珪素層
は、カラム18の誘電性層を形成させるために使用した
のと同じ方法を用いて形成させることができる。1つの
実施態様の場合、非犠牲材料は、約800℃の温度での
LPCVDを用いて付着させられ、かつ約500Åの肉
厚を有している。図示されているように、二酸化珪素層
26は、等角的である。これは、二酸化珪素層26が、
基礎になる表面に形状寸法的に一致しているということ
である。
面上に付着させられている。前記の非犠牲層は、例えば
二酸化珪素のような誘電性材料からなる。二酸化珪素層
は、カラム18の誘電性層を形成させるために使用した
のと同じ方法を用いて形成させることができる。1つの
実施態様の場合、非犠牲材料は、約800℃の温度での
LPCVDを用いて付着させられ、かつ約500Åの肉
厚を有している。図示されているように、二酸化珪素層
26は、等角的である。これは、二酸化珪素層26が、
基礎になる表面に形状寸法的に一致しているということ
である。
【0028】結果として、非犠牲材料層26、即ち、二
酸化珪素は、犠牲材料層20および柱状物28の側壁面
部分24および頂面22の上に付着させられており、こ
の場合、図4中に示された構造体が製造される。別の実
施態様の場合、柱状物18上の非犠牲層の幅W′は、約
20μm未満、有利にW″は、約1.5μm未満であ
る。
酸化珪素は、犠牲材料層20および柱状物28の側壁面
部分24および頂面22の上に付着させられており、こ
の場合、図4中に示された構造体が製造される。別の実
施態様の場合、柱状物18上の非犠牲層の幅W′は、約
20μm未満、有利にW″は、約1.5μm未満であ
る。
【0029】層20中のFOx−15タイプの材料は、
約850℃までのアニーリング温度に耐えることができ
る。前記のように、層26の付着温度は、約800℃で
ある。層26の付着に付随して、層20がアニーリング
される。FOx−15の焼き締まりは、約800℃で、
ある程度の水素の損失により生じるけれども、該FOx
−15は溶解しない。更に、FOx−15は、約800
℃の温度にさらされた後であっても、LPCVD酸化物
の場合よりも著しく高い湿式エッチング率である。この
ことにより、誘電性材料をエッチングせずに、犠牲層を
湿式エッチングによって除去することができるようにな
る。
約850℃までのアニーリング温度に耐えることができ
る。前記のように、層26の付着温度は、約800℃で
ある。層26の付着に付随して、層20がアニーリング
される。FOx−15の焼き締まりは、約800℃で、
ある程度の水素の損失により生じるけれども、該FOx
−15は溶解しない。更に、FOx−15は、約800
℃の温度にさらされた後であっても、LPCVD酸化物
の場合よりも著しく高い湿式エッチング率である。この
ことにより、誘電性材料をエッチングせずに、犠牲層を
湿式エッチングによって除去することができるようにな
る。
【0030】図5および6は、図3および4で記載され
た方法を繰り返していることを示している。図5によれ
ば、流動可能な犠牲材料、例えば水素シルセスキオキサ
ンガラスは、誘電性層26上に付着させられている。前
記の流動可能な材料は、層30を形成するために、柱状
物18の頂面32および側壁面部分34から誘電性層2
6の表面の隣接部分の上へ流去している。焼付けおよび
硬化後に、層30は、二酸化珪素薄膜になる。
た方法を繰り返していることを示している。図5によれ
ば、流動可能な犠牲材料、例えば水素シルセスキオキサ
ンガラスは、誘電性層26上に付着させられている。前
記の流動可能な材料は、層30を形成するために、柱状
物18の頂面32および側壁面部分34から誘電性層2
6の表面の隣接部分の上へ流去している。焼付けおよび
硬化後に、層30は、二酸化珪素薄膜になる。
【0031】図6によれば、非犠牲層40は、犠牲層3
0上および非犠牲材料層26の側壁面42および頂面4
4上に形成されている。層40は、図示されているよう
に、層26の形成の場合の上記の方法を用いて形成され
ている。非犠牲材料層40もまた、構造体の表面に合わ
せてLPCVDによって付着させられた二酸化珪素であ
る。1つの実施態様の場合、層40の付着温度は約80
0℃であり、かつ約500Åの肉厚を有している。
0上および非犠牲材料層26の側壁面42および頂面4
4上に形成されている。層40は、図示されているよう
に、層26の形成の場合の上記の方法を用いて形成され
ている。非犠牲材料層40もまた、構造体の表面に合わ
せてLPCVDによって付着させられた二酸化珪素であ
る。1つの実施態様の場合、層40の付着温度は約80
0℃であり、かつ約500Åの肉厚を有している。
【0032】図7によれば、フォトレジストの層50
が、層40上に付着させられている。前記のフォトレジ
ストの部分は、選択的に露光され、かつ上記のマスク−
光−露光−現像処理を用いて除去される。図示されてい
るように、フォトレジストの未露光部分は残留してい
る。フォトレジストの残留部分は、図7中に示された構
造体を製造するために平面状の部分42上で突出してい
る層40の非平面状の部分43を覆っている。残留して
いるフォトレジストの部分は、形成すべき微小構造体の
全体寸法を定義する。
が、層40上に付着させられている。前記のフォトレジ
ストの部分は、選択的に露光され、かつ上記のマスク−
光−露光−現像処理を用いて除去される。図示されてい
るように、フォトレジストの未露光部分は残留してい
る。フォトレジストの残留部分は、図7中に示された構
造体を製造するために平面状の部分42上で突出してい
る層40の非平面状の部分43を覆っている。残留して
いるフォトレジストの部分は、形成すべき微小構造体の
全体寸法を定義する。
【0033】図8によれば、RIEが実施され、この場
合、フォトレジストによって保護されていない種々の層
の部分が除去される。RIEにより、垂直に延在する構
造体52である層18、26および40が生じる。1つ
の実施態様の場合、RIEは、フッ素化学、例えばCF
4、CHF3、C4F8またはこれらの組合せ物を含む乾式
エッチングを用いて実施される。次に、フォトレジスト
層が除去される。
合、フォトレジストによって保護されていない種々の層
の部分が除去される。RIEにより、垂直に延在する構
造体52である層18、26および40が生じる。1つ
の実施態様の場合、RIEは、フッ素化学、例えばCF
4、CHF3、C4F8またはこれらの組合せ物を含む乾式
エッチングを用いて実施される。次に、フォトレジスト
層が除去される。
【0034】図9によれば、犠牲層を除去するために、
湿式化学的エッチングが実施される。湿式エッチングに
は、例えば希釈されたかまたは緩衝されたHFが含まれ
る。層の犠牲材料のエッチング率が二酸化珪素層18、
26および40のエッチング率よりの約7倍高いことが
注目される。前記のように、犠牲層は、誘電性層に対し
て選択的にエッチングされる。湿式エッチングにより、
上方および下方に間隔をあけた水平部材の対を、即ち、
非犠牲材料によって得られた層26、40および前記の
水平部材26、40を有する垂直に延在する誘電性層5
4が結果として生じる。前記の水平部材26、40は、
柱状物18の下方部分によって基板10の表面上で予定
された間隔を支持されている。予定された間隔は、犠牲
層の肉厚によって定義されている。
湿式化学的エッチングが実施される。湿式エッチングに
は、例えば希釈されたかまたは緩衝されたHFが含まれ
る。層の犠牲材料のエッチング率が二酸化珪素層18、
26および40のエッチング率よりの約7倍高いことが
注目される。前記のように、犠牲層は、誘電性層に対し
て選択的にエッチングされる。湿式エッチングにより、
上方および下方に間隔をあけた水平部材の対を、即ち、
非犠牲材料によって得られた層26、40および前記の
水平部材26、40を有する垂直に延在する誘電性層5
4が結果として生じる。前記の水平部材26、40は、
柱状物18の下方部分によって基板10の表面上で予定
された間隔を支持されている。予定された間隔は、犠牲
層の肉厚によって定義されている。
【0035】図9から理解できるように、結果として生
じる構造体は、全体の高さhおよび幅wを有する垂直に
延在する支持構造体54である。前記の構造体は、立体
構造体の横断面であるので、全長l(図示されていな
い)を有している。明らかに、構造体52の表面積は、
同じ全体のh、wおよびlを有する立方体の構造体のも
のよりも大きい。
じる構造体は、全体の高さhおよび幅wを有する垂直に
延在する支持構造体54である。前記の構造体は、立体
構造体の横断面であるので、全長l(図示されていな
い)を有している。明らかに、構造体52の表面積は、
同じ全体のh、wおよびlを有する立方体の構造体のも
のよりも大きい。
【0036】図10によれば、コンデンサ56は、支持
構造体54上に形成されている。図示されているよう
に、コンデンサ56は、一連の付着によって形成されて
いる。説明のために、第一の導電性層58は、支持構造
体54の表面上に付着させられている。前記の導電性層
は、例えば、LPCVDによって付着したドープされた
多結晶性シリコンからなる。第一の導電性層は、コンデ
ンサの第一のプレートを形成している。次に、誘電性層
60は、導電性層58上に付着させられている。前記の
誘電性層は、例えば酸化物薄膜、窒化物薄膜またはこれ
らの混合物からなる。また、誘電性層は、高い誘電率
(K)を有する材料、例えばTa2O5からなる。1つの
実施態様によれば、誘電性層は、LPCVDによって形
成されているかまたは高速熱処理(RTP)によって形
成されている。次に、第二の導電性層62が、誘電性層
60上に形成される。前記の第二の導電性層は、例えば
LPCVDによって形成されたドープされた多結晶シリ
コンからなる。前記の第二の導電性層は、コンデンサの
第二のプレートを形成している。こうして、コンデンサ
の2つのプレートが、誘電性層によって分割されてい
る。
構造体54上に形成されている。図示されているよう
に、コンデンサ56は、一連の付着によって形成されて
いる。説明のために、第一の導電性層58は、支持構造
体54の表面上に付着させられている。前記の導電性層
は、例えば、LPCVDによって付着したドープされた
多結晶性シリコンからなる。第一の導電性層は、コンデ
ンサの第一のプレートを形成している。次に、誘電性層
60は、導電性層58上に付着させられている。前記の
誘電性層は、例えば酸化物薄膜、窒化物薄膜またはこれ
らの混合物からなる。また、誘電性層は、高い誘電率
(K)を有する材料、例えばTa2O5からなる。1つの
実施態様によれば、誘電性層は、LPCVDによって形
成されているかまたは高速熱処理(RTP)によって形
成されている。次に、第二の導電性層62が、誘電性層
60上に形成される。前記の第二の導電性層は、例えば
LPCVDによって形成されたドープされた多結晶シリ
コンからなる。前記の第二の導電性層は、コンデンサの
第二のプレートを形成している。こうして、コンデンサ
の2つのプレートが、誘電性層によって分割されてい
る。
【0037】前記のように、支持構造体54は、同じ全
体寸法を有する立方体の構造体のものよりも大きな表面
積を有している。有利に、より大きな表面積は、これに
より形成されたコンデンサが記憶容量を増大させるのを
可能にする。
体寸法を有する立方体の構造体のものよりも大きな表面
積を有している。有利に、より大きな表面積は、これに
より形成されたコンデンサが記憶容量を増大させるのを
可能にする。
【0038】柱状物18が上に配置されており、かつド
ープされた領域12の幅を下回る幅を有していることが
注目される。従って、第一の導電性層58は、ドープさ
れた領域12の上に配置され、これによって、第一の導
電性層58はDRAMソース領域またはドレイン領域1
2に電気的に接続される。
ープされた領域12の幅を下回る幅を有していることが
注目される。従って、第一の導電性層58は、ドープさ
れた領域12の上に配置され、これによって、第一の導
電性層58はDRAMソース領域またはドレイン領域1
2に電気的に接続される。
【0039】前記のように、支持構造体54は、犠牲層
および誘電性層の形成の順序を2回繰り返すことによっ
て形成された。選択的な実施態様の場合、支持構造体5
4は、前記の順序を2回以上繰り返すことによって形成
させてもよい。また、1つの順序を用いる構造体の形成
も有用である。
および誘電性層の形成の順序を2回繰り返すことによっ
て形成された。選択的な実施態様の場合、支持構造体5
4は、前記の順序を2回以上繰り返すことによって形成
させてもよい。また、1つの順序を用いる構造体の形成
も有用である。
【0040】図11によれば、選択的な微小構造体が図
示されている。この場合、側面に間隔を開けられた柱状
物18′、18″の対が、図1および2と関連して、前
記のフォトリソグラフィック・エッチング技術を用いて
基板10の表面上に形成されている。また、図12中に
示されているように、犠牲層20′、30′および誘電
性層26′、40′が交互の順序で、これらが形成され
ているような構造体に施与されている。また、犠牲層材
料は、前記のように柱状物18′、18″から剥離す
る。図12中に示された結果として生じる構造体は、即
ち、図13中に示されているフォトレジストマスク5
0′が、図14中に示された構造体を形成するように、
フォトリソグラフィーを用いてパターン化されている。
次に、前記構造体は、犠牲層20′、30′を除去する
ために湿式化学的エッチングされ、他方、非犠牲二酸化
珪素層26′、40′は、図15中に示された誘電性構
造体54″を得るために残留している。構造体54″
は、例えばコンデンサのための支持構造体として使用す
ることができる。前記の場合、導電性層、誘電性層およ
び導電性層付着の順序は、支持構造体54″の表面に、
前記のように図10と関連して適用されており、これに
よって、図12中に示されたコンデンサが製造されてい
る。
示されている。この場合、側面に間隔を開けられた柱状
物18′、18″の対が、図1および2と関連して、前
記のフォトリソグラフィック・エッチング技術を用いて
基板10の表面上に形成されている。また、図12中に
示されているように、犠牲層20′、30′および誘電
性層26′、40′が交互の順序で、これらが形成され
ているような構造体に施与されている。また、犠牲層材
料は、前記のように柱状物18′、18″から剥離す
る。図12中に示された結果として生じる構造体は、即
ち、図13中に示されているフォトレジストマスク5
0′が、図14中に示された構造体を形成するように、
フォトリソグラフィーを用いてパターン化されている。
次に、前記構造体は、犠牲層20′、30′を除去する
ために湿式化学的エッチングされ、他方、非犠牲二酸化
珪素層26′、40′は、図15中に示された誘電性構
造体54″を得るために残留している。構造体54″
は、例えばコンデンサのための支持構造体として使用す
ることができる。前記の場合、導電性層、誘電性層およ
び導電性層付着の順序は、支持構造体54″の表面に、
前記のように図10と関連して適用されており、これに
よって、図12中に示されたコンデンサが製造されてい
る。
【0041】従って、前記の方法を用いて、微小構造体
は、2つのフォトリソグラフィック工程だけ;即ち、1
つ以上の柱状物を形成させるために使用された工程およ
び最終誘電性微小構造体を形成させるための工程を用い
て形成されている。
は、2つのフォトリソグラフィック工程だけ;即ち、1
つ以上の柱状物を形成させるために使用された工程およ
び最終誘電性微小構造体を形成させるための工程を用い
て形成されている。
【0042】更に、前記の構造体は、広範にわたる用途
に適する誘電性構造体である。
に適する誘電性構造体である。
【0043】本発明が、特に種々の実施態様に関連して
示され、かつ記載されたのに対して、変法および変化が
本発明の範囲を逸脱することなく本発明を達成できるこ
とは、当業者によって認められることになる。実施例に
よってのみ、コンデンサ構造体が記載されているけれど
も、他のシリコンをベースとした微小構造体も有用であ
る。例えば本発明は、点在する微小構造体を形成させる
のに適用可能である。更に、Fox材料が上記により使
用されるのに対して、減少された粘度を有する他の自己
水平化および温度安定性のシリカ薄膜、例えばスピニン
グによるシリカエアロジェルは、犠牲材料として使用で
きる。
示され、かつ記載されたのに対して、変法および変化が
本発明の範囲を逸脱することなく本発明を達成できるこ
とは、当業者によって認められることになる。実施例に
よってのみ、コンデンサ構造体が記載されているけれど
も、他のシリコンをベースとした微小構造体も有用であ
る。例えば本発明は、点在する微小構造体を形成させる
のに適用可能である。更に、Fox材料が上記により使
用されるのに対して、減少された粘度を有する他の自己
水平化および温度安定性のシリカ薄膜、例えばスピニン
グによるシリカエアロジェルは、犠牲材料として使用で
きる。
【0044】その上更に、犠牲層は、前記のスピン付着
法を用いる代わりに上記のスピニングによるガラス材料
を用いて得られるのと同様の流動特性を有する蒸着法を
用いて形成させることができる。蒸着とともに使用でき
る1つの前記の材料は、カナダ国 Chatsworth 在のPMT-
Electrotech社によって販売された流動充填材料(Flowf
ill material)である。従って、本発明の範囲は、上記
によって決定されるのではなく、添付された請求項と、
前記請求項が充足する等価の範囲とが一緒になって決定
するのである。
法を用いる代わりに上記のスピニングによるガラス材料
を用いて得られるのと同様の流動特性を有する蒸着法を
用いて形成させることができる。蒸着とともに使用でき
る1つの前記の材料は、カナダ国 Chatsworth 在のPMT-
Electrotech社によって販売された流動充填材料(Flowf
ill material)である。従って、本発明の範囲は、上記
によって決定されるのではなく、添付された請求項と、
前記請求項が充足する等価の範囲とが一緒になって決定
するのである。
【図1】図1は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図2】図2は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図3】図3は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図4】図4は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図5】図5は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図6】図6は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図7】図7は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図8】図8は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図9】図9は、構造体の製造における種々の工程で本
発明により製造された構造体の横断面図である。
発明により製造された構造体の横断面図である。
【図10】図10は、構造体の製造における種々の工程
で本発明により製造された構造体の横断面図である。
で本発明により製造された構造体の横断面図である。
【図11】図11は、構造体の製造における種々の工程
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
【図12】図12は、構造体の製造における種々の工程
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
【図13】図13は、構造体の製造における種々の工程
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
【図14】図14は、構造体の製造における種々の工程
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
【図15】図15は、構造体の製造における種々の工程
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
で本発明の選択的な実施態様により製造された構造体の
横断面図である。
10 基板、 12 ドープされた領域、 14 誘電
性層、 16 構造体、 18、18′、18″ カラ
ムまたは柱状物、 20、20′ 犠牲材料層、 22
頂面、 24 側壁面部分、 26 非犠牲層、 2
8 柱状物、30、30′ 犠牲層、 32 頂面、
34 側壁面部分、 40、40′非犠牲層、 42
側壁面、 43 非平面状の部分、 44 頂面、 5
0フォトレジスト層、 52 構造体、 54、54″
支持構造体、 56 コンデンサ、 58 誘電性
層、 60 誘電性層、 62 第二の導電性層
性層、 16 構造体、 18、18′、18″ カラ
ムまたは柱状物、 20、20′ 犠牲材料層、 22
頂面、 24 側壁面部分、 26 非犠牲層、 2
8 柱状物、30、30′ 犠牲層、 32 頂面、
34 側壁面部分、 40、40′非犠牲層、 42
側壁面、 43 非平面状の部分、 44 頂面、 5
0フォトレジスト層、 52 構造体、 54、54″
支持構造体、 56 コンデンサ、 58 誘電性
層、 60 誘電性層、 62 第二の導電性層
Claims (36)
- 【請求項1】 第一の構造体を得るために、基板の表面
の部分の上に垂直に延在する柱状物を形成させ、 第二の構造体を得るために、第一の構造体の表面上に流
動可能な犠牲材料を付着させ、この場合、前記の流動可
能な犠牲材料は、柱状物の頂面および側壁面の部分から
基板の表面の隣接部分の上へ流去し;第二の構造体の表
面上に非犠牲材料を付着させ、この場合、非犠牲材料
は、第二の構造体の表面に合わせるように付着してお
り、前記の非犠牲材料は、犠牲材料の上および柱状物の
側壁面の部分および頂面の上に付着しており;選択的
に、付着した犠牲材料を除去し、他方で、非犠牲材料
が、該非犠牲材料によって得られる水平部材および基板
の表面上の予定された間隔を柱状物の下方部分によって
支持された水平部材を有する第三の構造体を形成するた
めに残留している工程からなる方法。 - 【請求項2】 流動可能材料が酸化物である、請求項1
に記載の方法。 - 【請求項3】 酸化物が水素シルセスキオキサンガラス
である、請求項2に記載の方法。 - 【請求項4】 流動可能材料の付着の工程に、第一の構
造体の表面上での前記流動可能材料のスピニングの工程
を含む、請求項1に記載の方法。 - 【請求項5】 流動可能材料の付着の工程に、第一の構
造体の表面上での前記流動可能材料のガス状付着の工程
を含む、請求項1に記載の方法。 - 【請求項6】 二酸化珪素薄膜を形成させるために流動
可能材料を付着させた後の流動可能材料の処理工程を含
み、この場合、処理された流動可能材料上での非犠牲材
料の付着工程が含まれる非犠牲材料の付着工程を含む、
請求項2に記載の方法。 - 【請求項7】 処理に、付着した流動可能材料の焼付け
工程を含む、請求項6に記載の方法。 - 【請求項8】 柱状物の形成工程に、20μm未満の幅
を有する柱状物の形成工程を含む、請求項7に記載の方
法。 - 【請求項9】 犠牲材料の付着工程に、柱状物の高さを
下回る肉厚を有する犠牲材料の付着工程を含む、請求項
8に記載の方法。 - 【請求項10】 柱状物の形成工程および非犠牲材料の
付着工程に、同じ材料を用いる柱状物の形成工程および
非犠牲材料の形成工程を含む、請求項9に記載の方法。 - 【請求項11】 流動可能材料を、第二の構造体の表面
上での非犠牲材料の付着工程の間にアニーリングする、
請求項10に記載の方法。 - 【請求項12】 アニーリング工程に、約800℃の温
度での流動可能材料のアニーリング工程を含む、請求項
11に記載の方法。 - 【請求項13】 第四の構造体を得るために、第三の構
造体の表面上で流動可能な犠牲材料を付着させ、この場
合、前記の流動可能な犠牲材料は、柱状物の頂面および
側壁面の部分から第三の構造体の表面の隣接部分の上へ
流去し;第四の構造体の表面上で非犠牲材料を付着さ
せ、この場合、前記の非犠牲材料は、第四の構造体の表
面に合わせるように付着しており、前記の非犠牲材料
は、第三の構造体の表面上に付着した犠牲材料の上およ
び柱状物の側壁面の部分および頂面の上に付着してお
り;選択的に、第一の構造体および第三の構造体の表面
上に付着した犠牲材料を除去し、他方で、非犠牲材料
が、該非犠牲材料によって得られる上方および下方に間
隔をあけた水平部材の対および基板の表面上の予定され
た間隔を柱状物の下方部分によって支持された水平部材
を有する第五の構造体を形成するために残留している付
加的な工程を含む、請求項1に記載の方法。 - 【請求項14】 第三の構造体の上にコンデンサを形成
する工程を含む、請求項1に記載の方法。 - 【請求項15】 コンデンサの形成工程に、 第三の構造体の表面上に第一の導電性層を形成させ;前
記導電性層上に誘電性層を形成させ;前記誘電性層上に
第二の導電性層を形成させる工程を含む、請求項14に
記載の方法。 - 【請求項16】 第一の導電性層の形成工程に、ドープ
された領域に電気的に接続された第一の導電性層の形成
工程を含む、請求項15に記載の方法。 - 【請求項17】 柱状物の形成工程に、ドープされた領
域上での前記柱状物の形成工程を含む、請求項16に記
載の方法。 - 【請求項18】 第四の構造体を得るために、第三の構
造体の表面上に流動可能な犠牲材料を付着させ、この場
合、前記の流動可能な犠牲材料は、柱状物の頂面および
側壁面の部分から第三の構造体の表面の隣接部分の上へ
流去し;第四の構造体の表面上に非犠牲材料を付着さ
せ、この場合、前記の非犠牲材料は、第四の構造体の表
面に合わせるように付着しており、前記の非犠牲材料
は、第三の構造体の表面上に付着した犠牲材料の上およ
び柱状物の側壁面の部分および頂面の上に付着してお
り;選択的に、第一の構造体および第三の構造体の表面
上に付着した犠牲材料を除去し、他方で、非犠牲材料
が、非犠牲材料によって得られる上方および下方に間隔
をあけた水平部材の対および基板の表面上の予定された
間隔を柱状物の下方部分によって支持された水平部材を
有する第五の構造体を形成するために残留している付加
的な工程を含む、請求項16に記載の方法。 - 【請求項19】 第三の構造体の上にコンデンサを形成
する工程を含む、請求項18に記載の方法。 - 【請求項20】 コンデンサの形成工程に、 第三の構造体の表面上に第一の導電性層を形成させ;前
記導電性層上に誘電性層を形成させ;前記誘電性層上に
第二の導電性層を形成させる工程を含む、請求項19に
記載の方法。 - 【請求項21】 第一の導電性層の形成工程に、ドープ
された領域に電気的に接続された第一の導電性層の形成
工程を含む、請求項20に記載の方法。 - 【請求項22】 柱状物の形成工程に、ドープされた領
域上での前記柱状物の形成工程を含む、請求項21に記
載の方法。 - 【請求項23】 コンデンサを形成させるための方法に
おいて、基板を準備し;基板の表面から垂直に延在する
支持構造体を形成させ;垂直に延在する支持構造体の表
面部分の上にコンデンサを付着させる工程を含む、コン
デンサの形成法。 - 【請求項24】 コンデンサの付着工程に、 支持構造体の表面上に第一の導電性層を付着させ;前記
の導電性層上に誘電性層を付着させ;前記の誘電性層上
に第二の導電性層を付着させる工程を含む、請求項23
に記載の方法。 - 【請求項25】 付加的に、基板中にドープされた領域
を形成させる工程を含み、この場合、第一の導電性層が
ドープされた領域と電気的な接触を形成している、請求
項24に記載の方法。 - 【請求項26】 構造体において、 基板;基板の表面から垂直に延在する支持構造体;垂直
に延在する支持構造体の表面部分の上に配置されたコン
デンサを有することを特徴とする、構造体。 - 【請求項27】 コンデンサが、 支持構造体の表面上に配置された第一の導電性層;前記
の導電性層上に配置された誘電性層;および前記の誘電
性層上に配置された第二の導電性層を有する、請求項2
6に記載の構造体。 - 【請求項28】 基板中に、配置されたドープされた領
域を含み、この場合、第一の導電性層は、ドープされた
領域と電気的に接触している、請求項27に記載の構造
体。 - 【請求項29】 支持構造体が、 基板の表面の部分の上に配置された垂直に延在する柱状
物;前記の柱状物の下方部分によって基板の表面上の予
定された間隔を支持された水平部材を含む、請求項26
に記載の構造体。 - 【請求項30】 柱状物および水平部材が誘電性材料で
ある、請求項29に記載の構造体。 - 【請求項31】 誘電性材料が二酸化珪素である、請求
項30に記載の構造体。 - 【請求項32】 柱状物が、20μm未満の底部幅を有
する、請求項31に記載の構造体。 - 【請求項33】 柱状物によって第一の水平部材上で予
定された間隔を支持された第二の水平部材を含む、請求
項32に記載の構造体。 - 【請求項34】 付加的に、基板中に、付着したドープ
された領域を含む、請求項26に記載の構造体。 - 【請求項35】 第一の導電性層がドープされた領域に
電気的に接続している、請求項34に記載の構造体。 - 【請求項36】 柱状物がドープされた領域の上に配置
されている、請求項35に記載の構造体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/829255 | 1997-03-31 | ||
US08/829,255 US5926716A (en) | 1997-03-31 | 1997-03-31 | Method for forming a structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10294442A true JPH10294442A (ja) | 1998-11-04 |
Family
ID=25253980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10086479A Withdrawn JPH10294442A (ja) | 1997-03-31 | 1998-03-31 | 微小構造体の製造法および該構造体 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5926716A (ja) |
EP (1) | EP0869556B1 (ja) |
JP (1) | JPH10294442A (ja) |
KR (1) | KR100537282B1 (ja) |
CN (1) | CN1135614C (ja) |
DE (1) | DE69835180T2 (ja) |
TW (1) | TW434840B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014205237A (ja) * | 2008-01-22 | 2014-10-30 | ハネウェル・インターナショナル・インコーポレーテッド | Mems製造のためのエアロゲルベースの型およびその形成方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421223B2 (en) * | 1999-03-01 | 2002-07-16 | Micron Technology, Inc. | Thin film structure that may be used with an adhesion layer |
DE19948087B4 (de) * | 1999-10-06 | 2008-04-17 | Evotec Ag | Verfahren zur Herstellung eines Reaktionssubstrats |
CN108598262B (zh) * | 2018-06-13 | 2023-10-27 | 青岛科技大学 | 一种铁电薄膜变容器的制备方法 |
FI129648B (en) * | 2019-12-20 | 2022-06-15 | Aalto Univ Foundation Sr | Electrode structure |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918032A (en) * | 1988-04-13 | 1990-04-17 | General Motors Corporation | Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures |
JP2838412B2 (ja) * | 1988-06-10 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置のキャパシタおよびその製造方法 |
JPH07114260B2 (ja) * | 1989-11-23 | 1995-12-06 | 財団法人韓国電子通信研究所 | コップ状のポリシリコン貯蔵電極を有するスタック構造のdramセル,およびその製造方法 |
JPH05183121A (ja) * | 1991-04-01 | 1993-07-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
US5126916A (en) * | 1991-12-20 | 1992-06-30 | Industrial Technology Research Institute | Stacked capacitor dram cell and method of fabricating |
US5352622A (en) * | 1992-04-08 | 1994-10-04 | National Semiconductor Corporation | Stacked capacitor with a thin film ceramic oxide layer |
US5382547A (en) * | 1992-07-31 | 1995-01-17 | Sultan; Pervaiz | Void free oxide fill for interconnect spaces |
US5543346A (en) * | 1993-08-31 | 1996-08-06 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a dynamic random access memory stacked capacitor |
US5436188A (en) * | 1994-04-26 | 1995-07-25 | Industrial Technology Research Institute | Dram cell process having elk horn shaped capacitor |
KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
KR0126623B1 (ko) * | 1994-08-03 | 1997-12-26 | 김주용 | 반도체소자의 캐패시터 제조방법 |
US5518950A (en) * | 1994-09-02 | 1996-05-21 | Advanced Micro Devices, Inc. | Spin-on-glass filled trench isolation method for semiconductor circuits |
US5491104A (en) * | 1994-09-30 | 1996-02-13 | Industrial Technology Research Institute | Method for fabricating DRAM cells having fin-type stacked storage capacitors |
US5438011A (en) * | 1995-03-03 | 1995-08-01 | Micron Technology, Inc. | Method of forming a capacitor using a photoresist contact sidewall having standing wave ripples |
EP0814498A1 (en) * | 1996-05-31 | 1997-12-29 | Texas Instruments Incorporated | Capacitor and its manufacturing process |
-
1997
- 1997-03-31 US US08/829,255 patent/US5926716A/en not_active Expired - Lifetime
-
1998
- 1998-03-17 EP EP98104739A patent/EP0869556B1/en not_active Expired - Lifetime
- 1998-03-17 DE DE69835180T patent/DE69835180T2/de not_active Expired - Lifetime
- 1998-03-26 TW TW087104538A patent/TW434840B/zh not_active IP Right Cessation
- 1998-03-26 KR KR1019980010419A patent/KR100537282B1/ko not_active IP Right Cessation
- 1998-03-31 JP JP10086479A patent/JPH10294442A/ja not_active Withdrawn
- 1998-03-31 CN CNB981051979A patent/CN1135614C/zh not_active Expired - Lifetime
- 1998-11-20 US US09/197,391 patent/US6015988A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014205237A (ja) * | 2008-01-22 | 2014-10-30 | ハネウェル・インターナショナル・インコーポレーテッド | Mems製造のためのエアロゲルベースの型およびその形成方法 |
US9138918B2 (en) | 2008-01-22 | 2015-09-22 | Honeywell International Inc. | Aerogel-based mold for MEMS fabrication and formation thereof |
Also Published As
Publication number | Publication date |
---|---|
US6015988A (en) | 2000-01-18 |
US5926716A (en) | 1999-07-20 |
KR100537282B1 (ko) | 2006-04-21 |
TW434840B (en) | 2001-05-16 |
DE69835180D1 (de) | 2006-08-24 |
CN1135614C (zh) | 2004-01-21 |
KR19980080675A (ko) | 1998-11-25 |
DE69835180T2 (de) | 2007-06-14 |
EP0869556A1 (en) | 1998-10-07 |
EP0869556B1 (en) | 2006-07-12 |
CN1195190A (zh) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5838055A (en) | Trench sidewall patterned by vapor phase etching | |
JP2655336B2 (ja) | ポリシリコンを選択的にエッチングする方法 | |
US5561310A (en) | Storage electrode of DRAM cell | |
US5876879A (en) | Oxide layer patterned by vapor phase etching | |
KR101130988B1 (ko) | 기판상의 층을 에칭하는 방법 | |
US6074951A (en) | Vapor phase etching of oxide masked by resist or masking material | |
KR101214818B1 (ko) | 티탄계 물질에 대한 선택적 등방성 에칭 | |
JP2002301695A (ja) | 精密機械的な構造要素、及びその製造方法 | |
JPH05217815A (ja) | メモリ セル コンデンサの製造方法及びその構造 | |
JP2012509576A (ja) | 導電物質を形成する方法、導電物質を選択的に形成する方法、プラチナを形成する方法、及び、導電構造を形成する方法 | |
TW201232712A (en) | Capacitor structure and fabrication method thereof | |
JPH10294442A (ja) | 微小構造体の製造法および該構造体 | |
JP2002200599A (ja) | 三次元構造体の作製方法 | |
JPH06216084A (ja) | 半導体装置のパターン分離方法および微細パターン形成方法 | |
JP3706310B2 (ja) | 微細構造の製造方法 | |
KR940001416A (ko) | 고집적 반도체소자의 제조방법 | |
US20070148945A1 (en) | Method for forming a fine pattern of a semiconductor device | |
JPH0685194A (ja) | 半導体装置の製造方法 | |
JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
JPH1012839A (ja) | 半導体装置およびその製造方法 | |
KR100866126B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
JP2597424B2 (ja) | 半導体装置の製造方法 | |
JPH01117342A (ja) | コンタクトホールの形成方法 | |
TW202025232A (zh) | 半導體結構及其製造方法 | |
JPH09135003A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |