CN1195190A - 显微结构及该结构的制造方法 - Google Patents
显微结构及该结构的制造方法 Download PDFInfo
- Publication number
- CN1195190A CN1195190A CN98105197A CN98105197A CN1195190A CN 1195190 A CN1195190 A CN 1195190A CN 98105197 A CN98105197 A CN 98105197A CN 98105197 A CN98105197 A CN 98105197A CN 1195190 A CN1195190 A CN 1195190A
- Authority
- CN
- China
- Prior art keywords
- post
- expendable material
- conductive layer
- forms
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 51
- 238000000151 deposition Methods 0.000 claims description 38
- 230000008021 deposition Effects 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 27
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 8
- 238000005984 hydrogenation reaction Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000012876 topography Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 2
- 238000000429 assembly Methods 0.000 claims 1
- 230000000712 assembly Effects 0.000 claims 1
- 230000009969 flowable effect Effects 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004965 Silica aerogel Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- -1 as CF 4 Chemical compound 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00111—Tips, pillars, i.e. raised structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0156—Lithographic techniques
- B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
Abstract
一种半导体制造方法,包括:在基片表面形成垂直延伸柱以提供第一结构;在其表面沉积流动性的牺牲材料,其从柱的顶表面和侧壁流出至基片表面的相邻部分以提供第二结构;在第二结构表面沉积非牺牲材料,其与第二结构的表面形貌一致,非牺牲材料覆盖牺牲材料以及柱的侧壁和顶表面;选择性地去除牺牲材料而保留非牺牲材料,以形成具有水平组件的第三结构,且水平组件由柱的一个较低的部分支承于基片表面之上某个预定的距离处。
Description
本发明总体上涉及显微结构，尤其涉及适用于具有半导体集成电路的整体结构的显微结构。
在本技术领域已经公知，显微结构已经被用在许多实际应用中，例如：加速度测量器、辐射热测量器和传感器。
本领域还公知，半导体集成电路，例如动态随机存取存储器(DRAMs)包含用于储存电荷的电容器。随着DRAM单元尺寸的减小，形成具有足够电容的电容器变得困难。这是因为电容尤其是由形成电容器的极板的表面积决定的。
通常，现有电容器包括一对导电层，典型的有掺杂多晶硅，置于其间的一个介电层，包括氧化物、氮化物、它们的组合物或高介电材料，例如Ta2O5。美国专利第5,543,346号报导了一种用于增大极板表面积的技术，即形成多层结构的多晶硅层且带有针形、圆柱形、或矩形框架形的间隔物，该间隔物穿过在多层结构延伸。尽管其中所述的针形电容器在某些方面很有用途，但是它需要一个比较复杂的制造过程。此外，很多用于硅基显微结构的这类制造技术依赖于所述的掺杂多晶硅和不同掺杂浓度的材料的蚀刻选择性。因此这需要利用诸如离子注入之类的掺杂技术。再者，所形成的结构具有很高的导电性，所以限制了它们的应用。
根据本发明的一个特征，一个垂直延伸柱形成于基片表面的某个部分以提供一个第一结构。一种流动性的牺牲材料沉积于该第一结构的一个表面上。上述流动性牺牲材料流出上述延伸柱的顶面和侧壁部分至基片表面上相邻的部分以提供一个第二结构。在该第二结构的一个表面沉积一种非牺牲材料。沉积该非牺牲材料使其与第二结构的表面一致。非牺牲材料沉积在牺牲材料上、侧壁部分上和柱的顶面上。选择性地去除所沉积的牺牲材料而保留非牺牲材料，以形成一个具有由非牺牲材料所提供的水平组件的第三结构。该水平组件与基片表面具有一个预定的距离且支承于延伸柱的一个较低的部位。
根据这样的设计，仅用两个光刻步骤来形成显微结构，即，形成延伸柱的步骤和形成最终显微结构的步骤。另外，该结构是适合于广泛应用的介电结构。
在一个实施例中，流动性材料是一种可流动氧化物，如氢化倍半氧化硅(hydrogensilsesquioxane)玻璃(一种非掺杂玻璃)，而延伸柱的宽度小于20μm。
根据本发明的另一个方面，提供了一种用于形成一个电容器的方法。该方法包括下列步骤：提供一个基片；形成一个从基片的表面垂直延伸的支承结构；以及在该垂直延伸的支承结构的表面部分沉积电容器。
在另一个实施例中，电容器是由一系列步骤形成的，这些步骤包括：在上述支承结构的一个表面沉积一个第一导电层；在该导电层上沉积一个介电层；以及在该介电层上沉积一个第二导电层。
在又一个实施例中，第一导电层形成为使其与掺杂区电接触。
根据本发明的又一个方面，提供一种结构，包括：一个基片；一个从该基片的表面垂直延伸的支承结构；以及一个布置在该垂直延伸的支承结构表面部分的电容器。该电容器包括：一个沉积在支承结构的一个表面上的第一导电层；一个沉积在该导电层上的介电层；以及一个沉积在该介电层上的第二导电层。
根据本发明的另一个实施例，在基片上布置一个掺杂区并且使第一导电层与该掺杂区电接触。
根据本发明的另一个特征，提供的支承结构包括：一个布置在基片表面的一个部分的垂直延伸柱，和一个由该柱支承在基片表面之上与之具有一个预定距离的水平组件。该柱和水平组件是一种介电材料，优选为二氧化硅。该柱的底部宽度小于20μm。
在又一个实施例中，支承结构包括一个由柱支承在第一水平组件之上一个预定距离的第二水平组件。
本发明的其它特征，以及本发明本身，将通过下面结合附图的详细描述变得更加明了，其中：
图1-10是按照本发明制造的一种结构在其制造过程的各个步骤的横截面示意图；以及
图11-15是按照本发明的另一个实施例制造的一种结构在其制造过程的各个步骤的横截面示意图。
本发明涉及具有一个给定整体外形尺寸的显微结构。为了便于说明，本发明通过电容器，如存储器中的存储单元中的电容器所使用的显微结构进行了描述。这种存储器例如包括动态随机存取存贮器(DRAM)、同步动态随机存取存储器或静态随机存取存储器(SRAM)。但是本发明具有更广泛的应用。例如，本发明可以用于制造一般的显微结构。本发明尤其适于在不增大整体外形尺寸的情况下制造可产生更大表面积的显微结构。
参考图1，提供一个基片10。如图所示，该基片是半导体基片，包括例如，具有形成于上表面部分的外延层的硅片。作为示例，该基片10包括一个形成于其内的掺杂区12，以提供晶体管的漏或源区。晶体管例如是存储器件的存储单元中的晶体管。
在基片10的上表面之上形成一个介电层14。该介电层包括，例如二氧化硅或其它介电材料。在一个实施例中，二氧化硅层14是通过低压化学气相沉积(LPCVD)形成的。二氧化硅层的厚度约为2000至10,000。在一个示范性实施例中，二氧化硅层是在800℃以LPCVD法形成的，其厚度约为5000。另一种可替代的方式，二氧化硅层14可以在400℃下通过等离子增强化学气相沉积(PECVD)而形成。
在介电层14的上表面之上沉积一层光致抗蚀剂层。用一个产生于如现有的步进光刻机的曝光源借助于一个掩模(未图示)对光致抗蚀剂层的某些部分曝光。该光致抗蚀剂层被显影，去除被曝光源曝光的部分以产生结构16。另一种可选择的方式是使用负性光致抗蚀剂层。应用负性光致抗蚀层使未暴光部分被显影去掉。
参考图2，由保留的光致抗蚀剂层暴露的介电层14被各向异性地刻蚀。蚀刻去除了被光致抗蚀层保护的部分的介电层14。在一个实施例中，用一种氟化物，如CF4、CHF3、C4F8、或它们的组合物对光致抗蚀层进行反应离子蚀刻(RIE)去除。反应离子蚀刻后形成一个垂直延伸的二氧化硅圆柱或柱18。柱18的宽度为W，高度为H。因此柱18的高宽比为H/W。在一个示范性实施例中，柱的宽度小于20μm，优选在0.2至5μm，更优选约为0.2μm。柱的高宽比约为2.5至3，优选约为2.5。
参考图3，在基片表面和柱18上沉积一种流动性牺牲材料。该流动性牺牲材料从柱18的顶表面22和侧壁部分24流下至基片10表面的相邻部分，产生一个层20。
在一个实施例中，层20的流动性材料是一种包括氢化倍半氧化硅(hydrogensilsesquioxane)玻璃(未掺杂玻璃)的流动性氧化物。例如道-柯宁公司(Dow-Corning of Midland，MI)制造并销售的牌号为FOx-15的氢化倍半氧化硅玻璃。这种流动性材料是通过旋涂(spinning)而沉积在基片表面上的。
旋涂沉积这种材料之后，焙烧之以形成二氧化硅膜。这种流动性材料的旋涂厚度小于柱18的高度。在一个实施例中，层20的厚度约为300A至4000A。在焙烧过程中，这种流动性氧化物流出拓朴台阶，台阶的宽度小于20μm，而高度大于该流动性氧化物厚度，并且均匀地填充这种特征之间的空间(即，所产生的层是“自平化”或“自平面化的”)。
参考图4，在上述基片表面沉积一层非牺牲层26。该非牺牲层包括，例如，二氧化硅之类的介电材料。该二氧化硅层可以用与形成柱18的介电层相同的方法形成。在一个实施例中，上述非牺牲材料是用LPCVD法在800℃左右沉积且具有约500A的厚度。如图所示，二氧化硅层26是均匀一致的。即，该二氧化硅层26与下面的表面形貌一致。结果，上述非牺牲材料层26，即二氧化硅沉积覆盖于上述牺牲材料层20上和覆盖于柱18的侧壁部分24和上表面22上，形成图4所示的结构。在另一个实施例中，覆盖于柱18的非牺牲材料层的宽度W＇小于约20μm，W＇优选地小于约1.5μm。
层20中的FOx-15型材料能够经受高至850℃的退火温度。如前所述，层26的沉积温度约为800℃。因此，进行层26的沉积的同时对层20退火。尽管FOx-15在约800℃下因脱氢而产生一定程度的致密化，但是它不会溶解。另外，FOx-15具有比LPCVD法沉积的氧化物高得多的湿法刻蚀速率，即使经受约800℃的处理以后。这就允许通过湿法刻蚀去除上述牺牲材料层而不刻蚀上述介电材料。
图5和图6显示了重复图3和图4所述的方法。参考图5，在上述介电层26上沉积流动性牺牲材料，如氢化倍半氧化硅玻璃。该流体材料流出柱18的顶面32和侧面部分34并且流至介电层26表面的相邻部分34，以形成层30。经过焙烧和固化后，层30变成一个二氧化硅膜。
参考图6，在牺牲材料层30和非牺牲材料层26的侧壁42和顶部44形成一个非牺牲材料层40。层40是用上述形成层26的方法形成的。这个非牺牲材料层40还是用LPCVD沉积的二氧化硅，与上述结构的表面形貌一致。在一个实施例中，层40的沉积温度约为800℃且厚度约为500。
参考图7，在层40上沉积一光致抗蚀层50。用前述掩模-曝光-显影的方法选择性地曝露和去除该光致抗蚀剂层的某些部分。如图所示，光致抗蚀剂层的未曝光部分保留下来。光致抗蚀剂层的保留部分覆盖凸出于平面部分42的层40的非平面部分43，以形成如图7所示的结构。保留的光致抗蚀剂部分界定了将要形成的显微结构的整体尺寸。
参考图8，进行反应离子蚀刻，去除各层未被光致抗蚀剂保护的部分。反应离子蚀刻使层18、26和40成为一个垂直延伸的结构52。在一个实施例中，采用一个包括一种例如，CF4、CHF3、C4F8或它们的组合物之类的氟化物的干法刻蚀工艺进行反应离子蚀刻。然后去除光致抗蚀剂层。
参考图9，进行湿法化学蚀刻，去除上述牺牲层。湿法蚀刻包括，例如，稀释的或缓冲的HF。值得注意的是，上述牺牲材料层的刻蚀速率大约是二氧化硅层18、26和40的刻蚀速率的七倍。因此，上述牺牲材料被选择性地刻蚀至介电层。湿法蚀刻的结果产生一个垂直延伸的介电结构54，它具有一对上述非牺牲材料提供的上、下间隔分布的水平组件，即层26和40，称为水平组件26和40。该水平组件26和40由柱18的下部支承在基片10之上一个预定的距离处。这个预定距离由上述牺牲层的厚度决定。
从如图9可以看出，所形成的结构是一个垂直延伸的支承结构54，总高为h、总宽为W。由于该结构具有一个三维结构的截面，其总长为l(未图示)。显然，结构54的表面积大于具有相同总体外形尺寸高h、宽W和长l的立方结构的表面积。
参考图10，在支承结构54上形成一个电容器56。如图所示，电容器56是通过一系列沉积层形成的。作为示例，在支承结构54的表面沉积第一导电层58。该导电层，例如，包括通过LPCVD沉积的掺杂多晶硅。该第一导电层形成电容器的一个第一极板。在导电层58沉积一个介电层60。该介电层包括例如氧化物膜、氮化物膜，或它们的组合。另一种可选择的方式，该介电层包括一种高介电常数(K)的材料，如Ta2O5。在一个实施例中，该介电层是通过LPCVD或一种快速热退火工艺(RTP)形成的。再在介电层60上形成一个第二导电层62。该第二导电层包括，例如，由LPCVD形成的掺杂多晶硅。该第二导电层形成电容器的一个第二极板。这样电容器的两个极板便由上述介电层分隔开来。
如前所述，支承结构54比同样总体外形尺寸的立方结构具有更大的表面积。更大的表面积有利于使由此形成的电容器具有更大的电容。
值得注意的是，柱18布置于掺杂区12之上且具有小于掺杂区12宽度的宽度。因此，第一导电层58沉积在掺杂区12上，这便使第一导电层58和DRAM的源或漏区形成电接触。
如上所述，上述支承结构54是通过两次重复形成牺牲和介电层的程序而形成的。在另一个实施例中，支承结构54可以通过多于两次地重复上述程序而形成。另外，通过一次程序形成上述结构也是有用的。
参考图11，示出了另一种可选择的显微结构。这里，用图1和图2所述的光刻腐蚀技术在基片10的表面上形成一对横向间隔开的介电材料柱18＇、18″。柱18＇和18″中的每一个的宽度都小于20μm。如图12所示，同样地在该结构上交替地形成牺牲层20＇、30＇和介电层26＇、40＇。同样，该牺牲层材料又如前所述从柱18＇和18″上去掉。所得到的图12所示的结构用图13所示的一个光致抗蚀剂掩模50＇光刻构图，以形成图14所示的结构。接着，对该结构进行湿法化学刻蚀，以去除牺牲层20＇、30＇而保留非牺牲二氧化硅层26＇、40＇，以提供图15所示的结构54＇。该结构54＇可以用作例如一个电容器的支承结构。在这种情况下，按照前述图10所示的方法，对该支承结构54＇的表面顺序施加导电层、介电层、导电层的沉积程序，形成类似图12所示的电容器。
因此，根据上述工艺，只用两个步骤便形成了一个显微结构，即用于形成上述柱或杆的步骤，和形成最终介电显微结构的步骤。进一步地，该结构为介电结构，适合于大量实际应用例子。
尽管本发明已经参照各种实施例进行了具体地图示和描述，但是本技术领域的技术人员将会明白，在不超出本发明范围的情况下可以对其进行各种各样的修正和更改。尽管仅仅作为一个例子对一种电容器结构进行了描述，但是对其它硅基显微结构也是非常有用的。例如，本发明可用于形成一个绝缘显微结构。另外，尽管本发明使用了FOx材料，但是其它低密度的自平面化和耐热氧化硅膜，例如，旋涂氧化硅气凝胶，也可以用作牺牲材料。
更进一步地，可以用一种气相沉积(gaseous depositing)工艺代替旋涂沉积(spin depositing)工艺形成与上述旋涂玻璃材料具有相似的流动性能的牺牲层。一种可以用于气相沉积的这种材料是PMT电子技术公司(PMT-Electrotech，Chatsworth，CA)销售的流动填充材料，商品名Flowfill。因此本发明的范围并不是根据以上描述限定的，而是根据后附权利要求书及其等同物限定的。
Claims (36)
1.一种方法，包括以下步骤：
在一个基片的一个表面的一个部分形成一个垂直延伸柱，以提供一个第一结构；
在该第一结构的一个表面沉积一个流动性的牺牲材料，这种流动性的牺牲材料从所述柱的顶表面和侧壁流出至基片表面的相邻的部分，以提供一个第二结构；
在该第二结构的一个表面沉积一层非牺牲材料，所沉积的非牺牲材料与该第二结构的表面形貌一致，所沉积的这种非牺牲材料覆盖所述牺牲材料以及所述柱的侧壁部分和顶表面；
选择性地去除所沉积的牺牲材料而保留非牺牲材料，以形成一个具有由所述非牺牲材料提供的一个水平组件的第三结构，且该水平组件由所述柱的一个较低的部分支承于基片表面之上某个预定的距离处。
2.根据权利要求1所述的方法，其中，流动性材料是一种氧化物。
3.根据权利要求2所述的方法，其中，所述氧化物是氢化倍半氧化硅玻璃。
4.根据权利要求1所述的方法，其中，沉积流动性材料的步骤包括在所述第一结构表面旋涂这种流动性材料。
5.根据权利要求1所述的方法，其中，沉积流动性材料的步骤包括在所述第一结构表面气相沉积这种流动性材料。
6.根据权利要求2所述的方法，包括在沉积流动性材料之后把这种流动性材料处理成一种二氧化硅膜的处理步骤，且其中沉积所述的非牺牲材料的步骤包括在所述处理过的流动性材料上沉积这种非牺牲材料的步骤。
7.根据权利要求6所述的方法，其中，所述处理步骤包括焙烧所述所沉积的流动性材料。
8.根据权利要求7所述的方法，其中，柱形成步骤包括将这种柱形成为具有小于20μm宽度的步骤。
9.根据权利要求8所述的方法，其中，沉积牺牲材料的步骤包括沉积其厚度小于柱的高度的这种材料的步骤。
10.根据权利要求9所述的方法，其中，形成所述柱和沉积所述非牺牲材料的步骤包括用同样的材料形成这种柱和非牺牲材料的步骤。
11.根据权利要求10所述的方法，其中，在将非牺牲材料沉积在第二结构表面上的步骤的过程中，流动性材料被退火。
12.根据权利要求11所述的方法，其中，退火步骤包括在800℃数量级对流动性材料进行退火的步骤。
13.根据权利要求1所述的方法，还包括以下步骤：
在第三结构的一个表面沉积一流动性牺牲材料，这种流动性牺牲材料从所述柱的顶表面和侧壁部分流至第三结构表面的相邻部分，以提供一个第四结构；
在该第四结构的一个表面沉积一非牺牲材料，所沉积的这种非牺牲材料与所述第四结构的表面形貌一致，沉积于牺牲材料的这种非牺牲材料覆盖所述第三结构的表面以及覆盖所述柱的侧壁部分和顶表面；
选择性地去除沉积于第一和第三结构表面的沉积牺牲材料而保留非牺牲材料，以形成一个第五结构，该第五结构具有一对由非牺牲材料提供的上、下相隔分布的水平组件，并且这些水平组件由柱的一个较低的部分支承于基片表面之上某个预定的距离处。
14.根据权利要求1所述的方法，包括在第三结构上形成一个电容器的步骤。
15.根据权利要求14所述的方法，其中，形成电容器的步骤包括下列步骤：
在第三结构的一个表面形成一个第一导电层；
在该导电层上形成一个介电层；和
在该介电层上形成一个第二导电层。
16.根据权利要求15所述的方法，其中，形成第一导电层的步骤包括形成一个与掺杂区电接触的第一导电层的步骤。
17.根据权利要求16所述的方法，其中，形成柱的步骤包括在掺杂区上形成这种柱的步骤。
18.根据权利要求16所述的方法，还包括以下附加的步骤：
在第三结构的一个表面沉积一种流动性牺牲材料，这种流动性牺牲材料从所述柱的顶表面和侧壁部分流出至第三结构表面的相邻的部分，以提供一个第四结构；
在第四结构的一个表面沉积一种非牺牲材料，所沉积的非牺牲材料与所述第四结构的表面同形，所沉积的这种非牺牲材料覆盖沉积于所述第三结构表面的牺牲材料以及覆盖所述柱的侧壁部分和顶表面；
选择性地去除沉积于第一和第三结构表面的牺牲材料而保留非牺牲材料，以形成一个第五结构，该第五结构具有一对上、下相隔分布的由非牺牲材料提供的水平组件，并且该水平组件由柱的一个较低的部分支承于基片表面之上某个预定的距离处。
19.根据权利要求18所述的方法，包括在第三结构上形成一个电容器的步骤。
20.根据权利要求19所述的方法，其中，形成电容器的步骤包括以下步骤：
在第三结构的表面形成一第一导电层；
在该导电层上形成一介电层；以及
在该介电层上形成一第二导电层。
21.根据权利要求20所述的方法，其中，形成第一导电层的步骤包括形成与掺杂区电接触的第一导电层的步骤。
22.根据权利要求21所述的方法，其中，形成所述柱的步骤包括在掺杂区上形成这种柱的步骤。
23.一种用于形成一电容器的方法，包括以下步骤：
提供一个基片；
在该基片的一个表面形成一个垂直延伸的支承结构；
在该垂直延伸的支承结构的表面部分沉积电容器。
24.根据权利要求23所述的方法，其中，沉积电容器的步骤包括以下步骤：
在所述支承结构的表面沉积一个第一导电层；
在该导电层上沉积一介电层；以及
在该介电层上沉积一第二导电层。
25.根据权利要求24所述的方法，还包括在基片上形成一个掺杂区的步骤，并且其中的第一导电层与该掺杂区电接触。
26.一种结构包括：
一个基片；
一个在该基片的一个表面垂直延伸的支承结构；
一个布置在该垂直延伸的支承结构的表面部分的电容器。
27.根据权利要求26所述的结构，其中，所述电容器包括：
一个设置在所述支承结构的一个表面的第一导电层；
一个设置在该导电层的介电层；以及
一个设置在该介电层的第二导电层。
28.根据权利要求27所述的结构，包括一个设置在基片上的掺杂区，并且其中第一导电层与该掺杂区电接触。
29.根据权利要求26所述的结构，其中，支承结构包括：
一个设置在基片的一个表面的一个部分的垂直延伸柱；
一个被该柱的一个较低的部分支承于基片表面之上某个预定距离处的水平组件。
30.根据权利要求26所述的结构，其中，所述柱和水平组件是介电材料。
31.根据权利要求30所述的结构，其中，所述介电材料为二氧化硅。
32.根据权利要求31所述的结构，其中，所述的柱具有一个宽度小于20μm的底部部分。
33.根据权利要求32所述的结构，包括一个被柱支承于第一水平组件之上某个预定距离处的第二水平组件。
34.根据权利要求26所述的结构，还包括一个设置在基片内的掺杂区。
35.根据权利要求34所述的结构，其中，第一导电层与所述掺杂区电接触。
36.根据权利要求35所述的结构，其中，所述柱设置在所述掺杂区之上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US829255 | 1997-03-31 | ||
| US08/829,255 US5926716A (en) | 1997-03-31 | 1997-03-31 | Method for forming a structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1195190A true CN1195190A (zh) | 1998-10-07 |
| CN1135614C CN1135614C (zh) | 2004-01-21 |
Family
ID=25253980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981051979A Expired - Lifetime CN1135614C (zh) | 1997-03-31 | 1998-03-31 | 半导体器件结构及形成该结构的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5926716A (zh) |
| EP (1) | EP0869556B1 (zh) |
| JP (1) | JPH10294442A (zh) |
| KR (1) | KR100537282B1 (zh) |
| CN (1) | CN1135614C (zh) |
| DE (1) | DE69835180T2 (zh) |
| TW (1) | TW434840B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421223B2 (en) * | 1999-03-01 | 2002-07-16 | Micron Technology, Inc. | Thin film structure that may be used with an adhesion layer |
| DE19948087B4 (de) * | 1999-10-06 | 2008-04-17 | Evotec Ag | Verfahren zur Herstellung eines Reaktionssubstrats |
| US8851442B2 (en) | 2008-01-22 | 2014-10-07 | Honeywell International Inc. | Aerogel-bases mold for MEMS fabrication and formation thereof |
| CN108598262B (zh) * | 2018-06-13 | 2023-10-27 | 青岛科技大学 | 一种铁电薄膜变容器的制备方法 |
| FI129648B (en) * | 2019-12-20 | 2022-06-15 | Aalto Univ Foundation Sr | Electrode structure |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918032A (en) * | 1988-04-13 | 1990-04-17 | General Motors Corporation | Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures |
| JP2838412B2 (ja) * | 1988-06-10 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置のキャパシタおよびその製造方法 |
| JPH07114260B2 (ja) * | 1989-11-23 | 1995-12-06 | 財団法人韓国電子通信研究所 | コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法 |
| JPH05183121A (ja) * | 1991-04-01 | 1993-07-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5126916A (en) * | 1991-12-20 | 1992-06-30 | Industrial Technology Research Institute | Stacked capacitor dram cell and method of fabricating |
| US5352622A (en) * | 1992-04-08 | 1994-10-04 | National Semiconductor Corporation | Stacked capacitor with a thin film ceramic oxide layer |
| US5382547A (en) * | 1992-07-31 | 1995-01-17 | Sultan; Pervaiz | Void free oxide fill for interconnect spaces |
| US5543346A (en) * | 1993-08-31 | 1996-08-06 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a dynamic random access memory stacked capacitor |
| US5436188A (en) * | 1994-04-26 | 1995-07-25 | Industrial Technology Research Institute | Dram cell process having elk horn shaped capacitor |
| KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| KR0126623B1 (ko) * | 1994-08-03 | 1997-12-26 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5518950A (en) * | 1994-09-02 | 1996-05-21 | Advanced Micro Devices, Inc. | Spin-on-glass filled trench isolation method for semiconductor circuits |
| US5491104A (en) * | 1994-09-30 | 1996-02-13 | Industrial Technology Research Institute | Method for fabricating DRAM cells having fin-type stacked storage capacitors |
| US5438011A (en) * | 1995-03-03 | 1995-08-01 | Micron Technology, Inc. | Method of forming a capacitor using a photoresist contact sidewall having standing wave ripples |
| JPH1084095A (ja) * | 1996-05-31 | 1998-03-31 | Texas Instr Inc <Ti> | 高密度メモリ応用の波形頂部コンデンサ構造 |
-
1997
- 1997-03-31 US US08/829,255 patent/US5926716A/en not_active Expired - Lifetime
-
1998
- 1998-03-17 DE DE69835180T patent/DE69835180T2/de not_active Expired - Lifetime
- 1998-03-17 EP EP98104739A patent/EP0869556B1/en not_active Expired - Lifetime
- 1998-03-26 KR KR1019980010419A patent/KR100537282B1/ko not_active IP Right Cessation
- 1998-03-26 TW TW087104538A patent/TW434840B/zh not_active IP Right Cessation
- 1998-03-31 JP JP10086479A patent/JPH10294442A/ja not_active Withdrawn
- 1998-03-31 CN CNB981051979A patent/CN1135614C/zh not_active Expired - Lifetime
- 1998-11-20 US US09/197,391 patent/US6015988A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980080675A (ko) | 1998-11-25 |
| US6015988A (en) | 2000-01-18 |
| KR100537282B1 (ko) | 2006-04-21 |
| TW434840B (en) | 2001-05-16 |
| EP0869556B1 (en) | 2006-07-12 |
| DE69835180D1 (de) | 2006-08-24 |
| US5926716A (en) | 1999-07-20 |
| DE69835180T2 (de) | 2007-06-14 |
| JPH10294442A (ja) | 1998-11-04 |
| EP0869556A1 (en) | 1998-10-07 |
| CN1135614C (zh) | 2004-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838055A (en) | Trench sidewall patterned by vapor phase etching | |
| KR100708024B1 (ko) | 수직형 트렌치들을 확장시키기 위한 방법 및 확장된 수직형 깊은 트렌치들을 형성하기 위한 방법 | |
| US5273925A (en) | Method of fabricating semiconductor memory device having a cylindrical capacitor electrode | |
| US5567637A (en) | Method of fabricating a micro-trench floating gate electrode for flash memory cell | |
| KR20090090327A (ko) | 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스 | |
| KR20070046087A (ko) | 기판상의 층을 에칭하기 위한 방법 | |
| KR970007494A (ko) | 서브 리소그래픽 에칭 마스크의 제조 방법 | |
| US20220045007A1 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
| US7768069B2 (en) | FIN-FET device structure | |
| US6903024B2 (en) | Method of manufacturing storage nodes of a semiconductor memory device using a two-step etching process | |
| CN1135614C (zh) | 半导体器件结构及形成该结构的方法 | |
| US6022786A (en) | Method for manufacturing a capacitor for a semiconductor arrangement | |
| KR20050018074A (ko) | 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법 | |
| US6987042B2 (en) | Method of forming a collar using selective SiGe/Amorphous Si Etch | |
| JP5027371B2 (ja) | 酸化物カラーに用いるｓｔｉのための同所的および異所的ハードマスクプロセス | |
| US6291353B1 (en) | Lateral patterning | |
| JPH0579181B2 (zh) | ||
| JP3685997B2 (ja) | 集積回路装置に適した凹部を備えた基板及びその製造方法 | |
| US12040227B2 (en) | Semiconductor structure and method for manufacturing same | |
| US20220044964A1 (en) | Semiconductor structure and method for manufacturing same | |
| KR100477900B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| CN1121067C (zh) | 堆叠电容器的柱状底部存储节点的制造方法 | |
| JPH0346363A (ja) | 半導体記憶装置の製造方法 | |
| CN115425026A (zh) | 半导体结构及其制备方法、存储器装置、系统 | |
| Nguyen et al. | A novel fingered stacked capacitor cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130301 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130301 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130301 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160114 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CX01 | Expiry of patent term |
Granted publication date: 20040121 |
|
| CX01 | Expiry of patent term |